JP2005129788A - 半導体基板の製造方法、及び半導体装置の製造方法 - Google Patents

Abstract

【課題】 半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら半導体基板の品質を向上できる半導体基板の製造方法を提供する。
【解決手段】 シリコン支持体１上に酸化膜からなる絶縁層３を挟んで設けられたシリコン層５にイオン注入法によりゲルマニウムイオンを注入するゲルマニウム注入工程と、このゲルマニウム注入工程後、加熱によりシリコン層５中にゲルマニウムを拡散させ、シリコン‐ゲルマニウム層を形成する熱処理工程とを含み、ゲルマニウム注入工程では、ゲルマニウムイオンの投影飛程Ｒｐを、シリコン層の厚みの１／２の位置よりも絶縁層寄りに位置させてシリコン層５の厚み方向にゲルマニウムの濃度勾配を形成し、熱処理工程では、ゲルマニウムイオンの投影飛程Ｒｐでのゲルマニウム濃度で、ゲルマニウムイオンを注入したシリコン層５が部分溶融相状態となり、ゲルマニウムイオンがシリコン層５中に拡散してゲルマニウムの濃度が均質化したときに固相状態となる温度で加熱する。
【選択図】 図１

Description

本発明は、半導体基板の製造方法に係り、特に、シリコン‐ゲルマニウム層上に歪を有するシリコン層を設けた半導体装置を形成するための半導体基板の製造方法に関する。

格子緩和したシリコン‐ゲルマニウム層の表面に、数ｎｍから数十nmといった薄いシリコン層を、エピタキシャル成長などの方法により形成すると、この形成したシリコン層は結晶の格子がシリコン‐ゲルマニウム層と同じ結晶格子となり、このシリコン層は引っ張り状態となることが知られている。そして、このような歪みを有するシリコン層では、キャリアとなる電子や正孔の移動度が歪みを有していないシリコン層に比べて速くなる。したがって、歪を有するシリコン層を設けた半導体装置では、他の構造の半導体装置に比べて、半導体装置の動作の高速化が可能となる。

一方、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｅｒ）構造を有する半導体基板のようなシリコン支持体上に酸化膜からなる絶縁層を挟んでシリコン層を設けた構成の半導体基板は、半導体装置の動作の高速化や、低消費電力化が可能な基板として利用されている。

そこで、従来用いられているＳＯＩ構造を有する半導体基板のシリコン層の部分をシリコン‐ゲルマニウム層とし、この半導体基板上に歪を有するシリコン層を形成することにより、さらに半導体装置の動作の高速化や、低消費電力化が可能になることが期待され、このような半導体基板に関する技術が検討され、また提案されている（例えば、特許文献１及び２、非特許文献１参照）。

特許文献１には、ＳＯＩ構造を有する半導体基板の酸化シリコン膜からなる絶縁層上の第１のシリコン層上に、シリコン‐ゲルマニウム層、そして第２のシリコン層を積層し、熱処理により、第１のシリコン層とシリコン‐ゲルマニウム層とを積層した領域にシリコン‐ゲルマニウム層を再結晶化させて絶縁層上に緩和したシリコン‐ゲルマニウム層を得る方法が提案されている。このとき、熱処理において、第１のシリコン層上に積層したシリコン‐ゲルマニウム層は、最初部分溶融相の状態となり、第１のシリコン層中にゲルマニウムが拡散して行く。第１のシリコン層にゲルマニウムが拡散して、第１のシリコン層とシリコン‐ゲルマニウム層とを積層した領域のゲルマニウム濃度が均質化すると、この領域にシリコン‐ゲルマニウム層が再結晶化し、ＳＯＩ構造を有する半導体基板の酸化膜つまり絶縁層上にシリコン‐ゲルマニウム層が形成される。

一方、ＳＩＭＯＸ技術に関する特許文献２や非特許文献１には、シリコン層上に低濃度でシリコン‐ゲルマニウム層を形成し、さらにシリコン層中に酸素イオンの注入により絶縁層を形成し、その後、シリコン‐ゲルマニウム層上に酸化シリコン膜を形成することで、シリコン‐ゲルマニウム層のゲルマニウム濃度を高濃度にすることにより、薄膜化とゲルマニウムの高密度化とを狙った緩和シリコン‐ゲルマニウム層を得る方法が提案されている。

特開２００３−３１４９５号公報（第４‐６頁、第１図、第２図） 特開２００２−２９９５９０号公報（第３−５頁、第４図） 第５０回応用物理学関係連合会予稿集、第二分冊、ｐ．９５１（講演番号：２７ａ−ＺＶ６）

ところで、特許文献１のような製造方法では、ＳＯＩ構造を有する半導体基板のシリコン層上にシリコン‐ゲルマニウム層を積層し、これを加熱処理することで、最終的なシリコン‐ゲルマニウム層を形成している。このため、最終的に形成されるシリコン‐ゲルマニウム層つまり活性層は、ほぼ、第１のシリコン層の厚みと、第１のシリコン層上に積層したシリコン‐ゲルマニウム層の厚みとを合わせた厚みとなる。したがって、最終的に形成されるシリコン‐ゲルマニウム層の厚み、つまり活性層の厚みは、第１のシリコン層の厚みと、第１のシリコン層上に積層したシリコン‐ゲルマニウム層の厚みとを合わせた厚みよりも薄くすることはできず、例えば２０ｎｍ以上の緩和シリコン‐ゲルマニウム層を得るには、ＳＯＩ基板上の活性層を１０ｎｍと薄くする必要があり、ＳＯＩ基板の製造が困難となる欠点がある。

さらに、特許文献１のような製造方法では、ゲルマニウムが第１のシリコン層に拡散して行き、最終的に形成されるシリコン‐ゲルマニウム層の再結晶化が始まるとき、絶縁層つまり酸化シリコン膜表面部分またはその表面近傍部分のシリコンが結晶の成長核となる。したがって、最終的に形成されるシリコン‐ゲルマニウム層の再結晶化が始まると、結晶格子の大きさの違いから、再結晶したシリコン‐ゲルマニウム層と酸化シリコン膜との化学結合が不均一となって欠陥が発生し、品質が低下してしまう場合がある。

一方、特許文献２や非特許文献１のような製造方法では、絶縁層と再結晶したシリコン‐ゲルマニウム層とを合わせた厚みが、例えば数百ｎｍ程度といった厚みであれば再結晶したシリコン‐ゲルマニウム層が緩和した状態となるが、絶縁層とシリコン‐ゲルマニウム層とを合わせた厚みを、例えば数十ｎｍ程度にすると、シリコン‐ゲルマニウム層の緩和が不完全なものとなってしまい、半導体基板の品質が低下してしまう。したがって、特許文献２や非特許文献１のような製造方法でも、半導体素子を構成するＳＯＩ基板上の活性層の厚みには制限がある。

また、特許文献２や非特許文献１のような製造方法では、再結晶したシリコン‐ゲルマニウム層の面積を数μｍ程度以下の領域に分断した後、シリコン‐ゲルマニウム層を熱酸化してシリコン‐ゲルマニウム層のゲルマニウムを高濃度化すれば、絶縁層と再結晶したシリコン‐ゲルマニウム層とを合わせた厚みを数十ｎｍ程度といった厚みにしながらシリコン‐ゲルマニウム層を緩和させることができることが報告されている。しかし、シリコン‐ゲルマニウム層を緩和させるためには、シリコン‐ゲルマニウム層の面積を数μｍ程度以下の領域に分断しなければならない。このように、特許文献２や非特許文献１のような製造方法では、一般的に用いられる大きさの半導体基板では品質を向上しながら半導体素子を構成するＳＯＩ基板上の活性層の厚みの制限を低減することは難しくなってしまう。

このため、歪を有するシリコン層を設けたＳＯＩ構造を有する半導体基板とすることにより期待される半導体装置の動作の一層の高速化や、一層の低消費電力化などといった効果が損なわれないように半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減したうえで、半導体基板の品質を向上することが望まれている。

本発明の課題は、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら半導体基板の品質を向上することにある。

本発明の半導体基板の製造方法は、シリコン支持体上に酸化膜からなる絶縁層を挟んで設けられたシリコン層にイオン注入法によりゲルマニウムイオンを注入するゲルマニウム注入工程と、このゲルマニウム注入工程後、加熱によりシリコン層中にゲルマニウムイオンを拡散させ、シリコン‐ゲルマニウム層を形成する熱処理工程とを含み、ゲルマニウム注入工程では、ゲルマニウムイオンの投影飛程を、シリコン層の厚みの１／２の位置よりも絶縁層寄りに位置させてシリコン層の厚み方向にゲルマニウムの濃度勾配を形成し、熱処理工程では、ゲルマニウムイオンの投影飛程でのゲルマニウム濃度で、ゲルマニウムイオンを注入したシリコン層が部分溶融相状態となり、ゲルマニウムがシリコン層中に拡散してゲルマニウムの濃度が均質化したときに固相状態となる温度で加熱することにより上記課題を解決する。

イオン注入法によれば、ゲルマニウムイオンの投影飛程を、シリコン層の厚みの１／２の位置よりも絶縁層寄りに位置させているため、熱処理工程において、ゲルマニウムがシリコン層中に拡散し絶縁層近傍に達した状態でも、絶縁層に接するシリコン‐ゲルマニウム層は部分溶融状態にあり、シリコンゲルマニウム層と酸化シリコン膜との間の化学結合は固定されたものにはなり難い。

一方、部分溶融状態のシリコン‐ゲルマニウムが絶縁層とは反対のシリコン‐ゲルマニウム層の表面側のシリコン層または固相状態にあるシリコン‐ゲルマニウム層を溶融拡散しながら、このときの熱処理温度において固相となるゲルマニウム濃度またはシリコン濃度となったとき、この部分溶融状態のシリコン‐ゲルマニウムは、表面側のシリコンまたは固相状態にあるシリコン‐ゲルマニウム層を結晶の成長核として、表面側から絶縁層側に向かって再結晶化する。体積比率としては、部分溶融の状態にあるシリコン‐ゲルマニウムが大部分を占めているため、再結晶化するシリコン‐ゲルマニウム層は、そのシリコンとゲルマニウムとの組成比に応じたバルクの状態での格子定数で再結晶化、つまり、ほぼ完全緩和の状態または完全緩和に近い状態で再結晶化する。

このとき、表面側のシリコンまたは固相状態にあるシリコン‐ゲルマニウム層の格子定数は、再結晶化するシリコン‐ゲルマニウム層よりも格子定数が短いが、表面側のシリコンまたは固相状態にあるシリコン‐ゲルマニウム層が十分に薄いことから欠陥を生成し難く、表面側のシリコン層または固相状態にあるシリコン‐ゲルマニウム層は歪んだ状態を維持する。したがって、最終的に得られるシリコン‐ゲルマニウム層は、その厚み方向に対し、ほぼ一様な組成となり、また、完全緩和に近い格子定数を有することとなる。

さらに、酸化シリコン膜近傍のシリコン‐ゲルマニウム層が部分溶融相を履歴の後、再結晶化することから、シリコン‐ゲルマニウム層と酸化シリコン膜との間の化学結合は、緩和した再結晶化シリコン‐ゲルマニウムの格子定数に整合して再結合する。このため、本発明の半導体基板の製造方法では、シリコン‐ゲルマニウム層と酸化シリコン膜との間の化学結合の部分的切断による欠陥の発生は生じ難くい。したがって、完全緩和に近いシリコン‐ゲルマニウム層が得られる上、欠陥の発生も低減できるため、半導体基板の品質を向上できる。

加えて、本発明の半導体基板の製造方法では、イオン注入法により、ＳＯＩ構造を有する半導体基板のシリコン層にゲルマニウムイオンを注入しているため、ゲルマニウムイオンを注入するシリコン層の厚みのみが半導体素子を構成するＳＯＩ基板上の活性層の厚みを制限する要因となる。このため、従来の方法に比べ、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限が低減される。

このように、半導体素子を構成するＳＯＩ基板上の活性層の厚みに関係なく、シリコン‐ゲルマニウム層を緩和した状態にでき、また、欠陥の発生も低減できる。したがって、本発明の半導体基板の製造方法では、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら半導体基板の品質を向上できる。

また、ゲルマニウム注入工程では、ゲルマニウムイオンの投影飛程を、シリコン層の厚みの絶縁層側から１／３の位置から絶縁層との界面との間に位置させてシリコン層の厚み方向にゲルマニウムの濃度勾配を形成する半導体基板の製造方法とする。ゲルマニウムイオンを注入した結果、ゲルマニウムイオンを注入したシリコン層は体積膨張して厚みが増大する。したがって、ゲルマニウムイオンの投影飛程を、シリコン層の厚みの絶縁層側から１／３の位置から絶縁層との界面位置との間に位置させてさせれば、シリコン‐ゲルマニウム層となるシリコン層の厚みが増大しても、確実に、絶縁層とは反対のシリコン‐ゲルマニウム層の表面側のシリコンやシリコン‐ゲルマニウムをシリコン‐ゲルマニウム層の結晶の成長核にでき、欠陥の発生を確実に低減できる。

さらに、ゲルマニウム注入工程で、ゲルマニウムイオンの投影飛程の位置におけるゲルマニウムの濃度は、熱処理工程により均質化した後のシリコン‐ゲルマニウム層中のゲルマニウムの濃度の１.１倍以上である半導体基板の製造方法とする。これにより、温度揺らぎや温度分布を有する一般的に用いられる熱処理炉で本発明の半導体基板の製造方法の熱処理工程を実施する場合、一定温度制御下において、熱処理工程開始時のゲルマニウムイオンの投影飛程の位置でのゲルマニウムの濃度のときに確実にゲルマニウムイオンが注入されたシリコン層を部分溶融相とし、ゲルマニウムの濃度が均質化したときにこの層を確実に固相にできる。

また、ゲルマニウム注入工程で、ゲルマニウムイオンの投影飛程の位置におけるゲルマニウムの濃度は、熱処理工程により均質化した後のシリコン‐ゲルマニウム層中のゲルマニウムの濃度の１.２倍以上である半導体基板の製造方法とすれば、より確実に、熱処理工程開始時のゲルマニウムイオンの投影飛程の位置でのゲルマニウムの濃度のときにゲルマニウムイオンが注入されたシリコン層を部分溶融相とし、ゲルマニウムの濃度が均質化したときに固相にできる。

さらに、ゲルマニウム注入工程と、熱処理工程との間で、ゲルマニウムイオンを注入したシリコン層の表面に酸化膜を形成する酸化膜形成工程を含む半導体基板の製造方法とする。これにより、熱処理工程において部分溶融相を生じさせたとき、シリコン‐ゲルマニウム層の表面からゲルマニウムが蒸発することを防ぐことができる。また、酸化膜形成工程は、７００℃以上９００℃以下の温度で行えば、ゲルマニウムの拡散がほとんど生じず、シリコン‐ゲルマニウム層の形成へ影響し難くできるので好ましい。

さらに、熱処理工程の後、酸素または酸素を含む気体雰囲気中で加熱して、熱処理工程で形成したシリコン‐ゲルマニウム層の表面に犠牲酸化層を形成する犠牲酸化層形成工程を含む半導体基板の製造方法とする。このような半導体基板の製造方法とすれば、シリコン‐ゲルマニウム層を形成した後に、犠牲酸化層形成工程により、シリコン‐ゲルマニウム層の薄膜化や、ゲルマニウム濃度の調整が可能となる。

また、半導体基板に設けられたシリコン‐ゲルマニウム層の表面に歪みを有するシリコン層を形成する歪シリコン層形成工程を含む半導体装置の製造方法であり、半導体基板として上記のいずれか１項に記載の方法により製造した半導体基板を用いる半導体装置の製造方法とする。このような半導体装置の製造方法とすれば、用いる半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら半導体基板の品質を向上できることにより、半導体装置の性能を向上できる。

本発明によれば、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら半導体基板の品質を向上できる。

以下、本発明を適用してなる半導体基板の製造方法の一実施形態について図１乃至図９を参照して説明する。図１は、本発明を適用してなる半導体基板の製造方法を説明する図であり、ゲルマニウム注入工程においてゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配の状態及び基板の状態を模式的に示す図である。図２は、本発明を適用してなる半導体基板の製造方法を説明する図であり、（ａ）は、熱処理工程において部分溶融相が生じゲルマニウムが拡散している基板の状態を、（ｂ）は、熱処理工程においてシリコン‐ゲルマニウム層が再結晶化している基板の状態を、（ｃ）は、熱処理工程においてシリコン‐ゲルマニウム層が形成された基板の状態を模式的に示す図である。

図３は、本発明を適用してなる半導体基板の製造方法の基本となる考え方を説明する図であり、（ａ）は、第１のシリコン層上にシリコン‐ゲルマニウム層と第２のシリコン層を積層した基板の状態を、（ｂ）は、熱処理工程において部分溶融相が生じゲルマニウムが拡散している基板の状態を、（ｃ）は、熱処理工程においてシリコン‐ゲルマニウム層が再結晶化している基板の状態を、（ｄ）は、熱処理工程においてシリコン‐ゲルマニウム層が形成された基板の状態を模式的に示す図である。図４は、ゲルマニウム濃度に対する加熱温度と相の状態との関係を示す図である。図５は、ゲルマニウムイオンを注入するときの加速電圧と、投影飛程の位置との関係を示す図である。図６は、ゲルマニウムイオンを注入するときの加速電圧が２０ｋＶの場合と５０ｋＶの場合との投影飛程の位置の比較を示す図である。

図７は、ゲルマニウム濃度に対する加熱温度と相の状態との関係を示す図であり、熱処理工程において加熱温度を変化させた場合を示す図である。図８は、本発明を適用してなる半導体基板の製造方法の犠牲酸化層を形成する場合を説明する図であり、（ａ）は、ゲルマニウム注入工程においてゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配の状態及び基板の状態を、（ｂ）は、熱処理工程において部分溶融相が生じゲルマニウムが拡散している基板の状態を、（ｃ）は、熱処理工程においてシリコン‐ゲルマニウム層が再結晶化している基板の状態を、（ｄ）は、熱処理工程においてシリコン‐ゲルマニウム層が形成された基板の状態を、（ｅ）は、シリコン‐ゲルマニウム層の表面に犠牲酸化層が形成された状態を模式的に示す図である。図９は、ゲルマニウム濃度に対する加熱温度と相の状態との関係を示す図であり、犠牲酸化層を形成した場合を示す図である。

なお、本実施形態で参照する図では、本発明を適用してなる半導体基板の製造方法における半導体基板の状態を模式的に示しており、各層の位置関係を除き、各層の厚みなどは実際の厚みの関係などを示したものではない。

本発明者等は、従来の半導体基板の製造方法において生じる欠陥を低減するため、第１のシリコン層上に、シリコン‐ゲルマニウム層、そして第２のシリコン層１１を積層するとき、これら３つの層を合わせた厚みの中心よりも、酸化シリコン膜からなる絶縁層寄りにシリコン‐ゲルマニウム層を位置させることを考えた。

すなわち、図３（ａ）に示すように、シリコン支持体１、シリコン支持体１上に形成された酸化シリコン膜からなる絶縁層３、そして絶縁層３上に形成された第１のシリコン層５を有する一般に入手可能なＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｅｒ）基板７の第１のシリコン層５上に、シリコン‐ゲルマニウム層９、さらに、シリコン‐ゲルマニウム層９上に第２のシリコン層１１を積層するとき、これら３つの層５、７、９を合わせた厚みの中心よりも、絶縁層３寄りにシリコン‐ゲルマニウム層７を位置させること、つまり、第２のシリコン層１１の膜厚をｔ１、シリコン‐ゲルマニウム層９の膜厚をｔ２、第１のシリコン層５の膜厚をｔ３としたとき、ｔ１＞ｔ３となるようにシリコン‐ゲルマニウム層９を形成することを考えた。

このようにシリコン‐ゲルマニウム層９を形成し、このシリコン‐ゲルマニウム層９のゲルマニウムの濃度においてこのシリコン‐ゲルマニウム層９が部分溶融相となる温度で、熱処理工程の加熱を開始する。例えば、図４に示すように、シリコン‐ゲルマニウム層９のゲルマニウムの濃度を５０％とすると、この濃度でシリコン‐ゲルマニウム層９が部分溶融相となる温度、１２００℃で加熱する。つまり、図４における液相線１３と固相線１５との間の部分溶融相１７に位置する位置Ａで熱処理工程が開始される。

部分溶融相となったシリコン‐ゲルマニウム層９から第１のシリコン層５方向と第２のシリコン層１１方向との両方向にゲルマニウムが拡散して行くと、これに伴い、図３（ｂ）に示すように、部分溶融相の状態となった領域、つまり部分溶融相領域１９が、図３（ｂ）に実線の矢印で示すように、第１のシリコン層５方向と第２のシリコン層１１方向との両方向に拡大して行く。これは、図４においてゲルマニウムの拡散によりゲルマニウム濃度が低下し位置Ａから固相線１５近傍の位置Ｂに移行して行く過程となる。ゲルマニウムの拡散が絶縁層３側に達したとき、つまり部分溶融相領域１９が絶縁層３側に達したとき、図４における位置Ｂの状態にあれば、絶縁層３には部分溶融相領域１９が接した状態となっている。

一方、さらに第２のシリコン層１１方向へのゲルマニウムの拡散が進んでゲルマニウムの濃度が低下し、図４における固相線１５を超えると、つまり、固相線１５と位置Ｃとの間の位置になると、図３（ｃ）に示すように、固相２０の状態となり、再結晶化によりシリコン‐ゲルマニウム層２１の形成が始まる。このとき、結晶の成長核となるシリコンは、第２のシリコン層１１側に位置するシリコンとなり、再結晶は、図３（ｃ）に実線の矢印で示したように、第２のシリコン層１１側から絶縁層３に向かって進むことになる。このとき、第２のシリコン層１１は、熱処理工程を開始したときに比べて厚みが薄くなっており、歪を有するシリコン層をシリコン‐ゲルマニウム層２１上に形成する場合と同様に、ほとんど欠陥を生じることなくシリコン‐ゲルマニウム層２１の影響で歪んだ状態となることが可能である。

したがって、絶縁層３との界面の化学結合は、部分溶融相領域１９となったとき、一旦切断されるが、部分溶融相の状態からシリコン‐ゲルマニウム層２１への再結晶化のとき、シリコン‐ゲルマニウム層２１と絶縁層３との界面は、シリコン‐ゲルマニウム層２１の格子定数に整合して化学的に再結合される。つまり、部分溶融相の状態を経ることで、形成されたシリコン‐ゲルマニウム層２１と絶縁層３との界面における欠陥の発生を低減できる。さらに、シリコン‐ゲルマニウム層２１の格子定数に応じて歪むことが可能な第２のシリコン層１１側から絶縁層３に向かってシリコン‐ゲルマニウム層２１の再結晶化が進むことにより、シリコン‐ゲルマニウム層２１は、緩和し易くなる。

このように、シリコン‐ゲルマニウム層２１での欠陥の発生を低減でき、また、シリコン‐ゲルマニウム層２１が緩和し易くなることから、半導体基板の品質を向上することができる。

なお、シリコン‐ゲルマニウム層２１の形成が始まった後は、図３（ｃ）において破線の矢印で示したように、固相２０の状態においても固相拡散によりゲルマニウムが第２のシリコン層１１中に拡散を続ける。そして、図３（ｄ）に示すように、ＳＯＩ基板７の第１のシリコン層５、第１のシリコン層５上に積層したシリコン‐ゲルマニウム層９、そして第２のシリコン層１１からなる部分全体が再結晶により形成されたシリコン‐ゲルマニウム層２１となったとき、図４において、シリコン‐ゲルマニウム層２１のゲルマニウム濃度として設定した濃度となる位置Ｃになる。

ところで、上記のような本発明者等が考えた製造方法では、ＳＯＩ構造を有する半導体基板上に、シリコン‐ゲルマニウム層、そして第２のシリコン層を積層する方法であるため、従来の半導体基板の製造方法と同様に、半導体素子を構成するＳＯＩ基板上の活性層の厚みに制限が生じてしまう。

そこで、本発明者等は、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら品質を向上できる半導体基板の製造方法を検討し、イオン注入法によりゲルマニウムイオンをＳＯＩ構造を有する半導体基板に設けられたシリコン層に注入する本発明の半導体基板の製造方法により、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら、上記のような本発明者等が考えた製造方法と同様に半導体基板の品質を向上できることを見出した。

本実施形態の半導体基板の製造方法では、図１及び図２に示すように、シリコン支持体１、シリコン支持体１上に形成された酸化シリコン膜からなる絶縁層３、そして絶縁層３上に形成されたシリコン層５を有する一般に入手可能なＳＯＩ構造を有する半導体基板であるＳＯＩ基板７を用いる。そして、図１に示すような、ＳＯＩ基板７に設けられたシリコン層５に、イオン注入法によりゲルマニウムイオンを注入するゲルマニウム注入工程、図２に示すような、このゲルマニウム注入工程後、予め設定された温度で加熱することにより、ゲルマニウムイオンを注入されたシリコン層５中にゲルマニウムを拡散させて、このシリコン層５が設けられていた部分にシリコン‐ゲルマニウム層２１を形成する熱処理工程とを含んでいる。

さらに、本実施形態の半導体基板の製造方法では、ゲルマニウム注入工程と熱処理工程との間で、シリコン層５の表面、つまりシリコン層５の絶縁層３と接する側と反対側の面に、酸素を含む雰囲気中で加熱することにより熱酸化膜、つまり熱酸化により形成された酸化シリコン膜２３を形成する酸化膜形成工程も含んでいる。

ゲルマニウム注入工程では、図１に示すように、ゲルマニウムの濃度のピーク、つまりゲルマニウムイオンの投影飛程Ｒｐが、シリコン層５の厚みの１／２よりも絶縁層３寄りに位置するようにゲルマニウムイオンを注入し、ゲルマニウムイオンの投影飛程Ｒｐの位置をピークとしてシリコン層５の両面に向けて暫時ゲルマニウムの濃度が減少するゲルマニウムの濃度勾配、つまりシリコン層５の厚み方向にゲルマニウムの濃度勾配をシリコン層５中に形成している。

ここで、ゲルマニウム注入工程では、図５及び図６に示すように、ゲルマニウムイオンのドーズ量が同じでも、注入条件、例えばイオン注入法における加速電圧や用いたＳＯＩ基板７のシリコン層５の膜厚によっては、注入後の投影飛程Ｒｐの位置が、シリコン層５の厚みの１／２よりも絶縁層３寄りに位置するという条件を満たさない場合がある。したがって、注入後の投影飛程Ｒｐの位置を、シリコン層５の厚みの１／２よりも絶縁層３寄りに位置させるため、シリコン層５の厚みに応じて、シリコン層５の厚みの１／２よりも絶縁層３寄りに投影飛程Ｒｐが来る加速電圧を選択している。

例えば、図６の場合には、加速電圧が２０ｋＶでは、投影飛程Ｒｐが結晶シリコン層５の厚みの１／２よりも絶縁層３寄りにならないが、加速電圧が５０ｋＶでは、投影飛程Ｒｐが結晶シリコン層５の厚みの１／２よりも絶縁層３寄りになる。したがって、図６の場合には、加速電圧が５０ｋＶでイオン注入法によりゲルマニウムのシリコン層５への注入を行う。

このように、ゲルマニウムイオンの投影飛程Ｒｐがシリコン層５の厚みの１／２よりも絶縁層３寄りに位置するようにゲルマニウムイオンを注入することにより、仮に、図１に示すように、ゲルマニウムイオンの投影飛程Ｒｐに対して２ΔＲｐまでゲルマニウムイオンを注入したシリコン層５の部分を領域５ａ、領域５ａからゲルマニウムイオンを注入したシリコン層５の表面にかけての部分を領域５ｂ、そして、領域５ａから絶縁層３にかけてのゲルマニウムイオンを注入したシリコン層５の部分を領域５ｃとすると、領域５aが図３のシリコン‐ゲルマニウム層９に、領域５ｂが図３の第２のシリコン層１１に、領域５ｃが図３の第１のシリコン層５に相当することになる。

このとき、領域５ｂおよび領域５ｃにはゲルマニウムが注入された状態ではあるが、図４に示すように、熱処理工程での加熱温度を、各領域５ａ、５ｂ、５ｃのゲルマニウムの濃度に応じて、加熱を開始した段階で領域５aの少なくとも一部が部分溶融相１７の状態となり、領域５ｂ、５ｃが固相線１５の外側で固相２０の状態となる温度、例えば図１及び図４の場合約１２００℃にすれば、領域５ａ、５ｂ、５ｃが、各々、図３のシリコン‐ゲルマニウム層９、第２のシリコン層１１、第１のシリコン層５に相当することになる。そして、図３に対応させて図１における領域５ａの厚みをｔ２、領域５ｂの厚みをｔ１、領域５cの厚みをｔ３とすると、ｔ１＞ｔ３となっている。

なお、ゲルマニウムイオンを注入した結果、ゲルマニウムイオンを注入したシリコン層５は、体積膨張して厚みが増大する。したがって、ゲルマニウムイオンの投影飛程Ｒｐを、シリコン層５の厚みの１／２よりも絶縁層３寄りに位置させただけでは、シリコン層５の厚みが増大したことにより、ｔ１＞ｔ３という条件にならない場合がある。このため、シリコン‐ゲルマニウム層２１となるシリコン層５の厚みが増大しても、確実にｔ１＞ｔ３という条件になるようにするため、ゲルマニウムイオンの投影飛程Ｒｐを、シリコン層５の厚みの絶縁層側から１／３の位置から絶縁層３との界面との間に位置させることが望ましい。言い換えれば、シリコン層５の表面側からシリコン層５の厚みの厚みの２／３以上の深さ、つまり絶縁層３側から１／３以上の深さにゲルマニウムイオンの投影飛程Ｒｐを位置させることが望ましい。

熱処理工程では、図４に示すように、ゲルマニウムイオンの投影飛程Ｒｐの位置で、ゲルマニウムイオンを注入したシリコン層５が部分溶融相１７の状態となり、ゲルマニウムがシリコン層５中に拡散してゲルマニウムの濃度が目的とするシリコン‐ゲルマニウム層２１のゲルマニウムの濃度に均質化したときに固相２０の状態となる温度で加熱する。

例えば、ゲルマニウムイオンの投影飛程Ｒｐの位置のゲルマニウム濃度、例えば約４０〜４２％に対応する図４の位置Ａでは、部分溶融相１７の状態となり、シリコン‐ゲルマニウム層２１が均質化したときのゲルマニウム濃度、例えば約２５〜２７％に対応する図４の位置Ｃでは、固相２０の状態となる温度で加熱する。したがって、図４の例では、熱処理工程における加熱温度１２００℃で熱処理を行っている。この熱処理工程は、熱処理炉内に、例えば窒素やアルゴンなど、温度に応じて適宜選択した不活性ガスを充填し、不活性ガス雰囲気中で行う。

また、本実施形態の熱処理工程のように一定温度制御下、例えば１２００℃で熱処理を行う場合、用いる熱処理炉は一般的に温度揺らぎや温度分布を有する。したがって、図４において、確実に、ゲルマニウムイオンの投影飛程Ｒｐの位置のゲルマニウム濃度であるＡの位置のゲルマニウム濃度で部分溶融相１７の状態となり、シリコン‐ゲルマニウム層２１が均質化したときのゲルマニウム濃度である位置Ｃのゲルマニウム濃度で固相２０の状態となる組成マージンとして、ゲルマニウム注入工程において、ゲルマニウムを注入したときのゲルマニウムイオンの投影飛程の位置におけるゲルマニウムの濃度は、熱処理工程により均質化した後のシリコン‐ゲルマニウム層中のゲルマニウムの濃度の１.１倍以上となるようにした。

つまり、図４の位置Ａのゲルマニウム濃度をＸ％、位置Ｃのゲルマニウム濃度をＹ％とすると、ゲルマニウム注入工程においてゲルマニウムを注入したとき、Ｘ≧１.１Ｙとした。さらに確実に部分溶融相１７から固相２０の状態となるようにするためには、ゲルマニウム注入工程において、ゲルマニウムを注入したときのゲルマニウムイオンの投影飛程の位置におけるゲルマニウムの濃度は、熱処理工程により均質化した後のシリコン‐ゲルマニウム層中のゲルマニウムの濃度の１.２倍以上となるようにすることが望ましい。すなわち、Ｘ≧１.２Ｙとすることが望ましい。

なお、ここでは、熱処理工程を一定温度で行う場合を前提として説明を行ったが、本発明の半導体基板の製造方法では、熱処理工程において加熱したときに、ゲルマニウムイオンの投影飛程Ｒｐの位置のゲルマニウム濃度で部分溶融相１７の状態となり、シリコン‐ゲルマニウム層２１が均質化したときのゲルマニウム濃度で固相２０の状態となることが重要である。したがって、ゲルマニウムイオンの投影飛程Ｒｐの位置のゲルマニウム濃度で部分溶融相１７の状態となり、シリコン‐ゲルマニウム層２１が均質化したときのゲルマニウム濃度で固相２０の状態となれば、図７に示すように、熱処理工程における加熱温度を変化させることもできる。

酸化膜形成工程は、ゲルマニウム注入工程と熱処理工程との間で行う工程であり、図２に示すように、酸素を含む雰囲気中で加熱することにより、厚みが少なくとも５ｎｍ以上の熱酸化膜、つまり酸化シリコン膜２３をシリコン層５の表面、つまりシリコン層５の絶縁層３と接する側と反対側の面に形成する。このように、酸化シリコン膜２３をシリコン層５の表面、つまり領域５ｂの表面に形成しておくことで、シリコン層５の領域５ｂの表面からゲルマニウムが蒸発することで、最終的に形成されたシリコン‐ゲルマニウム層２１のゲルマニウム濃度が目的とするゲルマニウム濃度よりも低くなるのを防ぐことができる。

この酸化膜形成工程では、酸化膜形成工程の間に、シリコン層５中で部分溶融相１７が生じ、ゲルマニウムの拡散が起こるのを防ぐため、ゲルマニウムイオンの投影飛程Ｒｐの位置のゲルマニウム濃度で部分溶融相１７の状態とならない温度で加熱することが望ましい。したがって、図４のゲルマニウム濃度と加熱温度との関係から、ゲルマニウムの拡散が生ずに熱酸化膜を形成できる温度として、酸化膜形成工程では、７００℃以上９００℃以下の加熱温度で熱処理を行うことが望ましい。

このようにゲルマニウム注入工程により、ＳＯＩ基板７のシリコン層５にゲルマニウムを注入してゲルマニウムの濃度勾配を形成し、熱処理工程の加熱を開始すると、図１に示すように、図３のシリコン‐ゲルマニウム層９、第２のシリコン層１１、第１のシリコン層５に相当する３つの領域５ａ、５ｂ、５ｃを形成したと仮定できるため、図３と同様の経過をたどることになる。つまり、図４における液相線１３と固相線１５との間の部分溶融相１７に位置する位置Ａで熱処理工程が開始されると、図２（ａ）に示すように、部分溶融相１７の状態となったゲルマニウムイオンの投影飛程Ｒｐの位置周囲の部分から、領域５ｂ方向と領域５ｃ方向との両方向にゲルマニウムが拡散して行く。

これに伴い、部分溶融相１７の状態となった領域、つまり部分溶融相領域１９が、図２（ａ）に実線の矢印で示すように、領域５ｂ方向と領域５ｃ方向との両方向に拡大して行く。これは、図４においてゲルマニウムの拡散によりゲルマニウム濃度が低下し位置Ａから固相線１５近傍の位置Ｂに移行して行く過程となる。ゲルマニウムの拡散が絶縁層３側に達したとき、つまり部分溶融相領域１９が絶縁層３側に達したとき、図４における位置Ｂの状態にあれば、絶縁層３には部分溶融相領域１９が接した状態となっている。

一方、さらに領域５ｂ方向へのゲルマニウムの拡散が進んでゲルマニウムの濃度が低下し、図４における固相線１５を超えると、つまり、固相線１５と位置Ｃとの間の位置になると、固相２０の状態となり、図２（ｂ）に示すように、再結晶化によりシリコン‐ゲルマニウム層２１の形成が始まる。このとき、結晶の成長核となるシリコンは、領域５ｂ側に位置するシリコンまたはシリコン‐ゲルマニウムとなり、再結晶は、図２（ｂ）に実線の矢印で示したように、領域５ｂ側から絶縁層３に向かって進むことになる。

なお、シリコン‐ゲルマニウム層２１の形成が始まった後は、図２（ｂ）において破線の矢印で示したように、固相２０の状態においても固相拡散によりゲルマニウムが領域５ｂ中に拡散を続ける。そして、図２（ｃ）に示すように、ＳＯＩ基板７の第１のシリコン層５であった部分が再結晶により形成されたシリコン‐ゲルマニウム層２１となったとき、図４において、シリコン‐ゲルマニウム層２１のゲルマニウム濃度として設定した目的の濃度となる位置Ｃになる。また、半導体装置とするため、シリコン‐ゲルマニウム層２１上にエピタキシャル成長法などにより歪を有するシリコン層を形成するとき、酸化シリコン膜２３は除去し、シリコン‐ゲルマニウム層２１上に歪を有するシリコン層を形成する。

このように本実施形態の半導体基板の製造方法では、絶縁層３との界面での結合は、部分溶融相領域１９となったとき、一旦切断されるが、部分溶融相１７の状態からシリコン‐ゲルマニウム層２１への再結晶化のとき、シリコン‐ゲルマニウム層２１と絶縁層３との界面がシリコン‐ゲルマニウム層２１の格子定数に整合して化学的に再結合される。つまり、部分溶融相の状態を経ることで、形成されたシリコン‐ゲルマニウム層２１と絶縁層３との界面における欠陥の発生を低減できる。さらに、シリコン‐ゲルマニウムからなる領域５側から絶縁層３に向かってシリコン‐ゲルマニウム層２１の再結晶化が進むことにより、シリコン‐ゲルマニウム層２１は、緩和し易くなる。このように、シリコン‐ゲルマニウム層２１での欠陥の発生を低減でき、また、シリコン‐ゲルマニウム層２１が緩和し易くなることから、半導体基板の品質を向上することができる。

加えて、本実施形態では、ＳＯＩ基板７のシリコン層５中にゲルマニウムを注入することでシリコン‐ゲルマニウム層２１を形成しているため、ゲルマニウムイオンを注入するシリコン層５の厚みのみが得られるシリコン‐ゲルマニウム層を有する半導体素子を構成するＳＯＩ基板上のシリコン‐ゲルマニウム層、つまり活性層の厚みを制限する要因となる。このため、従来の半導体基板の製造方法に比べ、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限が低減される。また、半導体素子を構成するＳＯＩ基板上の活性層の厚みに関係なく、シリコン‐ゲルマニウム層２１を緩和した状態にできる。すなわち、本実施形態の半導体基板の製造方法では、半導体素子を構成するＳＯＩ基板上の活性層の厚みに対する制限を低減しながら半導体基板の品質を向上できる。

さらに、本発明を適用してなる製造方法により得られた半導体装置では、動作を高速化が可能でき、また、消費電力を低減できるなど、性能を向上することができる。

また、このような本発明の半導体基板の製造方法では、格子不整合に由来する欠陥はほとんど発生しないが、仮に格子不整合に由来する欠陥が発生したとしても、部分溶融相１７を経ることなどによりその欠陥は修復される。つまり、格子不整合に由来する欠陥となる転位線は、ゲルマニウムの注入領域に存在する点欠陥により、比較的短距離で終端する。そして、一般に、このような点欠陥や比較的短距離の欠陥は熱処理で部分溶融状態になることで欠陥の履歴を失う。さらに、部分溶融相１７を生じさせることができ、かつ、部分溶融相１７が所定温度で固相線１５を横切るゲルマニウム濃度に薄まった後にも表層部に結晶シリコン層が残ることができる温度での熱処理を施すことにより、比較的ゲルマニウム濃度が高い領域の格子不整合に由来する欠陥は、部分溶融相１７を経ることにより結晶周期性を失う。部分溶融相１７を経た後、結晶性が比較的高い表層側のシリコン層から再結晶化すると、結晶欠陥は減少する。

さらに、イオン注入法は、ＳＩＭＯＸ法により形成したＳＯＩ構造を有する半導体基板が産業的に成立しているように、再現性が有り、かつ、比較的大面積の基板においても均一性が得られる。また、本発明者等は、イオン注入条件、特に注入のときの加速電圧の制御により、部分溶融相を発生させる位置を比較的高い精度で制御できることを見出した。

ところで、本実施形態のようにＳＯＩ基板７を用いて半導体基板の製造を行う場合、ＳＯＩ基板７上のシリコン層５の厚みは、最終目標となるシリコン‐ゲルマニウム層２１の厚みに近いことが望ましい。しかし、ゲルマニウム注入工程におけるゲルマニウムイオンの注入の結果や、用いることができるＳＯＩ基板７のシリコン層５の厚みなどによって、形成されたシリコン‐ゲルマニウム層２１が、目標としたシリコン‐ゲルマニウム層２１の厚みより厚くなる場合がある。また、形成されたシリコン‐ゲルマニウム層２１が、目標としたシリコン‐ゲルマニウム層２１の厚みより厚くなることによって、シリコン‐ゲルマニウム層２１中のゲルマニウム濃度が目標濃度よりも薄くなってしまう。このような場合、シリコン‐ゲルマニウム層２１の厚み、及びゲルマニウム濃度を修正する必要が生じる。

このように、シリコン‐ゲルマニウム層２１の厚み、及びゲルマニウム濃度を修正する必要がある場合には、図８に示すように、熱処理工程を終えた後、酸素または酸素を含む気体雰囲気中で加熱して、熱処理工程で形成したシリコン‐ゲルマニウム層２１の表面に犠牲酸化層２５を形成する犠牲酸化層形成工程を行うこともできる。犠牲酸化層形成工程を行う場合の半導体基板の製造方法を示す図８において、図８（ａ）から図８（ｄ）までは、各々、犠牲酸化層２５を形成しない場合の半導体基板の製造方法を示した図１、図２（ａ）から図２（ｃ）と同じ過程を示すものである。

犠牲酸化層形成工程は、図８（ｄ）に示すような熱処理工程においてシリコン‐ゲルマニウム層２１が形成された後に行い、例えば、熱処理工程での加熱温度を保ったままで、熱処理炉内に酸素を含む気体を導入し、炉内を、酸素を含んだ雰囲気にすることで、図８（ｅ）に示すように、シリコン‐ゲルマニウム層２１の表面に犠牲酸化層２５が形成される。このとき、犠牲酸化層２５に取り込まれなかったゲルマニウムが、犠牲酸化層２５の成長に伴い、シリコン‐ゲルマニウム層２１の厚みが薄くなると共に、シリコン‐ゲルマニウム層２１の厚みが薄くなった分だけ、図９に示すように位置Ｄに移行するため、シリコン‐ゲルマニウム層２１中のゲルマニウム濃度が高くなる。

このように、形成する犠牲酸化層２５の厚みを調整することによって、シリコン‐ゲルマニウム層２１の厚み、及びゲルマニウム濃度を調整できるため、図９における目標とするシリコン‐ゲルマニウム層２１中のゲルマニウム濃度となる位置Ｄになる犠牲酸化層２５の厚みを算出しておき、犠牲酸化層２５の厚みがこの算出した厚みになるまで、牲酸化層形成工程を行う。なお、シリコン‐ゲルマニウム層２１上に歪みを有するシリコン層を形成するため、犠牲酸化層２５は除去する。

以下、本発明を適用してなる半導体基板の製造方法の第１の実施例について図１０などを参照して説明する。図１０は、シリコン層の厚さが３５ｎｍで加速電圧３０ｋＶでゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配を示す図である。

本実施例では、形成するシリコン‐ゲルマニウム層の膜厚を５０ｎｍ、形成されたシリコン‐ゲルマニウム層中のゲルマニウム濃度を３０％とした。このように設定した目標構造、つまり目標シリコン‐ゲルマニウム層厚、目標ゲルマニウム濃度に応じて最初に製造条件を決定した。

まず、注入するゲルマニウムイオンのドーズ量を決定する。ゲルマニウム濃度３０％での完全緩和シリコン‐ゲルマニウム結晶の格子定数は、シリコンの格子定数の約１.０１２倍であり１ｎｍ^３当たりの体積に存在するシリコンとゲルマニウムの原子は、約４８個である。そして、この３０％がゲルマニウムであることから、１ｎｍ^３当たりに必要なゲルマニウム原子は１６個である。したがって、膜厚５０ｎｍに対しては、１ｎｍ^２当たり８００個のゲルマニウム原子を必要とする。すなわち、ゲルマニウムイオンのドーズ量は、８００ａｔｏｍｓ／ｎｍ^２、つまり８×１０^１６ａｔｏｍｓ／ｃｍ^２である。

さらに、シリコン‐ゲルマニウム層を形成するＳＯＩ構造を有する半導体基板の条件を決定する。ゲルマニウム濃度３０％のシリコン‐ゲルマニウム層中に含有されるシリコン原子の数は、１ｎｍ^３当たり約３２個である。したがって、膜厚５０ｎｍに対しては１ｎｍ^２あたり約１６００個のシリコン原子が存在することになる。これをゲルマニウム注入前のシリコン層の膜厚に換算すると、約３２ｎｍである。そこで、本実施例では一般的に入手が容易な、活性膜厚、つまりシリコン層の膜厚が３５ｎｍのＳＯＩ構造を有する半導体基板を用いることとした。

また、上記のように決定したゲルマニウムイオンのドーズ量８×１０^１６ａｔｏｍｓ／ｃｍ^２に対し、注入電圧を決定する。注入を実施するＳＯＩ構造を有する半導体基板のシリコン層の厚さが３５ｎｍのときに、ゲルマニウムイオンの投影飛程Ｒｐを、シリコン層の厚みの１／２よりも絶縁層寄りに位置させることができ、ゲルマニウムを注入したときのゲルマニウムイオンの投影飛程Ｒｐの位置におけるゲルマニウムの濃度が熱処理工程により均質化した後のシリコン‐ゲルマニウム層中のゲルマニウムの濃度の１.１倍以上となる条件を満たすゲルマニウムイオンの加速電圧を検討した。ここで、ゲルマニウムイオンの投影飛程Ｒｐの位置におけるゲルマニウム濃度は、Ｌｉｎｄｈａｒｄ，Ｓｃｈａｒｆｆ，Ｓｃｈｉｏｔｔの理論における近似式により推定した。ただし、ここで用いた理論式は希薄濃度のイオン注入に対するものであり、％のオーダーにおいては、予測制度が悪化すると考えられる。したがって、ここでは目安として本理論式を用いている。

ゲルマニウムイオン注入時の加速電圧を２０から４５ｋＶに変量したとき、表１に示すように、上記の条件を満たすゲルマニウムイオンの加速電圧は、２５から４５ｋＶであった。本実施例では、ゲルマニウムイオンの投影飛程Ｒｐの位置をシリコン層の厚さの２／３の深さを目標とすることとし、表１に基づき、ゲルマニウムイオンの加速電圧を３０ｋＶに決定した。これにより、図１０に示すようなゲルマニウムの濃度勾配がシリコン層中に形成されると予測される。

さらに、ゲルマニウムの蒸発を防ぐための酸化膜厚を決定する。ゲルマニウム濃度３０％のシリコン‐ゲルマニウム層中に含有されるシリコン原子の数は、前述のように、１ｎｍ^３当たり約３２個である。したがって、膜厚５０ｎｍに対しては、１ｎｍ^２当たり約１６００個のシリコン原子が存在することになる。一方、ＳＯＩ構造を有する半導体基板のシリコン層の厚さが３５ｎｍでは、シリコン原子の数は、１ｎｍ^２当たり約１７５０個である。よって、１ｎｍ^２当たり約１５０個のシリコン原子を酸化膜として消費しなければならない。これは、シリコン１００％の膜で換算して厚さ３ｎｍである。シリコンを３ｎｍ消費するには、酸化シリコン膜を約６.７ｎｍ形成すればよい。

さらに、部分溶融相を形成するための温度を決定する。ゲルマニウム注入後のシリコン層を加熱して部分溶融相となる部分を形成し、シリコン層全体にわたってゲルマニウムが均一に拡散すると、ゲルマニウム濃度は、約３０％となる。よって、図４に示すＳｉ−Ｇｅの二元系相図を鑑み、投影飛程Ｒｐの位置におけるゲルマニウム濃度で部分溶融が生じ、均一化してゲルマニウム濃度が約３０％になった時点では固相である温度として、１２００℃にて部分溶融相化及び再結晶化、つまり熱処理工程を行うこととした。

次に、このように決定した条件による半導体基板の製造方法について説明する。まず、面方位（００１）で、活性層つまりシリコン層膜厚が３５ｎｍ、絶縁層膜厚が１３５ｎｍである直径２００ｍｍのＳＩＭＯＸ法により形成したＳＯＩ構造を有する半導体基板を準備した。本実施例ではＳＯＩ構造を有する半導体基板としてＳＩＭＯＸ基板を用いたが、もちろん、貼り合わせ法により形成した所謂ＳＯＩ基板など様々なＳＯＩ構造を有する半導体基板を用いることができる。この準備したＳＩＭＯＸ基板を枚葉洗浄機にてＨＦ／０_３洗浄を施した。

このＨＦ／０_３洗浄後、イオン注入法によるゲルマニウム注入工程を行った。洗浄した本基板をイオン注入機（ＩＢＩＳ社製、ＩＢＩＳ−１０００）にセットし、真空引きした。ＧｅＨ_４ガスを、このイオン注入機のガスイオン化部に導入し、ＧｅＨ_４をＧｅ^＋イオンとＨ^＋イオンにイオン化した。ゲルマニウムイオン注入ドーズ量はドーズ量８×１０^１６ａｔｏｍｓ／ｃｍ^２であるが、ＧｅＨ_４をイオン化した際にＧｅ^＋イオンの４倍のＨ^＋イオンが生成されているため、注入機におけるイオン電流は４×１０^１７／ｃｍ^２注入を目標として制御した。尚、Ｈ^＋イオンもＧｅ^＋イオンと同時に加速され、ＳＩＭＯＸ基板表面に照射されるが、本実施例の加速電圧３０ｋＶではＨ^＋イオンはシリコン中にほとんど注入されない。ゲルマニウム注入工程後、イオン注入を終えた基板に枚葉洗浄機にて再びＨＦ／０_３洗浄を施した。

このＨＦ／０_３洗浄後、ゲルマニウムの蒸発を防ぐための酸化膜形成工程を行った。酸化膜形成工程における熱処理行うため、縦型熱処理炉（真空技研社製、ＳＩＦＲＶ−１５００ＨＴ）に基板をセットした。７００℃、不活性ガス雰囲気で均熱を整えた後、１００％酸素ガスを導入し、シリコン層の表面に約６.７ｎｍの酸化シリコン膜を形成した。

この酸化膜形成工程の後、シリコン‐ゲルマニウム層を形成するための熱処理工程を行った。酸化膜形成工程の後、酸素を排出してアルゴン雰囲気とし、アルゴン雰囲気中で炉内温度を１２００℃に昇温し、１２００℃にて６０分保持し、ゲルマニウムを注入したシリコン層の部分溶融化、及びシリコン‐ゲルマニウム層の再結晶化を行った。

この熱処理工程の後、ＳＩＭＳ測定装置（Ｐｈｙｓｉｃａｌ
Ｅｌｅｃｔｒｏｎｉｃｓ社製、ＡＤＥＰＴ１０−１０）にてＳＩＭＳ測定を実施した。その結果、酸化シリコン膜厚は６.９ｎｍ、シリコン‐ゲルマニウム層膜厚は４９.２ｎｍ、そしてシリコン‐ゲルマニウム層のゲルマニウム濃度は３０.８％であり、ほぼ設定した目標構造のシリコン‐ゲルマニウム層を有する半導体基板を得ることができた。

さらに、シリコン‐ゲルマニウム層の緩和率を測定するため、顕微ラマン装置（Ｊｏｂｉｎ−Ｙｖｏｎ社製、Ｕ−１０００）にてシリコン‐ゲルマニウム層中のＳｉ−Ｓｉ振動周波数と、一般的な面方位（００１）の鏡面仕上げのシリコン基板のＳｉ−Ｓｉ振動周波数とを測定し比較した。その結果、一般的なシリコン基板中のＳｉ−Ｓｉ振動数は５２０.２ｃｍ^−１であるのに対して、本実施例のシリコン‐ゲルマニウム層中のＳｉ−Ｓｉ振動数は５０１.２ｃｍ^−１であった。

これらのＳＩＭＳ測定とラマン測定の結果をＪｏｕｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ ７５（１２）、１５ Ｊｕｎｅ、１９９４、 ｐ８０９８により解析すると、本実施例のシリコン‐ゲルマニウム層は約９９％という、ほぼ完全緩和の緩和率を有していた。さらに、欠陥の発生を、希釈セコエッチング後の顕微鏡観察により確認したが、欠陥密度は、約３×１０^３ケ／ｃｍ^２であった。

以下、本発明を適用してなる半導体基板の製造方法の第２の実施例について図１１などを参照して説明する。図１１は、シリコン層の厚さが５５ｎｍで加速電圧４５ｋＶでゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配を示す図である。

本実施例でも、実施例１と同様に、形成するシリコン‐ゲルマニウム層の膜厚を５０ｎｍ、形成されたシリコン‐ゲルマニウム層中のゲルマニウム濃度を３０％とした。このように設定した目標構造、つまり目標シリコン‐ゲルマニウム層厚、目標ゲルマニウム濃度に応じて最初に製造条件を決定した。注入するゲルマニウムイオンのドーズ量は、実施例１と同様に決定され、８００ａｔｏｍｓ／ｎｍ^２、つまり８×１０^１６ａｔｏｍｓ／ｃｍ^２である。

さらに、シリコン‐ゲルマニウム層を形成するＳＯＩ構造を有する半導体基板の条件、及びゲルマニウムイオンのドーズ量８×１０^１６ａｔｏｍｓ／ｃｍ^２に対し、注入電圧を決定する。注入を実施するＳＯＩ構造を有する半導体基板のシリコン層の厚さが５５ｎｍ、７５ｎｍ、そして９５ｎｍの場合について、ゲルマニウムイオンの投影飛程Ｒｐを、シリコン層の厚みの１／２よりも絶縁層寄りに位置させることができ、ゲルマニウムを注入したときのゲルマニウムイオンの投影飛程Ｒｐの位置におけるゲルマニウムの濃度が熱処理工程により均質化した後のシリコン‐ゲルマニウム層中のゲルマニウムの濃度の１.１倍以上となる条件を満たすゲルマニウムイオンの加速電圧を検討した。ここでも、ゲルマニウムイオンの投影飛程Ｒｐの位置におけるゲルマニウム濃度は、Ｌｉｎｄｈａｒｄ，Ｓｃｈａｒｆｆ，Ｓｃｈｉｏｔｔの理論における近似式により推定した。

ゲルマニウムイオン注入時の加速電圧を２０ｋＶから７０ｋＶに変量したとき、表２に示すように、上記の条件を満たすゲルマニウムイオンの加速電圧は、シリコン層膜厚５５ｎｍでは４０ｋＶから７０ｋＶ、シリコン層膜厚７５ｎｍでは６０ｋＶから７０ｋＶであった。また、シリコン層膜厚９５ｎｍでは加速電圧２０ｋＶから７０ｋＶの範囲では上記の条件を満たすゲルマニウムイオンの加速電圧は存在しなかった。この結果、本実施例では、ゲルマニウム注入工程後における犠牲酸化層形成工程に要する時間を短縮するため、ＳＯＩ構造を有する半導体基板として、シリコン層膜厚５５ｎｍの基板を選択した。

そして、最終的にシリコン‐ゲルマニウム層の厚みを調整するため、ゲルマニウムイオンの投影飛程Ｒｐの位置をシリコン層の厚さの２／３の深さとすることを目標とし、表２に基づき、ゲルマニウムイオンの加速電圧を５０ｋＶに決定した。これにより、図１１に示すようなゲルマニウムの濃度勾配がシリコン層中に形成されると予測される。

さらに、ゲルマニウムの蒸発を防ぐための酸化膜と犠牲酸化層とを併せた形成する全酸化シリコン膜の厚みを決定する。ゲルマニウム濃度３０％のシリコン‐ゲルマニウム層中に含有されるシリコン原子の数は、前述のように、１ｎｍ^３当たり約３２個である。したがって、膜厚５０ｎｍに対しては、１ｎｍ^２当たり約１６００個のシリコン原子が存在することになる。一方、ＳＯＩ基板のシリコン層の厚さが５５ｎｍでは、シリコン原子の数は、１ｎｍ^２当たり約２７５０個である。よって、１ｎｍ^２当たり約１１５０個のシリコン原子を酸化膜として消費しなければならない。これは、シリコン１００％の膜で換算して厚さ２３ｎｍである。シリコンを２３ｎｍ消費するには、酸化シリコン膜を約５１ｎｍ形成すればよい。

さらに、部分溶融相を形成するための温度を決定する。犠牲酸化層形成前においては、膜厚１ｎｍ^２あたり、約８００個のゲルマニウム原子が存在し、約２７５０個のシリコン原子が存在する。ゲルマニウム注入後のシリコン層を加熱して部分溶融相となる部分を形成し、シリコン層全体にわたってゲルマニウムが均一に拡散すると、ゲルマニウム濃度は、約２２.５％となる。よって、図４に示すＳｉ−Ｇｅの二元系相図を鑑み、投影飛程Ｒｐの位置におけるゲルマニウム濃度で部分溶融が生じ、均一化したゲルマニウム濃度が約２２.５％時点では固相である温度として、１２５０℃にて部分溶融化及び再結晶化、つまり熱処理工程を行うこととした。

次に、このように決定した条件による半導体基板の製造方法について説明する。まず、面方位（００１）で、活性層つまりシリコン層膜厚が５５ｎｍ、絶縁層膜厚が１４５ｎｍである直径２００ｍｍのＳＩＭＯＸ法により形成したＳＯＩ構造を有する半導体基板を準備した。本実施例ではＳＯＩ構造を有する半導体基板としてＳＩＭＯＸ基板を用いたが、もちろん、貼り合わせ法により形成した所謂ＳＯＩ基板を用いることもできる。この準備したＳＩＭＯＸ基板を枚葉洗浄機にてＨＦ／０_３洗浄を施した。

このＨＦ／０_３洗浄後、イオン注入法によるゲルマニウム注入工程を行った。洗浄した本基板をイオン注入機（ＩＢＩＳ社製、ＩＢＩＳ−１０００）にセットし、真空引きした。ＧｅＨ_４ガスを、このイオン注入機のガスイオン化部に導入し、ＧｅＨ_４をＧｅ^＋イオンとＨ^＋イオンにイオン化した。ゲルマニウムイオン注入ドーズ量はドーズ量８×１０^１６ａｔｏｍｓ／ｃｍ^２であるが、ＧｅＨ_４をイオン化した際にＧｅ^＋イオンの４倍のＨ^＋イオンが生成されているため、注入機におけるイオン電流は４×１０^１７／ｃｍ^２注入を目標として制御した。尚、Ｈ^＋イオンもＧｅ^＋イオンと同時に加速され、ＳＩＭＯＸ基板表面に照射されるが、本実施例の加速電圧３０ｋＶではＨ^＋イオンはシリコン中にほとんど注入されない。ゲルマニウム注入工程後、イオン注入を終えた基板に枚葉洗浄機にて再びＨＦ／０_３洗浄を施した。

このＨＦ／０_３洗浄後、ゲルマニウムの蒸発を防ぐための酸化膜形成工程を行った。酸化膜形成工程における熱処理行うため、縦型熱処理炉（真空技研社製、ＳＩＦＲＶ−１５００ＨＴ）に基板をセットした。７００℃、不活性ガス雰囲気で均熱を整えた後、１００％酸素ガスを導入し、シリコン層の表面に約１０ｎｍの酸化シリコン膜を形成した。

この酸化膜形成工程の後、シリコン‐ゲルマニウム層を形成するための熱処理工程を行った。酸化膜形成工程の後、酸素を排出してアルゴン雰囲気とし、アルゴン雰囲気中で炉内温度を１２５０℃に昇温し、１２５０℃にて６０分保持し、ゲルマニウムを注入したシリコン層の部分溶融化、及びシリコン‐ゲルマニウム層の再結晶化を行った。

この熱処理工程の後、形成したシリコン‐ゲルマニウム層の膜厚とゲルマニウム濃度を調整するための犠牲酸化層形成工程を行った。熱処理工程の後、熱処理工程中の温度を維持したまま、アルゴン９０％、酸素１０％のガスを炉内に導入し、この酸素を含む雰囲気により追加酸化することで、シリコン‐ゲルマニウム層の表面の酸化膜形成工程で形成した約１０ｎｍの酸化シリコン膜に、新たに約４１ｎｍの酸化シリコン膜を形成し、最終的に約５１ｎｍの犠牲酸化層を形成した。

ＳＩＭＳ測定装置（Ｐｈｙｓｉｃａｌ
Ｅｌｅｃｔｒｏｎｉｃｓ社製、ＡＤＥＰＴ１０−１０）にてＳＩＭＳ測定を実施した。その結果、酸化シリコン膜厚は５０.１ｎｍ、シリコン‐ゲルマニウム層膜厚は５０.６ｎｍ、そしてシリコン‐ゲルマニウム層のゲルマニウム濃度は２９.７％であり、ほぼ設定した目標構造のシリコン‐ゲルマニウム層を有する半導体基板を得ることができた。

さらに、シリコン‐ゲルマニウム層の緩和率を測定するため、顕微ラマン装置（Ｊｏｂｉｎ−Ｙｖｏｎ社製、Ｕ−１０００）にてシリコン‐ゲルマニウム層中のＳｉ−Ｓｉ振動周波数と、一般的な面方位（００１）の鏡面仕上げのシリコン基板のＳｉ−Ｓｉ振動周波数とを測定し比較した。その結果、一般的なシリコン基板中のＳｉ−Ｓｉ振動数は５２０.２ｃｍ^−１であるのに対して、本実施例のシリコン‐ゲルマニウム層中のＳｉ−Ｓｉ振動数は５０３.０ｃｍ^−１であった。

これらのＳＩＭＳ測定とラマン測定の結果をＪｏｕｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ ７５（１２）、１５ Ｊｕｎｅ、１９９４、 ｐ８０９８により解析すると、本実施例のシリコン‐ゲルマニウム層は約８７％という完全緩和に近い高い緩和率を有していた。さらに、欠陥の発生を希釈セコエッチング後の顕微鏡観察により確認したが、欠陥密度は約４×１０^３ケ／ｃｍ^２であった。

本発明を適用してなる半導体基板の製造方法の一実施形態を説明する図であり、ゲルマニウム注入工程においてゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配の状態及び基板の状態を模式的に示す図である。 本発明を適用してなる半導体基板の製造方法の一実施形態を説明する図であり、（ａ）は、熱処理工程において部分溶融相が生じゲルマニウムが拡散している基板の状態を、（ｂ）は、熱処理工程においてシリコン‐ゲルマニウム層が再結晶化している基板の状態を、（ｃ）は、熱処理工程においてシリコン‐ゲルマニウム層が形成された基板の状態を模式的に示す図である。 本発明を適用してなる半導体基板の製造方法の基本となる考え方を説明する図であり、（ａ）は、第１のシリコン層上にシリコン‐ゲルマニウム層と第２のシリコン層を積層した基板の状態を、（ｂ）は、熱処理工程において部分溶融相が生じゲルマニウムが拡散している基板の状態を、（ｃ）は、熱処理工程においてシリコン‐ゲルマニウム層が再結晶化している基板の状態を、（ｄ）は、熱処理工程においてシリコン‐ゲルマニウム層が形成された基板の状態を模式的に示す図である。 ゲルマニウム濃度に対する加熱温度と相の状態との関係を示す図である。 ゲルマニウムイオンを注入するときの加速電圧と、投影飛程の位置との関係を示す図である。 ゲルマニウムイオンを注入するときの加速電圧が２０ｋＶの場合と５０ｋＶの場合との投影飛程の位置の比較を示す図である。 ゲルマニウム濃度に対する加熱温度と相の状態との関係を示す図であり、熱処理工程において加熱温度を変化させた場合を示す図である。 本発明を適用してなる半導体基板の製造方法の別の実施形態で犠牲酸化層を形成する場合を説明する図であり、（ａ）は、ゲルマニウム注入工程においてゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配の状態及び基板の状態を、（ｂ）は、熱処理工程において部分溶融相が生じゲルマニウムが拡散している基板の状態を、（ｃ）は、熱処理工程においてシリコン‐ゲルマニウム層が再結晶化している基板の状態を、（ｄ）は、熱処理工程においてシリコン‐ゲルマニウム層が形成された基板の状態を、（ｅ）は、シリコン‐ゲルマニウム層の表面に犠牲酸化層が形成された状態を模式的に示す図である。 ゲルマニウム濃度に対する加熱温度と相の状態との関係を示す図であり、犠牲酸化層を形成した場合を示す図である。 シリコン層の厚さが３５ｎｍで加速電圧３０ｋＶでゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配を示す図である。 シリコン層の厚さが５５ｎｍで加速電圧４５ｋＶでゲルマニウムイオンを注入したシリコン層中のゲルマニウムの濃度勾配を示す図である。

符号の説明

１ シリコン支持体
３ 絶縁層（酸化シリコン膜）
５ シリコン層
７ ＳＯＩ基板

Claims (4)

1. シリコン支持体上に酸化膜からなる絶縁層を挟んで設けられたシリコン層にイオン注入法によりゲルマニウムイオンを注入するゲルマニウム注入工程と、該ゲルマニウム注入工程後、加熱により前記シリコン層中にゲルマニウムイオンを拡散させ、シリコン‐ゲルマニウム層を形成する熱処理工程とを含み、
   前記ゲルマニウム注入工程では、ゲルマニウムイオンの投影飛程を、前記シリコン層の厚みの１／２の位置よりも前記絶縁層寄りに位置させて前記シリコン層の厚み方向にゲルマニウムの濃度勾配を形成し、前記熱処理工程では、前記ゲルマニウムイオンの投影飛程でのゲルマニウム濃度で、前記ゲルマニウムイオンを注入したシリコン層が部分溶融相状態となり、ゲルマニウムが前記シリコン層中に拡散してゲルマニウムの濃度が均質化したときに固相状態となる温度で加熱する半導体基板の製造方法。
2. 前記ゲルマニウム注入工程と、前記熱処理工程との間で、前記ゲルマニウムイオンを注入したシリコン層の表面に酸化膜を形成する酸化膜形成工程を含むことを特徴とする半導体基板の製造方法。
3. 前記熱処理工程の後、酸素または酸素を含む気体雰囲気中で加熱して、前記熱処理工程で形成したシリコン‐ゲルマニウム層の表面に犠牲酸化層を形成する犠牲酸化層形成工程を含む請求項１または２に記載の半導体基板の製造方法。
4. 半導体基板に設けられたシリコン‐ゲルマニウム層の表面に歪みを有するシリコン層を形成する歪シリコン層形成工程を含む半導体装置の製造方法であり、
   前記半導体基板として請求項１乃至３のいずれか１項に記載の方法により製造した半導体基板を用いることを特徴とする半導体装置の製造方法。

Images