TW201500286A - 薄膜電晶體之半導體層用氧化物、薄膜電晶體及顯示裝置 - Google Patents

薄膜電晶體之半導體層用氧化物、薄膜電晶體及顯示裝置 Download PDF

Info

Publication number
TW201500286A
TW201500286A TW103107891A TW103107891A TW201500286A TW 201500286 A TW201500286 A TW 201500286A TW 103107891 A TW103107891 A TW 103107891A TW 103107891 A TW103107891 A TW 103107891A TW 201500286 A TW201500286 A TW 201500286A
Authority
TW
Taiwan
Prior art keywords
film
oxide
semiconductor layer
thin film
film transistor
Prior art date
Application number
TW103107891A
Other languages
English (en)
Other versions
TWI529134B (zh
Inventor
Shuji Kosaka
Kazushi Hayashi
Byung-Du Ahn
Gun-Hee Kim
Yeon-Hong Kim
Jin-Hyun Park
Original Assignee
Kobe Steel Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Samsung Display Co Ltd filed Critical Kobe Steel Ltd
Publication of TW201500286A publication Critical patent/TW201500286A/zh
Application granted granted Critical
Publication of TWI529134B publication Critical patent/TWI529134B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Abstract

本發明之薄膜電晶體之半導體層用氧化物中，構成氧化物的金屬元素是由In、Zn、及Sn所組成，使上述氧化物成膜於薄膜電晶體之半導體層時的氧分壓為15體積%以上，滿足氧化物的缺陷密度為7.5×1015cm-3以下、遷移率為15cm2/Vs以上。

Description

薄膜電晶體之半導體層用氧化物、薄膜電晶體及顯示裝置
本發明係有關薄膜電晶體(Thin Film Transistor，以下或稱TFT)之半導體層用氧化物、薄膜電晶體、及顯示裝置。詳細而言，係有關適合用於液晶顯示器或有機EL(Electro Luminescence，電激發光)顯示器等顯示裝置的TFT之半導體層用氧化物、具備上述半導體層用氧化物之TFT、及具備上述TFT之顯示裝置。
非晶質(Amorphous)氧化物半導體，相較於廣泛使用的非晶矽(a-Si)係具有較高的載子遷移率，光學能隙(Optical Band Gap)較大，且能以低溫成膜。因此，十分期待運用於大型、高解析度、需要高速驅動的次世代顯示器，或耐熱性低的樹脂基板等。
氧化物半導體當中，又以由銦、鋅、錫、及氧所構成之非晶質氧化物(In-Zn-Sn-O，以下或稱「IZTO」)，具有很高的載子遷移率，因此適合用作為TFT的半導體層。
將氧化物半導體用作為薄膜電晶體之半導體層的情形下，除了載子濃度(遷移率)高以外，減低半導體層中的缺陷密度亦非常重要。
例如專利文獻1中揭示一種方法，為了減低氧化物半導體的不均一組成所造成之缺陷，並改善氧化物半導體的轉移(transfer)特性，係將由氧化物半導體所構成之半導體基體曝露於氫電漿或氫自由基後，再將上述半導體基體曝露於水蒸氣環境。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-171516號公報
本發明之目的在於提供一種遷移率高，且亦減低缺陷密度的薄膜電晶體之半導體層用氧化物。本發明之另一目的，在於提供一種具備上述半導體層用氧化物之薄膜電晶體、及顯示裝置。
得以解決上述問題的本發明之薄膜電晶體之半導體層用氧化物，係為用於薄膜電晶體之半導體層的氧化物，其要旨在於，構成前述氧化物的金屬元素是由In、 Zn、及Sn所組成，使前述氧化物成膜於薄膜電晶體之半導體層時的氧分壓為15體積%以上，且前述氧化物的缺陷密度滿足7.5×1015cm-3以下、遷移率滿足15cm2/Vs以上。
本發明的較佳實施形態中，上述氧化物中，對於除了氧以外的所有金屬元素，設各金屬元素的含有量(原子%)分別為〔In〕、〔Zn〕、及〔Sn〕時，則滿足1≦〔In〕、50≦〔Zn〕≦95、1≦〔Sn〕≦30之關係。
本發明的較佳實施形態中，上述氧分壓為40體積%以下。
本發明還包含一種薄膜電晶體，其薄膜電晶體之半導體層中具備上述任一者之半導體層用氧化物。
又，本發明還包含具備上述薄膜電晶體之顯示裝置。
按照本發明，能夠提供一種遷移率高，且亦減低缺陷密度的薄膜電晶體之半導體層用氧化物。若使用具備本發明之半導體層用氧化物的薄膜電晶體，便能得到可靠性高的顯示裝置。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧保護膜(SiO2膜)
6‧‧‧源極/汲極電極
7‧‧‧表面保護膜(絕緣膜)
8‧‧‧透明導電膜
1A‧‧‧玻璃基板
2A‧‧‧Mo電極
9‧‧‧Φ1mmMo電極
10A、10B‧‧‧保護膜
[圖1]圖1為本發明之薄膜電晶體說明用概略截面 圖。
[圖2]圖2為實施例中，以ICTS法測定缺陷密度時所使用之MIS(金屬-絕緣體-半導體，Metal Insulator Semiconductor)構造元件說明用概略截面圖。
[圖3]圖3為實施例中，ICTS測定當中於4體積%、10體積%、20體積%、及30體積%的各氧分壓時用以決定反向電壓與脈衝電壓之C(電容)-V(電壓)曲線。
[圖4]圖4為實施例中，使成膜時的氧分壓在4~30體積%範圍內變化時之汲極電流-閘極電壓特性(Id-Vg特性)結果示意圖。
[圖5]圖5為實施例中，成膜時的氧分壓與缺陷密度或遷移率之關係示意圖。
本發明團隊為提供一種遷移率高，且亦減低缺陷密度的薄膜電晶體之半導體層用氧化物，特別針對構成該氧化物之金屬元素為In、Zn、及Sn亦即In-Zn-Sn-O(IZTO)進行研討。缺陷密度的測定，是利用ICTS法(Isothermal Capacitance Transient Spectroscopy，等溫電容暫態能譜法)來進行。
其結果，若如以往般僅測定TFT的汲極電流-閘極電壓特性(Id-Vg特性)來算出遷移率，並不足夠。詳細而言，係得知即使兩個乍看之下為Id-Vg特性相同的 TFT，但若藉由ICTS法來測定缺陷密度，則其大小可能會不同，伴隨此，遷移率亦會變化。也就是說，係得知除了控制遷移率以外，正確掌握缺陷密度也是不可或缺的。
鑑此，進一步反覆研討的結果，發現只要在使IZTO成膜時適當地控制氧分壓，便能同時達成高遷移率與低缺陷密度，進而完成了本發明。
在此，簡單說明測定缺陷密度時所使用之ICTS法。
ICTS法為電容暫態能譜法(Capacitance Transient Spectroscopy)的一種，習知其為高精度地測定半導體層中含有的雜質原子或缺陷所造出的局域能階(localized level)，如界面陷阱(interface trap)、體陷阱(bulk trap)的其中一種手法。電容暫態能譜法，是根據空乏層寬幅會與接合電容C的時間變化C(t)的倒數相對應，而藉由測定C(t)的過渡電容來獲得局域能階的資訊。過渡電容的測定方法，除上述ICTS法外，還可舉出DLTS法(深階暫態能譜法，Deep Level Transient Spectroscopy)。兩者的測定原理相同，唯測定方法不同。DLTS法中，是一面使試料溫度變化一面獲得DLTS訊號，相對於此，ICTS法則是在一定溫度下調變施加脈衝來使放出時間常數變化，藉此獲得和DLTS訊號相同之資訊。過去，未曾有人提出藉由ICTS法來詳細測定IZTO等半導體層用氧化物的缺陷密度，以便減小缺陷密度同時獲得高遷移率之技術。
以下，詳細說明本發明。
如上所述，本發明之薄膜電晶體之半導體層用氧化物中，構成上述氧化物的金屬元素是由In、Zn、及Sn所組成，使上述氧化物成膜於薄膜電晶體之半導體層時的氧分壓為15體積%以上。又，本發明之特徵在於，上述氧化物(IZTO)的缺陷密度為7.5×1015cm-3以下，非常的低，且遷移率為15cm2/Vs以上，滿足非常高的水準。本發明中以IZTO作為對象的情形下，雖然該氧化物在特性上本身即具有很高的遷移率，但如本發明般藉由適當控制IZTO成膜時的氧分壓來減低缺陷密度，藉此能將遷移率提高至更高的水準。
上述氧化物中，對於除了氧以外的所有金屬元素，設各金屬元素的含有量(原子%)分別為〔In〕、〔Zn〕、及〔Sn〕時，較佳是滿足1≦〔In〕、50≦〔Zn〕≦95、1≦〔Sn〕≦30。
上述金屬元素的作用概要如下。
首先，In具有增加載子以提高遷移率之作用。〔In〕較佳為1以上、更佳為5以上、再更佳為10以上。但，若In量變多，則載子會變得過多而導體化，此外對於應力的穩定性也會降低。〔In〕較佳為30以下、更佳為20以下。
Sn具有提升氧化物半導體層的藥液耐性如濕蝕刻性等之作用。從提升藥液耐性的觀點看來，Sn量愈多愈好。較佳為1以上、更佳為10以上、再更佳為20以 上。但，若Sn量變多，則蝕刻加工性會降低，故其上限較佳為30以下、更佳為27以下、再更佳為25以下。
Zn被認為有助於非晶質構造的穩定化。此外，Zn亦有助於提升對應力的穩定性，因此Zn量愈多愈好。較佳為50以上、更佳為53以上、再更佳為55以上。但，若Zn量變多，則氧化物半導體薄膜會結晶化，或蝕刻時會產生殘渣，故Zn量較佳為95以下、更佳為80以下、再更佳為60以下。
本發明之氧化物，滿足缺陷密度：7.5×1015cm-3以下、遷移率為15cm2/Vs以上。缺陷密度愈低愈好，較佳為7.0×1015cm-3以下、更佳為6.5×1015cm-3以下。另一方面，遷移率愈高愈好，較佳為16cm2/Vs以上、更佳為17cm2/Vs以上。
上述氧化物，較佳是以濺鍍法使用濺鍍靶材來成膜。按照濺鍍法，能夠容易地形成成分或膜厚的膜面內均一性優良之薄膜。
在此，為了如本發明般得到適當地控制缺陷密度及遷移率之氧化物，係將使上述氧化物成膜於薄膜電晶體之半導體層時的氧分壓，亦即氧氣相對於所有環境氣體的體積比控制在15體積%以上，以盡可能減小氧化物的缺陷密度，由此一觀點看來，上述氧分壓愈高愈好，較佳為20體積%以上。但，若氧分壓過大，則遷移率會有降低的傾向，故較佳是將其上限訂為40體積%以下、更佳為30體積%以下。
本發明還包含一種薄膜電晶體，其薄膜電晶體的半導體層中具備上述任一者之半導體層用氧化物。在製造薄膜電晶體時，如上述般，除了控制半導體層成膜時的氧分壓以外，並無特別限定，能夠採用通常使用之方法。
上述半導體層的較佳膜厚，約為30nm以上。若膜厚薄，則無法確保足夠的動作電流，此外以濺鍍成膜時會出現不規則，電晶體特性會發生分布性。其結果，最終會產生如導致顯示不均等的問題。其下限更佳為35nm以上。另一方面，其上限較佳為200nm以下。若膜厚變厚，則相對於閘極電壓的變化，空乏層不能充份擴展。其結果，電晶體不會斷開(off)亦即無法阻斷電流，或是即使斷開，其變為斷開的閘極電壓會比通常的閘極電壓還大幅往負側偏移，不適於顯示器動作。其上限更佳為150nm以下、再更佳為80nm以下。
以下參照圖1之TFT，說明上述TFT之製造方法的實施形態。圖1及以下之製造方法，係揭示本發明較佳實施形態的一例，並非旨在限定於此。例如圖1中雖揭示下閘極式(bottom gate)構造的TFT，但本發明的實施形態並不限定於此。本發明亦能運用於上閘極式(top gate)的TFT，即在氧化物半導體層的上方依序具備閘極絕緣膜及閘極電極。
如圖1所示，基板1上形成有閘極電極2及閘極絕緣膜3，其上形成有氧化物半導體層4。在氧化物 半導體層4上形成有保護膜5，其上形成有源極/汲極電極6，又在其上形成有表面保護膜7，而在最表面形成有透明導電膜8，該透明導電膜8與源極/汲極電極6電性連接。上述保護膜5，例如可使用氧化矽膜(SiO2膜)等絕緣膜。
在基板1上形成閘極電極2及閘極絕緣膜3之方法並無特別限定，能夠採用通常使用之方法。此外，閘極電極2及閘極絕緣膜3的種類亦無特別限定，能夠使用泛用之物。例如作為閘極電極2，可舉出Al或Cu的金屬薄膜、它們的合金薄膜、或後述實施例中使用之Mo薄膜等。此外，作為閘極絕緣膜3，代表性的例子有氧化矽膜(SiO2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)等。
接下來，形成氧化物半導體層4。氧化物半導體層4，舉例來說是如上述般藉由濺鍍法來成膜。舉例來說，較佳是使用和氧化物半導體層4相同組成的濺鍍靶材，藉由DC(Direct Current)濺鍍法或RF(Radio Frequency)濺鍍法來成膜。或是，亦可藉由共濺鍍法(co-sputter)來成膜。
在氧化物半導體層4成膜時，如前面詳述般，係將氧分壓控制在15體積%以上。
接著，對氧化物半導體層4藉由光微影(photolithography)及濕蝕刻來進行圖樣形成。圖樣形成之後，為了改善氧化物半導體層4的膜質，例如亦可立即 以加熱溫度：250~350℃、加熱時間：15~120分鐘的條件來進行熱處理(預退火，pre-annealing)。較佳為，加熱溫度：300~350℃、加熱時間：60~120分鐘。如此一來，電晶體特性的導通(on)電流及場效遷移率會上昇，提升電晶體性能。
前述預退火之後，為了保護氧化物半導體層4的表面，舉例來說例如以上述方法形成氧化矽膜(SiO2膜)以作為保護膜5。
接著，為了讓氧化物半導體層4與接下來形成之源極/汲極電極6取得接觸，係施以光微影及乾蝕刻來進行圖樣形成。
接著，形成源極/汲極電極6。源極/汲極電極6的種類並無特別限定，能夠使用泛用之物。例如可如同前述閘極電極2般，使用Al或Cu等金屬或合金，亦可如後述實施例般使用Mo薄膜。
源極/汲極電極6的形成方法，舉例來說例如藉由磁控管濺鍍法使金屬薄膜成膜後，再以掀離(life-off)法來形成。
接著，在源極/汲極電極6的上方形成表面保護膜(絕緣膜)7。該表面保護膜7，舉例來說例如是以CVD(Chemical Vapor Deposition)法成膜。作為前述表面保護膜7，舉例來說有氧化矽膜(SiO2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、或它們的層積膜。
接著，藉由光微影及乾蝕刻，在前述表面保護膜7形成接觸孔後，形成透明導電膜8。該透明導電膜8的種類並無特別限定，能夠使用通常使用之物。
本發明還包含具備上述TFT之顯示裝置。上述顯示裝置例如可舉出液晶顯示器或有機電激發光顯示器等。
本申請案基於2013年3月8日申請之日本國專利申請案第2013-47347號之優先權，並主張其利益。2013年3月8日申請之日本國專利申請案第2013-47347號的說明書所有內容，均在本願中援用以為參考。
[實施例]
以下舉出實施例進一步具體說明本發明，但本發明不因下述實施例而受限，在適合前、後文要旨之範圍內，亦可加以變更並實施，而它們均包含於本發明之技術範圍內。
實施例1
本實施例中，係如下述般製作TFT，並測定遷移率、及藉由ICTS法測定缺陷密度。本實施例所使用之TFT，除了缺少前述圖1中用來保護氧化物半導體層(IZTO薄膜)的表面之保護膜以外，餘與圖1構成相同。
首先，在玻璃基板(康寧公司製EAGLE XG、直徑100mm×厚度0.7mm)上，使膜厚100nm的Mo 薄膜成膜以作為閘極電極用薄膜，再以周知之方法做圖樣形成而得到閘極電極。上述Mo薄膜，係使用純Mo濺鍍靶材，藉由RF濺鍍法，在成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣體壓力：2mTorr的條件下成膜。
接著，使250nm的SiO2膜成膜以作為閘極絕緣膜。上述閘極絕緣膜的成膜係使用電漿CVD法，在載體氣體：SiH4與N2O之混合氣體、成膜功率：300W、成膜溫度：320℃的條件下成膜。
接著，將IZTO薄膜依下述成膜條件，利用IZTO濺鍍靶材藉由濺鍍法來成膜，以作為氧化物半導體層。上述IZTO薄膜的膜厚為40nm，組成為原子比In：Zn：Sn=20：56.7：23.3。
(IZTO薄膜的成膜條件)
濺鍍裝置：ULVAC公司製「CS-200」
基板溫度：室溫
氣體壓力：1mTorr
氧分壓：〔O2/(Ar+O2)〕×100=4體積%、10體積%、20體積%、30體積%
如上述般使氧化物半導體層成膜後，藉由光微影及濕蝕刻進行圖樣形成。濕蝕刻液使用關東化學公司製「ITO-07N」(草酸與水之混合液)，液溫訂為40℃。
如上述般對氧化物半導體層做圖樣形成後，為提升氧化物半導體層的膜質，進行預退火處理。預退火 處理，是在大氣中、大氣壓下，以350℃進行1小時。
接著，使用純Mo，藉由掀離法形成源極/汲極電極。具體而言，係利用光阻劑進行圖樣形成後，藉由DC濺鍍法使膜厚100nm的Mo薄膜成膜。源極/汲極電極用Mo薄膜的成膜方法，與前述閘極電極之情形相同。接著，在丙酮液中開啟超音波洗淨器除去不要的光阻劑，將TFT的通道長度做成10μm、通道寬度做成200μm。
像這樣形成源極/汲極電極後，形成用來保護氧化物半導體層之表面保護膜。作為上述表面保護膜，係形成膜厚200nm的SiO2膜與膜厚150nm的SiN膜之合計膜厚350nm的層積膜。上述SiO2膜及SiN膜的形成，係使用SUMCO公司製「PD-220NL」，以電漿CVD法進行。本實施例中是依SiO2膜、SiN膜的順序形成。上述SiO2膜的形成係使用N2O及SiH4的混合氣體、上述SiN膜的形成係使用SiH4、N2、NH3的混合氣體。成膜溫度，是對於膜厚200nm的SiO2膜當中最初的100nm訂為230℃，此後對於另外膜厚100nm的SiO2膜、及膜厚150nm的SiN膜，則均訂為150℃。成膜功率均訂為100W。
接著，藉由光微影及乾蝕刻，在上述表面保護膜形成用來做電晶體特性評估用針測(probing)之接觸孔，而製作出TFT。
利用如此得到的各TFT，測定其電晶體特性(汲極電流-閘極電壓特性，Id-Vg特性)、場效遷移率、 及缺陷密度。
(1)電晶體特性的測定
電晶體特性(TFT特性)的測定，係使用Agilent Technologies公司製「4156C」半導體參數分析儀。測定是將探針抵觸至試料的接觸孔來進行。詳細之測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
基板溫度：室溫
(2)場效遷移率μFE
場效遷移率μFE，是根據TFT特性而在Vd>Vg-Vth之飽和區域導出。飽和區域中，將Vg、Vth分別訂為閘極電壓、閾值電壓、Id為汲極電流、L、W分別為TFT元件的通道長度、通道寬度、Ci為閘極絕緣膜的靜電電容、μFE為場效遷移率，而由下述式子導出μFE。本實施例中，是根據滿足飽和區域的閘極電壓附近之汲極電流-閘極電壓特性(Id-Vg特性)來導出電場效果遷移率μFE。
(3)以ICTS法測定缺陷密度
ICTS法，是對反向偏壓(reverse bias)狀態下的半導體接合部施加順向脈衝，藉此捕獲電子陷阱，而當再度恢復反向偏壓狀態時，檢測被捕陷的電子藉由熱激發過程而放出之過程，來作為接合電容的過渡變化，以便調查陷阱的性質。本實施例中，係利用圖2的MIS構造元件以ICTS法測定缺陷密度。在此，將構成上述MIS的電極的面積訂為Φ1mm。具體的測定條件如下。另，圖2中，1A表示玻璃基板、2A為Mo電極、3為閘極絕緣膜、4為氧化物半導體層、9為Φ1mmMo電極、10A及10B為保護膜。
ICTS測定裝置：PhysTech公司製FT1030 HERA-DLTS
測定溫度：210K
反向電壓：如圖3記載
脈衝電壓：如圖3記載
脈衝時間：100msec
測定頻率：1MHz
測定時間：5×10-4sec~10sec
在此，於4體積%、10體積%、20體積%、及30體積%的各氧分壓下之反向電壓(reverse voltage)及脈衝電壓，係訂為如圖3中C(電容)-V(電壓)曲線所示電壓值。詳細如下。圖3中，虛線區間對應於變化的空乏層寬幅。圖3中，%意指體積%。
氧分壓4體積%下的反向電壓為-17V、脈衝電壓為-10V
氧分壓10體積%下的反向電壓為0.5V、脈衝電壓為2.5V
氧分壓20體積%下的反向電壓為0V、脈衝電壓為1V
氧分壓30體積%下的反向電壓為0V、脈衝電壓為1V
將根據上述測定時間中變化的△C大小所算出之缺陷密度，除以下式表示的修正係數而得之值，作為本實施例之缺陷密度。
修正係數=(Xr-Xp)/Xr
式中，Xr意指反向電壓VR時的空乏層寬幅、Xp則意指脈衝電壓VP的空乏層寬幅。
該些結果如圖4、圖5、及表1所示。圖4、圖5、及表1中，%意指體積%。
圖4為於4體積%、10體積%、20體積%、30體積%的各氧分壓下使IZTO膜成膜時的Id-Vg特性結 果示意圖。圖5為在各氧分壓下描繪缺陷密度及遷移率的結果之圖。圖5中，○表示缺陷密度的結果、■表示遷移率的結果。
首先參照圖4。圖4的橫軸為Vg(V)、縱軸為Id(A)。圖4中，例如1.0E-10意指1.0×10-10。如圖4所示，例如氧分壓為20體積%及30體積%時的電晶體特性，乍看之下相同。
不過，實際上如圖5及表1所示，在各氧分壓下的缺陷密度及遷移率會大幅變化。詳細而言，本實施例中4~30體積%的氧分壓範圍當中，可知隨著IZTO成膜時的氧分壓增加，缺陷密度會減少。另一方面，遷移率在氧分壓為20體積%時顯現出最大值，其後看出減少的傾向。
故可知，按照本實施例的測定條件，將氧分壓控制在15體積%以上、較佳為20體積%以上、30體 積%以下，藉此便能將缺陷密度維持在較低，同時亦確保高遷移率。
像這樣在控管TFT遷移率的前提下算出缺陷密度係極為重要，證實了只要如本發明般適當地控制IZTO成膜時的氧分壓，便能得到兼具低缺陷密度與高遷移率之TFT。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧保護膜(SiO2膜)
6‧‧‧源極/汲極電極
7‧‧‧表面保護膜(絕緣膜)
8‧‧‧透明導電膜

Claims (5)

  1. 一種薄膜電晶體之半導體層用氧化物，係為用於薄膜電晶體之半導體層的氧化物，其特徵為：構成前述氧化物的金屬元素是由In、Zn、及Sn所組成，使前述氧化物成膜於薄膜電晶體之半導體層時的氧分壓為15體積%以上，前述氧化物的缺陷密度滿足7.5×1015cm-3以下、遷移率滿足15cm2/Vs以上。
  2. 如申請專利範圍第1項所述之半導體層用氧化物，其中，前述氧化物中，對於除了氧以外的所有金屬元素，設各金屬元素的含有量(原子%)分別為〔In〕、〔Zn〕、及〔Sn〕時，係滿足以下關係：1≦〔In〕、50≦〔Zn〕≦95、1≦〔Sn〕≦30。
  3. 如申請專利範圍第1項或第2項所述之半導體層用氧化物，其中，前述氧分壓為40體積%以下。
  4. 一種薄膜電晶體，其特徵為：薄膜電晶體之半導體層中具備申請專利範圍第3項之半導體層用氧化物。
  5. 一種顯示裝置，其特徵為：具備申請專利範圍第4項之薄膜電晶體。
TW103107891A 2013-03-08 2014-03-07 Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device TWI529134B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013047347A JP2014175503A (ja) 2013-03-08 2013-03-08 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
TW201500286A true TW201500286A (zh) 2015-01-01
TWI529134B TWI529134B (zh) 2016-04-11

Family

ID=51491178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107891A TWI529134B (zh) 2013-03-08 2014-03-07 Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device

Country Status (6)

Country Link
US (1) US9583633B2 (zh)
JP (1) JP2014175503A (zh)
KR (1) KR102230550B1 (zh)
CN (1) CN105247684B (zh)
TW (1) TWI529134B (zh)
WO (1) WO2014136659A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6613314B2 (ja) * 2015-11-25 2019-11-27 株式会社アルバック 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
KR20210099706A (ko) 2020-02-04 2021-08-13 삼성디스플레이 주식회사 화소 및 표시장치
KR102525518B1 (ko) 2021-05-10 2023-04-26 한국화학연구원 인돌 화합물, 이를 포함하는 페로브스카이트 화합물 및 이를 함유한 페로브스카이트 전자소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2010024034A1 (ja) 2008-08-27 2010-03-04 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5569780B2 (ja) * 2010-02-18 2014-08-13 国立大学法人東京農工大学 薄膜トランジスタの製造方法
KR101741732B1 (ko) 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5780902B2 (ja) 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP5767015B2 (ja) 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
CN105247684B (zh) 2018-10-19
KR102230550B1 (ko) 2021-03-22
US9583633B2 (en) 2017-02-28
KR20150127652A (ko) 2015-11-17
CN105247684A (zh) 2016-01-13
US20160211384A1 (en) 2016-07-21
WO2014136659A1 (ja) 2014-09-12
TWI529134B (zh) 2016-04-11
JP2014175503A (ja) 2014-09-22

Similar Documents

Publication Publication Date Title
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
TWI508227B (zh) Wiring construction and sputtering target
TWI532187B (zh) Thin film transistor
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2013168748A1 (ja) 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
WO2012014999A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
TW201541648A (zh) 薄膜電晶體
TWI525838B (zh) Thin film transistor
TWI529134B (zh) Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device
TW202006955A (zh) 薄膜電晶體
TWI603480B (zh) Thin film transistor for semiconductor layer oxide, thin film transistor and display device
JP2013207100A (ja) 薄膜トランジスタ
JP6753969B2 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
TW201500284A (zh) 薄膜電晶體之半導體層用氧化物、薄膜電晶體及顯示裝置
WO2019216209A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
Song et al. Comparative study of InGaZnO thin-film transistors with single and dual NbLaO gate dielectric layers
JP2014067856A (ja) 薄膜トランジスタの酸化物半導体層の製造方法
JP2018133418A (ja) 薄膜トランジスタ