JP2018133418A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2018133418A JP2018133418A JP2017025364A JP2017025364A JP2018133418A JP 2018133418 A JP2018133418 A JP 2018133418A JP 2017025364 A JP2017025364 A JP 2017025364A JP 2017025364 A JP2017025364 A JP 2017025364A JP 2018133418 A JP2018133418 A JP 2018133418A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- film transistor
- thin film
- power
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 83
- 239000010408 film Substances 0.000 claims abstract description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000011701 zinc Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 2
- 239000004615 ingredient Substances 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005477 sputtering target Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 229910007991 Si-N Inorganic materials 0.000 description 8
- 229910006294 Si—N Inorganic materials 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910018557 Si O Inorganic materials 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 or the like Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】主成分としてＺｎ−Ｏ−Ｎを含む半導体を活性層に用いる薄膜トランジスタにおいて、高い電界効果移動度を保持しつつ、電気的特性の安定性を向上させた薄膜トランジスタを提供する。【解決手段】薄膜トランジスタは、少なくとも亜鉛、酸素、窒素、及びシリコンを含む半導体層と、前記半導体層の第１面に配設されるソースと、前記半導体層の前記第１面に配設されるドレインと、前記半導体層の前記第１面又は第２面に配設されるゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層に接続されるゲートとを含む。【選択図】図１
Description
本発明は、薄膜トランジスタに関する。
近年、ディスプレイ駆動素子等に活用することを目的とした薄膜トランジスタ（ＴＦＴ（Thin-Film Transistor））として、インジウム、ガリウム、及び亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ））等の酸化物半導体をチャネル（活性層）に用いたものが注目されている。Ｉｎ−Ｇａ−Ｚｎ−Ｏを用いたＴＦＴ（以下、ＩＧＺＯ−ＴＦＴ）は、アモルファスシリコンＴＦＴに比べて１０倍以上高い電界効果移動度（〜１０ｃｍ２／Ｖｓ）を示すという特徴を有している（例えば、非特許文献１参照）。
さらに、近年では、大面積・高精細のディスプレイに適用するため、ＩＧＺＯ−ＴＦＴよりもさらに高い移動度を有するＴＦＴの検討がなされている。例えば、酸窒化亜鉛（Ｚｎ−Ｏ−Ｎ）を用いたＴＦＴ（以下、ＺｎＯＮ−ＴＦＴ）は、ＩＧＺＯ−ＴＦＴよりも高い移動度を示すことが知られている（例えば、非特許文献２）。
K.Nomura et al., Nature vol.432,p.488(2004)
M.Ryu et al., IEDM Tech.Dig. vol.432,p.5.6.1(2012)
ところで、高い移動度を示すＺｎＯＮ−ＴＦＴは膜質が不安定であり、電気的特性の経時変化が生じやすいという問題がある。
そこで、主成分としてＺｎ−Ｏ−Ｎを含む半導体を活性層に用いる薄膜トランジスタにおいて、高い電界効果移動度を保持しつつ、電気的特性の安定性を向上させた薄膜トランジスタを提供することを目的とする。
本発明の実施の形態の薄膜トランジスタは、少なくとも亜鉛、酸素、窒素、及びシリコンを含む半導体層と、前記半導体層の第１面に配設されるソースと、前記半導体層の前記第１面に配設されるドレインと、前記半導体層の前記第１面又は第２面に配設されるゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層に接続されるゲートとを含む。
主成分としてＺｎ−Ｏ−Ｎを含む半導体を活性層に用いる薄膜トランジスタにおいて、高い電界効果移動度を保持しつつ、電気的特性の安定性を向上させた薄膜トランジスタを提供することができる。
以下、本発明の薄膜トランジスタを適用した実施の形態について説明する。
＜実施の形態＞
図１は、実施の形態の薄膜トランジスタ１００を示す断面図である。以下では、図１における上下方向の関係を用いて位置関係を説明するが、これは説明の便宜上の位置関係にすぎず、普遍的な位置関係を表すものではない。
図１は、実施の形態の薄膜トランジスタ１００を示す断面図である。以下では、図１における上下方向の関係を用いて位置関係を説明するが、これは説明の便宜上の位置関係にすぎず、普遍的な位置関係を表すものではない。
薄膜トランジスタ１００は、基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、半導体層１４０、ソース電極１５０、及びドレイン電極１６０を含む。薄膜トランジスタ１００は、一例として、ボトムゲート型であり、かつトップコンタクト型のＴＦＴである。薄膜トランジスタ１００は、例えば、液晶や有機ＥＬ(Electroluminescence)等のディスプレイの駆動用に用いることができる。
基板１１０は、例えば、ガラス基板、シリコン基板、又は樹脂（プラスティック）製の基板等であり、用途等に応じた様々な基板を用いることができる。基板１１０の表面にはゲート電極１２０が配置される。なお、図１に示す基板１１０は、全体の一部であり、例えば、ディスプレイの１画素に含まれる部分を簡略化して示したものである。
ゲート電極１２０は、基板１１０の表面に配置される。ゲート電極１２０は、通常の薄膜トランジスタの製造方法によって作製することができる。ゲート電極１２０は、例えば、モリブデンやアルミニウム製の薄膜である。ゲート電極１２０にはゲート絶縁膜１３０が積層される。
ゲート絶縁膜１３０は、ゲート電極１２０の上に配置される。ゲート絶縁膜１３０は、通常の薄膜トランジスタの製造方法によって作製することができる。ゲート絶縁膜１３０は、例えば、酸化シリコン（ＳｉＯ２）製の薄膜であり、半導体層１４０とゲート電極１２０とを絶縁し、半導体層１４０にゲート電極を印加するために設けられている。
半導体層１４０は、ゲート絶縁膜１３０の上に配置される。半導体層１４０は、通常の薄膜トランジスタの製造方法によって作製することができる。半導体層１４０は、例えば、少なくとも亜鉛、酸素、窒素、及びシリコンを含む半導体層であり、チャネルが形成される活性層である。換言すれば、このような半導体層１４０は、主成分としてＺｎ−Ｏ−Ｎ（酸窒化亜鉛）を含む半導体膜である。
ここで、酸窒化亜鉛のＺｎ−Ｏ−Ｎという表記は、亜鉛（Ｚｎ）、酸素（Ｏ）、及び窒素（Ｎ）を任意の組成比（様々な組成比）で含む化合物であることを意味する。また、少なくとも亜鉛、酸素、窒素、及びシリコンを含む半導体層とは、酸窒化亜鉛（Ｚｎ−Ｏ−Ｎ）にシリコンを添加した半導体層（酸化物半導体層）である。
ソース電極１５０及びドレイン電極１６０は、半導体層１４０の上に配置される。ソース電極１５０及びドレイン電極１６０は、通常の薄膜トランジスタの製造方法によって作製することができ、例えば、モリブデンやアルミニウム製である。
次に、薄膜トランジスタ１００のサンプルの作製方法について説明する。
ゲート電極１２０を兼ねた高ドープシリコン基板（１１０）上に、熱酸化を行うことにより、ＳｉＯ２製の熱酸化膜で構成されるゲート絶縁膜１３０を１００ｎｍの厚さに形成し、ゲート絶縁膜１３０の上に、スパッタ装置により、Ｚｎ（亜鉛）スパッタターゲット及びＳｉ（シリコン）スパッタターゲットを用い、共スパッタリングによって半導体層（活性層）１４０を厚さ１０ｎｍ成膜した。共スパッタリングは、アルゴン（Ａｒ）に加えて、酸素（Ｏ）及び窒素（Ｎ）を加えた雰囲気下で行った。
その際、Ｓｉスパッタターゲットに印加するＤＣ(Direct Current:直流)電力の値は、０Ｗ〜５０Ｗの範囲に設定した。ＤＣ電力の値を大きくするほど、半導体層１４０に添加されるＳｉの量が多くなる。ＲＢＳ（ラザフォード後方散乱）分析の結果、ＤＣ電力が３０Ｗの場合、半導体層１４０中のＳｉの組成比は１．８ａｔｏｍｉｃ％であった。また、ＤＣ電力が３Ｗの場合、Ｓｉの組成比は、０．３ａｔｏｍｉｃ％（検出限界以下のため参考値）であった。
半導体層１４０の成膜後、ホットプレートを用いて、大気中で２００℃、１時間の熱処理を実施した。その後、ソース電極１５０とドレイン電極１６０を形成することによって、薄膜トランジスタ１００（ＴＦＴ）のサンプルを作製した。作製した薄膜トランジスタ１００は、ボトムゲート−トップコンタクト構造であり、チャネル長は８０μｍ、チャネル幅は５２０μｍである。
次に、上述のようにして作製したサンプルの電気的特性を測定した結果について説明する。薄膜トランジスタ１００（ＴＦＴ）のゲート電圧−ドレイン電流特性の測定は、半導体パラメータアナライザを用い、薄膜トランジスタ１００の作製日（作製直後）、その２ヶ月後、及び３ヶ月後に実施した。なお、一部のサンプルについては、作製日の２ヶ月後のデータがなく、作製日と３ヶ月後のデータのみである。
図２は、半導体層１４０にＳｉを添加していない比較例のＴＦＴのゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ０Ｗ（Ｓｉスパッタターゲット）
図２に示すように、比較例のＴＦＴのゲート電圧−ドレイン電流特性は、作製日にはドレイン電流が立ち上がるゲート電圧は約−４から約−３Ｖ程度で良好であるが、作製から２ヶ月後、３ヶ月後には、ドレイン電流が立ち上がるゲート電圧が約−１０程度まで低下し、ドレイン電流の立ち上がりも緩やかになり、経時変化が大きいことが分かった。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ０Ｗ（Ｓｉスパッタターゲット）
図２に示すように、比較例のＴＦＴのゲート電圧−ドレイン電流特性は、作製日にはドレイン電流が立ち上がるゲート電圧は約−４から約−３Ｖ程度で良好であるが、作製から２ヶ月後、３ヶ月後には、ドレイン電流が立ち上がるゲート電圧が約−１０程度まで低下し、ドレイン電流の立ち上がりも緩やかになり、経時変化が大きいことが分かった。
図３は、実施例１の薄膜トランジスタ１００のゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ３Ｗ（Ｓｉスパッタターゲット）
このように、実施例１では、Ｓｉスパッタターゲットに３Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ３Ｗ（Ｓｉスパッタターゲット）
このように、実施例１では、Ｓｉスパッタターゲットに３Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
図４は、実施例２の薄膜トランジスタ１００のゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ５Ｗ（Ｓｉスパッタターゲット）
このように、実施例２では、Ｓｉスパッタターゲットに５Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ５Ｗ（Ｓｉスパッタターゲット）
このように、実施例２では、Ｓｉスパッタターゲットに５Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
図５は、実施例３の薄膜トランジスタ１００のゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ１０Ｗ（Ｓｉスパッタターゲット）
このように、実施例３では、Ｓｉスパッタターゲットに１０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）１４０の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ１０Ｗ（Ｓｉスパッタターゲット）
このように、実施例３では、Ｓｉスパッタターゲットに１０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
図６は、実施例４の薄膜トランジスタ１００のゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ２０Ｗ（Ｓｉスパッタターゲット）
このように、実施例４では、Ｓｉスパッタターゲットに２０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ２０Ｗ（Ｓｉスパッタターゲット）
このように、実施例４では、Ｓｉスパッタターゲットに２０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
図７は、実施例５の薄膜トランジスタ１００のゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ３０Ｗ（Ｓｉスパッタターゲット）
このように、実施例５では、Ｓｉスパッタターゲットに３０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ３０Ｗ（Ｓｉスパッタターゲット）
このように、実施例５では、Ｓｉスパッタターゲットに３０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
図８は、実施例６の薄膜トランジスタ１００のゲート電圧−ドレイン電流特性の測定結果を示す図である。半導体層１４０のスパッタ成膜条件は、次の通りである。
成膜時のガス流量：Ａｒ／Ｏ２／Ｎ２＝５／０．５／１０ｓｃｃｍ
成膜時の圧力：０．６Ｐａ
半導体層（活性層）の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ５０Ｗ（Ｓｉスパッタターゲット）
このように、実施例６では、Ｓｉスパッタターゲットに５０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
成膜時の圧力：０．６Ｐａ
半導体層（活性層）の厚さ：１０ｎｍ
印加電力：ＲＦ１００Ｗ（Ｚｎスパッタターゲット）、ＤＣ５０Ｗ（Ｓｉスパッタターゲット）
このように、実施例６では、Ｓｉスパッタターゲットに５０Ｗの直流電力を印加して半導体層１４０にシリコンを添加した。
図２乃至図８に示すように、ドレイン電圧を１Ｖに固定した状態で、ゲート電圧を−２０Ｖから徐々に増大させて行くと、比較例（図２）に対して、実施例１〜６（図３〜８）では、作製の２ヶ月後、３ヶ月後の経時変化が少なくなることが確認できる。なお、ソース電極１５０は、接地させてある。
また、実施例１〜６（図３〜８）を比較すると、実施例１、２（図３、４）のようにＳｉスパッタターゲットに印加する直流電力が３Ｗ、５Ｗと比較的低い場合には、ドレイン電流が立ち上がるゲート電圧が−１０Ｖ以下と低すぎるため、あまり良好なサンプルは得られなかった。
また、実施例３〜５（図５〜７）のようにＳｉスパッタターゲットに印加する直流電力が１０Ｗ、２０Ｗ、３０Ｗと比較的高い場合には、ドレイン電流が立ち上がるゲート電圧が約−８Ｖから約−４Ｖという０Ｖに近い値が得られ、良好なサンプルが得られた。
実施例３〜５（図５〜７）の場合は、作製の２ヶ月後、３ヶ月後の経時変化が非常に少なく、中でも実施例４（図６：２０Ｗ）の場合は、作製日と作製の３ヶ月後のドレイン電流の値がほぼ等しいことが確認できる。
また、実施例６（図８）のようにＳｉスパッタターゲットに印加する直流電力が５０Ｗと非常に高い場合には、ドレイン電流が立ち上がって薄膜トランジスタ１００がオンになるゲート電圧が−４Ｖ程度という０Ｖに近い値が得られ、良好なサンプルが得られた。実施例３〜５（図５〜７）と比べると、作製の３ヶ月後のドレイン電流の低下幅が少し大きいため、Ｓｉスパッタターゲットに印加する直流電力は５０Ｗでもよいが、１０Ｗ、２０Ｗ、３０Ｗの方がより適していることが分かった。
図９は、比較例及び実施例１乃至６のＴＦＴにおける、Ｓｉスパッタターゲットに加えたＤＣ電力に対するしきい値電圧の変化量（ΔＶｔｈ）の特性を示す図である。
ここで、ドレイン電圧が１Ｖのときに、ドレイン電流が１０−７Ａになるときのゲート電圧をしきい値電圧として定義する。しきい値電圧の変化量（ΔＶｔｈ）は、ＴＦＴの作製日に測定したしきい値電圧と、作製の３ヶ月後に測定したしきい値電圧との差の絶対値として定義した。
図９から分かるように、しきい値電圧変化の大きさは、Ｓｉの添加が無い場合（ＤＣ電力が０Ｗの比較例の場合）に比べて、実施例１乃至６のようにＳｉを添加することで小さくでき、ＤＣ電力が２０Ｗの場合に、しきい値電圧変化が最小となった。
図１０は、比較例及び実施例１乃至６のＴＦＴにおける、Ｓｉスパッタターゲットに加えたＤＣ電力に対する電界効果移動度の依存性を示す図である。
Ｓｉスパッタターゲットに加えるＤＣ電力が３Ｗ、５Ｗ、１０Ｗ、２０Ｗまでは、Ｓｉを添加していない場合（０Ｗ）以上の電界効果移動度が得られており、３０ＷではＳｉを添加していない場合（０Ｗ）とほぼ同等の電界効果移動度であり、５０Ｗの場合には、Ｓｉを添加していない場合（０Ｗ）以下の電界効果移動度になった。なお、実施例１、２（ＤＣ電力が３Ｗ、５Ｗ）の場合には電界効果移動度は高いが、ドレイン電流が立ち上がるデート電圧が−１０以下であるため、動作特性と電界効果移動度とのバランスの良い、ＤＣ電力が１０Ｗ、２０Ｗ、３０Ｗあたりのサンプルが好ましいことが分かった。
図１１は、ＸＰＳ（X-ray Photoelectron Spectroscopy：Ｘ線光電分光法）による分析結果を示す図である。図１１において、横軸は結合エネルギ（ｅＶ）を表し、縦軸は信号強度（任意目盛）を表す。
ここでは、比較例（Ｓｉ添加なし）のＴＦＴと、実施例３、５、６（ＤＣ電力１０Ｗ、３０Ｗ、５０Ｗ）のＴＦＴ（薄膜トランジスタ１００）との半導体層１４０に含まれる酸素系の結合の量を測定した。
図１１において、実線はＳｉ−Ｏや、水酸基（ＯＨ：ヒドロキシル基）が結合した金属（金属−ＯＨ）等の信号強度を示し、一点鎖線は、Ｚｎ−Ｏの信号強度を示し、細実線は実線（Ｓｉ−Ｏ等の信号強度）と一点鎖線（Ｚｎ−Ｏの信号強度）の和を示し、細破線は、実測値を表す。図１１では、主にＳｉ−Ｏ等の信号強度について検討する。なお、実測値以外の値は、実測値に最小ニ乗法などでガウス−ローレンツ型の合成関数などをフィッティングすることで得られる。
Ｓｉ−Ｏは、シリコンと酸素の結合であり、組成比が１対１以外のものも含まれる。金属−ＯＨは、金属と水酸基の結合であり、組成比が１対１以外のものも含まれる。Ｚｎ−Ｏは、亜鉛と酸素の結合であり、組成比が１対１以外のものも含まれる。
図１１に示すように、Ｓｉ添加なし（比較例）とＤＣ電力１０Ｗの場合は、酸素系の信号強度は略同様であった。ＤＣ電力１０Ｗは、Ｓｉの０．７ａｔｏｍｉｃ％に相当する。
また、ＤＣ電力３０Ｗと５０Ｗの場合は、酸素系の信号強度が明らかに増大していることが分かり、３０Ｗよりも５０Ｗの場合の方が信号強度が高い。なお、ＤＣ電力３０Ｗは、Ｓｉの２．７ａｔｏｍｉｃ％に相当し、ＤＣ電力５０Ｗは、Ｓｉの４．３ａｔｏｍｉｃ％に相当する。
以上より、Ｚｎ−Ｏ−Ｎを主成分として含む半導体層１４０を成膜するためのスパッタリングを行う際に、ＺｎスパッタターゲットとＳｉスパッタターゲットとを用いて、酸素及び窒素を加えたアルゴンガスを利用することにより、Ｓｉ−Ｏという形で半導体層１４０にＳｉを添加することができることが確認できた。
図１２は、ＸＰＳによる分析結果を示す図である。図１２において、横軸は結合エネルギ（ｅＶ）を表し、縦軸は信号強度（任意目盛）を表す。
ここでは、比較例（Ｓｉ添加なし）のＴＦＴと、実施例３、５、６（ＤＣ電力１０Ｗ、３０Ｗ、５０Ｗ）のＴＦＴ（薄膜トランジスタ１００）との半導体層１４０に含まれる窒素の結合の量を測定した。
図１２において、実線はＳｉ−Ｎの信号強度を示し、一点鎖線は、Ｚｎ−Ｎの信号強度を示し、細実線は実線（Ｓｉ−Ｎの信号強度）と一点鎖線（Ｚｎ−Ｎの信号強度）の和を示し、細破線は、実測値を表す。図１２では、主にＳｉ−Ｎの信号強度について検討する。なお、実測値以外は、実測値に最小ニ乗法などでガウス−ローレンツ型の合成関数などをフィッティングすることで得られる。
なお、Ｓｉ−Ｎは、シリコンと窒素の結合であり、組成比が１対１以外のものも含まれ、組成比は任意の値である。Ｚｎ−Ｎは、亜鉛と窒素の結合であり、組成比が１対１以外のものも含まれ、組成比は任意の値である。
図１２に示すように、Ｓｉ添加なし（比較例）の場合は、Ｓｉ−Ｎの信号強度はゼロであるが、ＤＣ電力１０Ｗの場合は、右の拡大図に示すように、Ｓｉ−Ｎの信号強度が増大している。ＤＣ電力１０Ｗは、Ｓｉの０．７ａｔｏｍｉｃ％に相当する。
また、ＤＣ電力３０Ｗと５０Ｗの場合は、Ｓｉ−Ｎの信号強度がさらに増大していることが分かり、３０Ｗよりも５０Ｗの場合の方が信号強度が高い。なお、ＤＣ電力３０Ｗは、Ｓｉの２．７ａｔｏｍｉｃ％に相当し、ＤＣ電力５０Ｗは、Ｓｉの４．３ａｔｏｍｉｃ％に相当する。
以上より、Ｚｎ−Ｏ−Ｎを主成分として含む半導体層１４０を成膜するためのスパッタリングを行う際に、ＺｎスパッタターゲットとＳｉスパッタターゲットとを用いて、酸素及び窒素を加えたアルゴンガスを利用することにより、Ｓｉ−Ｎという形で半導体層１４０にＳｉを添加することができることが確認できた。
そして、Ｓｉ−ＯとＳｉ−Ｎという形で半導体層１４０にＳｉを添加することにより、Ｚｎ−Ｏ−Ｎの経時変化（劣化）を大幅に抑制でき、経年変化（劣化）が少ない安定的な半導体層１４０を作製できることが分かった。このように経年変化（劣化）が少ない安定的な半導体層１４０は、高い電界効果移動度を長期間にわたって保持する。
従って、実施の形態によれば、主成分としてＺｎ−Ｏ−Ｎを含む半導体を活性層に用いつつ、高い電界効果移動度を長期間にわたって保持でき、電気的特性の安定性を向上させた薄膜トランジスタ１００を提供することができる。
また、主成分としてＺｎ−Ｏ−Ｎを含む半導体を半導体層１４０に用いると、特に経年変化（劣化）が生じたときにＴＦＴのしきい値電圧が低下する傾向がある（図２参照）。
しかしながら、適量のＳｉを添加することによって、主成分としてＺｎ−Ｏ−Ｎを含む半導体を半導体層１４０に用いた薄膜トランジスタ１００のしきい値電圧を０Ｖに近い値に抑えることができる。換言すれば、適量のＳｉを添加することによって、主成分としてＺｎ−Ｏ−Ｎを含む半導体を半導体層１４０に用いた薄膜トランジスタ１００のしきい値電圧の変化を抑制することができる。
半導体層１４０に含まれるシリコンは、０．３ａｔｏｍｉｃ％以上が好ましい。さらには、シリコンは、０．３ａｔｏｍｉｃ％以上５ａｔｏｍｉｃ％以下がより好ましい。
なお、以上では、薄膜トランジスタ１００がボトムゲート型であり、かつトップコンタクト型のＴＦＴである形態について説明したが、薄膜トランジスタ１００は、このような形態のＴＦＴに限られるものではない。例えば、ゲート電極の下にゲート絶縁膜と半導体層を順に備えるトップゲート型のＴＦＴ、又は、ソース電極とドレイン電極が半導体層の下にあるボトムコンタクト型のＴＦＴであってもよい。
以上、本発明の例示的な実施の形態の薄膜トランジスタについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１００ 薄膜トランジスタ
１１０ 基板
１２０ ゲート電極
１３０ ゲート絶縁膜
１４０ 半導体層
１５０ ソース電極
１６０ ドレイン電極
１１０ 基板
１２０ ゲート電極
１３０ ゲート絶縁膜
１４０ 半導体層
１５０ ソース電極
１６０ ドレイン電極
Claims (3)
- 少なくとも亜鉛、酸素、窒素、及びシリコンを含む半導体層と、
前記半導体層の第１面に配設されるソースと、
前記半導体層の前記第１面に配設されるドレインと、
前記半導体層の前記第１面又は第２面に配設されるゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層に接続されるゲートと
を含む、薄膜トランジスタ。 - 前記半導体層は、窒化シリコンをさらに含む、請求項１記載の薄膜トランジスタ。
- 前記半導体層は、酸化シリコンをさらに含む、請求項２記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017025364A JP6893091B2 (ja) | 2017-02-14 | 2017-02-14 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017025364A JP6893091B2 (ja) | 2017-02-14 | 2017-02-14 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018133418A true JP2018133418A (ja) | 2018-08-23 |
| JP6893091B2 JP6893091B2 (ja) | 2021-06-23 |
Family
ID=63249800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017025364A Active JP6893091B2 (ja) | 2017-02-14 | 2017-02-14 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6893091B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008133345A1 (en) * | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| US20100092800A1 (en) * | 2008-10-09 | 2010-04-15 | Canon Kabushiki Kaisha | Substrate for growing wurtzite type crystal and method for manufacturing the same and semiconductor device |
| US20150340393A1 (en) * | 2014-05-23 | 2015-11-26 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
-
2017
- 2017-02-14 JP JP2017025364A patent/JP6893091B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008133345A1 (en) * | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| JP2009275236A (ja) * | 2007-04-25 | 2009-11-26 | Canon Inc | 酸窒化物半導体 |
| CN101663762A (zh) * | 2007-04-25 | 2010-03-03 | 佳能株式会社 | 氧氮化物半导体 |
| US20100092800A1 (en) * | 2008-10-09 | 2010-04-15 | Canon Kabushiki Kaisha | Substrate for growing wurtzite type crystal and method for manufacturing the same and semiconductor device |
| KR20100040261A (ko) * | 2008-10-09 | 2010-04-19 | 캐논 가부시끼가이샤 | 우르츠광형 결정성장용 기판, 그 제조 방법, 및 반도체장치 |
| JP2010114423A (ja) * | 2008-10-09 | 2010-05-20 | Canon Inc | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| US20150340393A1 (en) * | 2014-05-23 | 2015-11-26 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| JP2016115914A (ja) * | 2014-05-23 | 2016-06-23 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6893091B2 (ja) | 2021-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6043244B2 (ja) | 薄膜トランジスタ | |
| JP5723262B2 (ja) | 薄膜トランジスタおよびスパッタリングターゲット | |
| JP5977569B2 (ja) | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 | |
| WO2012091126A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| WO2012014999A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP2013254948A (ja) | 薄膜トランジスタおよび表示装置 | |
| TW201735359A (zh) | 含有氧化物半導體層的薄膜電晶體 | |
| WO2014061638A1 (ja) | 薄膜トランジスタ | |
| TWI529134B (zh) | Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device | |
| JP5856559B2 (ja) | 薄膜トランジスタの半導体層用酸化物薄膜の製造方法 | |
| Furuta et al. | Positive bias instability of bottom-gate zinc oxide thin-film transistors with a SiOx/SiNx-stacked gate insulator | |
| JP2017069585A (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| TWI603480B (zh) | Thin film transistor for semiconductor layer oxide, thin film transistor and display device | |
| TWI767186B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
| JP2018133418A (ja) | 薄膜トランジスタ | |
| TWI834014B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
| WO2014136661A1 (ja) | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 | |
| JP7116553B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| WO2019216209A1 (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| TW202124741A (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
| WO2017145695A1 (ja) | 酸化物半導体層を含む薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210531 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6893091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |