TW201444074A - 用於磁致伸縮式隨機存取記憶體（ｍｒａｍ）的小形狀因數磁遮罩 - Google Patents

用於磁致伸縮式隨機存取記憶體（ｍｒａｍ）的小形狀因數磁遮罩 Download PDF

Info

Publication number
TW201444074A
TW201444074A TW103103803A TW103103803A TW201444074A TW 201444074 A TW201444074 A TW 201444074A TW 103103803 A TW103103803 A TW 103103803A TW 103103803 A TW103103803 A TW 103103803A TW 201444074 A TW201444074 A TW 201444074A
Authority
TW
Taiwan
Prior art keywords
die
mram
magnetic
package
ferromagnetic
Prior art date
Application number
TW103103803A
Other languages
English (en)
Other versions
TWI582972B (zh
Inventor
Shiqun Gu
Rongtian Zhang
Vidhya Ramachandran
Dong-Wook Kim
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201444074A publication Critical patent/TW201444074A/zh
Application granted granted Critical
Publication of TWI582972B publication Critical patent/TWI582972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

一些實現提供包括磁阻式隨機存取記憶體(MRAM)單元陣列的晶粒，該MRAM單元陣列包括若干MRAM單元。該晶粒亦包括位於該MRAM單元陣列上方的第一鐵磁層、位於該MRAM單元陣列下方的第二鐵磁層以及位於至少一個MRAM單元周圍的若干通孔。通孔包括鐵磁材料。在一些實現中，第一鐵磁層、第二鐵磁層和該若干通孔定義用於該MRAM單元陣列的磁遮罩。MRAM單元可包括磁隧道結(MTJ)。在一些實現中，該若干通孔至少穿過晶粒的金屬層和介電層。在一些實現中，通孔是貫穿基板通孔。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。

Description

用於磁致伸縮式隨機存取記憶體(MRAM)的小形狀因數磁遮罩
本專利申請案主張於2013年2月8日提出申請的題為「Small form factor magnetic shield for magnetorestrictive random access memory(MRAM)(用於磁致伸縮式隨機存取記憶體(MRAM)的小形狀因數磁遮罩)」的美國臨時申請案第61/762,428號的優先權，該美國臨時申請案藉由引用明確納入於此。
各種特徵係關於用於磁致伸縮式隨機存取記憶體(MRAM)的小形狀因數磁遮罩。
磁阻式隨機存取記憶體(MRAM)是使用磁記憶元件及/或單元來儲存資料的記憶體技術。圖1概念性地圖示了包括用於儲存資料的MRAM單元陣列的晶粒/晶圓。具體地，圖1概念性地圖示了包括基板102、若干金屬和介電層104以及MRAM單元陣列106的晶粒100。MRAM單元陣列106包括若干 MRAM單元106a-f。該等單元之每一者單元包括磁隧道結(MTJ)。MTJ是允許MRAM儲存資料的地方。
圖2圖示了圖1中的至少一個單元的磁隧道結(MTJ)200。如圖2中所示，MTJ 200包括固定磁性層202、絕緣層204以及自由磁性層206。磁性層202和206是鐵磁層並且絕緣層204是介電層。每個磁性層202和206具有極性(北極和南極)。固定磁性層202是固定的，因為該磁性層202的極性不能改變。自由磁性層206是自由的，因為該磁性層206的極性能夠改變(電極能夠改變)。如以上所提及的，MTJ 200是允許MRAM 200儲存資料的地方。MTJ 200可以具有兩種狀態。在一種狀態中，自由磁性層206在與固定磁性層202相同的方向上被極化。在另一種狀態中，自由磁性層206在與固定磁性層202相反的方向上被極化。
如以上所描述的，MTJ 200可以處於兩種可能的狀態中，即圖3A-3B和4A-4B中所圖示的低阻態和高阻態。圖3A圖示了MTJ 200處於低阻態。如圖3A中所示，在低阻態中，MTJ 200的磁性層202和206的極性對準(磁性層的北極和南極在相同側上)。圖3B圖示了MTJ 200處於高阻態。如圖3B中所示，在高阻態中，MTJ 200的磁性層202和206的極性彼此相反(一個磁性層的北極在另一磁性層的北極的相對側上)。
圖3A-3B圖示MTJ 200的兩種狀態之間的差異在於自由磁性層206的極性。MTJ 200的兩種狀態之間的差異可以由MTJ 200對電流的電阻來表達。當兩個磁性層202和206的極性對準時，如圖3中所示，MTJ 200的電阻較低。相反，當兩 個磁性層202和206的極性彼此相反時，MTJ 200的電阻較高(相對於MTJ 200在磁性層的極性對準時的電阻而言)。換言之，磁性層的極性彼此相反時MTJ 200的電阻要大於磁性層的極性對準時MTJ 200的電阻。該等低阻態和高阻態可對應於0和1的二進位記憶體狀態。
圖3A-3B圖示了平行的MTJ。然而，在一些實現中，MTJ亦可以是垂直的MTJ，如圖4A-4B中所圖示的。如圖4A中所示，在低阻態中，MTJ 200的磁性層202和206的極性對準在相同方向上(磁性層的北極和南極處於相同方向)。圖4B圖示了MTJ 200處於高阻態。如圖4B中所示，在高阻態中，MTJ 200的磁性層202和206的極性在相反方向上對準。
如以上所提及的，自由磁性層的極性可以切換。在一個實例中，藉由施加充分大的流過MTJ的電流來切換自由磁性層的極性。在相反方向上施加流過MTJ的電流將把自由磁性層的極性切換回來。在STT-MRAM的情形中，可以對MTJ施加自旋極化的電流來切換自由磁性層的極性。自旋極化的電流是包括在一個方向上的自旋比在另一個方向上的自旋更多(大於50%的上旋或者下旋)的電子的電流。電流通常是未極化的，但是可以藉由使電流流過磁性層來形成自旋極化的電流。
在另一實例中，施加充分大的磁場亦將切換自由磁性層的極性。類似地，在相反方向上施加充分大的磁場將把自由磁性層的極性切換回來。因此，除了電流之外，在設計和測試MTJ或者使用MTJ的任何記憶體(諸如MRAM)時必須 考慮磁場性質。MRAM的每個單元(亦即，每個MTJ)可能具有不同的性質(例如，磁性質)。亦即，每個單元可以在不同的磁場強度下在各個狀態之間來回切換。
MRAM的一個主要缺點在於，充分大的磁場可能切換MRAM的單元的狀態，由此使錯誤狀態被儲存在MRAM中的一些或全部單元中。因此，需要用於防止磁場影響MRAM的方法和結構。更具體地，需要用於防止磁場切換MRAM的單元的狀態的方法和結構。理想地，任何此類結構將具有小形狀因數。
本文中所描述的各種特徵、裝置和方法提供了用於磁致伸縮式隨機存取記憶體(MRAM)的小形狀因數磁遮罩。
第一實例提供了一種晶粒，該晶粒包括元件、位於該元件上方的第一鐵磁層以及位於該元件下方的第二鐵磁層。該晶粒亦包括位於該元件周圍的若干貫穿基板通孔。貫穿基板通孔包括鐵磁材料。
根據一個態樣，該元件對磁場敏感。在一些實現中，該元件是變壓器、磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
根據態樣，第一鐵磁層、第二鐵磁層和該若干貫穿基板通孔定義用於該元件的磁遮罩。
根據一個態樣，該元件是包括若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。在一些實現中， 該若干貫穿基板通孔關於至少一個MRAM單元橫向放置。在一些實現中，第一鐵磁層是塗敷在晶粒的前部上的薄膜層。在一些實現中，第二鐵磁層是塗敷在晶粒的背部上的薄膜層。該若干貫穿基板通孔耦合至第一和第二鐵磁層。在一些實現中，磁阻式隨機存取(MRAM)單元包括磁隧道結(MTJ)。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。基板包括由矽、玻璃及/或藍寶石中的一者製成的材料。
根據一個態樣，該晶粒被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦及/或膝上型電腦中的至少一者中。
第二實例提供了一種用於提供包括磁遮罩的晶粒的方法。該方法提供包括元件的晶粒。該方法提供位於該元件上方的第一鐵磁層。該方法提供位於該元件下方的第二鐵磁層。該方法提供位於該元件周圍的若干貫穿基板通孔。貫穿基板通孔包括鐵磁材料。
根據一個態樣，該元件對磁場敏感。在一些實現中，該元件是變壓器、磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
根據態樣，第一鐵磁層、第二鐵磁層和該若干貫穿基板通孔定義用於該元件的磁遮罩。
根據一個態樣，該元件是包括若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。在一些實現中，該若干貫穿基板通孔關於至少一個MRAM單元橫向放置。在 一些實現中，第一鐵磁層是塗敷在晶粒的前部上的薄膜層。在一些實現中，第二鐵磁層是塗敷在晶粒的背部上的薄膜層。該若干貫穿基板通孔耦合至第一和第二鐵磁層。在一些實現中，磁阻式隨機存取(MRAM)單元包括磁隧道結(MTJ)。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。基板包括由矽、玻璃及/或藍寶石中的一者製成的材料。
根據態樣，提供若干貫穿基板通孔包括製造穿過晶粒的金屬層、介電層和基板的若干空腔。在一些實現中，提供若干貫穿基板通孔亦包括用鐵磁材料來填充該等空腔以形成該若干貫穿基板通孔。
第三實例提供了一種晶粒，該晶粒包括元件、配置成向該元件提供對穿過該晶粒的頂部的頂磁場的遮罩的第一遮罩手段、配置成向該元件提供對穿過該晶粒的底部的底磁場的遮罩的第二遮罩手段以及配置成向該元件提供對穿過該晶粒的側部的側磁場的遮罩的第三遮罩手段。
根據一個態樣，該元件對磁場敏感。在一些實現中，該元件是變壓器、磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
根據態樣，第一遮罩手段包括位於該元件上方的第一鐵磁層。在一些實現中，第一鐵磁層是塗敷在晶粒的前部上的薄膜層。
根據一個態樣，第二遮罩手段包括位於該元件下方的第二鐵磁層。在一些實現中，第二鐵磁層是塗敷在晶粒的背部上的薄膜層。
根據另一態樣，第三遮罩手段包括位於至少一個元件周圍的若干貫穿基板通孔。通孔包括鐵磁材料。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。基板包括由矽、玻璃及/或藍寶石中的一者製成的材料。
根據一個態樣，該晶粒被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦及/或膝上型電腦中的至少一者中。
第四實例提供了一種晶粒封裝，該晶粒封裝包括封裝基板、耦合至該封裝基板的晶粒、位於晶粒下方的第一鐵磁層以及位於晶粒上方的第二鐵磁層。該晶粒封裝亦包括圍繞晶粒的模製件以及位於晶粒的外周界周圍的若干通孔。該若干通孔形成於至少該模製件中。通孔包括鐵磁材料。
根據一個態樣，晶粒包括對磁場敏感的元件。在一些實現中，該元件是變壓器、磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
根據態樣，第一鐵磁層、第二鐵磁層和該若干通孔定義用於晶粒的磁遮罩。在一些實現中，第二鐵磁層形成晶粒封裝的包封。在一些實現中，第二鐵磁層是鐵磁膜層。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。
根據一個態樣，晶粒包括包含若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。MRAM單元包括磁隧道結(MTJ)。
根據態樣，該晶粒封裝被納入在音樂播放機、視訊 播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦及/或膝上型電腦中的至少一者中。
第五實例提供了一種用於提供包括磁遮罩的晶粒封裝的方法。該方法提供封裝基板。該方法提供耦合至封裝基板的晶粒。該方法提供位於晶粒下方的第一鐵磁層。該方法提供位於晶粒上方的第二鐵磁層。該方法提供圍繞晶粒的模製件。該方法提供位於晶粒的外周界周圍的若干通孔。該若干通孔形成於至少該模製件中。通孔包括鐵磁材料。
根據一個態樣，晶粒包括對磁場敏感的元件。在一些實現中，該元件是變壓器、磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
根據態樣，第一鐵磁層、第二鐵磁層和該若干通孔定義用於晶粒的磁遮罩。在一些實現中，第二鐵磁層形成晶粒封裝的包封。在一些實現中，第二鐵磁層是鐵磁膜層。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。
根據一個態樣，晶粒包括包含若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。MRAM單元包括磁隧道結(MTJ)。
根據態樣，提供若干通孔包括製造穿過晶粒封裝的模製件的若干空腔。在一些實現中，提供若干通孔亦包括用鐵磁材料來填充該等空腔以形成該若干通孔。
根據一個態樣，該晶粒封裝被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、 智慧型電話、個人數位助理、固定位置終端、平板式電腦及/或膝上型電腦中的至少一者中。
第六實例提供了一種晶粒封裝，該晶粒封裝包括封裝基板、耦合至該封裝基板的晶粒以及圍繞該晶粒的模製件。晶粒封裝亦包括配置成向晶粒提供對穿過晶粒封裝的底部的底磁場的遮罩的第一遮罩手段。晶粒封裝亦包括配置成向晶粒提供對穿過晶粒封裝的頂部的頂磁場的遮罩的第二遮罩手段。晶粒封裝亦包括配置成向晶粒提供對穿過晶粒封裝的側部的側磁場的遮罩的第三遮罩手段。
根據一個態樣，晶粒包括對磁場敏感的元件。在一 些實現中，該元件是變壓器、磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
根據態樣，第一遮罩手段包括位於晶粒下方的第一鐵磁層。在一些實現中，第二遮罩手段包括位於晶粒上方的第二鐵磁層。
根據一個態樣，第三遮罩手段包括位於晶粒的外周界周圍的若干通孔。該若干通孔形成於至少該模製件中。通孔包括鐵磁材料。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。
根據一個態樣，晶粒包括包含若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。MRAM單元包括磁隧道結(MTJ)。
根據一個態樣，底磁場、頂磁場和側磁場至少源自相同的磁場。
根據一個態樣，該晶粒封裝被納入在音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板式電腦及/或膝上型電腦中的至少一者中。
第七實例提供了一種晶粒，該晶粒包括包含若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。該晶粒亦包括位於MRAM單元陣列上方的第一鐵磁層和位於MRAM單元陣列下方的第二鐵磁層。該晶粒亦包括位於至少一個MRAM單元周圍的若干通孔。通孔包括鐵磁材料。在一些實現中，通孔是貫穿基板通孔。
第八實例提供了一種晶粒封裝，該晶粒封裝包括封裝基板以及包含磁阻式隨機存取記憶體(MRAM)單元陣列的晶粒。(MRAM)單元陣列包括若干MRAM單元。晶粒耦合至封裝基板。晶粒封裝亦包括位於晶粒下方的第一鐵磁層和位於晶粒上方的第二鐵磁層。晶粒封裝亦包括圍繞晶粒的模製件以及位於晶粒的外周界周圍的若干通孔。該若干通孔形成於至少該模製件中。通孔包括鐵磁材料。
100‧‧‧晶粒
102‧‧‧基板
104‧‧‧金屬和介電層
106‧‧‧MRAM單元陣列
106a‧‧‧MRAM單元
106b‧‧‧MRAM單元
106c‧‧‧MRAM單元
106d‧‧‧MRAM單元
106e‧‧‧MRAM單元
106f‧‧‧MRAM單元
200‧‧‧磁隧道結
202‧‧‧磁性層
204‧‧‧絕緣層
206‧‧‧磁性層
500‧‧‧晶粒
502‧‧‧基板
504‧‧‧金屬和介電層
506‧‧‧MRAM單元陣列
508‧‧‧通孔
510‧‧‧第一層
512‧‧‧第二層
600‧‧‧MRAM單元陣列
601‧‧‧MRAM單元
602‧‧‧漏極
604‧‧‧源極
606‧‧‧第一元件
608‧‧‧旁路線
610‧‧‧層
612‧‧‧固定磁性層
614‧‧‧絕緣層
616‧‧‧可變磁性層
618‧‧‧位元線
620‧‧‧寫入線
622‧‧‧柵極
624‧‧‧第二元件
700‧‧‧MRAM單元陣列
701‧‧‧MRAM單元
702‧‧‧漏極
704‧‧‧源極
706‧‧‧第一元件
708‧‧‧層
710‧‧‧固定磁性層
712‧‧‧金屬層
714‧‧‧可變磁性層
716‧‧‧位元線
718‧‧‧柵極
720‧‧‧第二元件
805‧‧‧步驟
810‧‧‧步驟
815‧‧‧步驟
820‧‧‧步驟
825‧‧‧步驟
830‧‧‧步驟
835‧‧‧步驟
900‧‧‧晶粒/晶圓
902‧‧‧基板
904‧‧‧金屬和介電層
906‧‧‧磁阻式隨機存取記憶體單元陣列
908‧‧‧空腔
910‧‧‧鐵磁通孔
912‧‧‧層
914‧‧‧層
1000‧‧‧晶粒封裝
1005‧‧‧步驟
1010‧‧‧步驟
1015‧‧‧步驟
1020‧‧‧步驟
1100‧‧‧晶粒封裝
1102‧‧‧封裝基板
1104‧‧‧晶粒
1107‧‧‧模製件
1108‧‧‧通孔
1110‧‧‧第一層
1112‧‧‧第二層
1205‧‧‧步驟
1210‧‧‧步驟
1215‧‧‧步驟
1220‧‧‧步驟
1225‧‧‧步驟
1230‧‧‧步驟
1235‧‧‧步驟
1300‧‧‧封裝基板
1302‧‧‧層
1304‧‧‧晶粒
1306‧‧‧磁阻式隨機存取記憶體單元陣列
1308‧‧‧模製件
1310‧‧‧空腔
1312‧‧‧通孔
1314‧‧‧層
1405‧‧‧步驟
1410‧‧‧步驟
1415‧‧‧步驟
1420‧‧‧步驟
1425‧‧‧步驟
1430‧‧‧步驟
1500‧‧‧積體電路
1502‧‧‧設備
1504‧‧‧設備
1506‧‧‧設備
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相似的元件符號貫穿始終作相應標識。
圖1圖示了包括磁阻式隨機存取記憶體(MRAM)單元陣列的晶粒/晶圓。
圖2圖示了單元的磁隧道結(MTJ)。
圖3A圖示了低電阻下的磁隧道結(MTJ)。
圖3B圖示了高電阻下的磁隧道結(MTJ)。
圖4A圖示了低電阻下的另一磁隧道結(MTJ)。
圖4B圖示了高電阻下的另一磁隧道結(MTJ)。
圖5圖示了包括MRAM單元陣列和磁遮罩的晶粒。
圖6圖示了包括MRAM單元陣列和磁遮罩的晶粒，該MRAM單元陣列包括MRAM單元。
圖7圖示了包括MRAM單元陣列和磁遮罩的另一晶粒，該MRAM單元陣列包括另一MRAM單元。
圖8圖示了用於製造包括MRAM單元陣列和磁遮罩的晶粒的方法的流程圖。
圖9A-C圖示了用於製造包括MRAM單元陣列和磁遮罩的晶粒的方法的順序。
圖10圖示了用於製造包括MRAM單元陣列和磁遮罩的晶粒的概覽方法的流程圖。
圖11圖示了包括具有MRAM單元陣列和磁遮罩的MRAM晶粒的晶粒封裝。
圖12圖示了用於製造具有MRAM單元陣列和磁遮罩的MRAM晶粒的方法的流程圖。
圖13A-C圖示了用於製造包括MRAM單元陣列和磁遮罩的晶粒的方法的順序。
圖14圖示了用於製造具有MRAM單元陣列和磁遮罩的MRAM晶粒的概覽方法的流程圖。
圖15圖示了可與前述積體電路、晶粒或封裝中的任 一者集成的各種電子設備。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。但是，本領域一般技藝人士將理解，沒有該等具體細節亦可實踐該等態樣。例如，電路可能用方塊圖圖示以避免使該等態樣混淆在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細圖示以免使本案的該等態樣不明朗。
綜覽
若干新穎特徵關於一種晶粒，該晶粒包括包含若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。該晶粒亦包括位於MRAM單元陣列上方的第一鐵磁層、位於MRAM單元陣列下方的第二鐵磁層以及位於至少一個MRAM單元周圍的若干通孔，該通孔包括鐵磁材料。在一些實現中，第一鐵磁層、第二鐵磁層和該若干通孔定義用於MRAM單元陣列的磁遮罩。MRAM單元可包括磁隧道結(MTJ)。在一些實現中，該若干通孔至少穿過晶粒的金屬層和介電層。在一些實現中，通孔是貫穿基板通孔。在一些實現中，鐵磁材料具有高磁導率和高B飽和度。若干新穎特徵亦關於一種晶粒封裝，該晶粒封裝包括封裝基板和晶粒。該晶粒包括具有若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列。晶粒耦合至封裝基板。晶粒封裝亦包括位於晶粒下方的第一鐵磁層、位於晶粒上方的第二鐵磁層、圍繞晶粒的模製件以及位於晶粒的外周界周圍的若干通孔。該等通孔形成於至 少該模製件中。通孔包括鐵磁材料。
本案描述了用於MRAM單元陣列及/或MRAM單元的磁遮罩。然而，本案中所描述的各種方法和磁遮罩可被用於/配置/適配成提供用於晶粒及/或晶粒封裝的其他元件的磁遮罩。該等元件可以包括例如對磁場敏感的元件、變壓器及/或包括磁性材料的元件。在一些實現中，對磁場敏感的元件是其功能性可能因磁場的存在而受到不利影響的元件。
具有MRAM和磁遮罩的示例性晶粒
圖5概念性地圖示了包括磁阻式隨機存取記憶體(MRAM)和磁遮罩的晶粒/晶圓。具體地，圖5圖示了晶粒500，晶粒500包括基板502、若干金屬和介電層504、MRAM單元陣列506、若干通孔508、第一層510和第二層512。
MRAM單元陣列506包括若干單元506a-1。該單元包括磁隧道結(MTJ)。在一些實現中，MRAM單元可以是STT-MRAM單元。在一些實現中，通孔508是穿過基板502以及金屬和介電層504的通孔。基板可以是矽(Si)，或者可以是其他材料，例如，玻璃、藍寶石等。通孔508可由鐵磁材料製成。鐵磁材料可以是呈現鐵磁性的材料。鐵磁材料可具有高磁導率(μ)及/或高B飽和度。在一些實現中，材料的磁導率是指材料回應於所施加的磁場而獲得的磁化程度。在一些實現中，材料的B飽和度是指當磁場的增大不再使材料的磁化增加時材料達到的狀態。鐵磁材料的實例可以是矽鋼、錳鋅鐵酸鹽(MnZn)及/或透磁合金。如圖5中所示，通孔508橫向圍繞MRAM單元陣列506。在圖5的實例中，通孔508位於晶粒500 的周界上。在一些實現中，通孔508亦可以位於來自MRAM單元陣列506的每個MRAM單元(或者一組MRAM單元)周圍。在一些實現中，通孔508為晶粒500的MRAM單元陣列506提供橫向磁遮罩。
第一層510和第二層512可以由鐵磁材料製成。在一些實現中，第一層510、第二層512和通孔508可以由具有高磁導率和高B飽和度的相同鐵磁材料製成。在一些實現中，第一層510和第二層512可以是鐵磁膜層(例如，薄膜層)。
如圖5中所示，第一層510塗敷在晶粒的前側(例如，前部)上(例如，晶粒的具有凸起區域的一側)。如圖5中進一步圖示的，第一層510位於金屬和介電層504上方。在一些實現中，晶粒的凸起區域(例如，凸起物(例如，焊料)將被耦合於此的區域)被製造在第一層510周圍。在第一層510與凸起物(未圖示)之間沒有電連接。在一些實現中，第一層510包括允許凸起物(或絲焊)與晶粒的內部電路相連接的開口。在一些實現中，當在晶粒500上製造了最後的金屬和介電層之後，在晶粒500上放置第一層510。在一些實現中，層510可被提供(例如，插入)在上位金屬層(例如，一或多個金屬層504)處以覆蓋MRAM單元(例如，MTJ單元)，但是具有一或多個開口以用於上位金屬連接。亦即，第一層510可以是晶粒500的一或多個金屬層504。
如圖5中所示，第二層512可以塗敷在晶粒500的基板502上。具體地，第二層512塗敷在基板502的外部上。在一些實現中，塗敷基板502的外部可被稱為塗敷晶粒的背側。
在一些實現中，第一和第二層510-512為MRAM單元陣列506提供對從晶粒的頂部及/或底部(例如，垂直於晶粒的頂部及/或底部)穿過晶粒500的磁場的磁遮罩。
圖5圖示了具有用於MRAM的磁遮罩的晶粒。然而，圖5中所示和所描述的磁遮罩亦可被用於為晶粒的其他元件提供磁遮罩。此類元件可以包括例如對磁場敏感的元件、變壓器及/或包括磁性材料的元件。
晶粒的不同實現可具有不同的MRAM單元陣列。圖6-7圖示了具有不同MRAM單元陣列的不同晶粒。圖6圖示了包括MRAM單元陣列600和磁遮罩的晶粒。磁遮罩可包括若干鐵磁通孔508、第一鐵磁層510和第二鐵磁層512。磁遮罩可提供對可橫向(例如，從晶粒的側表面)或者縱向(例如，從晶粒的頂表面或底表面)穿過晶粒的磁場的磁遮罩。
MRAM單元陣列600包括若干MRAM單元，該若干MRAM單元包括MRAM單元601。如圖6中所示，MRAM單元601包括漏極602、源極604、第一元件606、旁路線608、層610、固定磁性層612、絕緣層614、可變磁性層616以及位元線618。在一些實現中，固定磁性層612、絕緣層614以及可變磁性層616定義MRAM單元601的磁隧道結(MTJ)。在一些實現中，MRAM單元601亦可以包括寫入線620、柵極622以及第二元件624。
圖7圖示了包括MRAM單元陣列700和磁遮罩的另一晶粒。圖7的磁遮罩可以類似於圖6的磁遮罩。圖7的磁遮罩可包括若干鐵磁通孔508、第一鐵磁層510和第二鐵磁層512。磁 遮罩可提供對可橫向(例如，從晶粒的側表面)或者縱向(例如，從晶粒的頂表面或底表面)穿過晶粒的磁場的磁遮罩。
MRAM單元陣列700包括若干MRAM單元，該若干MRAM單元包括MRAM單元701。如圖7中所示，MRAM單元701包括漏極702、源極704、第一元件706、層708、固定磁性層710、金屬層712、可變磁性層714以及位元線716。在一些實現中，固定磁性層710、金屬層712以及可變磁性層714定義MRAM單元701的磁隧道結(MTJ)。在一些實現中，MRAM單元701亦可以包括柵極718和第二元件720。在一些實現中，MRAM單元701的此種配置可被稱為自旋轉移矩(STT)MRAM單元。
應當注意，圖6-7中所圖示的MRAM單元僅是示例性的，並且不應當被解讀為將磁遮罩的應用和使用限制於該等特定的MRAM單元。本案中所描述的磁遮罩可以適用於MRAM單元的任何類型及/或配置。
已描述了包括MRAM和磁遮罩的晶粒的各種實例，以下將描述用於製造包括MRAM和磁遮罩的晶粒的方法。
用於製造包括MRAM和磁遮罩的晶粒的示例性方法
圖8圖示了用於製造包括MRAM和磁遮罩的晶粒的方法的流程圖。該方法始於製造包括磁阻式隨機存取記憶體(MRAM)單元陣列的晶粒/晶圓(在805處)。MRAM單元陣列包括若干MRAM單元。MRAM單元包括磁隧道結(MTJ)。在一些實現中，MRAM單元可以是STT-MRAM單元。在一些 實現中，製造晶粒/晶圓(在805處)包括製造/提供基板以及若干金屬和介電層。
該方法進一步在晶粒中形成若干空腔(在810處)。該等空腔可以穿過晶粒的金屬層、介電層及/或基板。不同的實現可不同地形成空腔。在一些實現中，該等空腔可藉由在晶粒的金屬層、介電層及/或基板中蝕刻/鑽孔來形成。在一些實現中，空腔的蝕刻/鑽孔可由鐳射來執行。在一些實現中，空腔可以穿過晶粒的一部分或者整個晶粒。不同的實現可以在晶粒的不同位置中形成空腔。在一些實現中，空腔可被形成為圍繞晶粒的MRAM單元陣列(及/或每個MRAM單元或者一組MRAM單元)。在一些實現中，在晶粒的周界處形成空腔。
一旦形成了空腔(在810處)，該方法用鐵磁材料來填充空腔(在815處)。在一些實現中，填充空腔(在815處)形成晶粒中的鐵磁通孔。在一些實現中，鐵磁通孔可以是貫穿通孔(例如，貫穿基板通孔(TSV))。在一些實現中，由鐵磁材料製成的通孔沿晶粒的橫向提供對磁場的磁遮罩(例如，從晶粒的側表面保護其免受磁場影響)。在一些實現中，用於填充空腔並且形成通孔的鐵磁材料可具有高磁導率和高B飽和度。
該方法隨後用鐵磁材料來塗敷晶粒的前側(例如，前部)(在820處)。在一些實現中，用鐵磁材料來塗敷晶粒的前側可包括在晶粒的金屬層及/或介電層上沉積鐵磁膜層。在一些實現中，圖5的第一層510是可被塗敷在晶粒上的鐵磁材 料的實例。
在用鐵磁材料塗敷了晶粒的前側(在820處)之後，該方法使經塗敷的前側的凸起區域暴露(在825處)。在一些實現中，使凸起區域暴露包括蝕刻經塗敷前側的區域以定義凸起區域，在一些實現中，焊料可以耦合至該凸起區域。
該方法亦可以任選地使晶粒的背側(例如，背部或者基板部分)變薄(在830處)。在一些實現中，使晶粒的背側變薄包括使基板變薄。該方法隨後用鐵磁材料來塗敷晶粒的背側(在835處)。在一些實現中，塗敷背側可包括塗敷晶粒的基板的外部。在一些實現中，用鐵磁材料來塗敷晶粒的背側可包括在晶粒的基板(例如，變薄的基板)上沉積鐵磁膜層。在一些實現中，圖5的第二層512是可被塗敷在晶粒上的鐵磁材料的實例。
儘管圖8的方法描述了首先塗敷晶粒的前側(例如，前部)，但是在一些實現中，可以在塗敷晶粒的前側之前先塗敷晶粒的背側(例如，背部)。不同的實現可不同地執行該方法。
用於製造包括MRAM和磁遮罩的晶粒的示例性順序
圖9A-9C圖示了用於製造包括MRAM和磁遮罩的晶粒的順序。該順序在階段1處以包括基板902以及金屬和介電層904的晶粒/晶圓900開始。晶粒/晶圓900亦包括磁阻式隨機存取記憶體(MRAM)單元陣列906。MRAM單元陣列906包括若干MRAM單元。MRAM單元包括磁隧道結(MTJ)。在一些實現中，MRAM單元可以是STT-MRAM單元。
在階段2處，在晶粒900中形成若干空腔908。空腔908可以穿過晶粒900的金屬層、介電層及/或基板902。不同的實現可不同地形成空腔。在一些實現中，該等空腔可藉由在晶粒900的金屬層、介電層及/或基板中蝕刻/鑽孔來形成。在一些實現中，空腔的蝕刻/鑽孔可由鐳射來執行。在一些實現中，空腔908可以穿過晶粒的一部分或者整個晶粒。不同的實現可以在晶粒的不同位置中形成空腔。在一些實現中，空腔908可被形成為圍繞晶粒900的MRAM單元陣列906。在一些實現中，在晶粒900的周界處形成空腔908。
在階段3處，用鐵磁材料來填充空腔908。在一些實現中，對空腔的填充形成晶粒900中的鐵磁通孔910。在一些實現中，鐵磁通孔910可以是貫穿通孔(例如，貫穿基板通孔(TSV))。在一些實現中，由鐵磁材料製成的通孔910沿晶粒900的橫向提供對磁場的磁遮罩(例如，從晶粒的側表面保護其免受磁場影響)。在一些實現中，用於填充空腔908並且形成通孔910的鐵磁材料可具有高磁導率和高B飽和度。
在階段4處，用具有鐵磁材料的層912來塗敷晶粒的前側(例如，前部)。在一些實現中，用鐵磁材料來塗敷晶粒的前側可包括在晶粒900的金屬層及/或介電層上沉積鐵磁膜層(例如，層912)。
在階段5處，使晶粒900的背側(例如，背部/基板部分)變薄。在一些實現中，使晶粒的背側變薄包括使晶粒900的基板902變薄。在一些實現中，使晶粒的背側變薄是可任選的。
在階段6處，在晶粒900的背側(例如，背部)上塗敷(例如，沉積)具有鐵磁材料的層914。在一些情形中，可在提供鐵磁層914之前首先提供(例如，沉積)介電層。在一些實現中，塗敷晶粒900的背側(例如，背部)可包括塗敷晶粒900的基板902的外部。在一些實現中，用鐵磁材料來塗敷晶粒900的背側可包括在晶粒900的基板902(例如，變薄的基板)上沉積鐵磁膜層(例如，層914)。
用於提供包括MRAM和磁遮罩的晶粒的示例性概覽方法
圖8的方法和圖9A-C的順序圖示了用於製造包括磁阻式隨機存取記憶體(MRAM)和磁遮罩的晶粒的詳細方法和順序。此種詳細方法和順序可概念性地簡化成用於提供包括MRAM和磁遮罩的晶粒的概覽方法，如圖10中所圖示的。
將關於提供包括MRAM的晶粒來描述圖10。然而，圖10中所描述的方法亦可被用於提供包括需要磁遮罩或者可以受益於磁遮罩的其他元件的晶粒。此類元件可以包括例如對磁場敏感的元件、變壓器及/或包括磁性材料的元件。
如圖10中所示，該方法提供包括元件(例如，包括若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列)的晶粒(在1005處)。在一些實現中，提供MRAM單元陣列包括製造包括MRAM單元的晶粒。MRAM單元包括磁隧道結(MTJ)。不同的實現可包括不同的MRAM單元。圖9A的階段1圖示了在一些實現中提供MRAM單元陣列的實例。
該方法提供位於該元件(例如，MRAM單元陣列)上方的第一鐵磁層(在1010處)。在一些實現中，第一鐵磁層 是鐵磁薄膜。不同的實現可不同地提供第一鐵磁層。在一些實現中，提供第一鐵磁層包括在晶粒的前側上沉積(例如，塗敷)鐵磁層。在一些實現中，第一鐵磁層可以是晶粒的(例如，晶粒內部的)一或多個金屬層的一部分。圖9B的階段4圖示了在一些實現中提供第一鐵磁層的實例。
該方法提供位於該元件(例如，MRAM單元陣列)下方的第二鐵磁層(在1015處)。不同的實現可不同地提供第二鐵磁層。在一些實現中，提供第二鐵磁層包括在晶粒的背側(例如，晶粒的基板側)上沉積(例如，塗敷)鐵磁層。在一些實現中，提供第二鐵磁層可包括使基板的一部分變薄。圖9C的階段6圖示了在一些實現中提供第二鐵磁層的實例。
該方法提供位於至少一個元件(例如，MRAM單元)周圍的若干通孔(在1020處)。通孔包括鐵磁材料。在一些實現中，提供若干通孔包括提供貫穿通孔(例如，穿過基板的通孔)。在一些實現中，基板可以是矽基板。在一些實現中，提供若干通孔包括製造(例如，鑽出)穿過晶粒的金屬層、介電層及/或基板的若干空腔以及用鐵磁材料來填充該等空腔以形成通孔。圖9A-9B的階段2-3圖示了在一些實現中提供若干通孔的實例。
應當注意，在圖8、9A-9C和10中提供第一鐵磁層、第二鐵磁層和通孔的次序僅是示例性的。在一些實現中，該次序可被交換或重新安排。例如，在一些實現中，在提供第一及/或第二鐵磁層之前首先提供通孔。另外，圖8、9A-9C和10中的一些步驟可被組合。
已描述了用於為晶粒提供磁遮罩的結構、方法和順序，現在將在以下描述用於提供磁遮罩的另一結構、方法和順序。
包括具有MRAM和磁遮罩的晶粒的示例性晶粒封裝
圖11概念性地圖示了包括具有磁阻式隨機存取記憶體(MRAM)和磁遮罩的晶粒/晶圓的晶粒封裝。具體地，圖11圖示了包括封裝基板1102和晶粒1104的晶粒封裝1000。如圖11中所示，晶粒1104包括MRAM單元陣列1104。MRAM單元陣列1104可包括若干MRAM單元(例如，MRAM單元601、MRAM單元701)。MRAM單元可包括磁隧道結(MTJ)。在一些實現中，MRAM單元可以是STT-MRAM單元。晶粒封裝1100亦包括模製件1107、若干通孔1108、第一層1110和第二層1112。
模製件1107包封晶粒1104。通孔1108是穿過模製件1107的通孔。由此，在一些實現中，通孔1108可以是貫穿模製件通孔(TMV)。在一些實現中，通孔1108亦可以穿過封裝基板1102。通孔1108可由鐵磁材料製成。鐵磁材料可具有高磁導率和高B飽和度。不同的實現可不同地形成通孔1108。在一些實現中，在提供了模製件(例如模製件1107)之後，在模製件中形成(例如，蝕刻、鑽出)空腔。在一些實現中，鐳射可被用於在晶粒封裝的模製件中鑽出空腔。一旦形成了空腔，就可以用材料(例如，鐵磁材料)來填充空腔以形成通孔1108。如圖11中所示，通孔1108橫向圍繞晶粒1102。在圖11的實例中，藉由1108位於晶粒封裝1100的周界處。然而 ，通孔1108可以位於不同的位置中。在一些實現中，通孔1108為晶粒1102的MRAM單元陣列1104提供橫向磁遮罩。
第一層1110和第二層1112可以由鐵磁材料製成。在一些實現中，第一層1110、第二層1112和通孔1108可以由具有高磁導率和高B飽和度的相同鐵磁材料製成。在一些實現中，第一層1110和第二層1112可以是鐵磁膜層。
如圖11中所示，第一層1110可以是封裝基板1102的第一金屬層。第一層1110可以在封裝基板1102的製造期間形成。如圖11中進一步圖示的，在一些實現中，在模製件1107的頂上形成第二層1112以建立形成晶粒封裝1100的蓋罩。在一些實現中，第一和第二層1110-1112為MRAM單元陣列1104提供對從晶粒封裝的頂部及/或底部(例如，垂直於晶粒封裝的頂部及/或底部)穿過晶粒封裝1100的磁場的磁遮罩。在一些實現中，第二層1112可以在封裝基板1102的底部處。
圖11圖示了具有用於帶有MRAM的晶粒的磁遮罩的晶粒封裝。然而，圖11中所示和所描述的磁遮罩亦可被用於為晶粒及/或晶粒封裝的其他元件提供磁遮罩。此類元件可以包括例如對磁場敏感的元件、變壓器及/或包括磁性材料的元件。
已描述了包括MRAM晶粒和磁遮罩的晶粒封裝的各種實例，現在將在以下描述用於製造包括MRAM晶粒和磁遮罩的晶粒封裝的方法。
用於製造包括MRAM晶粒和磁遮罩的晶粒封裝的示例性方法
圖12圖示了用於製造包括MRAM晶粒和磁遮罩的晶 粒封裝的方法的流程圖。該方法藉由製造包括具有鐵磁材料的層的封裝基板開始(在1205處)。鐵磁材料可以是具有高磁導率和高B飽和度的材料。該層可以是鐵磁膜層。在一些實現中，具有鐵磁材料的層可以是封裝基板的第一金屬層。
該方法隨後使封裝基板的凸起區域暴露(在1210處)。在一些實現中，凸起區域可以是封裝基板的將被耦合至晶粒的部分。
接下來，該方法將包括磁阻式隨機存取記憶體(MRAM)單元陣列的晶粒/晶圓耦合至封裝基板(在1215處)。MRAM單元陣列包括若干MRAM單元。MRAM單元包括磁隧道結(MTJ)。在一些實現中，MRAM單元可以是STT-MRAM單元。在一些實現中，將晶粒耦合至封裝基板包括將晶粒組裝到封裝基板。
接下來，該方法在晶粒周圍形成模製件(在1220處)。在一些實現中，形成模製件包括用模製材料來覆蓋晶粒以保護晶粒。不同的實現可提供不同的模製件。
該方法進一步在模製件中形成若干空腔(在1225處)。在一些實現中，空腔可穿過模製件和封裝基板。不同的實現可不同地形成空腔。在一些實現中，空腔可藉由在模製件和封裝基板中蝕刻/鑽孔來形成。在一些實現中，空腔的蝕刻/鑽孔可由鐳射來執行。在一些實現中，空腔可穿過模製件及/或封裝基板的一部分或全部。不同的實現可以在晶粒封裝的不同位置中形成空腔。在一些實現中，空腔可被形成為圍繞晶粒的MRAM單元陣列。在一些實現中，空腔被形成在晶粒 封裝的周界(例如，模製件及/或基板的周界)處。
一旦形成了空腔(在1225處)，該方法就用鐵磁材料來填充空腔(在1230處)。在一些實現中，填充空腔(在1230處)形成了晶粒封裝(例如，晶粒封裝的模製件)中的鐵磁通孔。在一些實現中，鐵磁通孔可以是貫穿模製件通孔(TMV)。在一些實現中，由鐵磁材料製成的通孔沿晶粒封裝的橫向提供對磁場的磁遮罩(例如，從晶粒封裝的側表面保護其免受磁場影響)。在一些實現中，用於填充空腔並且形成通孔的鐵磁材料可具有高磁導率和高B飽和度。
該方法隨後藉由提供由鐵磁材料製成的層來形成晶粒封裝的包封(在1235處)。該層可在模製件上方形成。該層可以是鐵磁膜層。在一些實現中，圖11的第二層1112是可在晶粒封裝上形成的鐵磁材料的實例。
用於製造包括MRAM晶粒和磁遮罩的晶粒封裝的示例性順序
圖13A-C圖示了用於製造包括MRAM晶粒和磁遮罩的晶粒封裝的順序。在階段1處，封裝基板1300包括層1302。在一些實現中，封裝基板1300是用於晶粒封裝的基板。在一些實現中，層1302是封裝基板的第一金屬層。層1302可具有鐵磁材料。鐵磁材料可以是具有高磁導率和高B飽和度的材料。層1302可以是鐵磁膜層(例如，薄膜層)。在一些實現中，層1302可以在封裝基板1300的另一側上或者在封裝基板1300的兩側上。
在階段2處，晶粒1304被耦合至封裝基板1300。在一 些實現中，在晶粒1304被耦合至封裝基板1300之前提供/定義 基板1300和層1302中的凸起區域。晶粒1304是包括磁阻式隨機存取記憶體(MRAM)單元陣列1306的晶圓。MRAM單元陣列1306包括若干MRAM單元。MRAM單元包括磁隧道結(MTJ)。在一些實現中，MRAM單元可以是STT-MRAM單元。在一些實現中，將晶粒1304耦合至封裝基板1300包括將晶粒1304組裝到封裝基板1300。晶粒1304可以耦合至封裝基板，從而層1302位於晶粒下方。
在階段3處，圍繞晶粒1304形成模製件1308。模製件1308是幫助保護晶粒1304的模製材料。模製件1308可以完全圍繞晶粒1304或者模製件1308可圍繞晶粒1304形成壁。
在階段4處，在模製件1308中形成若干空腔1310。在一些實現中，空腔1310可穿過模製件1310和封裝基板1300。不同的實現可不同地形成空腔1310。在一些實現中，空腔1310可藉由在模製件1310和封裝基板1300中蝕刻/鑽孔來形成。在一些實現中，空腔1310的蝕刻/鑽孔可由鐳射來執行。在一些實現中，空腔1310可穿過模製件1310及/或封裝基板1300的一部分或全部。不同的實現可以在晶粒封裝的不同位置中形成空腔1310。在一些實現中，空腔1310可被形成為圍繞晶粒1304的MRAM單元陣列1306。在一些實現中，空腔1310被形成在晶粒封裝的周界(例如，模製件及/或基板的周界)處。
在階段5處，用鐵磁材料來填充空腔1310。在一些實現中，對空腔1310的填充形成晶粒封裝的模製件1308中的鐵磁通孔1312。在一些實現中，鐵磁通孔1312可以是貫穿模製件通孔(TMV)。在一些實現中，通孔1312沿晶粒封裝的橫向 提供對磁場的磁遮罩(例如，從晶粒封裝的側表面保護其免受磁場影響)。在一些實現中，用於填充空腔1310並且形成通孔1312的鐵磁材料可具有高磁導率和高B飽和度。
在階段6處，藉由提供由鐵磁材料製成的層1314來形成晶粒封裝的包封。層1314可在模製件1308上方形成。層1214可以是鐵磁膜層。
用於提供包括MRAM晶粒和磁遮罩的晶粒封裝的示例性概覽方法
圖12的方法和圖13A-C的順序圖示了用於製造包括磁阻式隨機存取記憶體(MRAM)晶粒和磁遮罩的晶粒封裝的詳細方法和順序。此類詳細方法和順序可概念性地簡化成用於提供包括MRAM晶粒和磁遮罩的晶粒封裝的概覽方法，如圖14中所圖示的。
將關於提供具有包括MRAM的晶粒的晶粒封裝來描述圖14。然而，圖14中所描述的方法亦可被用於提供包括需要磁遮罩或者可以受益於磁遮罩的其他元件的晶粒封裝。此類元件可以包括例如對磁場敏感的元件、變壓器及/或包括磁性材料的元件。
如圖14中所示，該方法提供封裝基板(在1405處)。不同的實現可使用不同的封裝基板。該方法在封裝基板上提供第一鐵磁層(在1410處)。在一些實現中，可以在封裝基板的任一側或兩側上沉積及/或塗敷第一鐵磁層。第二鐵磁層可以是薄膜鐵磁層。圖13A的階段1圖示了在一些實現中包括第一鐵磁層的封裝基板的實例。
該方法提供包括元件(例如，包括若干磁阻式隨機存取記憶體(MRAM)單元的MRAM單元陣列)的晶粒(在1415處)。MRAM單元包括磁隧道結(MTJ)。不同的實現可包括不同的MRAM單元。在封裝基板上提供晶粒(在1415處)，以使得第一鐵磁層在晶粒下方。在一些實現中，提供晶粒包括將晶粒組裝到封裝基板上。圖13A的階段2圖示了在一些實現中在封裝基板上提供晶粒的實例。
接下來，該方法提供圍繞晶粒的模製件(在1420處)。不同的實現可使用不同的模製材料。圖13B的階段3圖示了在一些實現中圍繞晶粒提供模製件的實例。
該方法提供位於晶粒的外周界周圍的若干通孔(在1425處)。該若干通孔形成在模製件中。通孔包括鐵磁材料。在一些實現中，提供若干通孔包括製造(例如，鑽出)穿過圍繞晶粒的模製件的若干空腔以及用鐵磁材料來填充該等空腔以形成通孔。圖13B-13C的階段4-5圖示了在一些實現中在模製件中提供若干通孔的實例。
該方法隨後提供位於晶粒上方的第二鐵磁層(在1430處)。在一些實現中，第二鐵磁層是鐵磁薄膜。不同的實現可不同地提供第二鐵磁層。圖13C的階段6圖示了在一些實現中提供第二鐵磁層的實例。
應當注意，在圖12、13A-13C和14中提供第一鐵磁層、第二鐵磁層和通孔的次序僅是示例性的。在一些實現中，該次序可被交換或重新安排。另外，圖12、13A-13C和14中的一些步驟可被組合。
示例性電子設備
圖15圖示了可與前述積體電路、晶粒或封裝中的任一種集成的各種電子設備。例如，行動電話1502、膝上型電腦1504以及固定位置終端1506可包括如本文述及之積體電路(IC)1500。IC 1500可以是例如本文述及之積體電路、晶粒或封裝中的任何一種。圖15中所圖示的設備1502、1504、1506僅是示例性的。其他電子設備亦可以IC 1500為其特色，此類電子設備包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、有GPS能力的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單位(諸如儀錶讀取設備)、通訊設備、智慧型電話、平板電腦或儲存或檢索資料或指令的任何其他設備，或者以上各者的任何組合。
圖5、6、7、8、9A-9C、10、11、12、13A-13C、14及/或15中圖示的元件、步驟、特徵及/或功能中的一者或多者可以被重新安排及/或組合成單個元件、步驟、特徵或功能，或可以實施在若干元件、步驟或功能中。亦可添加額外的元素、元件、步驟及/或功能而不會脫離本發明。
附圖中圖示的元件、步驟、特徵及/或功能之中的一或多個可以被重新安排及/或組合成單個元件、步驟、特徵或功能，或可以實施在若干元件、步驟或功能中。亦可添加額外的元素、元件、步驟及/或功能而不會脫離本文中所揭示的新穎特徵。附圖中所圖示的裝置、設備及/或元件可以被配置成執行在該等附圖中所描述的方法、特徵或步驟中的一或多 個。本文中描述的新穎演算法亦可以高效地實現在軟體中及/或嵌入在硬體中。
本文中使用措辭「示例性」來表示「用作實例、例子或說明」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣都包括所論述的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，如果物件A實體地觸及物件B，且物件B觸及物件C，則物件A和C可仍被認為是彼此耦合的一一即便物件A和C並未直接實體地觸及彼此。術語「晶粒封裝」被用於指已經被包封或封裝或打包的積體電路晶圓。
亦應注意，該等實施例可能是作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是該等操作中有許多能夠並行或併發地執行。另外，該等操作的次序可以被重新安排。程序在其操作完成時終止。程序可對應於方法、函數、規程、子常式、副程式等。當程序對應於函數時，程序的終止對應於該函數返回調用方函數或主函數。
本領域技藝人士將可進一步領會，結合本文中揭示的實施例描述的各種說明性邏輯區塊、模組、電路和演算法步驟可被實現為電子硬體、電腦軟體或兩者的組合。為清楚地說明硬體與軟體的此可互換性，各種說明性元件、方塊、模組、電路和步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和 施加於整體系統的設計約束。
本文中所描述的本發明的各種特徵可實現於不同系統中而不脫離本發明。應注意，本案的以上各態樣僅是示例，且不應被解釋成限定本發明。對本案的各態樣的描述意欲是說明性的，而非限定所附申請專利範圍的範圍。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本領域技藝人士將是顯而易見的。
500‧‧‧晶粒
502‧‧‧基板
504‧‧‧金屬和介電層
506‧‧‧MRAM單元陣列
508‧‧‧通孔
510‧‧‧第一層
512‧‧‧第二層

Claims (67)

  1. 一種晶粒，包括：一元件；位於該元件上方的一第一鐵磁層；位於該元件下方的一第二鐵磁層；及位於該元件周圍的複數個貫穿基板通孔，該貫穿基板通孔包括一鐵磁材料。
  2. 如請求項1述及之晶粒，其中該元件對一磁場敏感。
  3. 如請求項2述及之晶粒，其中該元件是一變壓器、一磁阻式隨機存取(MRAM)單元及/或包括磁性材料的元件中的一者。
  4. 如請求項1述及之晶粒，其中該第一鐵磁層、該第二鐵磁層和該複數個貫穿基板通孔定義用於該元件的一磁遮罩。
  5. 如請求項1述及之晶粒，其中該元件是包括複數個磁阻式隨機存取記憶體(MRAM)單元的一MRAM單元陣列。
  6. 如請求項5述及之晶粒，其中該複數個貫穿基板通孔關於至少一個MRAM單元橫向放置。
  7. 如請求項1述及之晶粒，其中該第一鐵磁層是塗敷在該晶 粒的一前部上的一薄膜層。
  8. 如請求項1述及之晶粒，其中該第二鐵磁層是塗敷在該晶粒的一背部上的一薄膜層。
  9. 如請求項1述及之晶粒，其中該複數個貫穿基板通孔耦合至該第一鐵磁層和該第二鐵磁層。
  10. 如請求項1述及之晶粒，其中該元件包括包含一磁隧道結(MTJ)的一磁阻式隨機存取(MRAM)單元。
  11. 如請求項1述及之晶粒，其中該鐵磁材料具有高磁導率和高B飽和度。
  12. 如請求項1述及之晶粒，其中該基板包括由矽、玻璃及/或藍寶石中的一者製成的一材料。
  13. 如請求項1述及之晶粒，其中該晶粒被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦及/或一膝上型電腦中的至少一者中。
  14. 一種用於提供包括磁遮罩的晶粒的方法，該方法包括以 下步驟：提供包括一元件的一晶粒；提供位於該元件上方的一第一鐵磁層；提供位於該元件下方的一第二鐵磁層；及提供位於該元件周圍的複數個貫穿基板通孔，該貫穿基板通孔包括一鐵磁材料。
  15. 如請求項14述及之方法，其中該元件對一磁場敏感。
  16. 如請求項15述及之方法，其中該元件是一變壓器、一磁阻式隨機存取(MRAM)單元及/或包括一磁性材料的一元件中的一者。
  17. 如請求項14述及之方法，其中該第一鐵磁層、該第二鐵磁層和該複數個貫穿基板通孔定義用於該元件的該磁遮罩。
  18. 如請求項14述及之方法，其中該元件是包括複數個磁阻式隨機存取記憶體(MRAM)單元的一MRAM單元陣列。
  19. 如請求項18述及之方法，其中該複數個貫穿基板通孔關於至少一個MRAM單元橫向放置。
  20. 如請求項14述及之方法，其中該元件包括包含一磁隧道結(MTJ)的一磁阻式隨機存取(MRAM)單元。
  21. 如請求項14述及之方法，其中該基板包括由矽、玻璃及/或藍寶石中的一者製成的材料。
  22. 如請求項14述及之方法，其中提供該第一鐵磁層的步驟包括以下步驟：在該晶粒的一前部上提供一薄膜層。
  23. 如請求項14述及之方法，其中提供該第二鐵磁層的步驟包括以下步驟：在該晶粒的一背部上提供一薄膜層。
  24. 如請求項14述及之方法，其中該複數個貫穿基板通孔耦合至該第一鐵磁層和該第二鐵磁層。
  25. 如請求項14述及之方法，其中提供該複數個貫穿基板通孔的步驟包括以下步驟：製造穿過該晶粒的一金屬層、一介電層和一基板的複數個空腔；及用一鐵磁材料填充該等空腔以形成該複數個貫穿基板通孔。
  26. 如請求項14述及之方法，其中該鐵磁材料具有高磁導率和高B飽和度。
  27. 一種晶粒，包括： 一元件；一第一遮罩手段，配置成向該元件提供對穿過該晶粒的一頂部的一頂磁場的遮罩；一第二遮罩手段，配置成向該元件提供對穿過該晶粒的底部的底磁場的遮罩；及一第三遮罩手段，配置成向該元件提供對穿過該晶粒的一側部的一側磁場的遮罩。
  28. 如請求項27述及之晶粒，其中該元件對一磁場敏感。
  29. 如請求項28述及之晶粒，其中該元件是一變壓器、一磁阻式隨機存取(MRAM)單元及/或包括一磁性材料的一元件中的一者。
  30. 如請求項27述及之晶粒，其中該元件是包括複數個磁阻式隨機存取記憶體(MRAM)單元的一MRAM單元陣列。
  31. 如請求項27述及之晶粒，其中該第一遮罩手段包括位於該元件上方的一第一鐵磁層。
  32. 如請求項31述及之晶粒，其中該第一鐵磁層是塗敷在該晶粒的一前部上的一薄膜層。
  33. 如請求項27述及之晶粒，其中該第二遮罩手段包括位於 該元件下方的一第二鐵磁層。
  34. 如請求項33述及之晶粒，其中該第二鐵磁層是塗敷在該晶粒的一背部上的一薄膜層。
  35. 如請求項27述及之晶粒，其中該第三遮罩手段包括位於至少一個元件周圍的複數個貫穿基板通孔，該貫穿基板通孔包括一鐵磁材料。
  36. 如請求項27述及之晶粒，其中該元件包括包含一磁隧道結(MTJ)的一磁阻式隨機存取(MRAM)單元。
  37. 如請求項27述及之晶粒，其中該鐵磁材料具有高磁導率和高B飽和度。
  38. 如請求項27述及之晶粒，其中該晶粒被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦及/或一膝上型電腦中的至少一者中。
  39. 一種晶粒封裝，包括：一封裝基板；耦合至該封裝基板的一晶粒； 位於該晶粒下方的一第一鐵磁層；位於該晶粒上方的一第二鐵磁層；圍繞該晶粒的一模製件；及位於該晶粒的一外周界周圍的複數個通孔，該複數個通孔形成於至少該模製件中，該通孔包括一鐵磁材料。
  40. 如請求項39述及之晶粒封裝，其中該晶粒包括對一磁場敏感的一元件。
  41. 如請求項40述及之晶粒封裝，其中該元件是一變壓器、一磁阻式隨機存取(MRAM)單元及/或包括一磁性材料的一元件中的一者。
  42. 如請求項39述及之晶粒封裝，其中該第一鐵磁層、該第二鐵磁層和該複數個通孔定義用於該晶粒的一磁遮罩。
  43. 如請求項39述及之晶粒封裝，其中該第二鐵磁層形成該晶粒封裝的該包封。
  44. 如請求項39述及之晶粒封裝，其中該第二鐵磁層是一鐵磁膜層。
  45. 如請求項39述及之晶粒封裝，其中該晶粒包括包含複數個磁阻式隨機存取記憶體(MRAM)單元的一MRAM單元陣 列，該MRAM單元包括一磁隧道結(MTJ)。
  46. 如請求項39述及之晶粒封裝，其中該鐵磁材料具有高磁導率和高B飽和度。
  47. 如請求項39述及之晶粒封裝，其中該晶粒封裝被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦及/或一膝上型電腦中的至少一者中。
  48. 一種用於提供包括一磁遮罩的一晶粒封裝的方法，該方法包括以下步驟：提供一封裝基板；提供耦合至該封裝基板的一晶粒；提供位於該晶粒下方的一第一鐵磁層；提供位於該晶粒上方的一第二鐵磁層；提供圍繞該晶粒的一模製件；及提供位於該晶粒的一外周界周圍的複數個通孔，該複數個通孔形成於至少該模製件中，該通孔包括一鐵磁材料。
  49. 如請求項48述及之方法，其中該晶粒包括對一磁場敏感的一元件。
  50. 如請求項49述及之方法，其中該元件是一變壓器、一磁阻式隨機存取(MRAM)單元及/或包括一磁性材料的一元件中的一者。
  51. 如請求項48述及之方法，其中該第一鐵磁層、該第二鐵磁層和該複數個通孔定義用於該晶粒的該磁遮罩。
  52. 如請求項48述及之方法，其中該第二鐵磁層形成該晶粒封裝的該包封。
  53. 如請求項48述及之方法，其中該第二鐵磁層是一鐵磁膜層。
  54. 如請求項48述及之方法，其中該晶粒包括包含複數個磁阻式隨機存取記憶體(MRAM)單元的一MRAM單元陣列，該MRAM單元包括一磁隧道結(MTJ)。
  55. 如請求項48述及之方法，其中提供該複數個通孔的步驟包括以下步驟：製造穿過該晶粒封裝的該模製件的複數個空腔；及用一鐵磁材料填充該等空腔以形成該複數個通孔。
  56. 如請求項48述及之方法，其中該鐵磁材料具有高磁導率和高B飽和度。
  57. 如請求項48述及之方法，其中該晶粒封裝被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板式電腦及/或一膝上型電腦中的至少一者中。
  58. 一種晶粒封裝，包括：一封裝基板；耦合至該封裝基板的一晶粒；圍繞該晶粒的一模製件；一第一遮罩手段，配置成向該晶粒提供對穿過該晶粒封裝的一底部的一底磁場的遮罩；一第二遮罩手段，配置成向該晶粒提供對穿過該晶粒封裝的一頂部的一頂磁場的遮罩；及一第三遮罩手段，配置成向該晶粒提供對穿過該晶粒封裝的一側部的一側磁場的遮罩。
  59. 如請求項58述及之晶粒封裝，其中該晶粒包括對一磁場敏感的一元件。
  60. 如請求項59述及之晶粒封裝，其中該元件是一變壓器、一磁阻式隨機存取(MRAM)單元及/或包括一磁性材料的一元件中的一者。
  61. 如請求項58述及之晶粒封裝，其中該第一遮罩手段包括位於該晶粒下方的一第一鐵磁層。
  62. 如請求項58述及之晶粒封裝，其中該第二遮罩手段包括位於該晶粒上方的一第二鐵磁層。
  63. 如請求項58述及之晶粒封裝，其中該第三遮罩手段包括位於該晶粒的一外周界周圍的複數個通孔，該複數個通孔形成於至少該模製件中，該通孔包括一鐵磁材料。
  64. 如請求項58述及之晶粒封裝，其中該晶粒包括包含複數個磁阻式隨機存取記憶體(MRAM)單元的一MRAM單元陣列，該MRAM單元包括一磁隧道結(MTJ)。
  65. 如請求項58述及之晶粒封裝，其中該底磁場、該頂磁場和該側磁場至少源自一相同的磁場。
  66. 如請求項58述及之晶粒封裝，其中該鐵磁材料具有高磁導率和高B飽和度。
  67. 如請求項58述及之晶粒封裝，其中該晶粒封裝被納入在一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理 、一固定位置終端、一平板式電腦及/或一膝上型電腦中的至少一者中。
TW103103803A 2013-02-08 2014-02-05 用於磁致伸縮式隨機存取記憶體（ｍｒａｍ）的小形狀因數磁遮罩 TWI582972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361762428P 2013-02-08 2013-02-08
US13/777,475 US8952504B2 (en) 2013-02-08 2013-02-26 Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)

Publications (2)

Publication Number Publication Date
TW201444074A true TW201444074A (zh) 2014-11-16
TWI582972B TWI582972B (zh) 2017-05-11

Family

ID=51296925

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106103108A TWI692094B (zh) 2013-02-08 2014-02-05 用於磁致伸縮式隨機存取記憶體（mram）的小形狀因數磁遮罩的方法和設備
TW103103803A TWI582972B (zh) 2013-02-08 2014-02-05 用於磁致伸縮式隨機存取記憶體（ｍｒａｍ）的小形狀因數磁遮罩

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106103108A TWI692094B (zh) 2013-02-08 2014-02-05 用於磁致伸縮式隨機存取記憶體（mram）的小形狀因數磁遮罩的方法和設備

Country Status (7)

Country Link
US (2) US8952504B2 (zh)
EP (1) EP2954555B1 (zh)
JP (2) JP6433921B2 (zh)
KR (2) KR101656330B1 (zh)
CN (1) CN104969346A (zh)
TW (2) TWI692094B (zh)
WO (1) WO2014123783A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2915212A4 (en) * 2012-11-01 2016-07-20 Indian Inst Scient INTEGRATED HIGH FREQUENCY FACILITY WITH IMPROVED INDUCTIVITY AND METHOD THEREFOR
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
TWI598034B (zh) * 2015-08-11 2017-09-01 東芝記憶體股份有限公司 磁屏蔽托盤、磁屏蔽包覆件及屏蔽外部磁場之磁性記憶體產品
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
KR102437673B1 (ko) * 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
CN105527889A (zh) * 2015-12-08 2016-04-27 中电海康集团有限公司 一种采用stt-mram作为单一存储器的微控制器
JP2017183398A (ja) * 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
JP7139701B2 (ja) * 2017-09-05 2022-09-21 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
US11817239B2 (en) 2017-12-15 2023-11-14 Qualcomm Incorporated Embedded vertical inductor in laminate stacked substrates
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same
KR102139004B1 (ko) * 2019-04-02 2020-07-28 한국전력공사 자속 보조용 페라이트 코어를 이용한 용량 가변형 변압기 구조체 및 그 제조 방법
KR102131584B1 (ko) * 2019-04-02 2020-07-09 한국전력공사 변압기 코어부의 모서리 포화 저감 구조체 및 그 제조 방법
US20220328561A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device structure and methods of forming the same
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20220367790A1 (en) * 2021-05-12 2022-11-17 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements formed in conjunction with a magnetic via
US20230031478A1 (en) * 2021-07-30 2023-02-02 International Business Machines Corporation In-array magnetic shield for spin-transfer torque magneto-resistive random access memory

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112517A (ja) * 1996-10-03 1998-04-28 Ngk Spark Plug Co Ltd 電子部品収納用パッケージ
US6350951B1 (en) * 1997-12-29 2002-02-26 Intel Corporation Electric shielding of on-board devices
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6888184B1 (en) * 2001-02-23 2005-05-03 Western Digital (Fremont), Inc. Shielded magnetic ram cells
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US20040222511A1 (en) 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
JP4147466B2 (ja) * 2002-12-10 2008-09-10 ソニー株式会社 磁気メモリ装置
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
JP4677991B2 (ja) * 2004-12-02 2011-04-27 株式会社村田製作所 電子部品及びその製造方法
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US7381906B2 (en) * 2006-03-01 2008-06-03 Sony Ericsson Mobile Communications Ab Shielding device
US7795708B2 (en) 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US7427803B2 (en) * 2006-09-22 2008-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding using through-silicon vias
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
JP2008306094A (ja) * 2007-06-11 2008-12-18 Nec Corp 磁気メモリおよびその製造方法
TWI339432B (en) 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
US7943857B2 (en) 2008-01-16 2011-05-17 Ralink Technology Corporation Sliced electromagnetic cage for inductors
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2010016148A (ja) * 2008-07-03 2010-01-21 Sony Corp 磁気抵抗効果素子及びその製造方法
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8247888B2 (en) 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012027974A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 半導体記憶装置
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)

Also Published As

Publication number Publication date
CN104969346A (zh) 2015-10-07
EP2954555A2 (en) 2015-12-16
KR20160108598A (ko) 2016-09-19
TW201731088A (zh) 2017-09-01
US20150048465A1 (en) 2015-02-19
KR20150108934A (ko) 2015-09-30
WO2014123783A3 (en) 2014-10-16
WO2014123783A2 (en) 2014-08-14
US9276199B2 (en) 2016-03-01
US8952504B2 (en) 2015-02-10
TWI582972B (zh) 2017-05-11
KR102169496B1 (ko) 2020-10-23
JP2017143312A (ja) 2017-08-17
US20140225208A1 (en) 2014-08-14
EP2954555B1 (en) 2019-09-18
JP6433921B2 (ja) 2018-12-05
KR101656330B1 (ko) 2016-09-12
JP2016511939A (ja) 2016-04-21
TWI692094B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI582972B (zh) 用於磁致伸縮式隨機存取記憶體（ｍｒａｍ）的小形狀因數磁遮罩
GB2523932B (en) Electric field enhanced spin transfer torque memory (STTM) device
KR101308577B1 (ko) 자기 터널 접합 디바이스 및 제조
KR101755567B1 (ko) 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법
US8933521B2 (en) Three-dimensional magnetic circuits including magnetic connectors
US11621391B2 (en) Antiferromagnet based spin orbit torque memory device
CN110660821A (zh) 硅的背侧上的磁性隧道结(mtj)集成
US20120032287A1 (en) MRAM Device and Integration Techniques Compatible with Logic Integration
JP6010005B2 (ja) 半導体装置及びその製造方法
TW201803164A (zh) 用以使底部電極與垂直磁性穿隧接面（ｐｍｔｊ）裝置解耦的紋理斷裂層
WO2019005046A1 (en) SCALE SPIN HALL EFFECT DEVICE WITH FIELD ASSISTANCE
KR102613576B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
WO2019135744A1 (en) Filter layer for a perpendicular top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory