JP6433921B2 - 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド - Google Patents

磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド Download PDF

Info

Publication number
JP6433921B2
JP6433921B2 JP2015556179A JP2015556179A JP6433921B2 JP 6433921 B2 JP6433921 B2 JP 6433921B2 JP 2015556179 A JP2015556179 A JP 2015556179A JP 2015556179 A JP2015556179 A JP 2015556179A JP 6433921 B2 JP6433921 B2 JP 6433921B2
Authority
JP
Japan
Prior art keywords
die
component
substrate
mram
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015556179A
Other languages
English (en)
Other versions
JP2016511939A (ja
Inventor
シーチュン・グ
ロンティアン・ジャン
ヴィディヤ・ラマチャンドラン
ドン・ウク・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016511939A publication Critical patent/JP2016511939A/ja
Application granted granted Critical
Publication of JP6433921B2 publication Critical patent/JP6433921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Description

本出願は、参照により本明細書に明確に組み込まれている、２０１３年２月８日に出願された「Ｓｍａｌｌ ｆｏｒｍ ｆａｃｔｏｒ ｍａｇｎｅｔｉｃ ｓｈｉｅｌｄ ｆｏｒ ｍａｇｎｅｔｏｒｅｓｔｒｉｃｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ （ＭＲＡＭ）」という表題の米国仮出願第６１／７６２，４２８号の優先権を主張する。
様々な特徴は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）のためのスモールフォームファクタ磁気シールドに関する。
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、磁気記憶素子および／またはセルを使用してデータを記憶するメモリ技術である。図１は、データを記憶するためのＭＲＡＭセルアレイを含むダイ／ウェハを概念的に示す。具体的には、図１は、基板１０２と、いくつかの金属および誘電体層１０４と、ＭＲＡＭセルアレイ１０６とを含む、ダイ１００を概念的に示す。ＭＲＡＭセルアレイ１０６は、いくつかのＭＲＡＭセル１０６ａ〜１０６ｆを含む。これらのセルの各々は、磁気トンネル接合（ＭＴＪ）を含む。ＭＴＪは、ＭＲＡＭがデータを記憶することを可能にするものである。
図２は、図１のセルの少なくとも１つの磁気トンネル接合（ＭＴＪ）２００を示す。図２に示されるように、ＭＴＪ ２００は、固定磁気層２０２と、絶縁体層２０４と、自由磁気層２０６とを含む。磁気層２０２および２０６は強磁性層であり、絶縁体層２０４は誘電体層である。各磁気層２０２および２０６は極性（Ｎ極およびＳ極）を有する。固定磁気層２０２は、磁気層２０２の極性が変更され得ないので、固定されている。自由磁気層２０６は、磁気層２０６の極性が変更され得る（磁極が変更され得る）ので、自由である。上で言及されたように、ＭＴＪ ２００は、ＭＲＡＭ ２００がデータを記憶することを可能にするものである。ＭＴＪ ２００は２つの状態を有し得る。一方の状態では、自由磁気層２０６は、固定磁気層２０２と同じ向きに分極している。他方の状態では、自由磁気層２０６は、固定磁気層２０２の反対の向きに分極している。
上で説明されたように、ＭＴＪ ２００は、図３Ａ〜図３Ｂおよび図４Ａ〜図４Ｂに示される、低抵抗状態および高抵抗状態という２つの可能な状態にあり得る。図３Ａは、低抵抗状態のＭＴＪ ２００を示す。図３Ａに示されるように、低抵抗状態では、ＭＴＪ ２００の磁気層２０２および２０６の極性は揃っている（磁気層のＮ極とＳ極が同じ側にある）。図３Ｂは、高抵抗状態のＭＴＪ ２００を示す。図３Ｂに示されるように、高抵抗状態では、ＭＴＪ ２００の磁気層２０２および２０６の極性は互いに反対である（一方の磁気層のＮ極は他方の磁気層のＮ極の反対側にある）。
図３Ａ〜図３Ｂは、ＭＴＪ ２００の２つの状態の違いが自由磁気層２０６の極性であることを示す。ＭＴＪ ２００の２つの状態の違いは、電流に対するＭＴＪ ２００の抵抗によって表され得る。図３に示されるように、２つの磁気層２０２および２０６の極性が揃っているとき、ＭＴＪ ２００の抵抗は低い。対照的に、２つの磁気層２０２および２０６の極性が互いに反対であるとき、ＭＴＪ ２００の抵抗は（磁気層の極性が揃っているときのＭＴＪ ２００の抵抗よりも）高い。言い換えると、ＭＴＪ ２００の抵抗は、磁気層の極性が揃っているときよりも、磁気層の極性が互いに反対であるときの方が高い。これらの低抵抗状態および高抵抗状態は、０および１というバイナリメモリ状態に対応し得る。
図３Ａ〜図３Ｂは並列ＭＴＪを示す。しかしながら、いくつかの実装形態では、ＭＴＪはまた、図４Ａ〜図４Ｂに示されるように、垂直ＭＴＪであってもよい。図４Ａに示されるように、低抵抗状態では、ＭＴＪ ２００の磁気層２０２および２０６の極性は同じ向きに揃っている（磁気層のＮ極とＳ極は同じ向きである）。図４Ｂは、高抵抗状態のＭＴＪ ２００を示す。図４Ｂに示されるように、高抵抗状態では、ＭＴＪ ２００の磁気層２０２および２０６の極性は反対の向きに揃っている。
上で言及されたように、自由磁気層の極性は切り替えられ得る。１つの例では、自由磁気層の極性は、ＭＴＪに十分に大きな電流を流すことによって、切り替えられる。ＭＴＪに反対の向きの電流を流すことで、自由磁気層の極性は元に戻る。ＳＴＴ−ＭＲＡＭの場合、自由磁気層の極性を切り替えるために、スピン偏極された電流がＭＴＪに流され得る。スピン偏極された電流は、一方の方向のスピンを有する電子を他方の方向のスピンを有する電子よりも多く含む（５０％を超えるスピンアップまたはスピンダウン）電流である。電流は通常は偏極していないが、磁気層に電流を流すことによって、スピン偏極された電流にされ得る。
別の例では、十分に大きな磁場を印加することも、自由磁気層の極性を切り替える。同様に、十分に大きな反対の向きの磁場を印加することは、自由磁気層の極性を元に戻す。したがって、ＭＴＪまたはＭＲＡＭのようなＭＴＪを使用する任意のメモリを設計して試験するとき、電流に加えて、磁場の特性が考慮されなければならない。ＭＲＡＭの各セル（すなわち、各ＭＴＪ）は異なる特性（たとえば、磁気的な特性）を有し得る。すなわち、各セルは、異なる磁場の強さのもとでは、複数の状態の間で繰り返し切り替わり得る。
ＭＲＡＭの１つの大きな欠点は、十分に大きな磁場がＭＲＡＭのセルの状態を切り替えることがあり、これによって、ＭＲＡＭ中のセルの一部またはすべてに誤った状態が記憶されるようになることである。したがって、磁場がＭＲＡＭに影響を与えるのを防ぐための、方法および構造に対する必要性がある。より具体的には、磁場がＭＲＡＭのセルの状態を切り替えるのを防ぐための、方法および構造に対する必要性がある。理想的には、任意のそのような構造はスモールフォームファクタを有する。
本明細書で説明される様々な特徴、装置、および方法は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）のためのスモールフォームファクタ磁気シールドを提供する。
第１の例は、コンポーネントと、コンポーネントの上に配置された第１の強磁性層と、コンポーネントの下に配置された第２の強磁性層とを含む、ダイを提供する。このダイはまた、コンポーネントの周りに配置されたいくつかの基板貫通ビアを含む。基板貫通ビアは強磁性材料を含む。
一態様によれば、コンポーネントは磁場を感知する。いくつかの実装形態では、コンポーネントは、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである。
ある態様によれば、第１の強磁性層、第２の強磁性層、およびいくつかの基板貫通ビアが、コンポーネントのための磁気シールドを画定する。
一態様によれば、コンポーネントは、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイである。いくつかの実装形態では、いくつかの基板貫通ビアは、少なくとも１つのＭＲＡＭセルに対して横方向に配置される。いくつかの実装形態では、第１の強磁性層は、ダイの前部に被覆された薄膜層である。いくつかの実装形態では、第２の強磁性層は、ダイの後部に被覆された薄膜層である。いくつかの基板貫通ビアは、第１の強磁性層および第２の強磁性層に結合される。いくつかの実装形態では、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。基板は、シリコン、ガラス、および／またはサファイアの１つでできた材料を含む。
一態様によれば、ダイは、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、磁気シールドを含むダイを設けるための方法を提供する。方法は、コンポーネントを含むダイを設ける。方法は、コンポーネントの上に配置された第１の強磁性層を設ける。方法は、コンポーネントの下に配置された第２の強磁性層を設ける。方法は、コンポーネントの周りに配置されたいくつかの基板貫通ビアを設ける。基板貫通ビアは強磁性材料を含む。
一態様によれば、コンポーネントは磁場を感知する。いくつかの実装形態では、コンポーネントは、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである。
ある態様によれば、第１の強磁性層、第２の強磁性層、およびいくつかの基板貫通ビアが、コンポーネントのための磁気シールドを画定する。
一態様によれば、コンポーネントは、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイである。いくつかの実装形態では、いくつかの基板貫通ビアは、少なくとも１つのＭＲＡＭセルに対して横方向に配置される。いくつかの実装形態では、第１の強磁性層は、ダイの前部に被覆された薄膜層である。いくつかの実装形態では、第２の強磁性層は、ダイの後部に被覆された薄膜層である。いくつかの基板貫通ビアは、第１の強磁性層および第２の強磁性層に結合される。いくつかの実装形態では、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。基板は、シリコン、ガラス、および／またはサファイアの１つでできた材料を含む。
ある態様によれば、いくつかの基板貫通ビアを設けるステップは、ダイの金属層、誘電体層、および基板を横断するいくつかの空隙を製造するステップを含む。いくつかの実装形態では、いくつかの基板貫通ビアを設けるステップはまた、強磁性材料によって空隙を埋めていくつかの基板貫通ビアを形成するステップを含む。
第３の例は、コンポーネントと、ダイの上部を横断する上部磁場からのコンポーネントのシールドを提供するように構成される第１のシールド手段と、ダイの下部を横断する下部磁場からのコンポーネントのシールドを提供するように構成される第２のシールド手段と、ダイの側部を横断する側部磁場からのコンポーネントのシールドを提供するように構成される第３のシールド手段とを含む、ダイを提供する。
一態様によれば、コンポーネントは磁場を感知する。いくつかの実装形態では、コンポーネントは、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである。
ある態様によれば、第１のシールド手段は、コンポーネントの上に配置された第１の強磁性層を含む。いくつかの実装形態では、第１の強磁性層は、ダイの前部に被覆された薄膜層である。
一態様によれば、第２のシールド手段は、コンポーネントの下に配置された第２の強磁性層を含む。いくつかの実装形態では、第２の強磁性層は、ダイの後部に被覆された薄膜層である。
別の態様によれば、第３のシールド手段は、少なくとも１つのコンポーネントの周りに配置されたいくつかの基板貫通ビアを含む。ビアは強磁性材料を含む。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。基板は、シリコン、ガラス、および／またはサファイアの１つでできた材料を含む。
一態様によれば、ダイは、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第４の例は、パッケージング基板と、パッケージング基板に結合されたダイと、ダイの下の第１の強磁性層と、ダイの上の第２の強磁性層とを含む、ダイパッケージを提供する。ダイパッケージはまた、ダイを囲む型と、ダイの外周の周りに配置されたいくつかのビアとを含む。いくつかのビアは少なくとも型の中に形成される。ビアは強磁性材料を含む。
一態様によれば、ダイは、磁場を感知するコンポーネントを含む。いくつかの実装形態では、コンポーネントは、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである。
ある態様によれば、第１の強磁性層、第２の強磁性層、およびいくつかのビアが、ダイのための磁気シールドを画定する。いくつかの実装形態では、第２の強磁性層は、ダイパッケージの囲いを形成する。いくつかの実装形態では、第２の強磁性層は、強磁性膜層である。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。
一態様によれば、ダイは、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。
ある態様によれば、ダイパッケージは、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第５の例は、磁気シールドを含むダイパッケージを設けるための方法を提供する。方法は、パッケージング基板を設ける。方法は、パッケージング基板に結合されたダイを設ける。方法は、ダイの下の第１の強磁性層を設ける。方法は、ダイの上の第２の強磁性層を設ける。方法は、ダイを囲む型を設ける。方法は、ダイの外周の周りに配置されたいくつかのビアを設ける。いくつかのビアは少なくとも型の中に形成される。ビアは強磁性材料を含む。
一態様によれば、ダイは、磁場を感知するコンポーネントを含む。いくつかの実装形態では、コンポーネントは、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである。
ある態様によれば、第１の強磁性層、第２の強磁性層、およびいくつかのビアが、ダイのための磁気シールドを画定する。いくつかの実装形態では、第２の強磁性層は、ダイパッケージの囲いを形成する。いくつかの実装形態では、第２の強磁性層は、強磁性膜層である。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。
一態様によれば、ダイは、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。
ある態様では、いくつかのビアを設けるステップは、ダイパッケージの型を横断するいくつかの空隙を製造するステップを含む。いくつかの実装形態では、いくつかのビアを設けるステップはまた、強磁性材料によって空隙を埋めていくつかのビアを形成するステップを含む。
一態様によれば、ダイパッケージは、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第６の例は、パッケージング基板と、パッケージング基板に結合されたダイと、ダイを囲む型とを含む、ダイパッケージを提供する。ダイパッケージはまた、ダイパッケージの下部を横断する下部磁場からのダイのシールドを提供するように構成される、第１のシールド手段を含む。ダイパッケージはまた、ダイパッケージの上部を横断する上部磁場からのダイのシールドを提供するように構成される、第２のシールド手段を含む。ダイパッケージはまた、ダイパッケージの側部を横断する側部磁場からのダイのシールドを提供するように構成される、第３のシールド手段を含む。
一態様によれば、ダイは、磁場を感知するコンポーネントを含む。いくつかの実装形態では、コンポーネントは、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである。
ある態様によれば、第１のシールド手段は、ダイの下の第１の強磁性層を含む。いくつかの実装形態では、第２のシールド手段は、ダイの上の第２の強磁性層を含む。
一態様によれば、第３のシールド手段は、ダイの外周の周りに配置されたいくつかのビアを含む。いくつかのビアは少なくとも型の中に形成される。ビアは強磁性材料を含む。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。
一態様によれば、ダイは、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。
一態様によれば、下部磁場、上部磁場、および側部磁場は、少なくとも同じ磁場から発生する。
一態様によれば、ダイパッケージは、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第７の例は、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含むダイを提供する。ダイはまた、ＭＲＡＭセルアレイの上に配置された第１の強磁性層と、ＭＲＡＭセルアレイの下に配置された第２の強磁性層とを含む。ダイはさらに、少なくとも１つのＭＲＡＭセルの周りに配置されたいくつかのビアを含む。ビアは強磁性材料を含む。いくつかの実装形態では、ビアは基板貫通ビアである。
第８の例は、パッケージング基板を含むダイパッケージと、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイを含むダイとを提供する。（ＭＲＡＭ）セルアレイは、いくつかのＭＲＡＭセルを含む。ダイは、パッケージング基板に結合される。ダイパッケージはまた、ダイの下の第１の強磁性層と、ダイの上の第２の強磁性層とを含む。ダイパッケージはまた、ダイを囲む型と、ダイの外周の周りに配置されたいくつかのビアとを含む。いくつかのビアは少なくとも型の中に形成される。ビアは強磁性材料を含む。
様々な特徴、性質、および利点は、下記の詳細な説明を図面と併せ読めば明らかになり得る。図において、同様の参照符号は、全体を通じて同じ部分を特定する。
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイを含むダイ／ウェハを示す図である。 セルの磁気トンネル接合（ＭＴＪ）を示す図である。 低抵抗のもとでの磁気トンネル接合（ＭＴＪ）を示す図である。 高抵抗のもとでの磁気トンネル接合（ＭＴＪ）を示す図である。 低抵抗のもとでの別の磁気トンネル接合（ＭＴＪ）を示す図である。 高抵抗のもとでの別の磁気トンネル接合（ＭＴＪ）を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを示す図である。 ＭＲＡＭセルを含むＭＲＡＭセルアレイと磁気シールドとを含むダイを示す図である。 別のＭＲＡＭセルを含むＭＲＡＭセルアレイと磁気シールドとを含む別のダイを示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の流れ図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の手順を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の手順を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の手順を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための概略的な方法の流れ図である。 ＭＲＡＭセルアレイと磁気シールドとを有するＭＲＡＭダイを含むダイパッケージを示す図である。 ＭＲＡＭセルアレイと磁気シールドとを有するＭＲＡＭダイを製造するための方法の流れ図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の手順を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の手順を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを含むダイを製造するための方法の手順を示す図である。 ＭＲＡＭセルアレイと磁気シールドとを有するＭＲＡＭダイを製造するための概略的な方法の流れ図である。 上述の集積回路、ダイ、またはパッケージのいずれかと統合され得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細を伴わずに実践され得ることが当業者によって理解されるであろう。たとえば、態様が不要な詳細で不明瞭になることを回避するために、回路はブロック図で示されることがある。他の場合には、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法は、詳細に示されないことがある。
概要
いくつかの新規な特徴は、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含むダイに関する。ダイはまた、ＭＲＡＭセルアレイの上に配置された第１の強磁性層と、ＭＲＡＭセルアレイの下に配置された第２の強磁性層と、少なくとも１つのＭＲＡＭセルの周りに配置されたいくつかのビアとを含み、ビアは強磁性材料を含む。いくつかの実装形態では、第１の強磁性層、第２の強磁性層、およびいくつかのビアが、ＭＲＡＭセルアレイのための磁気シールドを画定する。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含み得る。いくつかの実装形態では、いくつかのビアは、ダイの少なくとも金属層および誘電体層を横断する。いくつかの実装形態では、ビアは基板貫通ビアである。いくつかの実装形態では、強磁性材料は、高い透磁率および高い飽和磁束密度を有する。いくつかの新規な特徴はまた、パッケージング基板とダイとを含むダイパッケージに関する。ダイは、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを有するＭＲＡＭセルアレイを含む。ダイは、パッケージング基板に結合される。ダイパッケージはまた、ダイの下の第１の強磁性層と、ダイの上の第２の強磁性層と、ダイの周りの型と、ダイの外周の周りに配置されたいくつかのビアとを含む。ビアは少なくとも型の中に形成される。ビアは強磁性材料を含む。
本開示は、ＭＲＡＭセルアレイおよび／またはＭＲＡＭセルのための磁気シールドを説明する。しかしながら、本開示で説明される様々な方法および磁気シールドは、ダイおよび／またはダイパッケージの他のコンポーネントのための磁気シールドを設けるために使用／構成／適合され得る。これらのコンポーネントは、たとえば、磁場を感知するコンポーネント、変圧器、および／または磁性材料を含むコンポーネントを含み得る。いくつかの実装形態では、磁場を感知するコンポーネントは、その機能が磁場の存在によって悪影響を受け得るコンポーネントである。
ＭＲＡＭおよび磁気シールドを伴う例示的なダイ
図５は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）と磁気シールドとを含むダイ／ウェハを概念的に示す。具体的には、図５は、基板５０２と、いくつかの金属および誘電体層５０４と、ＭＲＡＭセルアレイ５０６と、いくつかのビア５０８と、第１の層５１０と、第２の層５１２とを含む、ダイ５００を示す。
ＭＲＡＭセルアレイ５０６は、いくつかのセル５０６ａ〜５０６ｌを含む。セルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、ＭＲＡＭセルはＳＴＴ−ＭＲＡＭセルであり得る。いくつかの実装形態では、ビア５０８は、基板５０２と金属および誘電体層５０４とを横断するビアである。基板は、シリコン（Ｓｉ）であってよく、または他の材料、たとえばガラス、サファイアなどであってよい。ビア５０８は、強磁性材料でできていてよい。強磁性材料は、強磁性を示す材料であり得る。強磁性材料は、高い透磁率（μ）および／または高い飽和磁束密度を有し得る。いくつかの実装形態では、材料の透磁率は、印加された磁場に応答して材料が得る磁化の程度を指す。いくつかの実装形態では、材料の飽和磁束密度は、磁場の上昇がもはや材料の磁化を上昇させないときに材料が達する状態を指す。強磁性材料の例は、シリコン鋼、マンガン亜鉛フェライト（ＭｎＺｎ）、および／またはパーマロイであり得る。図５に示されるように、ビア５０８は、ＭＲＡＭセルアレイ５０６を横方向に囲む。図５の例では、ビア５０８は、ダイ５００の境界に位置する。いくつかの実装形態では、ビア５０８は、ＭＲＡＭセルアレイ５０６からの各ＭＲＡＭセル（またはＭＲＡＭセルのセット）の周りに位置し得る。いくつかの実装形態では、ビア５０８は、ダイ５００のＭＲＡＭセルアレイ５０６のための側面磁気シールドを提供する。
第１の層５１０および第２の層５１２は、強磁性材料でできていてよい。いくつかの実装形態では、第１の層５１０、第２の層５１２、およびビア５０８は、高い透磁率と高い飽和磁束密度とを有する同じ強磁性材料でできていてよい。いくつかの実装形態では、第１の層５１０および第２の層５１２は、強磁性膜層（たとえば、薄膜層）であってよい。
図５に示されるように、第１の層５１０は、ダイ５００の表側（たとえば、前部）（たとえば、バンプ領域を有するダイの側）に被覆される。図５にさらに示されるように、第１の層５１０は、金属および誘電体層５０４の上に配置される。いくつかの実装形態では、ダイのバンプ領域（たとえば、バンプ（たとえば、はんだ）が結合される領域）は、第１の層５１０について製造される。第１の層５１０とバンプ（図示されず）との間には電気的接続はない。いくつかの実装形態では、第１の層５１０は、バンプ（またはワイヤボンド）がダイの内部回路と接続することを可能にする、開口を含む。いくつかの実装形態では、第１の層５１０は、最後の金属および誘電体層がダイ５００に接して製造された後で、ダイ５００に接して配置される。いくつかの実装形態では、層５１０は、ＭＲＡＭセル（たとえばＭＴＪセル）を覆うために上位レベルの金属層（たとえば、金属層５０４の１つまたは複数）に設けられ得る（たとえば、挿入され得る）が、上位レベルの金属接続のために１つまたは複数の開口を伴う。すなわち、第１の層５１０は、ダイ５００の金属層５０４の１つまたは複数であり得る。
図５に示されるように、第２の層５１２は、ダイ５００の基板５０２に被覆され得る。具体的には、第２の層５１２は、基板５０２の外側部分に被覆され得る。いくつかの実装形態では、基板５０２の外側部分を被覆することは、ダイの裏側を被覆することと呼ばれ得る。
いくつかの実装形態では、第１の層５１０〜第２の層５１２は、ダイの上部および／または下部からのダイ５００を横断する（たとえば、ダイの上部および／または下部に垂直な）磁場からの、ＭＲＡＭセルアレイ５０６のための磁気シールドを提供する。
図５は、ＭＲＡＭのための磁気シールドを伴うダイを示す。しかしながら、図５に示され説明される磁気シールドはまた、ダイの他のコンポーネントのための磁気シールドを提供するために使用され得る。そのようなコンポーネントは、たとえば、磁場を感知するコンポーネント、変圧器、および／または磁性材料を含むコンポーネントを含み得る。
ダイの異なる実装形態は異なるＭＲＡＭセルアレイを有し得る。図６〜図７は、異なるＭＲＡＭセルアレイを有する異なるダイを示す。図６は、ＭＲＡＭセルアレイ６００と磁気シールドとを含むダイを示す。磁気シールドは、いくつかの強磁性ビア５０８と、第１の強磁性層５１０と、第２の強磁性層５１２とを含み得る。磁気シールドは、ダイを横方向に（たとえば、ダイの側面から）または縦方向に（たとえば、ダイの上面または下面から）横断し得る磁場からの、磁気シールドを提供し得る。
ＭＲＡＭセルアレイ６００は、ＭＲＡＭセル６０１を含むいくつかのＭＲＡＭセルを含む。図６に示されるように、ＭＲＡＭセル６０１は、ドレイン６０２と、ソース６０４と、第１のコンポーネント６０６と、バイパス線６０８と、層６１０と、固定磁気層６１２と、絶縁体層６１４と、可変磁気層６１６と、ビット線６１８とを含む。いくつかの実装形態では、固定磁気層６１２、絶縁体層６１４、および可変磁気層６１６は、ＭＲＡＭセル６０１の磁気トンネル接合（ＭＴＪ）を画定する。いくつかの実装形態では、ＭＲＡＭセル６０１はまた、書込み線６２０と、ゲート６２２と、第２のコンポーネント６２４とを含み得る。
図７は、ＭＲＡＭセルアレイ７００と磁気シールドとを含む別のダイを示す。図７の磁気シールドは、図６の磁気シールドと同様であってよい。図７の磁気シールドは、いくつかの強磁性ビア５０８と、第１の強磁性層５１０と、第２の強磁性層５１２とを含み得る。磁気シールドは、ダイを横方向に（たとえば、ダイの側面から）または縦方向に（たとえば、ダイの上面または下面から）横断し得る磁場からの、磁気シールドを提供し得る。
ＭＲＡＭセルアレイ７００は、ＭＲＡＭセル７０１を含むいくつかのＭＲＡＭセルを含む。図７に示されるように、ＭＲＡＭセル７０１は、ドレイン７０２と、ソース７０４と、第１のコンポーネント７０６と、層７０８と、固定磁気層７１０と、金属層７１２と、可変磁気層７１４と、ビット線７１６とを含む。いくつかの実装形態では、固定磁気層７１０、金属層７１２、および可変磁気層７１４は、ＭＲＡＭセル７０１の磁気トンネル接合（ＭＴＪ）を画定する。いくつかの実装形態では、ＭＲＡＭセル７０１はまた、ゲート７１８と、第２のコンポーネント７２０とを含み得る。いくつかの実装形態では、ＭＲＡＭセル７０１のこの構成は、スピン注入トルク（ＳＴＴ）ＭＲＡＭセルと呼ばれ得る。
図６〜図７に示されるＭＲＡＭセルは例示的なものにすぎず、磁気シールドの適用および使用をこれらの特定のＭＲＡＭセルに制限するものと解釈されるべきではないことに留意されたい。本開示で説明される磁気シールドは、任意のタイプおよび／または構成のＭＲＡＭセルに適用可能であり得る。
ＭＲＡＭと磁気シールドとを含むダイの様々な例を説明してきたが、ＭＲＡＭと磁気シールドとを含むダイを製造するための方法が、以下で説明される。
ＭＲＡＭと磁気シールドとを含むダイを製造するための例示的な方法
図８は、ＭＲＡＭと磁気シールドとを含むダイを製造するための方法の流れ図を示す。方法は、（８０５において）磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイを含むダイ／ウェハを製造することによって開始する。ＭＲＡＭセルアレイは、いくつかのＭＲＡＭセルを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、ＭＲＡＭセルはＳＴＴ−ＭＲＡＭセルであり得る。いくつかの実装形態では、（８０５において）ダイ／ウェハを製造するステップは、基板といくつかの金属および誘電体層を製造する／設けるステップを含む。
方法はさらに、（８１０において）ダイにいくつかの空隙を形成する。空隙は、ダイの金属層、誘電体層、および／または基板を横断し得る。異なる実装形態は空隙を異なるように形成し得る。いくつかの実装形態では、空隙は、ダイの金属層、誘電体層、および／または基板に穴をエッチング／掘削することによって形成される。いくつかの実装形態では、空隙のエッチング／掘削はレーザーによって実行され得る。いくつかの実装形態では、空隙はダイの一部またはダイ全体を横断し得る。異なる実装形態は、ダイの異なる位置に空隙を形成し得る。いくつかの実装形態では、空隙は、ダイのＭＲＡＭセルアレイ（および／または各ＭＲＡＭセルまたはＭＲＡＭセルのセット）を囲むように形成され得る。いくつかの実装形態では、空隙は、ダイの境界に形成される。
（８１０において）空隙が形成されると、方法は、（８１５において）強磁性材料によって空隙を埋める。いくつかの実装形態では、（８１５において）空隙を埋めることは、ダイに強磁性ビアを形成する。いくつかの実装形態では、強磁性ビアは貫通ビア（たとえば、基板貫通ビア（ＴＳＶ））であり得る。いくつかの実装形態では、強磁性材料でできたビアは、ダイの横方向に沿った磁場からの磁気シールド（たとえば、ダイの側面からの磁場からの保護）を提供する。空隙を埋めるために使用されビアを形成する強磁性材料は、いくつかの実装形態では、高い透磁率と高い飽和磁束密度とを有し得る。
方法は次いで、（８２０において）強磁性材料によってダイの表側（たとえば、前部）を被覆する。いくつかの実装形態では、強磁性材料によってダイの表側を被覆するステップは、ダイの金属層および／または誘電体層に強磁性膜層を堆積するステップを含み得る。図５の第１の層５１０は、いくつかの実装形態ではダイに被覆され得る、強磁性材料の例である。
（８２０において）強磁性材料によってダイの表側を被覆した後で、方法は、（８２５において）被覆された表側のバンプ領域を露出させる。いくつかの実装形態では、バンプ領域を露出させるステップは、被覆された前部の領域をエッチングしてバンプ領域を画定するステップを含み、いくつかの実装形態では、はんだがバンプ領域に結合され得る。
方法はさらに、任意選択で、（８３０において）ダイの裏側（たとえば、後部または基板部分）を薄くすることができる。いくつかの実装形態では、ダイの裏側を薄くするステップは、基板を薄くするステップを含む。方法は次いで、（８３５において）強磁性材料によってダイの裏側を被覆する。いくつかの実装形態では、裏側を被覆するステップは、ダイの基板の外側部分を被覆するステップを含み得る。いくつかの実装形態では、強磁性材料によってダイの裏側を被覆するステップは、ダイの基板（たとえば、薄くされた基板）に強磁性膜層を堆積するステップを含み得る。図５の第２の層５１２は、いくつかの実装形態ではダイに被覆され得る、強磁性材料の例である。
図８の方法はダイの表側（たとえば、前部）を最初に被覆することを説明するが、いくつかの実装形態では、ダイの裏側（たとえば、後部）がダイの表側より前に被覆されてよい。異なる実装形態は方法を異なるように実行し得る。
ＭＲＡＭと磁気シールドとを含むダイを製造するための例示的な手順
図９Ａ〜図９Ｃは、ＭＲＡＭと磁気シールドとを含むダイを製造するための手順を示す。手順は、基板９０２と金属および誘電体層９０４とを含むダイ／ウェハ９００とともに、段階１において開始する。ダイ／ウェハ９００はまた、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイ９０６を含む。ＭＲＡＭセルアレイ９０６は、いくつかのＭＲＡＭセルを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、ＭＲＡＭセルはＳＴＴ−ＭＲＡＭセルであり得る。
段階２において、いくつかの空隙９０８がダイ９００に形成される。空隙９０８は、ダイ９００の金属層、誘電体層、および／または基板９０２を横断し得る。異なる実装形態は空隙を異なるように形成し得る。いくつかの実装形態では、空隙は、ダイ９００の金属層、誘電体層、および／または基板に穴をエッチング／掘削することによって形成される。いくつかの実装形態では、空隙のエッチング／掘削はレーザーによって実行され得る。いくつかの実装形態では、空隙９０８はダイの一部またはダイ全体を横断し得る。異なる実装形態は、ダイの異なる位置に空隙を形成し得る。いくつかの実装形態では、空隙９０８は、ダイ９００のＭＲＡＭセルアレイ９０６を囲むように形成され得る。いくつかの実装形態では、空隙９０８は、ダイ９００の境界に形成される。
段階３において、空隙９０８は強磁性材料によって埋められる。いくつかの実装形態では、空隙を埋めることは、ダイ９００に強磁性ビア９１０を形成する。いくつかの実装形態では、強磁性ビア９１０は貫通ビア（たとえば、基板貫通ビア（ＴＳＶ））であり得る。いくつかの実装形態では、強磁性材料でできたビア９１０は、ダイ９００の横方向に沿った磁場からの磁気シールド（たとえば、ダイの側面からの磁場からの保護）を提供する。空隙９０８を埋めるために使用されビア９１０を形成する強磁性材料は、いくつかの実装形態では、高い透磁率と高い飽和磁束密度とを有し得る。
段階４において、ダイの表側（たとえば、前部）は、強磁性材料を有する層９１２によって被覆される。いくつかの実装形態では、強磁性材料によってダイの表側を被覆するステップは、ダイ９００の金属層および／または誘電体層に強磁性膜層（たとえば、層９１２）を堆積するステップを含み得る。
段階５において、ダイ９００の裏側（たとえば、後部／基板部分）が薄くされる。いくつかの実装形態では、ダイの裏側を薄くするステップは、ダイ９００の基板９０２を薄くするステップを含む。ダイの裏側を薄くすることは、いくつかの実装形態では任意選択である。
段階６において、強磁性材料を有する層９１４は、ダイ９００の裏側（たとえば、後部）に被覆（たとえば、堆積）される。いくつかの場合には、誘電体層は、強磁性層９１４を設ける前に最初に設けられ得る（たとえば、堆積され得る）。いくつかの実装形態では、ダイ９００の裏側（たとえば、後部）を被覆するステップは、ダイ９００の基板９０２の外側部分を被覆するステップを含み得る。いくつかの実装形態では、強磁性材料によってダイ９００の裏側を被覆するステップは、ダイ９００の基板９０２（たとえば、薄くされた基板）に強磁性膜層（たとえば、層９１４）を堆積するステップを含み得る。
ＭＲＡＭと磁気シールドとを含むダイを提供するための例示的で概略的な方法
図８の方法および図９Ａ〜図９Ｃの手順は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）と磁気シールドとを含むダイを製造するための詳細な方法および手順を示す。そのような詳細な方法および手順は、図１０に示されるように、ＭＲＡＭと磁気シールドとを含むダイを提供するための概略的な方法へと、概念的に簡略化され得る。
図１０は、ＭＲＡＭを含むダイを提供することに関して説明される。しかしながら、図１０で説明される方法はまた、磁気シールドを必要とする他のコンポーネントを含むダイを提供するために使用されてよく、または、磁気シールドにより利益を得ることができる。そのようなコンポーネントは、たとえば、磁場を感知するコンポーネント、変圧器、および／または磁性材料を含むコンポーネントを含み得る。
図１０に示されるように、方法は、（１００５において）コンポーネント（たとえば、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイ）を含むダイを提供する。いくつかの実装形態では、ＭＲＡＭセルアレイを提供するステップは、ＭＲＡＭセルを含むダイを製造するステップを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。異なる実装形態は異なるＭＲＡＭセルを含み得る。図９Ａの段階１は、いくつかの実装形態における、ＭＲＡＭセルアレイを提供する例を示す。
方法は、（１０１０において）コンポーネント（たとえば、ＭＲＡＭセルアレイ）の上に配置された第１の強磁性層を設ける。いくつかの実装形態では、第１の強磁性層は、強磁性薄膜である。異なる実装形態は、第１の強磁性層を異なるように設けることができる。いくつかの実装形態では、第１の強磁性層を設けるステップは、ダイの表側に強磁性層を堆積する（たとえば、被覆する）ステップを含む。いくつかの実装形態では、第１の強磁性層は、（たとえば、ダイの内部の）ダイの１つまたは複数の金属層の一部であり得る。図９Ｂの段階４は、いくつかの実装形態における、第１の強磁性層を設ける例を示す。
方法は、（１０１５において）コンポーネント（たとえば、ＭＲＡＭセルアレイ）の下に配置された第２の強磁性層を設ける。異なる実装形態は、第２の強磁性層を異なるように設けることができる。いくつかの実装形態では、第２の強磁性層を設けるステップは、ダイの裏側に（たとえば、ダイの基板側に）強磁性層を堆積する（たとえば、被覆する）ステップを含む。いくつかの実装形態では、第２の強磁性層を設けるステップは、基板の一部分を薄くするステップを含み得る。図９Ｃの段階６は、いくつかの実装形態における、第２の強磁性層を設ける例を示す。
方法は、（１０２０において）少なくとも１つのコンポーネント（たとえば、ＭＲＡＭセル）の周りに配置されたくつかのビアを設ける。ビアは強磁性材料を含む。いくつかの実装形態では、いくつかのビアを設けるステップは、貫通ビア（たとえば、基板を横断するビア）を設けるステップを含む。いくつかの実装形態では、基板はシリコン基板であり得る。いくつかの実装形態では、いくつかのビアを設けるステップは、ダイの金属層、誘電体層、および／または基板を横断するいくつかの空隙を製造（たとえば、掘削）するステップと、強磁性材料によって空隙を埋めてビアを形成するステップとを含む。図９Ａ〜図９Ｂの段階２〜３は、いくつかの実装形態における、いくつかのビアを設ける例を示す。
第１の強磁性層、第２の強磁性層、およびビアが図８、図９Ａ〜図９Ｃ、および図１０において設けられる順序は、例示的なものにすぎないことに留意されたい。いくつかの実装形態では、順序は入れ替えられ、または並べ替えられ得る。たとえば、いくつかの実装形態では、ビアは、第１の強磁性層および／または第２の強磁性層を設ける前に、最初に設けられる。加えて、図８、図９Ａ〜図９Ｃ、および図１０のステップのいくつかは組み合わされ得る。
ダイのための磁気シールドを提供するための構造、方法、および手順を説明してきたが、磁気シールドを提供するための別の構造、方法、および手順が以下で説明される。
ＭＲＡＭと磁気シールドとを伴うダイを有する例示的なダイパッケージ
図１１は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）と磁気シールドとを有するダイ／ウェハを含むダイパッケージを概念的に示す。具体的には、図１１は、パッケージング基板１１０２とダイ１１０４とを含むダイパッケージ１１００を示す。図１１に示されるように、ダイ１１０４は、ＭＲＡＭセルアレイ１１０４を含む。ＭＲＡＭセルアレイ１１０４は、いくつかのＭＲＡＭセル（たとえば、ＭＲＡＭセル６０１、ＭＲＡＭセル７０１）を含み得る。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含み得る。いくつかの実装形態では、ＭＲＡＭセルはＳＴＴ−ＭＲＡＭセルであり得る。ダイパッケージ１１００はまた、型１１０７と、いくつかのビア１１０８と、第１の層１１１０と、第２の層１１１２とを含む。
型１１０７は、ダイ１１０４を封入する。ビア１１０８は、型１１０７を横断するビアである。したがって、いくつかの実装形態では、ビア１１０８は型貫通ビア（ＴＭＶ）であり得る。いくつかの実装形態では、ビア１１０８はまた、パッケージング基板１１０２を横断し得る。ビア１１０８は、強磁性材料でできていてよい。強磁性材料は、高い透磁率および高い飽和磁束密度を有し得る。異なる実装形態はビア１１０８を異なるように形成し得る。いくつかの実装形態では、型（たとえば、型１１０７）が設けられた後で、型の中に空隙が形成（たとえば、エッチング、掘削）される。いくつかの実装形態では、ダイパッケージの型の中で空隙を掘削するためにレーザーが使用され得る。空隙が形成されると、空隙は、ビア１１０８を形成するために材料（たとえば、強磁性材料）によって埋められ得る。図１１に示されるように、ビア１１０８は、ダイ１１０２を横方向に囲む。図１１の例では、ビア１１０８は、ダイパッケージ１１００の境界に位置する。しかしながら、ビア１１０８は異なる位置に位置してよい。いくつかの実装形態では、ビア１１０８は、ダイ１１０２のＭＲＡＭセルアレイ１１０４のための側面磁気シールドを提供する。
第１の層１１１０および第２の層１１１２は、強磁性材料でできていてよい。いくつかの実装形態では、第１の層１１１０、第２の層１１１２、およびビア１１０８は、高い透磁率と高い飽和磁束密度とを有する同じ強磁性材料でできていてよい。いくつかの実装形態では、第１の層１１１０および第２の層１１１２は、強磁性膜層であってよい。
図１１に示されるように、第１の層１１１０は、パッケージング基板１１０２の第１の金属層であり得る。第１の層１１１０は、パッケージング基板１１０２の製造の間に形成され得る。図１１にさらに示されるように、いくつかの実装形態では、第２の層１１１２は、ダイパッケージ１１００を形成するキャップを作製するために型１１０７の上に形成される。いくつかの実装形態では、第１の層１１１０および第２の層１１１２は、ダイパッケージの上部および／または下部からのダイパッケージ１１００を横断する（たとえば、ダイパッケージの上部および／または下部に垂直な）磁場からの、ＭＲＡＭセルアレイ１１０４のための磁気シールドを提供する。いくつかの実装形態では、第２の層１１１２は、パッケージング基板１１０２の底部であってよい。
図１１は、ＭＲＡＭを伴うダイのための磁気シールドを伴うダイパッケージを示す。しかしながら、図１１に示され説明される磁気シールドはまた、ダイおよび／またはダイパッケージの他のコンポーネントのための磁気シールドを提供するために使用され得る。そのようなコンポーネントは、たとえば、磁場を感知するコンポーネント、変圧器、および／または磁性材料を含むコンポーネントを含み得る。
ＭＲＡＭダイと磁気シールドとを含むダイパッケージの様々な例を説明してきたが、ＭＲＡＭダイと磁気シールドとを含むダイパッケージを製造するための方法が、以下で説明される。
ＭＲＡＭダイと磁気シールドとを含むダイパッケージを製造するための例示的な方法
図１２は、ＭＲＡＭダイと磁気シールドとを含むダイパッケージを製造するための方法の流れ図を示す。方法は、（１２０５において）強磁性材料を有する層を含むパッケージング基板を製造することによって開始する。強磁性材料は、高い透磁率および高い飽和磁束密度を有する材料であり得る。層は、強磁性膜層であり得る。いくつかの実装形態では、強磁性材料を有する層は、パッケージング基板の第１の金属層であり得る。
方法は次いで、（１２１０において）パッケージング基板のバンプ領域を露出させる。バンプ領域は、いくつかの実装形態では、ダイに結合されるパッケージング基板の部分であり得る。
次に、方法は、（１２１５において）磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイを含むダイ／ウェハをパッケージング基板に結合する。ＭＲＡＭセルアレイは、いくつかのＭＲＡＭセルを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、ＭＲＡＭセルはＳＴＴ−ＭＲＡＭセルであり得る。いくつかの実装形態では、ダイをパッケージング基板に結合するステップは、ダイをパッケージング基板へと組み立てるステップを含む。
次に、方法は、（１２２０において）ダイの周りに型を形成する。いくつかの実装形態では、型を形成するステップは、型材料によってダイを覆ってダイを保護するステップを含む。異なる実装形態は、異なる型を設け得る。
方法はさらに、（１２２５において）型にいくつかの空隙を形成する。いくつかの実装形態では、空隙は型とパッケージング基板とを横断し得る。異なる実装形態は空隙を異なるように形成し得る。いくつかの実装形態では、空隙は、型およびパッケージング基板に穴をエッチング／掘削することによって形成される。いくつかの実装形態では、空隙のエッチング／掘削はレーザーによって実行され得る。いくつかの実装形態では、空隙は型および／またはパッケージング基板の一部または全体を横断し得る。異なる実装形態は、ダイパッケージの異なる位置に空隙を形成し得る。いくつかの実装形態では、空隙は、ダイのＭＲＡＭセルアレイを囲むように形成され得る。いくつかの実装形態では、空隙は、ダイパッケージの境界（たとえば、型および／または基板の境界）に形成される。
（１２２５において）空隙が形成されると、方法は、（１２３０において）強磁性材料によって空隙を埋める。いくつかの実装形態では、（１２３０において）空隙を埋めることは、ダイパッケージ（たとえば、ダイパッケージの型）に強磁性ビアを形成する。いくつかの実装形態では、強磁性ビアは型貫通ビア（ＴＭＶ）であり得る。いくつかの実装形態では、強磁性材料でできたビアは、ダイパッケージの横方向に沿った磁場からの磁気シールド（たとえば、ダイパッケージの側面からの磁場からの保護）を提供する。空隙を埋めるために使用されビアを形成する強磁性材料は、いくつかの実装形態では、高い透磁率と高い飽和磁束密度とを有し得る。
方法は次いで、（１２３５において）強磁性材料でできた層を設けることによって、ダイパッケージの囲いを形成する。層は型の上に形成され得る。層は、強磁性膜層であり得る。図１１の第２の層１１１２は、いくつかの実装形態ではダイパッケージに形成され得る、強磁性材料の例である。
ＭＲＡＭダイと磁気シールドとを含むダイパッケージを製造するための例示的な手順
図１３Ａ〜図１３Ｃは、ＭＲＡＭダイと磁気シールドとを含むダイパッケージを製造するための手順を示す。段階１において、パッケージング基板１３００は層１３０２を含む。いくつかの実装形態では、パッケージング基板１３００は、ダイパッケージのための基板である。いくつかの実装形態では、層１３０２は、パッケージング基板の第１の金属層である。層１３０２は、強磁性材料を有し得る。強磁性材料は、高い透磁率および高い飽和磁束密度を有する材料であり得る。層１３０２は、強磁性膜層（たとえば、薄膜層）であり得る。いくつかの実装形態では、層１３０２は、パッケージング基板１３００の他方の側部、またはパッケージング基板１３００の両方の側部の上にあり得る。
段階２において、ダイ１３０４はパッケージング基板１３００に結合される。いくつかの実装形態では、基板１３００および層１３０２の中のバンプ領域は、ダイ１３０４がパッケージング基板１３００に結合される前に、設けられる／画定される。ダイ１３０４は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイ１３０６を含むウェハである。ＭＲＡＭセルアレイ１３０６は、いくつかのＭＲＡＭセルを含む。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。いくつかの実装形態では、ＭＲＡＭセルはＳＴＴ−ＭＲＡＭセルであり得る。いくつかの実装形態では、ダイ１３０４のパッケージング基板１３００への結合は、ダイ１３０４のパッケージング基板１３００への組立てを含む。ダイ１３０４は、層１３０２がダイの下にあるように、パッケージング基板に結合され得る。
段階３において、型１３０８がダイ１３０４の周りに形成される。型１３０８は、ダイ１３０４を保護するのを助ける型材料である。型１３０８はダイ１３０４を完全に囲んでよく、または、型１３０８はダイ１３０４の周りに壁を形成してよい。
段階４において、いくつかの空隙１３１０が型１３０８に形成される。いくつかの実装形態では、空隙１３１０は型１３１０とパッケージング基板１３００とを横断し得る。異なる実装形態は空隙１３１０を異なるように形成し得る。いくつかの実装形態では、空隙１３１０は、型１３１０およびパッケージング基板１３００に穴をエッチング／掘削することによって形成される。いくつかの実装形態では、空隙１３１０のエッチング／掘削はレーザーによって実行され得る。いくつかの実装形態では、空隙１３１０は型１３１０および／またはパッケージング基板１３００の一部または全体を横断し得る。異なる実装形態は、ダイパッケージの異なる位置に空隙１３１０を形成し得る。いくつかの実装形態では、空隙１３１０は、ダイ１３０４のＭＲＡＭセルアレイ１３０６を囲むように形成され得る。いくつかの実装形態では、空隙１３１０は、ダイパッケージの境界（たとえば、型および／または基板の境界）に形成される。
段階５において、空隙１３１０は強磁性材料によって埋められる。いくつかの実装形態では、空隙１３１０を埋めることは、ダイパッケージの型１３０８に強磁性ビア１３１２を形成する。いくつかの実装形態では、強磁性ビア１３１２は型貫通ビア（ＴＭＶ）であり得る。いくつかの実装形態では、ビア１３１２は、ダイパッケージの横方向に沿った磁場からの磁気シールド（たとえば、ダイパッケージの側面からの磁場からの保護）を提供する。空隙１３１０を埋めるために使用されビア１３１２を形成する強磁性材料は、いくつかの実装形態では、高い透磁率と高い飽和磁束密度とを有し得る。
段階６において、強磁性材料でできた層１３１４を設けることによって、ダイパッケージの囲いを提供する。層１３１４は型１３０８の上に形成され得る。層１２１４は、強磁性膜層であり得る。
ＭＲＡＭダイと磁気シールドとを含むダイパッケージを設けるための例示的で概念的な方法
図１２の方法および図１３Ａ〜図１３Ｃの手順は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ダイと磁気シールドとを含むダイパッケージを製造するための詳細な方法および手順を示す。そのような詳細な方法および手順は、図１４に示されるように、ＭＲＡＭダイと磁気シールドとを含むダイパッケージを提供するための概略的な方法へと、概念的に簡略化され得る。
図１４は、ＭＲＡＭを含むダイを伴うダイパッケージを提供することに関して説明される。しかしながら、図１４で説明される方法はまた、磁気シールドを必要とする他のコンポーネントを含むダイパッケージを提供するために使用されてよく、または、磁気シールドにより利益を得ることができる。そのようなコンポーネントは、たとえば、磁場を感知するコンポーネント、変圧器、および／または磁性材料を含むコンポーネントを含み得る。
図１４に示されるように、方法は、（１４０５において）パッケージング基板を設ける。異なる実装形態は異なるパッケージング基板を使用し得る。方法は、（１４１０において）パッケージング基板に第１の強磁性層を設ける。いくつかの実装形態では、第１の強磁性層は、パッケージング基板の一方または両方の側面に堆積および／または被覆され得る。第２の強磁性層は、薄膜強磁性層であり得る。図１３Ａの段階１は、いくつかの実装形態における、第１の強磁性層を含むパッケージング基板の例を示す。
方法は、（１４１５において）コンポーネント（たとえば、いくつかの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイ）を含むダイを提供する。ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）を含む。異なる実装形態は異なるＭＲＡＭセルを含み得る。ダイは、第１の強磁性層がダイの下にあるように、（１４１５において）パッケージング基板上に設けられる。いくつかの実装形態では、ダイを設けるステップは、ダイをパッケージング基板上に組み立てるステップを含む。図１３Ａの段階２は、いくつかの実装形態における、ダイがパッケージング基板上に設けられることの例を示す。
次に、方法は、（１４２０において）ダイを囲む型を設ける。異なる実装形態は異なる型材料を使用し得る。図１３Ｂの段階３は、いくつかの実装形態における、型がダイの周りに設けられることの例を示す。
方法は、（１４２５において）ダイの外周の周りに配置されたいくつかのビアを設ける。いくつかのビアは型の中に形成される。ビアは強磁性材料を含む。いくつかの実装形態では、いくつかのビアを設けるステップは、ダイを囲む型を横断するいくつかの空隙を製造（たとえば、掘削）するステップと、強磁性材料によって空隙を埋めてビアを形成するステップとを含む。図１３Ｂ〜図１３Ｃの段階４〜５は、いくつかの実装形態における、型の中にいくつかのビアを設ける例を示す。
方法は次いで、（１４３０において）ダイの上に配置された第２の強磁性層を設ける。いくつかの実装形態では、第２の強磁性層は、強磁性薄膜である。異なる実装形態は、第２の強磁性層を異なるように設けることができる。図１３Ｃの段階６は、いくつかの実装形態における、第２の強磁性層を設ける例を示す。
第１の強磁性層、第２の強磁性層、およびビアが図１２、図１３Ａ〜図１３Ｃ、および図１４において設けられる順序は、例示的なものにすぎないことに留意されたい。いくつかの実装形態では、順序は入れ替えられ、または並べ替えられ得る。加えて、図１２、図１３Ａ〜図１３Ｃ、および図１４のステップのいくつかは組み合わされ得る。
例示的な電子デバイス
図１５は、上述の集積回路、ダイ、またはパッケージのいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイル電話１５０２、ラップトップコンピュータ１５０４、および固定位置端末１５０６は、本明細書で説明されるような集積回路（ＩＣ）１５００を含み得る。ＩＣ １５００は、たとえば、本明細書で説明される集積回路、ダイ、またはパッケージのうちのいずれかであり得る。図１５に示されたデバイス１５０２、１５０４、１５０６は、例にすぎない。他の電子デバイスはまた、限定はされないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、またはそれらの任意の組合せを含む、ＩＣ １５００を特徴とし得る。
図５、図６、図７、図８、図９Ａ〜図９Ｃ、図１０、図１１、図１２、図１３Ａ〜図１３Ｃ、図１４および／または図１５に示されたコンポーネント、ステップ、特徴および／または機能のうちの１つまたは複数は、単一のコンポーネント、ステップ、特徴または機能に再構成され、かつ／もしくは組み合わされ、または、いくつかのコンポーネント、ステップ、もしくは機能で具現化され得る。本発明から逸脱することなく、さらなる要素、コンポーネント、ステップ、および／または機能も追加され得る。
図に示されたコンポーネント、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一のコンポーネント、ステップ、特徴、もしくは機能に再構成され、かつ／もしくは組み合わされ、または、いくつかのコンポーネント、ステップ、もしくは機能で具現化され得る。本明細書で開示された新規の特徴から逸脱することなく、さらなる要素、コンポーネント、ステップ、および／または機能も追加され得る。図に示される装置、デバイス、および／またはコンポーネントは、図で説明された方法、特徴、またはステップのうちの１つまたは複数を実行するように構成され得る。また、本明細書で説明された新規のアルゴリズムはまた、ソフトウェアに効率的に実装され、および／またはハードウェアに組み込まれ得る。
「例示的な」という言葉は、「例、事例、または例示として機能すること」を意味するように本明細書で使用される。「例示的な」として本明細書で説明されるいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点または動作モードを含むことを必要とするとは限らない。「結合された」という用語は、２つの物体間の直接的または間接的な結合を指すために本明細書で使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡとＣとは、互いに物理的に直接接触していなくても、依然として互いに結合されているものと見なされ得る。「ダイパッケージ」という用語は、封入された、またはパッケージングされた集積回路ウェハを指すために使用される。
また、実施形態は、フローチャート、フロー図、構造図、またはブロック図として図示されるプロセスとして説明され得ることに留意されたい。フローチャートは動作を逐次プロセスとして説明し得るが、動作の多くは並行して、または同時に実行され得る。加えて、動作の順序は並び替えられ得る。プロセスは、その動作が完了したときに終了する。プロセスは、方法、関数、手順、サブルーチン、サブプログラムなどに対応し得る。プロセスが関数に対応する場合、プロセスの終了は、呼出し関数またはｍａｉｎ関数への関数の復帰に対応する。
本明細書で開示された実施形態に関して説明された、様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装される得ることを当業者はさらに諒解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、上では全般にそれらの機能に関して説明されている。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、具体的な適用例および全体的なシステムに課される設計制約に依存する。
本明細書で説明される本発明の様々な特徴は、本発明から逸脱することなく様々なシステムに実装され得る。上述の本開示の態様は例にすぎず、本発明を限定するものと解釈されるべきでないことに留意されたい。本開示の態様の説明は、例示的であることが意図され、特許請求の範囲を限定することは意図されない。したがって、本教示は、他のタイプの装置に容易に適用されてよく、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
１００ ダイ
１０２ 基板
１０４ 金属および誘電体層
１０６ ＭＲＡＭセルアレイ
２００ 磁気トンネル接合
２０２ 固定層
２０４ 絶縁体層
２０６ 自由層
５００ ダイ
５０２ 基板
５０４ 金属および誘電体層
５０６ ＭＲＡＭセルアレイ
５０８ ビア
５１０ 第１の層
５１２ 第２の層
６００ ＭＲＡＭセルアレイ
６０１ ＭＲＡＭセル
６０２ ドレイン
６０４ ソース
６０６ 第１のコンポーネント
６０８ バイパス線
６１０ 層
６１２ 固定磁気層
６１４ 絶縁体層
６１６ 可変磁気層
６１８ ビット線
６２０ 書込み線
６２２ ゲート
６２４ 第２のコンポーネント
７００ ＭＲＡＭセルアレイ
７０１ ＭＲＡＭセル
７０２ ドレイン
７０４ ソース
７０６ 第１のコンポーネント
７０８ 層
７１０ 固定磁気層
７１２ 金属層
７１４ 可変磁気層
７１６ ビット線
７１８ ゲート
７２０ 第２のコンポーネント
９００ ダイ／ウェハ
９０２ 基板
９０４ 金属および誘電体層
９０６ ＭＲＡＭセルアレイ
９０８ 空隙
９１０ 強磁性ビア
９１２ 層
９１４ 強磁性層
１１００ ダイパッケージ
１１０２ パッケージング基板
１１０４ ダイ
１１０６ ＭＲＡＭセルアレイ
１１０７ 型
１１０８ ビア
１１１０ 第１の層
１１１２ 第２の層
１３００ パッケージング基板
１３０２ 層
１３０４ ダイ
１３０６ ＭＲＡＭセルアレイ
１３０８ 型
１３１０ 空隙
１３１２ 強磁性ビア
１３１４ 層
１５００ 集積回路
１５０２ モバイル電話
１５０４ ラップトップコンピュータ
１５０６ 固定位置端末

Claims (53)

  1. 基板と、
    前記基板上に配置されたコンポーネントと、
    前記基板上に配置され、前記コンポーネントを囲む金属及び誘電体層と、
    前記コンポーネントの上に配置された第１の強磁性層と、
    前記基板の、前記コンポーネントが配置された面とは反対側の面に配置された第２の強磁性層と、
    前記コンポーネントの周りに配置された複数の基板貫通ビアとを含み、
    前記複数の基板貫通ビアが前記基板並びに前記金属及び誘電体層を貫通し、
    前記複数の基板貫通ビアが強磁性材料を含み、
    前記第１の強磁性層、前記第２の強磁性層、および前記複数の基板貫通ビアが、前記コンポーネントのための磁気シールドを画定する、ダイ。
  2. 前記コンポーネントが磁場を感知する、請求項１に記載のダイ。
  3. 前記コンポーネントが、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである、請求項２に記載のダイ。
  4. 前記コンポーネントが、複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイである、請求項１に記載のダイ。
  5. 前記複数の基板貫通ビアが、少なくとも１つのＭＲＡＭセルに対して横方向に配置される、請求項４に記載のダイ。
  6. 前記第１の強磁性層が、前記ダイの前部に被覆された薄膜層である、請求項１に記載のダイ。
  7. 前記複数の基板貫通ビアが、前記第１の強磁性層および第２の強磁性層に結合される、請求項１に記載のダイ。
  8. 前記コンポーネントが、磁気トンネル接合（ＭＴＪ）を含む磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含む、請求項１に記載のダイ。
  9. 前記基板が、シリコン、ガラス、および／またはサファイアの１つでできた材料を含む、請求項１に記載のダイ。
  10. 音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載のダイ。
  11. 磁気シールドを含むダイを設けるための方法であって、
    基板上に、コンポーネントを含むダイを設けるステップと、
    前記基板上に、前記コンポーネントを囲む金属及び誘電体層を設けるステップと、
    前記コンポーネントの上に配置された第１の強磁性層を設けるステップと、
    前記基板の、前記コンポーネントが配置された面とは反対側の面に配置された第２の強磁性層を設けるステップと、
    前記コンポーネントの周りに配置された複数の基板貫通ビアを設けるステップとを含み、
    前記複数の基板貫通ビアが前記基板並びに前記金属及び誘電体層を貫通し、
    前記複数の基板貫通ビアが強磁性材料を含み、
    前記第１の強磁性層、前記第２の強磁性層、および前記複数の基板貫通ビアが、前記コンポーネントのための前記磁気シールドを画定する、方法。
  12. 前記コンポーネントが磁場を感知する、請求項１１に記載の方法。
  13. 前記コンポーネントが、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである、請求項１２に記載の方法。
  14. 前記コンポーネントが、複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイである、請求項１１に記載の方法。
  15. 前記複数の基板貫通ビアが、少なくとも１つのＭＲＡＭセルに対して横方向に配置される、請求項１４に記載の方法。
  16. 前記コンポーネントが、磁気トンネル接合（ＭＴＪ）を含む磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含む、請求項１１に記載の方法。
  17. 前記基板が、シリコン、ガラス、および／またはサファイアの１つでできた材料を含む、請求項１１に記載の方法。
  18. 前記第１の強磁性層を設けるステップが、前記ダイの前部に薄膜層を設けるステップを含む、請求項１１に記載の方法。
  19. 前記複数の基板貫通ビアが、前記第１の強磁性層および第２の強磁性層に結合される、請求項１１に記載の方法。
  20. 前記複数の基板貫通ビアを設けるステップが、
    前記ダイの金属層と、誘電体層と、基板とを横断する複数の空隙を製造するステップと、
    強磁性材料によって前記空隙を埋めて前記複数の基板貫通ビアを形成するステップとを含む、請求項１１に記載の方法。
  21. 基板と、
    前記基板上に配置されたコンポーネントと、
    前記基板上に配置され、前記コンポーネントを囲む金属及び誘電体層と、
    ダイの上部を横断する上部磁場からの前記コンポーネントのシールドを提供するように構成される、第１のシールド手段と、
    前記基板の、前記コンポーネントが配置された面とは反対側の面に配置され、前記ダイの下部を横断する下部磁場からの前記コンポーネントのシールドを提供するように構成される、第２のシールド手段と、
    前記ダイの側部を横断する側部磁場からの前記コンポーネントのシールドを提供するように構成される、第３のシールド手段とを含み、
    前記第３のシールド手段が、少なくとも前記コンポーネントの周りに配置された複数の基板貫通ビアを含み、
    前記複数の基板貫通ビアが前記基板並びに前記金属及び誘電体層を貫通し、
    前記複数の基板貫通ビアが強磁性材料を含む、ダイ。
  22. 前記コンポーネントが磁場を感知する、請求項２１に記載のダイ。
  23. 前記コンポーネントが、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである、請求項２２に記載のダイ。
  24. 前記コンポーネントが、複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイである、請求項２１に記載のダイ。
  25. 前記第１のシールド手段が、前記コンポーネントの上に配置された第１の強磁性層を含む、請求項２１に記載のダイ。
  26. 前記第１のシールド手段が、前記ダイの前部に被覆された薄膜層である、請求項２５に記載のダイ。
  27. 前記第２のシールド手段が、第２の強磁性層を含む、請求項２１に記載のダイ。
  28. 前記第２のシールド手段が、前記基板の、前記コンポーネントが配置された面とは反対側の面に被覆された薄膜層である、請求項２７に記載のダイ。
  29. 前記コンポーネントが、磁気トンネル接合（ＭＴＪ）を含む磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含む、請求項２１に記載のダイ。
  30. 音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項２１に記載のダイ。
  31. パッケージング基板と、
    前記パッケージング基板に結合されたダイと、
    前記パッケージング基板の、前記ダイが配置された面とは反対側の面に配置された第１の強磁性層と、
    前記ダイの上の第２の強磁性層と、
    前記ダイを囲む型と、
    前記ダイの外周の周りに配置された複数のビアとを含み、
    前記複数のビアが少なくとも前記型の中に形成され、
    前記複数のビアが前記パッケージング基板を貫通し、
    前記複数のビアが強磁性材料を含み、
    前記第１の強磁性層、前記第２の強磁性層、および前記複数のビアが、前記ダイのための磁気シールドを画定する、ダイパッケージ。
  32. 前記ダイが、磁場を感知するコンポーネントを含む、請求項３１に記載のダイパッケージ。
  33. 前記コンポーネントが、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである、請求項３２に記載のダイパッケージ。
  34. 前記第２の強磁性層が、前記ダイパッケージの囲いを形成する、請求項３１に記載のダイパッケージ。
  35. 前記第２の強磁性層が強磁性膜層である、請求項３１に記載のダイパッケージ。
  36. 前記ダイが、複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含み、前記ＭＲＡＭセルが磁気トンネル接合（ＭＴＪ）を含む、請求項３１に記載のダイパッケージ。
  37. 音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項３１に記載のダイパッケージ。
  38. 磁気シールドを含むダイパッケージを設けるための方法であって、
    パッケージング基板を設けるステップと、
    前記パッケージング基板に結合されたダイを設けるステップと、
    前記パッケージング基板の、前記ダイが配置された面とは反対側の面に第１の強磁性層を設けるステップと、
    前記ダイの上の第２の強磁性層を設けるステップと、
    前記ダイを囲む型を設けるステップと、
    前記ダイの外周の周りに配置された複数のビアを設けるステップとを含み、
    前記複数のビアが少なくとも前記型の中に形成され、
    前記複数のビアが前記パッケージング基板を貫通し、
    前記複数のビアが強磁性材料を含み、
    前記第１の強磁性層、前記第２の強磁性層、および前記複数のビアが、前記ダイのための前記磁気シールドを画定する、方法。
  39. 前記ダイが、磁場を感知するコンポーネントを含む、請求項３８に記載の方法。
  40. 前記コンポーネントが、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである、請求項３９に記載の方法。
  41. 前記第２の強磁性層が、前記ダイパッケージの囲いを形成する、請求項３８に記載の方法。
  42. 前記第２の強磁性層が強磁性膜層である、請求項３８に記載の方法。
  43. 前記ダイが、複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含み、前記ＭＲＡＭセルが磁気トンネル接合（ＭＴＪ）を含む、請求項３８に記載の方法。
  44. 前記複数のビアを設けるステップが、
    前記ダイパッケージの前記型を横断する複数の空隙を製造するステップと、
    強磁性材料によって前記空隙を埋めて前記複数のビアを形成するステップとを含む、請求項３８に記載の方法。
  45. 前記ダイパッケージが、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項３８に記載の方法。
  46. パッケージング基板と、
    前記パッケージング基板に結合されたダイと、
    前記ダイを囲む型と、
    前記パッケージング基板の、前記ダイが配置された面とは反対側の面に配置され、前記ダイパッケージの下部を横断する下部磁場からの前記ダイのシールドを提供するように構成される、第１のシールド手段と、
    前記ダイパッケージの上部を横断する上部磁場からの前記ダイのシールドを提供するように構成される、第２のシールド手段と、
    前記ダイパッケージの側部を横断する側部磁場からの前記ダイのシールドを提供するように構成される、第３のシールド手段とを含み、
    前記第３のシールド手段が、少なくとも前記ダイの周りに配置された複数のビアを含み、
    前記複数のビアが前記パッケージング基板を貫通し、
    前記複数のビアが強磁性材料を含む、ダイパッケージ。
  47. 前記ダイが、磁場を感知するコンポーネントを含む、請求項４６に記載のダイパッケージ。
  48. 前記コンポーネントが、変圧器、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル、および／または磁性材料を含むコンポーネントの１つである、請求項４７に記載のダイパッケージ。
  49. 前記第１のシールド手段が、第１の強磁性層を含む、請求項４６に記載のダイパッケージ。
  50. 前記第２のシールド手段が、前記ダイの上の第２の強磁性層を含む、請求項４６に記載のダイパッケージ。
  51. 前記ダイが、複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを含むＭＲＡＭセルアレイを含み、前記ＭＲＡＭセルが磁気トンネル接合（ＭＴＪ）を含む、請求項４６に記載のダイパッケージ。
  52. 前記下部磁場、前記上部磁場、および前記側部磁場が、少なくとも同じ磁場から発生する、請求項４６に記載のダイパッケージ。
  53. 音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項４６に記載のダイパッケージ。
JP2015556179A 2013-02-08 2014-01-31 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド Active JP6433921B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361762428P 2013-02-08 2013-02-08
US61/762,428 2013-02-08
US13/777,475 2013-02-26
US13/777,475 US8952504B2 (en) 2013-02-08 2013-02-26 Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
PCT/US2014/014214 WO2014123783A2 (en) 2013-02-08 2014-01-31 Small form factor magnetic shield for magnetorestrictive random access memory (mram)

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017101618A Division JP2017143312A (ja) 2013-02-08 2017-05-23 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド

Publications (2)

Publication Number Publication Date
JP2016511939A JP2016511939A (ja) 2016-04-21
JP6433921B2 true JP6433921B2 (ja) 2018-12-05

Family

ID=51296925

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015556179A Active JP6433921B2 (ja) 2013-02-08 2014-01-31 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド
JP2017101618A Pending JP2017143312A (ja) 2013-02-08 2017-05-23 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017101618A Pending JP2017143312A (ja) 2013-02-08 2017-05-23 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド

Country Status (7)

Country Link
US (2) US8952504B2 (ja)
EP (1) EP2954555B1 (ja)
JP (2) JP6433921B2 (ja)
KR (2) KR101656330B1 (ja)
CN (1) CN104969346A (ja)
TW (2) TWI692094B (ja)
WO (1) WO2014123783A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2915212A4 (en) * 2012-11-01 2016-07-20 Indian Inst Scient INTEGRATED HIGH FREQUENCY FACILITY WITH IMPROVED INDUCTIVITY AND METHOD THEREFOR
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
TWI598034B (zh) * 2015-08-11 2017-09-01 東芝記憶體股份有限公司 磁屏蔽托盤、磁屏蔽包覆件及屏蔽外部磁場之磁性記憶體產品
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
KR102437673B1 (ko) * 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
CN105527889A (zh) * 2015-12-08 2016-04-27 中电海康集团有限公司 一种采用stt-mram作为单一存储器的微控制器
JP2017183398A (ja) * 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
JP7139701B2 (ja) * 2017-09-05 2022-09-21 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
US11817239B2 (en) 2017-12-15 2023-11-14 Qualcomm Incorporated Embedded vertical inductor in laminate stacked substrates
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same
KR102139004B1 (ko) * 2019-04-02 2020-07-28 한국전력공사 자속 보조용 페라이트 코어를 이용한 용량 가변형 변압기 구조체 및 그 제조 방법
KR102131584B1 (ko) * 2019-04-02 2020-07-09 한국전력공사 변압기 코어부의 모서리 포화 저감 구조체 및 그 제조 방법
US20220328561A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device structure and methods of forming the same
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20220367790A1 (en) * 2021-05-12 2022-11-17 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements formed in conjunction with a magnetic via
US20230031478A1 (en) * 2021-07-30 2023-02-02 International Business Machines Corporation In-array magnetic shield for spin-transfer torque magneto-resistive random access memory

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112517A (ja) * 1996-10-03 1998-04-28 Ngk Spark Plug Co Ltd 電子部品収納用パッケージ
US6350951B1 (en) * 1997-12-29 2002-02-26 Intel Corporation Electric shielding of on-board devices
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6888184B1 (en) * 2001-02-23 2005-05-03 Western Digital (Fremont), Inc. Shielded magnetic ram cells
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US20040222511A1 (en) 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
JP4147466B2 (ja) * 2002-12-10 2008-09-10 ソニー株式会社 磁気メモリ装置
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
JP4677991B2 (ja) * 2004-12-02 2011-04-27 株式会社村田製作所 電子部品及びその製造方法
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US7381906B2 (en) * 2006-03-01 2008-06-03 Sony Ericsson Mobile Communications Ab Shielding device
US7795708B2 (en) 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US7427803B2 (en) * 2006-09-22 2008-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding using through-silicon vias
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
JP2008306094A (ja) * 2007-06-11 2008-12-18 Nec Corp 磁気メモリおよびその製造方法
TWI339432B (en) 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
US7943857B2 (en) 2008-01-16 2011-05-17 Ralink Technology Corporation Sliced electromagnetic cage for inductors
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2010016148A (ja) * 2008-07-03 2010-01-21 Sony Corp 磁気抵抗効果素子及びその製造方法
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8247888B2 (en) 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012027974A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 半導体記憶装置
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)

Also Published As

Publication number Publication date
CN104969346A (zh) 2015-10-07
EP2954555A2 (en) 2015-12-16
KR20160108598A (ko) 2016-09-19
TW201731088A (zh) 2017-09-01
US20150048465A1 (en) 2015-02-19
KR20150108934A (ko) 2015-09-30
WO2014123783A3 (en) 2014-10-16
TW201444074A (zh) 2014-11-16
WO2014123783A2 (en) 2014-08-14
US9276199B2 (en) 2016-03-01
US8952504B2 (en) 2015-02-10
TWI582972B (zh) 2017-05-11
KR102169496B1 (ko) 2020-10-23
JP2017143312A (ja) 2017-08-17
US20140225208A1 (en) 2014-08-14
EP2954555B1 (en) 2019-09-18
KR101656330B1 (ko) 2016-09-12
JP2016511939A (ja) 2016-04-21
TWI692094B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
JP6433921B2 (ja) 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド
US8796046B2 (en) Methods of integrated shielding into MTJ device for MRAM
US11398596B2 (en) Magnetic tunnel junction (MTJ) integration on backside of silicon
US6567299B2 (en) Magnetic memory device and magnetic substrate
US8933521B2 (en) Three-dimensional magnetic circuits including magnetic connectors
KR101755567B1 (ko) 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법
CN102007614B (zh) 使用两个掩模的磁性隧道结元件的制造方法
US11621391B2 (en) Antiferromagnet based spin orbit torque memory device
JP2013535839A (ja) 論理集積回路に適合するｍｒａｍデバイスおよび集積技法
WO2016039852A1 (en) Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices
JP2015053450A (ja) 半導体装置及びその製造方法
KR102437673B1 (ko) 반도체 장치
CN108962837B (zh) SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
WO2019135744A1 (en) Filter layer for a perpendicular top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
WO2019135743A1 (en) Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
KR102624903B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
CN117677275A (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181107

R150 Certificate of patent or registration of utility model

Ref document number: 6433921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250