KR20150108934A - 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드 - Google Patents

자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드 Download PDF

Info

Publication number
KR20150108934A
KR20150108934A KR1020157023970A KR20157023970A KR20150108934A KR 20150108934 A KR20150108934 A KR 20150108934A KR 1020157023970 A KR1020157023970 A KR 1020157023970A KR 20157023970 A KR20157023970 A KR 20157023970A KR 20150108934 A KR20150108934 A KR 20150108934A
Authority
KR
South Korea
Prior art keywords
die
component
mram
vias
ferromagnetic
Prior art date
Application number
KR1020157023970A
Other languages
English (en)
Other versions
KR101656330B1 (ko
Inventor
쉬쿤 구
롱티안 창
비디야 라마찬드란
동욱 김
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150108934A publication Critical patent/KR20150108934A/ko
Application granted granted Critical
Publication of KR101656330B1 publication Critical patent/KR101656330B1/ko

Links

Images

Classifications

    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

몇몇 구현들은, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 갖는 MRAM 셀 어레이를 포함하는 다이를 제공한다. 또한, 다이는, MRAM 셀 어레이 위에 포지셔닝되는 제 1 강자성 층, MRAM 셀 어레이 아래에 포지셔닝되는 제 2 강자성 층, 및 적어도 하나의 MRAM 셀 어레이 주변에 포지셔닝되는 수 개의 비아들을 포함한다. 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 제 1 강자성 층, 제 2 강자성 층, 및 수 개의 비아들은, MRAM 셀 어레이에 대한 자기 실드를 정의한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함할 수도 있다. 몇몇 구현들에서, 수 개의 비아들은, 적어도 다이의 금속 층 및 유전체 층을 가로지른다. 몇몇 구현들에서, 비아들은 기판 관통 비아들이다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 높은 B 포화도를 갖는다.

Description

자기저항 랜덤 액세스 메모리(MRAM)를 위한 작은 폼 팩터 자기 실드{SMALL FORM FACTOR MAGNETIC SHIELD FOR MAGNETORESTRICTIVE RANDOM ACCESS MEMORY (MRAM)}
[0001] 본 출원은, 발명의 명칭이 "Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)"로 2013년 2월 8일자로 출원되었고, 이로써 본 명세서에 인용에 의해 명백히 포함되는 미국 가특허출원 제 61/762,428호를 우선권으로 주장한다.
[0002] 다양한 특성들은 자기저항 랜덤 액세스 메모리(MRAM)를 위한 작은 폼 팩터(form factor) 자기 실드에 관한 것이다.
[0003] 자기저항 랜덤 액세스 메모리(MRAM)는, 자기 저장 엘리먼트들 및/또는 셀들을 사용하여 데이터를 저장하는 메모리 기술이다. 도 1은, 데이터를 저장하기 위한 MRAM 셀 어레이(array)를 포함하는 다이/웨이퍼를 개념적으로 예시한다. 상세하게는, 도 1은, 기판(102), 수 개의 금속 및 유전체 층들(104), 및 MRAM 셀 어레이(106)를 포함하는 다이(100)를 개념적으로 예시한다. MRAM 셀 어레이(106)는 수 개의 MRAM 셀들(106a-f)을 포함한다. 이들 셀들 각각은, 자기 터널 접합(MTJ)을 포함한다. MTJ는, MRAM이 데이터를 저장하게 하는 것이다.
[0004] 도 2는, 도 1의 셀들 중 적어도 하나의 자기 터널 접합(MTJ)(200)을 예시한다. 도 2에 도시된 바와 같이, MTJ(200)는, 고정 자기 층(202), 절연 층(204), 및 자유 자기 층(206)을 포함한다. 자기 층들(202 및 206)은 강자성(ferromagnetic) 층들이고, 절연 층(204)은 유전체 층이다. 각각의 자기 층(202 및 206)은 극성(N극(north pole) 및 S극(south pole))을 갖는다. 고정 자기 층(202)은, 자기 층(202)의 극성이 변경될 수 없기 때문에 고정되어 있다. 자유 자기 층(206)은, 자기 층(206)의 극성이 변경될 수 있기 때문에(극들이 변경될 수 있음) 자유롭다. 상술된 바와 같이, MTJ(200)는 MRAM(200)이 데이터를 저장하게 하는 것이다. MTJ(200)는 2개의 상태들을 가질 수 있다. 일 상태에서, 자유 자기 층(206)이 고정 자기 층(202)과 같은 방향으로 분극화된다. 다른 상태에서, 자유 자기 층(206)은 고정 자기 층(202)과 반대 방향으로 분극화된다.
[0005] 상술된 바와 같이, MTJ(200)는 2개의 가능한 상태들, 즉, 도 3a-3b 및 4a-4b에 예시된 저 저항 상태 및 고 저항 상태에 있을 수도 있다. 도 3a는 저 저항 상태에 있는 MTJ(200)를 예시한다. 도 3a에 도시된 바와 같이, 저 저항 상태에서, MTJ(200)의 자기 층들(202 및 206)의 극성들은 정렬된다(자기 층들의 N 및 S 극들이 동일한 측 상에 있음). 도 3b는 고 저항 상태에 있는 MTJ(200)를 예시한다. 도 3b에 도시된 바와 같이, 고 저항 상태에서, MTJ(200)의 자기 층들(202 및 206)의 극성들은 서로에 대해 반대이다(하나의 자기 층의 N극은 다른 자기 층의 N극의 반대 측 상에 있음).
[0006] 도 3a-3b는, MTJ(200)의 2개의 상태들 사이의 차이가 자유 자기 층(206)의 극성임을 도시한다. MTJ(200)의 2개의 상태들 사이의 차이는, 전류에 대한 MTJ(200)의 저항에 의해 표현될 수도 있다. 2개의 자기 층들(202 및 206)의 극성들이 도 3에 도시된 바와 같이 정렬되는 경우, MTJ(200)의 저항은 낮다. 대조적으로, 2개의 자기 층들(202 및 206)의 극성들이 서로에 대해 반대인 경우, MTJ(200)의 저항은 (자기 층들의 극성들이 정렬된 경우의 MTJ(200)의 저항에 비해) 높다. 즉, MTJ(200)의 저항은, 자기 층의 극성들이 정렬된 경우보다 자기 층들의 극성들이 서로에 대해 반대인 경우 더 높다. 이들 저 저항 및 고 저항 상태들은 0 및 1의 2진 메모리 상태들에 대응할 수도 있다.
[0007] 도 3a-3b는 평행한 MTJ들을 예시한다. 그러나, 몇몇 구현들에서, MTJ는 도 4a-4b에 예시된 바와 같이 또한 수직적인 MTJ일 수도 있다. 도 4a에 도시된 바와 같이, 저 저항 상태에서, MTJ(200)의 자기 층들(202 및 206)의 극성들은 동일한 방향으로 정렬된다(자기 층들의 N 및 S 극들이 동일한 방향에 있음). 도 4b는 고 저항 상태에 있는 MTJ(200)를 예시한다. 도 4b에 도시된 바와 같이, 고 저항 상태에서, MTJ(200)의 자기 층들(202 및 206)의 극성들은 반대 방향으로 정렬된다.
[0008] 상술된 바와 같이, 자유 자기 층의 극성은 스위칭될 수도 있다. 일 예시에서, 자유 자기 층의 극성은, MTJ에 걸쳐 충분히 큰 전류를 인가함으로써 스위칭된다. MTJ에 걸쳐 반대 방향으로 전류를 인가하는 것은, 자유 자기 층의 극성을 다시 스위칭시킬 것이다. STT-MRAM의 경우에서, 스핀 분극된(spin polarized) 전류가 MTJ에 인가되어 자유 자기 층의 극성을 스위칭시킬 수도 있다. 스핀 분극된 전류는, 다른 방향으로보다 일 방향으로 더 많이 스피닝(spin)하는(50%보다 많이 스핀-업(spin-up) 또는 스핀-다운(spin-down)) 전자들을 포함하는 전류이다. 전류는 통상적으로 극성이 주어지지 않지만, 자기 층을 통해 전류를 통과시킴으로써 스핀 분극된 전류가 될 수 있다.
[0009] 다른 예시에서, 충분히 큰 자기장을 인가하는 것이 자유 자기 층의 극성을 또한 스위칭시킬 것이다. 유사하게, 충분히 큰 자기장을 반대 방향으로 인가하는 것은, 자유 자기 층의 극성을 다시 스위칭시킬 것이다. 따라서, MTJ들, 또는 MTJ들을 사용하는 MRAM과 같은 임의의 메모리를 설계 및 테스팅하는 경우, 전류에 부가하여 자기장 속성들이 고려되어야 한다. MRAM의 각각의 셀(즉, 각각의 MTJ)은 상이한 속성들(예를 들어, 자기 속성들)을 가질 수도 있다. 즉, 각각의 셀은 상이한 자기장 강도들 하의 상태들 사이에서 전후로(back and forth) 스위칭할 수도 있다.
[0010] MRAM의 하나의 중대한 단점은, 충분히 큰 자기장이 MRAM의 셀들의 상태를 스위칭시킬 수도 있고, 그에 의해, MRAM 내의 셀들 중 일부 또는 그 전부에 잘못된 상태가 저장되게 할 수도 있다는 것이다. 따라서, 자기장들이 MRAM에 영향을 미치는 것을 방지하기 위한 방법 및 구조에 대한 필요성이 존재한다. 더 상세하게는, 자기장들이 MRAM의 셀들의 상태들을 스위칭시키는 것을 방지하기 위한 방법 및 구조에 대한 필요성이 존재한다. 이상적으로, 임의의 그러한 구조는 작은 폼 팩터를 가질 것이다.
[0011] 본 명세서에 설명된 다양한 특성들, 장치, 및 방법들은, 자기저항 랜덤 액세스 메모리(MRAM)를 위한 작은 폼 팩터 자기 실드를 제공한다.
[0012] 제 1 예는, 컴포넌트, 그 컴포넌트 위에 포지셔닝되는 제 1 강자성 층, 및 그 컴포넌트 아래에 포지셔닝되는 제 2 강자성 층을 포함한다. 또한, 다이는, 컴포넌트 주변에 포지셔닝되는 수 개의 기판 관통 비아(through substrate via)들을 포함한다. 기판 관통 비아는 강자성 물질을 포함한다.
[0013] 일 양상에 따르면, 컴포넌트는 자기장에 민감하다. 몇몇 구현들에서, 컴포넌트는, 변압기(transformer), 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나이다.
[0014] 일 양상에 따르면, 제 1 강자성 층, 제 2 강자성 층, 및 수 개의 기판 관통 비아들은, 컴포넌트에 대한 자기 실드를 정의한다.
[0015] 일 양상에 따르면, 컴포넌트는, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이이다. 몇몇 구현들에서, 수 개의 기판 관통 비아들은 적어도 하나의 MRAM 셀에 대하여 측방향으로(laterally) 포지셔닝된다. 몇몇 구현들에서, 제 1 강자성 층은 다이의 전방 부분 상에 코팅된 박막(thin film) 층이다. 몇몇 구현들에서, 제 2 강자성 층은 다이의 후방 부분 상에 코팅된 박막 층이다. 수 개의 기판 관통 비아들은 제 1 및 제 2 강자성 층들에 커플링된다. 몇몇 구현들에서, 자기저항 랜덤 액세스(MRAM) 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, 강자성 물질은 높은 도자율(permeability) 및 높은 B 포화도를 갖는다. 기판은, 실리콘, 유리 및/또는 사파이어 중 하나로 이루어진 물질을 포함한다.
[0016] 일 양상에 따르면, 다이는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 포함된다.
[0017] 제 2 예는, 자기 실드를 포함하는 다이를 제공하기 위한 방법을 제공한다. 방법은, 컴포넌트를 포함하는 다이를 제공한다. 방법은, 컴포넌트 위에 포지셔닝되는 제 1 강자성 층을 제공한다. 방법은, 컴포넌트 아래에 포지셔닝되는 제 2 강자성 층을 제공한다. 방법은, 컴포넌트 주변에 포지셔닝되는 수 개의 기판 관통 비아들을 제공한다. 기판 관통 비아는 강자성 물질을 포함한다.
[0018] 일 양상에 따르면, 컴포넌트는 자기장에 민감하다. 몇몇 구현들에서, 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나이다.
[0019] 일 양상에 따르면, 제 1 강자성 층, 제 2 강자성 층, 및 수 개의 기판 관통 비아들은, 컴포넌트에 대한 자기 실드를 정의한다.
[0020] 일 양상에 따르면, 컴포넌트는, 수 개의 MRAM 셀들을 포함하는 자기저항 랜덤 액세스 메모리(MRAM) 어레이 셀이다. 몇몇 구현들에서, 수 개의 기판 관통 비아들은 적어도 하나의 MRAM 셀에 대하여 측방향으로 포지셔닝된다. 몇몇 구현들에서, 제 1 강자성 다이의 층은 전방 부분 상에 코팅된 박막 층이다. 몇몇 구현들에서, 제 2 강자성 층은 다이의 후방 부분 상에 코팅된 박막 층이다. 수 개의 기판 관통 비아들은 제 1 및 제 2 강자성 층들에 커플링된다. 몇몇 구현들에서, 자기저항 랜덤 액세스(MRAM) 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는다. 기판은, 실리콘, 유리 및/또는 사파이어 중 하나로 이루어진 물질을 포함한다.
[0021] 일 양상에 따르면, 수 개의 기판 관통 비아들을 제공하는 단계는, 다이의 금속 층, 유전체 층, 및 기판을 가로지르는(traverse) 수 개의 캐비티(cavity)들을 제조하는 단계를 포함한다. 몇몇 구현들에서, 수 개의 기판 관통 비아들을 제공하는 단계는, 수 개의 기판 관통 비아들을 형성하기 위해 캐비티들을 강자성 물질로 충진(fill)시키는 단계를 또한 포함한다.
[0022] 제 3 예는, 컴포넌트, 다이의 상단 부분을 가로지르는 상단 자기장으로부터의 컴포넌트의 실딩(shilding)을 제공하도록 구성되는 제 1 실딩 수단, 다이의 하단 부분을 가로지르는 하단 자기장으로부터의 컴포넌트의 실딩을 제공하도록 구성되는 제 2 실딩 수단, 및 다이의 측면 부분을 가로지르는 측면 자기장으로부터의 컴포넌트의 실딩을 제공하도록 구성되는 제 3 실딩 수단을 포함하는 다이를 제공한다.
[0023] 일 양상에 따르면, 컴포넌트는 자기장에 민감하다. 몇몇 구현들에서, 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나이다.
[0024] 일 양상에 따르면, 제 1 실딩 수단은, 컴포넌트 위에 포지셔닝되는 제 1 강자성 층을 포함한다. 몇몇 구현들에서, 제 1 강자성 층은, 다이의 전방 부분 상에 코팅되는 박막 층이다.
[0025] 일 양상에 따르면, 제 2 실딩 수단은, 컴포넌트 아래에 포지셔닝되는 제 2 강자성 층을 포함한다. 몇몇 구현들에서, 제 2 강자성 층은, 다이의 후방 부분 상에 코팅되는 박막 층이다.
[0026] 다른 양상에 따르면, 제 3 실딩 수단은, 적어도 하나의 컴포넌트 주변에 포지셔닝되는 수 개의 기판 관통 비아들을 포함한다. 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는다. 기판은, 실리콘, 유리 및/또는 사파이어 중 하나로 이루어진 물질을 포함한다.
[0027] 일 양상에 따르면, 다이는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 포함된다.
[0028] 제 4 예는, 패키징(packaging) 기판, 패키징 기판에 커플링되는 다이, 다이 아래의 제 1 강자성 층, 및 다이 위의 제 2 강자성 층을 포함하는 다이 패키지를 제공한다. 다이 패키지는, 다이를 둘러싸는 몰딩(molding), 및 다이의 외곽 둘레(outer perimeter) 주변에 포지셔닝되는 수 개의 비아들을 또한 포함한다. 수 개의 비아들은 적어도 몰딩 내에 형성된다. 비아는 강자성 물질을 포함한다.
[0029] 일 양상에 따르면, 다이는 자기장에 민감한 컴포넌트를 포함한다. 몇몇 구현들에서, 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나이다.
[0030] 일 양상에 따르면, 제 1 강자성 층, 제 2 강자성 층, 및 수 개의 비아들은, 다이에 대한 자기 실드를 정의한다. 몇몇 구현들에서, 제 2 강자성 층은 다이 패키지의 인클로져(enclosure)를 형성한다. 몇몇 구현들에서, 제 2 강자성 층은 강자성막 층이다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는다.
[0031] 일 양상에 따르면, 다이는, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이를 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다.
[0032] 일 양상에 따르면, 다이 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 포함된다.
[0033] 제 5 예는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법을 제공한다. 방법은, 패키징 기판을 제공한다. 방법은, 패키징 기판에 커플링되는 다이를 제공한다. 방법은, 다이 아래에 제 1 강자성 층을 제공한다. 방법은, 다이 위에 제 2 강자성 층을 제공한다. 방법은, 다이를 둘러싸는 몰딩을 제공한다. 방법은, 다이의 외곽 둘레 주변에 포지셔닝되는 수 개의 비아들을 제공한다. 수 개의 비아들은 적어도 몰딩 내에 형성된다. 비아는 강자성 물질을 포함한다.
[0034] 일 양상에 따르면, 다이는, 자기장에 민감한 컴포넌트를 포함한다. 몇몇 구현들에서, 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나이다.
[0035] 일 양상에 따르면, 제 1 강자성 층, 제 2 강자성 층 및 수 개의 비아들은, 다이에 대한 자기 실드를 정의한다. 몇몇 구현들에서, 제 2 강자성 층은 다이 패키지의 인클로져를 형성한다. 몇몇 구현들에서, 제 2 강자성 층은 강자성막 층이다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는다.
[0036] 일 양상에 따르면, 다이는, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이를 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다.
[0037] 일 양상에 따르면, 수 개의 비아들을 제공하는 단계는, 다이 패키지의 몰딩을 가로지르는 수 개의 캐비티들을 제조하는 단계를 포함한다. 몇몇 구현들에서, 수 개의 비아들을 제공하는 단계는, 수 개의 비아들을 형성하기 위해 캐비티들을 강자성 물질로 충진시키는 단계를 또한 포함한다.
[0038] 일 양상에 따르면, 다이 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 포함된다.
[0039] 제 6 예는, 패키징 기판, 패키징 기판에 커플링되는 다이, 다이를 둘러싸는 몰딩을 포함하는 다이 패키지를 제공한다. 다이 패키지는, 다이 패키지의 하단 부분을 가로지르는 하단 자기장으로부터의 다이의 실딩을 제공하도록 구성되는 제 1 실딩 수단을 또한 포함한다. 다이 패키지는, 다이 패키지의 상단 부분을 가로지르는 상단 자기장으로부터의 다이의 실딩을 제공하도록 구성되는 제 2 실딩 수단을 또한 포함한다. 다이 패키지는, 다이 패키지의 측면 부분을 가로지르는 측면 자기장으로부터의 다이의 실딩을 제공하도록 구성되는 제 3 실딩 수단을 또한 포함한다.
[0040] 일 양상에 따르면, 다이는, 자기장에 민감한 컴포넌트를 포함한다. 몇몇 구현들에서, 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나이다.
[0041] 일 양상에 따르면, 제 1 실딩 수단은, 다이 아래의 제 1 강자성 층을 포함한다. 몇몇 구현들에서, 제 2 실딩 수단은 다이 위의 제 2 강자성 층을 포함한다.
[0042] 일 양상에 따르면, 제 3 실딩 수단은, 다이의 외곽 둘레 주변에 포지셔닝되는 수 개의 비아들을 포함한다. 수 개의 비아들은 적어도 몰딩 내에 형성된다. 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는다.
[0043] 일 양상에 따르면, 다이는, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이를 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다.
[0044] 일 양상에 따르면, 하단 자기장, 상단 자기장, 및 측면 자기장은, 적어도 동일한 자기장으로부터 비롯한다.
[0045] 일 양상에 따르면, 다이 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 포함된다.
[0046] 제 7 예는, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이를 포함하는 다이를 제공한다. 다이는, MRAM 셀 어레이 위에 포지셔닝되는 제 1 강자성 층, 및 MRAM 셀 어레이 아래에 포지셔닝되는 제 2 강자성 층을 또한 포함한다. 다이는, 적어도 하나의 MRAM 셀 주변에 포지셔닝되는 수 개의 비아들을 더 포함한다. 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 비아들은 기판 관통 비아들이다.
[0047] 제 8 예는, 자기저항 랜덤 액세스 메모리(MRAM) 셀 어레이를 포함하는 다이 및 패키징 기판을 포함하는 다이 패키지를 제공한다. (MRAM) 셀 어레이는 수 개의 MRAM 셀들을 포함한다. 다이는 패키징 기판에 커플링된다. 다이 패키지는, 다이 아래의 제 1 강자성 층, 및 다이 위의 제 2 강자성 층을 또한 포함한다. 다이 패키지는, 다이를 둘러싸는 몰딩, 및 다이의 외곽 둘레 주변에 포지셔닝되는 수 개의 비아들을 또한 포함한다. 수 개의 비아들은 적어도 몰딩 내에 형성된다. 비아는 강자성 물질을 포함한다.
[0048] 다양한 특성들, 속성 및 이점들은, 동일한 참조 부호들이 전체에 걸쳐 대응하게 식별되는 도면들과 함께 해석할 때, 아래에 기재된 상세한 설명으로부터 명백해질 수도 있다.
[0049] 도 1은 자기저항 랜덤 액세스 메모리(MRAM) 셀 어레이를 포함하는 다이/웨이퍼를 예시한다.
[0050] 도 2는 셀의 자기 터널 접합(MTJ)을 예시한다.
[0051] 도 3a는 저 저항 하의 자기 터널 접합(MTJ)을 예시한다.
[0052] 도 3b는 고 저항 하의 자기 터널 접합(MTJ)을 예시한다.
[0053] 도 4a는 저 저항 하의 다른 자기 터널 접합(MTJ)을 예시한다.
[0054] 도 4b는 고 저항 하의 다른 자기 터널 접합(MTJ)을 예시한다.
[0055] 도 5는 MRAM 셀 어레이 및 자기 실딩을 포함하는 다이를 예시한다.
[0056] 도 6은, MRAM 셀 어레이 및 자기 실딩을 포함하는 다이를 예시하며, MRAM 셀 어레이는 MRAM 셀을 포함한다.
[0057] 도 7은, MRAM 셀 어레이 및 자기 실딩을 포함하는 다른 다이를 예시하며, MRAM 셀 어레이는 다른 MRAM 셀을 포함한다.
[0058] 도 8은, MRAM 셀 어레이 및 자기 실딩을 포함하는 다이를 제조하기 위한 방법의 흐름도를 예시한다.
[0059] 도 9a-c는, MRAM 셀 어레이 및 자기 실딩을 포함하는 다이를 제조하기 위한 방법의 시퀀스(sequence)를 예시한다.
[0060] 도 10은, MRAM 셀 어레이 및 자기 실딩을 포함하는 다이를 제조하기 위한 개괄적인 방법의 흐름도를 예시한다.
[0061] 도 11은, MRAM 셀 어레이 및 자기 실딩을 갖는 MRAM 다이를 포함하는 다이 패키지를 예시한다.
[0062] 도 12는, MRAM 셀 어레이 및 자기 실딩을 갖는 MRAM 다이를 제조하기 위한 방법의 흐름도를 예시한다.
[0063] 도 13a-c는, MRAM 셀 어레이 및 자기 실딩을 포함하는 다이를 제조하기 위한 방법의 시퀀스를 예시한다.
[0064] 도 14는, MRAM 셀 어레이 및 자기 실딩을 갖는 MRAM 다이를 제조하기 위한 개괄적인 방법의 흐름도를 예시한다.
[0065] 도 15는, 전술된 집적 회로, 다이 또는 패키지를 이용하여 집적될 수도 있는 다양한 전자 디바이스들을 예시한다.
[0066] 다음의 설명에서, 본 개시의 다양한 양상들의 철저한 이해를 제공하기 위해 특정한 세부사항들이 제공된다. 그러나, 당업자는, 그 양상들이 이들 특정한 세부사항들 없이 실시될 수도 있다는 것이 이해될 것이다. 예를 들어, 회로들은, 불필요한 세부사항으로 양상들을 불명료하게 하는 것을 회피하기 위해 블록도들로 도시될 수도 있다. 다른 예시들에서, 본 개시의 양상들을 불명료하게 하지 않기 위해, 잘-알려진 회로들, 구조들 및 기술들은 상세히 도시되지 않을 수도 있다.
개요
[0067] 수 개의 신규한 특성들은, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이를 포함하는 다이에 관련된다. 다이는, MRAM 셀 어레이 위에 포지셔닝되는 제 1 강자성 층, MRAM 셀 어레이 아래에 포지셔닝되는 제 2 강자성 층, 및 적어도 하나의 MRAM 셀 어레이 주변에 포지셔닝되는 수 개의 비아들을 또한 포함하며, 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 제 1 강자성 층, 제 2 강자성 층, 및 수 개의 비아들은 MRAM 셀 어레이에 대한 자기 실드를 정의한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함할 수도 있다. 몇몇 구현들에서, 수 개의 비아들은, 적어도 다이의 금속 층 및 유전체 층을 가로지른다. 몇몇 구현들에서, 비아들은 기판 관통 비아들이다. 몇몇 구현들에서, 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는다. 수 개의 신규한 특성들은 패키징 기판 및 다이를 포함하는 다이 패키지에 또한 관련된다. 다이는, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 갖는 MRAM 셀 어레이를 포함한다. 다이는 패키징 기판에 커플링된다. 다이 패키지는, 다이 아래의 제 1 강자성 층, 다이 위의 제 2 강자성 층, 다이를 둘러싸는 몰딩, 및 다이의 외곽 둘레 주변에 포지셔닝되는 수 개의 비아들을 또한 포함한다. 비아들은 적어도 몰딩 내에 형성된다. 비아는 강자성 물질을 포함한다.
[0068] 본 개시는, MRAM 셀 어레이 및/또는 MRAM 셀에 대한 자기 실드를 설명한다. 그러나, 본 개시에 설명된 다양한 방법들 자기 실드들은, 다이 및/또는 다이 패키지의 다른 컴포넌트들에 대한 자기 실딩을 제공하도록 사용/구성/적응될 수도 있다. 이들 컴포넌트들은, 예를 들어, 자기장에 민감한 컴포넌트들, 변압기들, 및/또는 자기 물질을 포함하는 컴포넌트들을 포함할 수도 있다. 몇몇 구현들에서, 자기장에 민감한 컴포넌트는, 그 기능이 자기장의 존재에 의해 불리하게 영향을 받을 수 있는 컴포넌트이다.
MRAM 및 자기 실딩을 갖는 예시적인 다이
[0069] 도 5는, 자기저항 랜덤 액세스 메모리(MRAM) 및 자기 실딩을 포함하는 다이/웨이퍼를 개념적으로 예시한다. 상세하게는, 도 5는, 기판(502), 수 개의 금속 및 유전체 층들(504), MRAM 셀 어레이(506), 수 개의 비아들(508), 제 1 층(510) 및 제 2 층(512)을 포함하는 다이(500)를 예시한다.
[0070] MRAM 셀 어레이(506)는 수 개의 셀들(506a-l)을 포함한다. 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, MRAM 셀은 STT-MRAM 셀일 수도 있다. 몇몇 구현들에서, 비아들(508)은 기판(502), 및 금속 및 유전체 층들(504)을 가로지르는 비아들이다. 기판은 실리콘(Si)일 수도 있거나, 또는 다른 물질들, 예컨대 유리, 사파이어 등일 수도 있다. 비아들(508)은 강자성 물질로 이루어질 수도 있다. 강자성 물질은 강자성을 나타내는 물질일 수도 있다. 강자성 물질은 높은 도자율(μ) 및/또는 높은 B 포화도를 가질 수도 있다. 몇몇 구현들에서, 물질의 도자율은, 인가된 자기장에 응답하여 물질이 획득한 자화의 정도를 지칭한다. 몇몇 구현들에서, 물질의 B 포화도는, 자기장에서의 증가가 물질의 자화를 더 이상 증가시키지 않을 경우, 물질이 도달한 상태를 지칭한다. 강자성 물질의 예는 실리콘 강(silicon steel), 망간-아연 페라이트(manganese-zinc ferrite)(MnZn), 및/또는 퍼멀로이(permalloy)일 수 있다. 도 5에 도시된 바와 같이, 비아들(508)은 MRAM 셀 어레이(506)를 측방향으로 둘러싼다. 도 5의 예에서, 비아들(508)은 다이(500)의 둘레에 로케이팅된다. 몇몇 구현들에서, 비아들(508)은, MRAM 셀 어레이(506)로부터의 각각의 MRAM 셀 주변(또는 MRAM 셀들의 세트)에 또한 로케이팅될 수도 있다. 몇몇 구현들에서, 비아들(508)은, 다이(500)의 MRAM 셀 어레이(506)에 대해 측방향 자기 실딩을 제공한다.
[0071] 제 1 층(510) 및 제 2 층(512)은 강자성 물질로 이루어질 수도 있다. 몇몇 구현들에서, 제 1 층(510), 제 2 층(512) 및 비아들(508)은, 높은 도자율 및 높은 B 포화도를 갖는 동일한 강자성 물질로 이루어질 수도 있다. 몇몇 구현들에서, 제 1 층(510) 및 제 2 층(512)은 강자성막 층(예를 들어, 박막 층)일 수도 있다.
[0072] 도 5에 도시된 바와 같이, 제 1 층(510)은 다이(500)(예를 들어, 범프(bump) 영역을 갖는 다이의 측면)의 전면(예를 들어, 전방 부분) 상에 코팅된다. 도 5에 추가로 도시된 바와 같이, 제 1 층(510)은 금속 및 유전체 층들(504) 위에 포지셔닝된다. 몇몇 구현들에서, 다이의 범프 영역(예를 들어, 범프들(예를 들어, 땜납)이 커플링될 영역)은 제 1 층(510) 근처에(about) 제조된다. 제 1 층(510)과 범프들(도시되지 않음) 사이에는 어떠한 전기적 접속도 존재하지 않는다. 몇몇 구현들에서, 제 1 층(510)은, 범프들(또는 와이어 본드(wire bond))이 다이의 내부 회로와 접속을 이루게 하는 개구부(opening)들을 포함한다. 몇몇 구현들에서, 마지막 금속 및 유전체 층들이 다이(500) 상에 제조된 이후에 제 1 층(510)이 다이(500) 상에 포지셔닝된다. 몇몇 구현들에서, 층(510)은, MRAM 셀들(예를 들어, MTJ 셀)을 커버하지만 상부 레벨 금속 접속들에 대한 하나 또는 그 초과의 개구부들을 갖도록 상부 레벨 금속 층들(예를 들어, 금속 층들(504) 중 하나 또는 그 초과)에 제공된다(예를 들어, 삽입됨). 즉, 제 1 층(510)은 다이(500)의 금속 층들(504) 중 하나 또는 그 초과일 수도 있다.
[0073] 도 5에 도시된 바와 같이, 제 2 층(512)은 다이(500)의 기판(502) 상에 코팅될 수도 있다. 상세하게는, 제 2 층(512)은, 기판(502)의 바깥(exterior) 부분 상에 코팅된다. 몇몇 구현들에서, 기판(502)의 바깥 부분을 코팅하는 것은, 다이의 후면 코팅으로 지칭될 수도 있다.
[0074] 몇몇 구현들에서, 제 1 및 제 2 층들(510-512)은, 다이의 상단 및/또는 하단 부분으로부터 다이(500)를 가로지르는 (예를 들어, 다이의 상단 및/또는 하단 부분에 수직인) 자기장으로부터의 자기 실드를 MRAM 셀 어레이(506)에 제공한다.
[0075] 도 5는, MRAM에 대한 자기 실딩을 갖는 다이를 예시한다. 그러나, 도 5에 도시되고 설명된 자기 실딩은, 다이의 다른 컴포넌트들에 대한 자기 실딩을 제공하는데 또한 사용될 수도 있다. 그러한 컴포넌트들은, 예를 들어, 자기장에 민감한 컴포넌트들, 변압기들, 및/또는 자기 물질을 포함하는 컴포넌트들을 포함할 수도 있다.
[0076] 다이들의 상이한 구현들은 상이한 MRAM 셀 어레이들을 가질 수도 있다. 도 6-7은, 상이한 MRAM 셀 어레이들을 갖는 상이한 다이들을 예시한다. 도 6은, MRAM 셀 어레이(600) 및 자기 실드를 포함하는 다이를 예시한다. 자기 실드는, 수 개의 강자성 비아들(508), 제 1 강자성 층(510), 및 제 2 강자성 층(512)을 포함할 수도 있다. 자기 실드는, 다이를 (예를 들어, 다이의 측면 표면으로부터) 측방향으로 또는 (예를 들어, 다이의 상단 또는 하단 표면으로부터) 종방향으로(longitudinally) 가로지를 수도 있는 자기장들로부터의 자기 실딩을 제공할 수도 있다.
[0077] MRAM 셀 어레이(600)는, MRAM 셀(601)을 포함하는 수 개의 MRAM 셀들을 포함한다. 도 6에 도시된 바와 같이, MRAM 셀(601)은, 드레인(602), 소스(604), 제 1 컴포넌트(606), 바이패스(bypass) 라인(608), 층(610), 고정 자기 층(612), 절연 층(614), 가변 자기 층(616), 및 비트 라인(618)을 포함한다. 몇몇 구현들에서, 고정 자기 층(612), 절연 층(614), 및 가변 자기 층(616)은, MRAM 셀(601)의 자기 터널 접합(MTJ)을 정의한다. 몇몇 구현들에서, MRAM 셀(601)은, 기입 라인(620), 게이트(622) 및 제 2 컴포넌트(624)를 또한 포함할 수도 있다.
[0078] 도 7은, MRAM 셀 어레이(700) 및 자기 실드를 포함하는 다른 다이를 예시한다. 도 7의 자기 실드는 도 6의 자기 실드와 유사할 수도 있다. 도 7의 자기 실드는, 수 개의 강자성 비아들(508), 제 1 강자성 층(510), 및 제 2 강자성 층(512)을 포함할 수도 있다. 자기 실드는, 다이를 (예를 들어, 다이의 측면 표면으로부터) 측방향으로 또는 (예를 들어, 다이의 상단 또는 하단 표면으로부터) 종방향으로 가로지를 수도 있는 자기장들로부터의 자기 실딩을 제공할 수도 있다.
[0079] MRAM 셀 어레이(700)는, MRAM 셀(701)을 포함하는 수 개의 MRAM 셀들을 포함한다. 도 7에 도시된 바와 같이, MRAM 셀(701)은, 드레인(702), 소스(704), 제 1 컴포넌트(706), 층(708), 고정 자기 층(710), 금속 층(712), 가변 자기 층(714), 및 비트 라인(716)을 포함한다. 몇몇 구현들에서, 고정 자기 층(710), 금속 층(712), 및 가변 자기 층(714)은, MRAM 셀(701)의 자기 터널 접합(MTJ)을 정의한다. 몇몇 구현들에서, MRAM 셀(701)은 게이트(718) 및 제 2 컴포넌트(720)를 또한 포함할 수도 있다. 몇몇 구현들에서, MRAM 셀(701)의 이러한 구성은, 스핀 전달 토크(STT) MRAM 셀 어레이로 지칭될 수도 있다.
[0080] 도 6-7에 예시된 MRAM 셀들은, 단지 예시적이며, 이들 특정한 MRAM 셀들로 자기 실드의 적용 및 사용을 제한하도록 해석되어서는 안됨이 유의되어야 한다. 본 개시에 설명된 자기 실드는 MRAM 셀의 임의의 타입 및/또는 구성에 적용가능할 수도 있다.
[0081] MRAM 및 자기 실드를 포함하는 다이의 다양한 예들이 설명되었으며, MRAM 및 자기 실드를 포함하는 다이를 제조하기 위한 방법이 이제 아래에서 설명될 것이다.
MRAM 및 자기 실드를 포함하는 다이를 제조하기 위한 예시적인 방법
[0082] 도 8은 MRAM 및 자기 실드를 포함하는 다이를 제조하기 위한 방법의 흐름도를 예시한다. 방법은, (805에서) 자기저항 랜덤 액세스 메모리(MRAM) 셀 어레이를 포함하는 다이/웨이퍼를 제조함으로써 시작된다. MRAM 셀 어레이는 수 개의 MRAM 셀들을 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, MRAM 셀은 STT-MRAM 셀일 수도 있다. 몇몇 구현들에서, (805에서의) 다이/웨이퍼를 제조하는 단계는, 기판, 및 수 개의 금속 및 유전체 층들을 제조/제공하는 단계를 포함한다.
[0083] 방법은 추가로, (810에서) 다이 내에 수 개의 캐비티들을 형성한다. 캐비티들은, 다이의 금속 층들, 유전체 층들 및/또는 기판을 가로지를 수도 있다. 상이한 구현들은 캐비티들을 상이하게 형성할 수도 있다. 몇몇 구현들에서, 캐비티들은, 다이의 금속 층들, 유전체 층들, 및/또는 기판 내에 홀(hole)들을 에칭(etching)/드릴링(drilling)함으로써 형성된다. 몇몇 구현들에서, 캐비티들의 에칭/드릴링은, 레이저에 의해 수행될 수도 있다. 몇몇 구현들에서, 캐비티들은, 다이의 일부 또는 전체 다이를 가로지를 수도 있다. 상이한 구현들은 다이의 상이한 위치들에서 캐비티들을 형성할 수도 있다. 몇몇 구현들에서, 캐비티들은, 다이의 MRAM 셀 어레이(및/또는 각각의 MRAM 셀 또는 MRAM 셀들의 세트)를 둘러싸는 것으로서 형성될 수도 있다. 몇몇 구현들에서, 캐비티들은 다이의 둘레에 형성된다.
[0084] (810에서) 일단 캐비티들이 형성되면, 방법은 (815에서), 강자성 물질로 캐비티들을 충진시킨다. 몇몇 구현들에서, 캐비티들을 (815에서) 충진시키는 것은, 다이 내에 강자성 비아들을 형성한다. 몇몇 구현들에서, 강자성 비아들은, 관통 비아들(예를 들어, 기판 관통 비아(TSV들))일 수도 있다. 몇몇 구현들에서, 강자성 물질로 이루어진 비아들은, 다이의 측면 방향에 따른 자기장으로부터의 자기 실드(예를 들어, 다이의 측면 표면으로부터의 자기 실드로부터의 보호)를 제공한다. 몇몇 구현들에서, 캐비티들을 충진시키는데 사용되고 비아들을 형성하는 강자성 물질은, 높은 도자율 및 높은 B 포화도를 가질 수도 있다.
[0085] 그 후, 방법은, (820에서) 강자성 물질로 다이의 전면(예를 들어, 전방 부분)을 코팅한다. 몇몇 구현들에서, 강자성 물질로 다이의 전면을 코팅하는 단계는, 다이의 금속 층 및/또는 유전체 층 상에 강자성막 층을 증착하는 단계를 포함할 수도 있다. 도 5의 제 1 층(510)은, 몇몇 구현들에서, 다이 상에 코팅될 수도 있는 강자성 물질의 예이다.
[0086] (820에서) 강자성 물질로 다이의 전면을 코팅한 이후, 방법은, (825에서) 코팅된 전면의 범프 영역을 노출(expose)시킨다. 몇몇 구현들에서, 범프 영역을 노출시키는 단계는, 코팅된 전방의 영역을 에칭하여 범프 영역을 정의하는 단계를 포함하며, 몇몇 구현들에서, 땜납이 그 범프 영역에 커플링될 수도 있다.
[0087] 방법은 추가로, (830에서) 다이의 후면(예를 들어, 후방 부분 또는 기판 부분)을 선택적으로 씨닝(thin)할 수도 있다. 몇몇 구현들에서, 다이의 후면을 씨닝하는 단계는, 기판을 씨닝하는 단계를 포함한다. 그 후, 방법은 (835에서), 다이의 후면을 강자성 물질로 코팅한다. 몇몇 구현들에서, 후면을 코팅하는 단계는, 다이의 기판의 바깥 부분을 코팅하는 단계를 포함할 수도 있다. 몇몇 구현들에서, 강자성 물질로 다이의 후면을 코팅하는 단계는, 다이의 기판(예를 들어, 씨닝된 기판) 상에 강자성막 층을 증착하는 단계를 포함할 수도 있다. 도 5의 제 2 층(512)은, 몇몇 구현들에서, 다이 상에 코팅될 수도 있는 강자성 물질의 예이다.
[0088] 도 8의 방법이 다이의 전면(예를 들어, 전방 부분)을 먼저 코팅하는 것을 설명하지만, 몇몇 구현들에서, 다이의 전면 이전에 다이의 후면(예를 들어, 후방 부분)이 코팅될 수도 있다. 상이한 구현들은 방법을 상이하게 수행할 수도 있다.
MRAM 및 자기 실드를 포함하는 다이를 제조하기 위한 예시적인 시퀀스
[0089] 도 9a-9c는, MRAM 및 자기 실드를 포함하는 다이를 제조하기 위한 시퀀스를 예시한다. 시퀀스는, 스테이지 1에서, 기판(902), 및 금속 및 유전체 층들(904)을 포함하는 다이/웨이퍼(900)로 시작된다. 다이/웨이퍼(900)는 자기저항 랜덤 액세스 메모리(MRAM) 셀 어레이(906)를 또한 포함한다. MRAM 셀 어레이(906)는 수 개의 MRAM 셀들을 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, MRAM 셀은 STT-MRAM 셀일 수도 있다.
[0090] 스테이지 2에서, 수 개의 캐비티들(908)이 다이(900) 내에 형성된다. 캐비티들(908)은, 다이(900)의 금속 층들, 유전체 층들 및/또는 기판(902)을 가로지를 수도 있다. 상이한 구현들은 캐비티들을 상이하게 형성할 수도 있다. 몇몇 구현들에서, 캐비티들은, 다이(900)의 금속 층들, 유전체 층들, 및/또는 기판 내에 홀들을 에칭/드릴링함으로써 형성된다. 몇몇 구현들에서, 캐비티들의 에칭/드릴링은 레이저에 의해 수행될 수도 있다. 몇몇 구현들에서, 캐비티들(908)은 다이의 일부 또는 전체 다이를 가로지를 수도 있다. 상이한 구현들은, 다이의 상이한 위치들에 캐비티들을 형성할 수도 있다. 몇몇 구현들에서, 캐비티들(908)은, 다이(900)의 MRAM 셀 어레이(906)를 둘러싸는 것으로서 형성될 수도 있다. 몇몇 구현들에서, 캐비티들(908)은 다이(900)의 둘레에 형성된다.
[0091] 스테이지 3에서, 캐비티들(908)이 강자성 물질로 충진된다. 몇몇 구현들에서, 캐비티들의 충진은, 다이(900) 내에 강자성 비아들(910)을 형성한다. 몇몇 구현들에서, 강자성 비아들(910)은 관통 비아들(예를 들어, 기판 관통 비아(TSV)들)일 수도 있다. 몇몇 구현들에서, 강자성 물질로 이루어진 비아들(910)은, 다이(900)의 측면 방향에 따른 자기장으로부터의 자기 실드(예를 들어, 다이의 측면 표면으로부터의 자기장으로부터의 보호)를 제공한다. 몇몇 구현들에서, 캐비티들(908)을 충진시키고 비아들(910)을 형성하는데 사용된 강자성 물질은, 높은 도자율 및 높은 B 포화도를 가질 수도 있다.
[0092] 스테이지 4에서, 다이의 전면(예를 들어, 전방 부분)은 강자성 물질을 갖는 층(912)으로 코팅된다. 몇몇 구현들에서, 강자성 물질로 다이의 전면을 코팅하는 단계는, 다이(900)의 금속 층 및/또는 유전체 층 상에 강자성막 층(예를 들어, 층(912))을 증착하는 단계를 포함할 수도 있다.
[0093] 스테이지 5에서, 다이(900)의 후면(예를 들어, 후방 부분, 기판 부분)이 씨닝된다. 몇몇 구현들에서, 다이의 후면을 씨닝하는 단계는, 다이(900)의 기판(902)을 씨닝하는 단계를 포함한다. 몇몇 구현들에서, 다이의 후면의 씨닝은 선택적이다.
[0094] 스테이지 6에서, 강자성 물질을 갖는 층(914)이 다이(900)의 후면(예를 들어, 후방 부분) 상에 코팅된다(예를 들어, 증착됨). 몇몇 경우들에서, 유전체 층은, 강자성 층(914)을 제공하기 이전에 먼저 제공될 수도 있다(예를 들어, 증착됨). 몇몇 구현들에서, 다이(900)의 후면(예를 들어, 후방 부분)을 코팅하는 단계는, 다이(900)의 기판(902)의 바깥 부분을 코팅하는 단계를 포함할 수도 있다. 몇몇 구현들에서, 강자성 물질로 다이(900)의 후면을 코팅하는 단계는, 다이(900)의 기판(902)(예를 들어, 씨닝된 기판) 상에 강자성막 층(예를 들어, 층(914))을 증착하는 단계를 포함할 수도 있다.
MRAM 및 자기 실드를 포함하는 다이를 제공하기 위한 예시적인 개괄적 방법
[0095] 도 8의 방법 및 도9a-c의 시퀀스는, 자기저항 랜덤 액세스 메모리(MRAM) 및 자기 실드를 포함하는 다이를 제조하기 위한 상세한 방법 및 시퀀스를 예시한다. 그러한 상세한 방법 및 시퀀스는, 도 10에 예시된 바와 같이, MRAM 및 자기 실드를 포함하는 다이를 제공하기 위한 개괄적인 방법으로 개념적으로 간략화될 수 있다.
[0096] 도 10은 MRAM을 포함하는 다이를 제공하는 것에 관하여 설명될 것이다. 그러나, 도 10에 설명된 방법은, 자기 실딩을 요구하는 다른 컴포넌트들을 포함하는 다이를 제공하기 위해 또한 사용될 수도 있거나 또는 자기 실딩으로부터 유리할 수 있다. 그러한 컴포넌트들은, 예를 들어, 자기장에 민감한 컴포넌트들, 변압기들, 및/또는 자기 물질을 포함하는 컴포넌트들을 포함할 수도 있다.
[0097] 도 10에 도시된 바와 같이, 방법은 (1005에서), 컴포넌트(예를 들어, 수 개의 자기저항 랜덤 액세스 메모리 MRAM 셀들을 포함하는 MRAM 셀 어레이)를 포함하는 다이를 제공한다. 몇몇 구현들에서, MRAM 셀 어레이를 제공하는 단계는, MRAM 셀들을 포함하는 다이를 제조하는 단계를 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다. 상이한 구현들은 상이한 MRAM 셀들을 포함할 수도 있다. 도 9a의 스테이지 1은, 몇몇 구현들에서, MRAM 셀 어레이를 제공하는 예를 예시한다.
[0098] 방법은 (1010에서), 컴포넌트(예를 들어, MRAM 셀 어레이) 위에 포지셔닝되는 제 1 강자성 층을 제공한다. 몇몇 구현들에서, 제 1 강자성 층은 강자성 박막이다. 상이한 구현들은 제 1 강자성 층을 상이하게 제공할 수도 있다. 몇몇 구현들에서, 제 1 강자성 층을 제공하는 단계는, 다이의 전면 상에 강자성 층을 증착(예를 들어, 코팅)하는 단계를 포함한다. 몇몇 구현들에서, 제 1 강자성 층은, 다이(예를 들어, 다이 내부)의 하나 또는 그 초과의 금속 층들의 일부일 수도 있다. 도 9b의 스테이지 4는, 몇몇 구현들에서, 제 1 강자성 층을 제공하는 예를 예시한다.
[0099] 방법은 (1015에서), 컴포넌트(예를 들어, MRAM 셀 어레이) 아래에 포지셔닝되는 제 2 강자성 층을 제공한다. 상이한 구현들은 제 2 강자성 층을 상이하게 제공할 수도 있다. 몇몇 구현들에서, 제 2 강자성 층을 제공하는 단계는, 다이의 후면 상에(예를 들어, 다이의 기판 측 상에) 강자성 층을 증착(예를 들어, 코팅)하는 단계를 포함한다. 몇몇 구현들에서, 제 2 강자성 층을 제공하는 단계는, 기판의 부분을 씨닝하는 단계를 포함할 수도 있다. 도 9c의 스테이지 6은, 몇몇 구현들에서, 제 2 강자성 층을 제공하는 예를 예시한다.
[00100] 방법은 (1020에서), 적어도 하나의 컴포넌트(예를 들어, MRAM 셀) 주변에 포지셔닝되는 수 개의 비아들을 제공한다. 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 수 개의 비아들을 제공하는 단계는, 관통 비아들(예를 들어, 기판을 가로지르는 비아들)을 제공하는 단계를 포함한다. 몇몇 구현들에서, 기판은 실리콘 기판일 수도 있다. 몇몇 구현들에서, 수 개의 비아들을 제공하는 단계는, 다이의 금속 층들, 유전체 층들, 및/또는 기판을 가로지르는 수 개의 캐비티들을 제조(예를 들어, 드릴링)하는 단계, 및 비아들을 형성하기 위해 강자성 물질로 캐비티들을 충진시키는 단계를 포함한다. 도 9a-9b의 스테이지 2-3은, 몇몇 구현들에서, 수 개의 비아들을 제공하는 예를 예시한다.
[00101] 도 8, 9a-9c 및 10에서 제 1 강자성 층, 제 2 강자성 층, 및 비아들이 제공되는 순서는 단지 예시적임이 유의되어야 한다. 몇몇 구현들에서, 순서는 스위칭 또는 재배열될 수 있다. 예를 들어, 몇몇 구현들에서, 제 1 및/또는 제 2 강자성 층들을 제공하기 전에 비아들이 먼저 제공된다. 부가적으로, 도 8, 9a-9c 및 10의 단계들 중 몇몇은 결합될 수 있다.
[00102] 다이에 대한 자기 실딩을 제공하기 위한 구조, 방법 및 시퀀스가 설명되었으며, 자기 실딩을 제공하기 위한 다른 구조, 방법, 및 시퀀스가 이제 아래에서 설명될 것이다.
MRAM 및 자기 실딩을 갖춘 다이를 갖는 예시적인 다이 패키지
[00103] 도 11은, 자기저항 랜덤 액세스 메모리(MRAM) 및 자기 실딩을 갖는 다이/웨이퍼를 포함하는 다이 패키지를 개념적으로 예시한다. 상세하게는, 도 11은, 패키징 기판(1102) 및 다이(1104)를 포함하는 다이 패키지(1000)를 예시한다. 도 11에 도시된 바와 같이, 다이(1104)는 MRAM 셀 어레이(1104)를 포함한다. MRAM 셀 어레이(1104)는 수 개의 MRAM 셀들(예를 들어, MRAM 셀(601, MRAM 셀(701))을 포함할 수도 있다. MRAM 셀은 자기 터널 접합(MTJ)을 포함할 수도 있다. 몇몇 구현들에서, MRAM 셀은 STT-MRAM 셀일 수도 있다. 다이 패키지(1100)는, 몰딩(1107), 수 개의 비아들(1108), 제 1 층(1110), 및 제 2 층(1112)을 또한 포함한다.
[00104] 몰딩(1107)은 다이(1104)를 캡슐화(encapsulate)한다. 비아들(1108)은, 몰딩(1107)을 가로지르는 비아들이다. 그러므로, 몇몇 구현들에서, 비아들(1108)은 몰딩 관통 비아(TMV)들일 수도 있다. 몇몇 구현들에서, 비아들(1108)은 패키징 기판(1102)을 또한 가로지를 수도 있다. 비아들(1108)은 강자성 물질로 이루어질 수도 있다. 강자성 물질은 높은 도자율 및 높은 B 포화도를 가질 수도 있다. 상이한 구현들은 비아들(1108)을 상이하게 형성할 수도 있다. 몇몇 구현들에서, 몰딩(예를 들어, 몰딩(1107)) 이후에, 캐비티들이 몰딩 내에 형성(예를 들어, 에칭, 드릴링)된다. 몇몇 구현들에서, 다이 패키지의 몰딩 내의 캐비티들을 드릴링하기 위해 레이저가 사용될 수도 있다. 일단 캐비티들이 형성되면, 캐비티들은 물질(예를 들어, 강자성 물질)로 충진되어 비아들(1108)을 형성할 수도 있다. 도 11에 도시된 바와 같이, 비아들(1108)은 다이(1102)를 측방향으로 둘러싼다. 도 11의 예에서, 비아들(1108)은 다이 패키지(1100)의 둘레에 로케이팅된다. 그러나, 비아들(1108)은 상이한 위치들에 로케이팅될 수도 있다. 몇몇 구현들에서, 비아들(1108)은, 다이(1102)의 MRAM 셀 어레이(1104)에 대한 측방향 자기 실딩을 제공한다.
[00105] 제 1 층(1110) 및 제 2 층(1112)은 강자성 물질로 이루어질 수도 있다. 몇몇 구현들에서, 제 1 층(1110), 제 2 층(1112) 및 비아들(1108)은, 높은 도자율 및 높은 B 포화도를 갖는 동일한 강자성 물질로 이루어질 수도 있다. 몇몇 구현들에서, 제 1 층(1110) 및 제 2 층(1112)은 강자성막 층일 수도 있다.
[00106] 도 11에 도시된 바와 같이, 제 1 층(1110)은 패키징 기판(1102)의 제 1 금속 층일 수도 있다. 제 1 층(1110)은, 패키징 기판(1102)의 제조 동안 형성될 수도 있다. 도 11에 추가로 도시된 바와 같이, 제 2 층(1112)은, 몇몇 구현들에서, 다이 패키지(1100)를 형성하는 캡(cap)을 생성하기 위해 몰딩(1107)의 상단 상에 형성된다. 몇몇 구현들에서, 제 1 및 제 2 층들(1110-1112)은, 다이 패키지의 상단 및/또는 하단 부분으로부터 다이 패키지(1100)를 가로지르는(예를 들어, 다이 패키지의 상단 및/또는 하단 부분에 수직인) 자기장으로부터의 MRAM 셀 어레이(1104)에 대한 자기 실딩을 제공한다. 몇몇 구현들에서, 제 2 층(1112)은 패키징 기판(1102)의 하단에 있을 수 있다.
[00107] 도 11은 MRAM을 갖는 다이에 대한 자기 실딩을 갖춘 다이 패키지를 예시한다. 그러나, 도 11에 도시되고 설명된 자기 실딩은, 다이 및/또는 다이 패키지의 다른 컴포넌트들에 대해 자기 실딩을 제공하도록 또한 사용될 수도 있다. 그러한 컴포넌트들은, 예를 들어, 자기장에 민감한 컴포넌트들, 변압기들, 및/또는 자기 물질을 포함하는 컴포넌트들을 포함할 수도 있다.
[00108] MRAM 다이 및 자기 실드를 포함하는 다이 패키지의 다양한 예들이 설명되었으며, MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제조하기 위한 방법이 이제 아래에서 설명될 것이다.
MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제조하기 위한 예시적인 방법
[00109] 도 12는, MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제조하기 위한 방법의 흐름도를 예시한다. 방법은 (1205에서), 강자성 물질을 갖는 층을 포함하는 패키징 기판을 제조함으로써 시작된다. 강자성 물질은, 높은 도자율 및 높은 B 포화도를 갖는 물질일 수도 있다. 층은 강자성막 층일 수도 있다. 몇몇 구현들에서, 강자성 물질을 갖는 층은 패키징 기판의 제 1 금속 층일 수도 있다.
[00110] 그 후, 방법은 (1210에서), 패키징 기판의 범프 영역들을 노출시킨다. 몇몇 구현들에서, 범프 영역들은, 다이에 커플링될 패키징 기판의 부분들일 수도 있다.
[00111] 다음에, 방법은 (1215에서), 자기저항 랜덤 액세스 메모리(MRAM) 셀 어레이를 포함하는 다이/웨이퍼를 패키징 기판에 커플링시킨다. MRAM 셀 어레이는 수 개의 MRAM 셀들을 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, MRAM 셀은 STT-MRAM 셀일 수도 있다. 몇몇 구현들에서, 다이를 패키징 기판에 커플링시키는 단계는, 다이를 패키징 기판에 어셈블링(assemble)시키는 단계를 포함한다.
[00112] 다음에, 방법은 (1220에서), 다이 주변에 몰딩을 형성한다. 몇몇 구현들에서, 몰딩을 형성하는 단계는, 다이를 보호하기 위해 몰딩 물질로 다이를 커버하는 단계를 포함한다. 상이한 구현들은 상이한 몰딩을 제공할 수도 있다.
[00113] 추가로, 방법은 (1225)에서, 몰딩 내에 수 개의 캐비티들을 형성한다. 몇몇 구현들에서, 캐비티들은 몰딩 및 패키징 기판을 가로지를 수도 있다. 상이한 구현들은 캐비티들을 상이하게 형성할 수도 있다. 몇몇 구현들에서, 캐비티들은, 몰딩 및 패키징 기판 내에 홀들을 에칭/드릴링함으로써 형성된다. 몇몇 구현들에서, 캐비티들의 에칭/드릴링은 레이저에 의해 수행될 수도 있다. 몇몇 구현들에서, 캐비티들은, 전체 몰딩 및/또는 패키징 기판 또는 그 일부를 가로지를 수도 있다. 상이한 구현들은, 다이 패키지의 상이한 위치들에 캐비티들을 형성할 수도 있다. 몇몇 구현들에서, 캐비티들은, 다이의 MRAM 셀 어레이를 둘러싸는 것으로서 형성될 수도 있다. 몇몇 구현들에서, 캐비티들은, 다이 패키지의 둘레(예를 들어, 몰딩 및/또는 기판의 둘레)에 형성된다.
[00114] (1225에서) 일단 캐비티들이 형성되면, 방법은 (1230에서) 강자성 물질로 캐비티들을 충진시킨다. 몇몇 구현들에서, (1230에서) 캐비티들을 충진시키는 것은, 다이 패키지(예를 들어, 다이 패키지의 몰딩) 내에 강자성 비아들을 형성한다. 몇몇 구현들에서, 강자성 비아들은 몰딩 관통 비아(TMV)들일 수도 있다. 몇몇 구현들에서, 강자성 물질로 이루어진 비아들은, 다이 패키지의 측면 방향에 따른 자기장으로부터의 자기 실드(예를 들어, 다이 패키지의 측면 표면으로부터의 자기장으로부터의 보호)를 제공한다. 몇몇 구현들에서, 캐비티들을 충진시키는 사용되고 비아들을 형성하는 강자성 물질은, 높은 도자율 및 높은 B 포화도를 가질 수도 있다.
[00115] 그 후, 방법은 (1235에서), 강자성 물질로 이루어진 층을 제공함으로써 다이 패키지의 인클로져를 형성한다. 층은 몰딩 위에 형성될 수도 있다. 층은 강자성막 층일 수도 있다. 도 11의 제 2 층(1112)은, 몇몇 구현들에서, 다이 패키지 상에 형성될 수도 있는 강자성 물질의 예이다.
MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제조하기 위한 예시적인 시퀀스
[00116] 도 13a-c는, MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제조하기 위한 시퀀스를 예시한다. 스테이지 1에서, 패키징 기판(1300)은 층(1302)을 포함한다. 몇몇 구현들에서, 패키징 기판(1300)은 다이 패키지에 대한 기판이다. 몇몇 구현들에서, 층(1302)은 패키징 기판의 제 1 금속 층이다. 층(1302)은 강자성 물질을 가질 수도 있다. 강자성 물질은, 높은 도자율 및 높은 B 포화도를 갖는 물질일 수도 있다. 층(1302)은 강자성막 층(예를 들어, 박막 층)일 수도 있다. 몇몇 구현들에서, 층(1302)은, 패키징 기판(1300)의 다른 측면 상에 있을 수도 있거나, 또는 패키징 기판(1300)의 측면들 둘 모두 상에 있을 수도 있다.
[00117] 스테이지 2에서, 다이(1304)가 패키징 기판(1300)에 커플링된다. 몇몇 구현들에서, 다이(1304)가 패키징 기판(1300)에 커플링되기에 앞서, 기판(1300) 및 층(1302)에 범프 영역들이 제공/정의된다. 다이(1304)는, 자기저항 랜덤 액세스 메모리(MRAM) 셀 어레이(1306)를 포함하는 웨이퍼이다. MRAM 셀 어레이(1306)는 수 개의 MRAM 셀들을 포함한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다. 몇몇 구현들에서, MRAM 셀은 STT-MRAM 셀일 수도 있다. 몇몇 구현들에서, 다이(1304)를 패키징 기판(1300)에 커플링시키는 단계는, 다이(1304)를 패키징 기판(1300)에 어셈블링시키는 단계를 포함한다. 다이(1304)는, 층(1302)이 다이 아래에 있도록 패키징 기판에 커플링될 수도 있다.
[00118] 스테이지 3에서, 몰딩(1308)이 다이(1304) 주변에 형성된다. 몰딩(1308)은, 다이(1304)를 보호하도록 돕는 몰딩 물질이다. 몰딩(1308)은 다이(1304)를 완전히 둘러쌀 수도 있거나 또는 몰딩(1308)은 다이(1304) 주변에 벽들을 형성할 수도 있다.
[00119] 스테이지 4에서, 수 개의 캐비티들(1310)이 몰딩 (1308) 내에 형성된다. 몇몇 구현들에서, 캐비티들(1310)은 몰딩(1310) 및 패키지 기판(1300)을 가로지를 수도 있다. 상이한 구현들에서 캐비티들(1310)은 상이하게 형성될 수도 있다. 몇몇 구현들에서, 캐비티들(1310)은, 몰딩(1310) 및 패키징 기판(1300) 내에 홀들을 에칭/드릴링함으로써 형성된다. 몇몇 구현들에서, 캐비티들(1310)의 에칭/드릴링은, 레이저에 의해 수행될 수도 있다. 몇몇 구현들에서, 캐비티들(1300)은, 전체 몰딩(1310) 및/또는 패키징 기판(1310) 또는 그 일부를 가로지를 수도 있다. 상이한 구현들은 다이 패키지의 상이한 위치들에 캐비티들(1310)을 형성할 수도 있다. 몇몇 구현들에서, 캐비티들(1310)은, 다이(1304)의 MRAM 셀 어레이(1306)를 둘러싸는 것으로서 형성될 수도 있다. 몇몇 구현들에서, 캐비티들(1310)은, 다이 패키지의 둘레(예를 들어, 몰딩 및/또는 기판의 둘레)에 형성된다.
[00120] 스테이지 5에서, 캐비티들(1310)은 강자성 물질로 충진된다. 몇몇 구현들에서, 캐비티들(1310)을 충진시키는 것은, 다이 패키지의 몰딩(1308) 내에 강자성 비아들(1312)을 형성한다. 몇몇 구현들에서, 강자성 비아들(1312)은 몰딩 관통 비아(TMV)들일 수도 있다. 몇몇 구현들에서, 비아들(1312)은, 다이 패키지의 측면 방향에 따른 자기장으로부터의 자기 실드(예를 들어, 다이 패키지의 측면 표면으로부터의 자기장으로부터의 보호)를 제공한다. 몇몇 구현들에서, 캐비티들(1310)을 충진시키는데 사용되고 비아들(1312)을 형성하는 강자성 물질은, 높은 도자율 및 높은 B 포화도를 가질 수도 있다.
[00121] 스테이지 6에서, 강자성 물질로 이루어진 층(1314)을 제공함으로써 다이 패키지의 인클로져가 형성된다. 층(1314)은 몰딩(1308) 위에 형성될 수도 있다. 층(1214)은 강자성막 층일 수도 있다.
MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제공하기 위한 예시적인 개괄적 방법
[00122] 도 12의 방법 및 도 13a-c의 시퀀스는, 자기저항 랜덤 액세스 메모리(MRAM) 다이 및 자기 실드를 포함하는 다이 패키지를 제조하기 위한 상세한 방법 및 시퀀스를 예시한다. 그러한 상세한 방법 및 시퀀스는, 도 14에 예시된 바와 같이, MRAM 다이 및 자기 실드를 포함하는 다이 패키지를 제공하기 위한 개괄적인 방법으로 개념적으로 간략화될 수 있다.
[00123] 도 14는, MRAM을 포함하는 다이를 갖는 다이 패키지를 제공하는 것에 관하여 설명될 것이다. 그러나, 도 14에 설명된 방법은, 자기 실딩을 요구하는 다른 컴포넌트들을 포함하는 다이 패키지를 제공하는데 또한 사용될 수도 있거나 또는 자기 실딩으로부터 유리할 수 있다. 그러한 컴포넌트들은, 예를 들어, 자기장에 민감한 컴포넌트들, 변압기들, 및/또는 자기 물질을 포함하는 컴포넌트들을 포함할 수도 있다.
[00124] 도 14에 도시된 바와 같이, 방법은 (1405에서) 패키징 기판을 제공한다. 상이한 구현들은 상이한 패키징 기판들을 사용할 수도 있다. 방법은 (1410에서), 패키징 기판 상에 제 1 강자성 층을 제공한다. 몇몇 구현들에서, 제 1 강자성 층은, 패키징 기판의 측면들 중 어느 하나 또는 둘 모두 상에 증착 및/또는 코팅될 수도 있다. 제 2 강자성 층은 박막 강자성 층일 수도 있다. 도 13a의 스테이지 1은, 몇몇 구현들에서, 제 1 강자성 층을 포함하는 패키징 기판의 예를 예시한다.
[00125] 방법은 (1415에서), 컴포넌트(예를 들어, 수 개의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이)를 포함하는 다이를 제공한다. MRAM 셀은 자기 터널 접합(MTJ)을 포함한다. 상이한 구현들은 상이한 MRAM셀들을 포함할 수도 있다. (1415에서) 다이는, 제 1 강자성 층이 다이 아래에 있도록 패키징 기판 상에 제공된다. 상이한 구현들에서, 다이를 제공하는 단계는, 다이를 패키징 기판 상에 어셈블링하는 단계를 포함한다. 도 13a의 스테이지 2는, 몇몇 구현들에서, 다이가 패키징 기판 상에 제공되는 예를 예시한다.
[00126] 다음에, 방법은 (1420에서), 다이를 둘러싸는 몰딩을 제공한다. 상이한 구현들은 상이한 몰딩 물질들을 사용할 수도 있다. 도 13b의 스테이지 3은, 몇몇 구현들에서, 다이 주변에 몰딩이 제공되는 예를 예시한다.
[00127] 방법은 (1425에서), 다이의 외곽 둘레 주변에 포지셔닝되는 수 개의 비아들을 제공한다. 수 개의 비아들은 몰딩 내에 형성된다. 비아는 강자성 물질을 포함한다. 몇몇 구현들에서, 수 개의 비아들을 제공하는 단계는, 다이를 둘러싸는 몰딩을 가로지는 수 개의 캐비티들을 제조(예를 들어, 드릴링)하는 단계, 및 비아들을 형성하기 위해 강자성 물질로 캐비티들을 충진시키는 단계를 포함한다. 도 13b-13c의 스테이지 4-5는, 몇몇 구현들에서, 몰딩 내에 수 개의 비아들을 제공하는 예를 예시한다.
[00128] 그 후, 방법은 (1430에서), 다이 위에 포지셔닝되는 제 2 강자성 층을 제공한다. 몇몇 구현들에서, 제 2 강자성 층은 강자성 박막이다. 상이한 구현들은 제 2 강자성 층을 상이하게 제공할 수도 있다. 도 13c의 스테이지 6은, 몇몇 구현들에서, 제 2 강자성 층을 제공하는 예를 예시한다.
[00129] 도 12, 13a-13c 및 14에서 제 1 강자성 층, 제 2 강자성 층, 및 비아들이 제공되는 순서는 단지 예시적임이 유의되어야 한다. 몇몇 구현들에서, 순서는 스위칭되거나 또는 재배열될 수 있다. 부가적으로, 도 12, 13a-13c 및 14의 단계들 중 몇몇은 결합될 수 있다.
예시적인 전자 디바이스들
[00130] 도 15는, 전술된 집적 회로, 다이, 또는 패키지 중 임의의 것을 이용하여 집적될 수도 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 텔레폰(1502), 랩톱 컴퓨터(1504), 및 고정 위치 단말(1506)은, 본 명세서에 설명된 바와 같은 집적 회로(IC)(1500)를 포함할 수도 있다. IC(1500)는, 예를 들어, 본 명세서에 설명된 집적 회로들, 다이들, 또는 패키지들 중 임의의 것일 수도 있다. 도 15에 예시된 디바이스들(1502, 1504, 1506)은 단지 예시적이다. 모바일 디바이스들, 핸드-헬드(hand-held) 개인 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말들과 같은 휴대용 데이터 유닛들, GPS 인에이블된 디바이스들, 내비게이션 디바이스들, 셋 톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 검침 장비(meter reading equipment)와 같은 고정 위치 데이터 유닛들, 통신 디바이스, 스마트폰들, 태블릿 컴퓨터들 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브(retrieve)하는 임의의 다른 디바이스, 또는 이들의 임의의 결합을 포함하지만 이에 제한되지 않는 다른 전자 디바이스들이 IC(1500)를 또한 특징으로 할 수도 있다.
[00131] 도 5, 6, 7, 8, 9a-9c, 10, 11, 12, 13a-13c, 14 및/또는 15에 예시된 컴포넌트들, 단계들, 특성들 및/또는 기능들 중 하나 또는 그 초과는, 단일 컴포넌트, 단계, 특성 또는 기능으로 재배열 및/또는 결합될 수도 있거나, 또는 수 개의 컴포넌트들, 단계들, 또는 기능들로 구현될 수도 있다. 또한, 부가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 본 발명으로부터 벗어나지 않으면서 부가될 수도 있다.
[00132] 도면들에 예시된 컴포넌트들, 단계들, 특성들 및/또는 기능들 중 하나 또는 그 초과는, 단일의 컴포넌트, 단계, 특성 또는 기능 내로 재배열 및/또는 결합될 수도 있거나, 또는 수 개의 컴포넌트들, 단계들, 또는 기능들로 구현될 수도 있다. 또한, 부가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 본 명세서에 기재된 신규한 특성들로부터 벗어나지 않으면서 부가될 수도 있다. 도면들에 예시된 장치, 디바이스들, 및/또는 컴포넌트들은 도면들에 설명된 방법들, 특성들, 또는 단계들 중 하나 또는 그 초과를 수행하도록 구성될 수도 있다. 또한, 본 명세서에 설명된 신규한 알고리즘들은, 효율적으로, 소프트웨어로 구현되고 그리고/또는 하드웨어 내에 임베딩될 수도 있다.
[00133] 단어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본 명세서에서 사용된다. "예시적인"것으로서 본 명세서에 설명된 임의의 구현 또는 양상은, 본 개시의 다른 양상들에 비해 바람직하거나 유리한 것으로서 해석될 필요는 없다. 유사하게, 용어 "양상들"은, 본 개시의 모든 양상들이 설명된 특성, 이점 또는 동작 모드를 포함하는 것을 요구하지 않는다. 용어 "커플링된"은, 2개의 오브젝트들 사이의 직접 또는 간접 커플링을 지칭하는 것으로 본 명세서에 사용된다. 예를 들어, 오브젝트 A가 오브젝트 B를 물리적으로 접촉하고, 오브젝트 B가 오브젝트 C를 접촉하면, 오브젝트들 A 및 C는, 그들이 서로 물리적으로 직접 접촉하지 않는다 하더라도, 그럼에도 불구하고 서로 커플링된 것으로 고려될 수도 있다. 용어 "다이 패키지"는, 캡슐화되거나 또는 패키징된 집적 회로 웨이퍼를 지칭하기 위해 사용된다.
[00134] 또한, 실시예들은, 흐름차트(flowchart), 흐름도, 구조도, 또는 블록도로서 도시된 프로세스로서 설명될 수도 있음을 유의한다. 순서도가 순차적 프로세스로서 동작들을 설명할 수도 있도 있지만, 동작들 중 많은 동작들이 병렬로 또는 동시에 수행될 수 있다. 부가적으로, 동작들의 순서는 재배열될 수도 있다. 프로세스는, 프로세스의 동작들이 완료되는 경우 종결된다. 프로세스는, 방법, 함수, 절차, 서브루틴, 서브프로그램 등에 대응할 수도 있다. 프로세스가 함수에 대응하는 경우, 프로세스의 종결은 호출 함수(calling function) 또는 메인 함수에 대한 함수의 리턴에 대응한다.
[00135] 당업자들은 본 명세서에 기재된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 둘 모두의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 이러한 하드웨어 및 소프트웨어의 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다.
[00136] 본 명세서에 설명된 본 발명의 다양한 특성들은 본 발명으로부터 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 전술한 본 개시의 양상들은 단지 예들이며, 본 발명을 제한하는 것으로서 해석되지 않아야 함이 유의되어야 한다. 전술한 본 개시의 양상들의 설명은 예시적인 것으로 의도되며, 청구항들의 범위를 제한하는 것으로 의도되지 않는다. 따라서, 본 교시들은 다양한 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 변형들, 및 변경들이 당업자에게 명백할 것이다.

Claims (67)

  1. 다이(die)로서,
    컴포넌트;
    상기 컴포넌트 위에 포지셔닝(position)되는 제 1 강자성(ferromagnetic) 층;
    상기 컴포넌트 아래에 포지셔닝되는 제 2 강자성 층; 및
    상기 컴포넌트 주변에 포지셔닝되는 복수의 기판 관통 비아(through substrate vis)들을 포함하며,
    기판 관통 비아는 강자성 물질을 포함하는, 다이.
  2. 제 1 항에 있어서,
    상기 컴포넌트는 자기장에 민감한, 다이.
  3. 제 2 항에 있어서,
    상기 컴포넌트는, 변압기(transformer), 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나인, 다이.
  4. 제 1 항에 있어서,
    상기 제 1 강자성 층, 상기 제 2 강자성 층, 및 상기 복수의 기판 관통 비아들은, 상기 컴포넌트에 대한 자기 실드(shield)를 정의하는, 다이.
  5. 제 1 항에 있어서,
    상기 컴포넌트는, 복수의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이인, 다이.
  6. 제 5 항에 있어서,
    상기 복수의 기판 관통 비아들은, 적어도 하나의 MRAM 셀에 관하여 측방향으로(laterally) 포지셔닝되는, 다이.
  7. 제 1 항에 있어서,
    상기 제 1 강자성 층은, 상기 다이의 전방 부분 상에 코팅되는 박막(thin film) 층인, 다이.
  8. 제 1 항에 있어서,
    상기 제 2 강자성 층은, 상기 다이의 후방 부분 상에 코팅되는 박막 층인, 다이.
  9. 제 1 항에 있어서,
    상기 복수의 기판 관통 비아들은, 상기 제 1 강자성 층 및 상기 제 2 강자성 층에 커플링되는, 다이.
  10. 제 1 항에 있어서,
    상기 컴포넌트는, 자기 터널 접합(MTJ)을 포함하는 자기저항 랜덤 액세스(MRAM) 셀을 포함하는, 다이.
  11. 제 1 항에 있어서,
    상기 강자성 물질은 높은 도자율(permeability) 및 높은 B 포화도(saturation)를 갖는, 다이.
  12. 제 1 항에 있어서,
    상기 기판은, 실리콘, 유리, 및/또는 사파이어 중 하나로 이루어진 물질을 포함하는, 다이.
  13. 제 1 항에 있어서,
    뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 상기 다이가 포함되는, 다이.
  14. 자기 실드를 포함하는 다이를 제공하기 위한 방법으로서,
    컴포넌트를 포함하는 다이를 제공하는 단계;
    상기 컴포넌트 위에 포지셔닝되는 제 1 강자성 층을 제공하는 단계;
    상기 컴포넌트 아래에 포지셔닝되는 제 2 강자성 층을 제공하는 단계; 및
    상기 컴포넌트 주변에 포지셔닝되는 복수의 기판 관통 비아들을 제공하는 단계를 포함하며,
    기판 관통 비아는 강자성 물질을 포함하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 컴포넌트는 자기장에 민감한, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  16. 제 15 항에 있어서,
    상기 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나인, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  17. 제 14 항에 있어서,
    상기 제 1 강자성 층, 상기 제 2 강자성 층, 및 상기 복수의 기판 관통 비아들은, 상기 컴포넌트에 대한 자기 실드를 정의하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  18. 제 14 항에 있어서,
    상기 컴포넌트는, 복수의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이인, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  19. 제 18 항에 있어서,
    상기 복수의 기판 관통 비아들은, 적어도 하나의 MRAM 셀에 관하여 측방향으로 포지셔닝되는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  20. 제 14 항에 있어서,
    상기 컴포넌트는, 자기 터널 접합(MTJ)을 포함하는 자기저항 랜덤 액세스(MRAM) 셀을 포함하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  21. 제 14 항에 있어서,
    상기 기판은, 실리콘, 유리, 및/또는 사파이어 중 하나로 이루어진 물질을 포함하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  22. 제 14 항에 있어서,
    상기 제 1 강자성 층을 제공하는 단계는, 상기 다이의 전방 부분 상에 박막 층을 제공하는 단계를 포함하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  23. 제 14 항에 있어서,
    상기 제 2 강자성 층을 제공하는 단계는, 상기 다이의 후방 부분 상에 박막 층을 제공하는 단계를 포함하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  24. 제 14 항에 있어서,
    상기 복수의 기판 관통 비아들은, 상기 제 1 강자성 층 및 상기 제 2 강자성 층에 커플링되는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  25. 제 14 항에 있어서,
    상기 복수의 기판 관통 비아들을 제공하는 단계는,
    상기 다이의 금속 층, 유전체 층, 및 기판을 가로지르는(traverse) 복수의 캐비티(cavity)들을 제조하는 단계; 및
    상기 복수의 기판 관통 비아들을 형성하기 위해, 강자성 물질로 캐비티들을 충진(fill)시키는 단계를 포함하는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  26. 제 14 항에 있어서,
    상기 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는, 자기 실드를 포함하는 다이를 제공하기 위한 방법.
  27. 다이로서,
    컴포넌트;
    상기 다이의 상단 부분을 가로지르는 상단 자기장으로부터의 상기 컴포넌트의 실딩(shielding)을 제공하도록 구성되는 제 1 실딩 수단;
    상기 다이의 하단 부분을 가로지르는 하단 자기장으로부터의 상기 컴포넌트의 실딩을 제공하도록 구성되는 제 2 실딩 수단; 및
    상기 다이의 측면 부분을 가로지르는 측면 자기장으로부터의 상기 컴포넌트의 실딩을 제공하도록 구성되는 제 3 실딩 수단을 포함하는, 다이.
  28. 제 27 항에 있어서,
    상기 컴포넌트는 자기장에 민감한, 다이.
  29. 제 28 항에 있어서,
    상기 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나인, 다이.
  30. 제 27 항에 있어서,
    상기 컴포넌트는, 복수의 자기저항 랜덤 액세스 메모리(MRAM) 셀들을 포함하는 MRAM 셀 어레이인, 다이.
  31. 제 27 항에 있어서,
    상기 제 1 실딩 수단은, 상기 컴포넌트 위에 포지셔닝되는 제 1 강자성 층을 포함하는, 다이.
  32. 제 31 항에 있어서,
    상기 제 1 강자성 층은, 상기 다이의 전방 부분 상에 코팅되는 박막 층인, 다이.
  33. 제 27 항에 있어서,
    상기 제 2 실딩 수단은, 상기 컴포넌트 아래에 포지셔닝되는 제 2 강자성 층을 포함하는, 다이.
  34. 제 33 항에 있어서,
    상기 제 2 강자성 층은, 상기 다이의 후방 부분 상에 코팅되는 박막 층인, 다이.
  35. 제 27 항에 있어서,
    상기 제 3 실딩 수단은, 적어도 하나의 컴포넌트 주변에 포지셔닝되는 복수의 기판 관통 비아들을 포함하며,
    기판 관통 비아는 강자성 물질을 포함하는, 다이.
  36. 제 27 항에 있어서,
    상기 컴포넌트는, 자기 터널 접합(MTJ)을 포함하는 자기저항 랜덤 액세스(MRAM) 셀을 포함하는, 다이.
  37. 제 27 항에 있어서,
    강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는, 다이.
  38. 제 27 항에 있어서,
    뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 상기 다이가 포함되는, 다이.
  39. 다이 패키지로서,
    패키징 기판;
    상기 패키징 기판에 커플링되는 다이;
    상기 다이 아래의 제 1 강자성 층;
    상기 다이 위의 제 2 강자성 층;
    상기 다이를 둘러싸는 몰딩(molding); 및
    상기 다이의 외곽 둘레(outer perimeter) 주변에 포지셔닝되는 복수의 비아들을 포함하며,
    상기 복수의 비아들은 적어도 상기 몰딩 내에 형성되고, 비아는 강자성 물질을 포함하는, 다이 패키지.
  40. 제 39 항에 있어서,
    상기 다이는, 자기장에 민감한 컴포넌트를 포함하는, 다이 패키지.
  41. 제 40 항에 있어서,
    상기 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나인, 다이 패키지.
  42. 제 39 항에 있어서,
    상기 제 1 강자성 층, 상기 제 2 강자성 층, 및 상기 복수의 비아들은, 상기 다이에 대한 자기 실드를 정의하는, 다이 패키지.
  43. 제 39 항에 있어서,
    상기 제 2 강자성 층은 상기 다이 패키지의 인클로져(enclosure)를 형성하는, 다이 패키지.
  44. 제 39 항에 있어서,
    상기 제 2 강자성 층은 강자성막 층인, 다이 패키지.
  45. 제 39 항에 있어서,
    상기 다이는, 복수의 자기저항 랜덤 액세스 메모리(MRAM) 셀을 포함하는 MRAM 셀 어레이를 포함하며,
    상기 MRAM 셀은 자기 터널 접합(MTJ)을 포함하는, 다이 패키지.
  46. 제 39 항에 있어서,
    상기 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는, 다이 패키지.
  47. 제 39 항에 있어서,
    뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 상기 다이 패키지가 포함되는, 다이 패키지.
  48. 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법으로서,
    패키징 기판을 제공하는 단계;
    상기 패키징 기판에 커플링되는 다이를 제공하는 단계;
    상기 다이 아래에 제 1 강자성 층을 제공하는 단계;
    상기 다이 위에 제 2 강자성 층을 제공하는 단계;
    상기 다이를 둘러싸는 몰딩을 제공하는 단계; 및
    상기 다이의 외곽 둘레 주변에 포지셔닝되는 복수의 비아들을 제공하는 단계를 포함하며,
    상기 복수의 비아들은 적어도 상기 몰딩 내에 형성되고, 비아는 강자성 물질을 포함하는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  49. 제 48 항에 있어서,
    상기 다이는 자기장에 민감한 컴포넌트를 포함하는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  50. 제 49 항에 있어서,
    상기 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나인, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  51. 제 48 항에 있어서,
    상기 제 1 강자성 층, 상기 제 2 강자성 층, 및 상기 복수의 비아들은, 상기 다이에 대한 자기 실드를 정의하는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  52. 제 48 항에 있어서,
    상기 제 2 강자성 층은 상기 다이 패키지의 인클로져를 형성하는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  53. 제 48 항에 있어서,
    상기 제 2 강자성 층은 강자성막 층인, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  54. 제 48 항에 있어서,
    상기 다이는, 복수의 자기저항 랜덤 액세스 메모리(MRAM) 셀을 포함하는 MRAM 셀 어레이를 포함하며,
    상기 MRAM 셀은 자기 터널 접합(MTJ)을 포함하는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  55. 제 48 항에 있어서,
    상기 복수의 비아들을 제공하는 단계는,
    상기 다이 패키지의 상기 몰딩을 가로지르는 복수의 캐비티들을 제조하는 단계; 및
    상기 복수의 비아들을 형성하기 위해, 강자성 물질로 캐비티들을 충진시키는 단계를 포함하는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  56. 제 48 항에 있어서,
    상기 강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  57. 제 48 항에 있어서,
    뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 상기 다이 패키지가 포함되는, 자기 실드를 포함하는 다이 패키지를 제공하기 위한 방법.
  58. 다이 패키지로서,
    패키징 기판;
    상기 패키징 기판에 커플링되는 다이;
    상기 다이를 둘러싸는 몰딩;
    상기 다이 패키지의 하단 부분을 가로지르는 하단 자기장으로부터의 상기 다이의 실딩을 제공하도록 구성되는 제 1 실딩 수단;
    상기 다이 패키지의 상단 부분을 가로지르는 상단 자기장으로부터의 상기 다이의 실딩을 제공하도록 구성되는 제 2 실딩 수단; 및
    상기 다이 패키지의 측면 부분을 가로지르는 측면 자기장으로부터의 상기 다이의 실딩을 제공하도록 구성되는 제 3 실딩 수단을 포함하는, 다이 패키지.
  59. 제 58 항에 있어서,
    상기 다이는, 자기장에 민감한 컴포넌트를 포함하는, 다이 패키지.
  60. 제 59 항에 있어서,
    상기 컴포넌트는, 변압기, 자기저항 랜덤 액세스(MRAM) 셀, 및/또는 자기 물질을 포함하는 컴포넌트 중 하나인, 다이 패키지.
  61. 제 58 항에 있어서,
    상기 제 1 실딩 수단은 상기 다이 아래의 제 1 강자성 층을 포함하는, 다이 패키지.
  62. 제 58 항에 있어서,
    상기 제 2 실딩 수단은 상기 다이 위의 제 2 강자성 층을 포함하는, 다이 패키지.
  63. 제 58 항에 있어서,
    상기 제 3 실딩 수단은, 상기 다이의 외곽 둘레 주변에 포지셔닝되는 복수의 비아들을 포함하며,
    상기 복수의 비아들은 적어도 상기 몰딩 내에 형성되고, 비아는 강자성 물질을 포함하는, 다이 패키지.
  64. 제 58 항에 있어서,
    상기 다이는, 복수의 자기저항 랜덤 액세스 메모리(MRAM) 셀을 포함하는 MRAM 셀 어레이를 포함하며,
    상기 MRAM 셀은 자기 터널 접합(MTJ)을 포함하는, 다이 패키지.
  65. 제 58 항에 있어서,
    상기 하단 자기장, 상기 상단 자기장, 및 상기 측면 자기장은, 적어도 동일한 자기장으로부터 비롯하는, 다이 패키지.
  66. 제 58 항에 있어서,
    강자성 물질은 높은 도자율 및 높은 B 포화도를 갖는, 다이 패키지.
  67. 제 58 항에 있어서,
    뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩톱 컴퓨터 중 적어도 하나 내에 상기 다이 패키지가 포함되는, 다이 패키지.
KR1020157023970A 2013-02-08 2014-01-31 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드 KR101656330B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361762428P 2013-02-08 2013-02-08
US61/762,428 2013-02-08
US13/777,475 2013-02-26
US13/777,475 US8952504B2 (en) 2013-02-08 2013-02-26 Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
PCT/US2014/014214 WO2014123783A2 (en) 2013-02-08 2014-01-31 Small form factor magnetic shield for magnetorestrictive random access memory (mram)

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024416A Division KR102169496B1 (ko) 2013-02-08 2014-01-31 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드

Publications (2)

Publication Number Publication Date
KR20150108934A true KR20150108934A (ko) 2015-09-30
KR101656330B1 KR101656330B1 (ko) 2016-09-12

Family

ID=51296925

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157023970A KR101656330B1 (ko) 2013-02-08 2014-01-31 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드
KR1020167024416A KR102169496B1 (ko) 2013-02-08 2014-01-31 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167024416A KR102169496B1 (ko) 2013-02-08 2014-01-31 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드

Country Status (7)

Country Link
US (2) US8952504B2 (ko)
EP (1) EP2954555B1 (ko)
JP (2) JP6433921B2 (ko)
KR (2) KR101656330B1 (ko)
CN (1) CN104969346A (ko)
TW (2) TWI692094B (ko)
WO (1) WO2014123783A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2915212A4 (en) * 2012-11-01 2016-07-20 Indian Inst Scient INTEGRATED HIGH FREQUENCY FACILITY WITH IMPROVED INDUCTIVITY AND METHOD THEREFOR
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
TWI598034B (zh) * 2015-08-11 2017-09-01 東芝記憶體股份有限公司 磁屏蔽托盤、磁屏蔽包覆件及屏蔽外部磁場之磁性記憶體產品
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
KR102437673B1 (ko) * 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
CN105527889A (zh) * 2015-12-08 2016-04-27 中电海康集团有限公司 一种采用stt-mram作为单一存储器的微控制器
JP2017183398A (ja) * 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
JP7139701B2 (ja) * 2017-09-05 2022-09-21 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
US11817239B2 (en) 2017-12-15 2023-11-14 Qualcomm Incorporated Embedded vertical inductor in laminate stacked substrates
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same
KR102139004B1 (ko) * 2019-04-02 2020-07-28 한국전력공사 자속 보조용 페라이트 코어를 이용한 용량 가변형 변압기 구조체 및 그 제조 방법
KR102131584B1 (ko) * 2019-04-02 2020-07-09 한국전력공사 변압기 코어부의 모서리 포화 저감 구조체 및 그 제조 방법
US20220328561A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device structure and methods of forming the same
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20220367790A1 (en) * 2021-05-12 2022-11-17 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements formed in conjunction with a magnetic via
US20230031478A1 (en) * 2021-07-30 2023-02-02 International Business Machines Corporation In-array magnetic shield for spin-transfer torque magneto-resistive random access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
US6888184B1 (en) * 2001-02-23 2005-05-03 Western Digital (Fremont), Inc. Shielded magnetic ram cells
US20090178833A1 (en) * 2008-01-16 2009-07-16 Ralink Technology Corporation Sliced electromagnetic cage for inductors

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112517A (ja) * 1996-10-03 1998-04-28 Ngk Spark Plug Co Ltd 電子部品収納用パッケージ
US6350951B1 (en) * 1997-12-29 2002-02-26 Intel Corporation Electric shielding of on-board devices
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
JP4147466B2 (ja) * 2002-12-10 2008-09-10 ソニー株式会社 磁気メモリ装置
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
JP4677991B2 (ja) * 2004-12-02 2011-04-27 株式会社村田製作所 電子部品及びその製造方法
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US7381906B2 (en) * 2006-03-01 2008-06-03 Sony Ericsson Mobile Communications Ab Shielding device
US7795708B2 (en) 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US7427803B2 (en) * 2006-09-22 2008-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding using through-silicon vias
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
JP2008306094A (ja) * 2007-06-11 2008-12-18 Nec Corp 磁気メモリおよびその製造方法
TWI339432B (en) 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2010016148A (ja) * 2008-07-03 2010-01-21 Sony Corp 磁気抵抗効果素子及びその製造方法
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8247888B2 (en) 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012027974A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 半導体記憶装置
JPWO2012011210A1 (ja) * 2010-07-22 2013-09-09 パナソニック株式会社 半導体装置及びその製造方法
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888184B1 (en) * 2001-02-23 2005-05-03 Western Digital (Fremont), Inc. Shielded magnetic ram cells
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
US20090178833A1 (en) * 2008-01-16 2009-07-16 Ralink Technology Corporation Sliced electromagnetic cage for inductors

Also Published As

Publication number Publication date
CN104969346A (zh) 2015-10-07
EP2954555A2 (en) 2015-12-16
KR20160108598A (ko) 2016-09-19
TW201731088A (zh) 2017-09-01
US20150048465A1 (en) 2015-02-19
WO2014123783A3 (en) 2014-10-16
TW201444074A (zh) 2014-11-16
WO2014123783A2 (en) 2014-08-14
US9276199B2 (en) 2016-03-01
US8952504B2 (en) 2015-02-10
TWI582972B (zh) 2017-05-11
KR102169496B1 (ko) 2020-10-23
JP2017143312A (ja) 2017-08-17
US20140225208A1 (en) 2014-08-14
EP2954555B1 (en) 2019-09-18
JP6433921B2 (ja) 2018-12-05
KR101656330B1 (ko) 2016-09-12
JP2016511939A (ja) 2016-04-21
TWI692094B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
KR101656330B1 (ko) 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드
CN108665921B (zh) 半导体器件
CN102007614B (zh) 使用两个掩模的磁性隧道结元件的制造方法
US11398596B2 (en) Magnetic tunnel junction (MTJ) integration on backside of silicon
JP5969533B2 (ja) 磁気トンネル接合デバイスおよび製作
KR101755567B1 (ko) 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법
US8796046B2 (en) Methods of integrated shielding into MTJ device for MRAM
JP5559146B2 (ja) 単一のマスクを使用して磁気トンネル接合を形成する方法
US8933521B2 (en) Three-dimensional magnetic circuits including magnetic connectors
US20200212291A1 (en) Antiferromagnet based spin orbit torque memory device
KR20130056303A (ko) 논리 통합과 호환가능한 ｍｒａｍ 디바이스 및 통합 기술들
JP2011509532A (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
JP2015053450A (ja) 半導体装置及びその製造方法
CN110620174A (zh) 存储器器件
KR102437673B1 (ko) 반도체 장치
KR102613576B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
WO2019135743A1 (en) Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
WO2019135744A1 (en) Filter layer for a perpendicular top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
CN117677275A (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 4