TW201442123A - 具有自電晶體長度去耦合之閘極矽長度的接觸幾何結構 - Google Patents

具有自電晶體長度去耦合之閘極矽長度的接觸幾何結構 Download PDF

Info

Publication number
TW201442123A
TW201442123A TW103103476A TW103103476A TW201442123A TW 201442123 A TW201442123 A TW 201442123A TW 103103476 A TW103103476 A TW 103103476A TW 103103476 A TW103103476 A TW 103103476A TW 201442123 A TW201442123 A TW 201442123A
Authority
TW
Taiwan
Prior art keywords
gate
gate electrode
insulating layer
semiconductor device
forming
Prior art date
Application number
TW103103476A
Other languages
English (en)
Other versions
TWI529815B (zh
Inventor
Jan Hoentschel
Stefan Flachowsky
Ralf Richter
Peter Javorka
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201442123A publication Critical patent/TW201442123A/zh
Application granted granted Critical
Publication of TWI529815B publication Critical patent/TWI529815B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明涉及具有自電晶體長度去耦合的閘極矽長度的接觸幾何結構，提供用於形成半導體裝置的方法。在一個實施例中，提供具有閘極絕緣層和形成在閘極絕緣層上的閘極電極結構的閘極結構。所述方法提供沿平行於連接源極和汲極的方向延伸的方向相對於閘極絕緣層減少閘極電極結構的尺寸。提供一種具有包括閘極絕緣層和形成在閘極絕緣層上方的閘極電極結構的閘極結構的半導體裝置，其中相對於閘極絕緣層的尺寸，閘極電極結構沿著與從源極到汲極導向的方向基本上平行的方向延伸的尺寸是減少的。根據一些實例，提供具有與由閘極結構所促成的通道寬度去耦合的閘極矽長度的閘極結構。

Description

具有自電晶體長度去耦合之閘極矽長度的接觸幾何結構
在一般情況下，本公開內容涉及在積體電路的半導體裝置中接觸幾何結構的形狀。本公開內容涉及，特別是保持電晶體長度時，具有自電晶體長度去耦合之閘極矽長度的裝置結構。
藉由使用多個互連的場效電晶體(FET)，實現大多數當今的積體電路(IC)，FET也稱為金屬氧化物半導體場效電晶體(MOSFET)，或簡稱為MOS電晶體。通常，藉由形成在具有給定表面積的晶片上的數以百萬計的MOS電晶體實施當今的積體電路。
在MOS電晶體中，藉由通常設置在形成在MOS電晶體的源極和汲極之間的通道區域上方的閘極控制流過通道的電流，無論電晶體為PMOS電晶體或NMOS電晶體。對於控制MOS電晶體，施加電壓到電晶體的閘極，而當施加的電壓大於閾值電壓，電流會流過通道，所述閾值電壓相當程度地依賴於電晶體的性能，如尺寸，材質等。
在努力構建具有更多數量的電晶體和更快的半導體裝置的積體電路上，在半導體技術中朝著超大規模集成(ULSI)的 趨勢已導致大小不斷降低的積體電路，因而縮小MOS電晶體的尺寸。在現今的半導體技術中，微電子裝置的最小特徵尺寸已經逼近深亞微米制度，以便滿足對更快和更低功耗的微處理器和數位電路的需求，並且大體上，具有較高能量效率的半導體裝置結構。通常由被確定為對於正在製造的裝置的正常運行很重要的線或空間的寬度或長度尺寸表示臨界尺寸(CD)，而且，臨界尺寸還決定了裝置性能。
因此，IC性能的持續進步已使得IC設計者將CD推向更小的尺度，這允許增加IC結構的集成密度。很容易看出集成度取決於代表IC的核心建築構件的MOS電晶體的尺寸。表徵電晶體大小的一個重要參數是由接觸聚間距(contacted poly pitch；CPP)表示，它表示源極觸點和汲極觸點之間的距離度量，或者測量電晶體的源極和汲極之間的間距。在當前的半導體技術中，CPP已經降低到約80nm。所述CPP的縮小伴隨著閘極電極的CD，特別是，閘極電極長度的尺寸的縮放。在一個技術節點的閘極長度可粗略估計為CPP的四分之一。例如，192nm的CPP具有大約49nm的閘極CD，130nm的CPP具有大約32nm的閘極CD，並且113nm的CPP具有大約28nm的閘極CD。
第1圖顯示中段(MEOL)製造過程期間的傳統半導體裝置，其中形成源極觸點結構、汲極觸點結構和閘極電極觸點結構。
第1圖顯示一個半導體基板100和佈置在半導體基板100的表面上的兩個閘極電極結構120和140。如第1圖中示意性地描繪，源極區域和汲極區域112、114和116形成在半導體基 板100內在各個閘極電極結構120和140旁，並沒有明確地示出源極和汲極擴展和暈區。閘極電極結構120包含閘極絕緣層124、閘極電極層126和形成在閘極電極層126上方的閘極矽化物164。在閘極電極結構120的每一側形成有間隔體結構128。相應地，閘極電極結構140包含閘極絕緣層144、閘極電極層146和形成在閘極電極層146上的閘極矽化物168。在閘極電極結構140的每一側形成有側壁間隔體148。
閘極電極結構120的長度尺寸是由箭頭122示意性地表示，並且基本上界定了在源極和汲極區域114和116之間延伸的通道區域的長度。相應地，閘極電極結構140具有由箭頭142示意性地表示的長度尺寸，並且基本上界定了在源極和汲極區域112和114之間延伸的通道區域的長度。觸點160示意性地表示用於接觸包含閘極電極結構120和140之一的電晶體結構的源極和汲極的觸點。所述觸點被佈置在源極或汲極區域114上。根據第1圖中的圖示，將CPP示意性地描繪為源極和汲極區域114和116之間的間距。
在一個技術節點，CPP比變數更能表示出給定數量，因此，可從第1圖的圖示理解到，CPP連同通道長度122界定了在兩個相鄰閘極電極結構120和140之間觸點160可座落的空間。例如在第1圖中表示的一個接觸幾何結構可以是由兩個參數進一步參數化，如第1圖示意性地描繪的“a”和“b”。這裏，參數“b”表徵觸點160和閘極電極結構120的閘極電極堆疊124和126之間的距離，以及參數“a”表徵觸點160和閘極矽化物126之間的距離。
參考第1圖，本領域技術人員可理解將CPP縮小到更小的尺寸會，首先，產生具有更小的參數“a”和“b”的接觸幾何結構。當著眼於更小的技術節點時，關於接觸幾何結構會出現幾個問題，並且這些問題在更小尺度會變得越來越重要。
當減小電晶體的通道長度時，源極/汲極和通道之間的耦合變得更強，使得閾值電壓是對於具有短閘極長度的電晶體實際上會降低，通常被稱為Vth的滾降。對於一個給定的CPP，閘極寬度(例如，第1圖中的元件符號122)因此必須為盡可能大，從而導致參數“a”的要求變得更小。又，一個觸點(例如，第1圖中的元件符號160)的臨界尺寸CD必須是盡可能地大，以便界定足夠的空間讓所述觸點(例如，第1圖中的元件符號160)可座落在兩個相鄰的閘極電極結構(例如，第1圖中的元件符號120和140)之間。然而，在任何情況下，預期參數“a”會比參數“b”更小，特別是，參數“a”對於CA-PC洩漏來說是至關重要，其取決於形成在閘極電極層(例如，第1圖中的元件符號126)上的閘極矽化物(例如，第1圖中的元件符號164)和觸點之間的距離和觸點(例如，參考第1圖中標號160)的觸點錐度角。當在固定的閘極長度下藉由減少觸點(例如，參考第1圖中標號160)的CD增加參數“a”時，觸點(例如，參考第1圖中標號160)的觸點電阻增大，並且因此，會產生具有高觸點電阻的電晶體結構。結果，現今在小技術節點的半導體裝置越來越遭受了產量損失和低裝置性能，並且具有高裝置可變性和裝置特性的波動。
因此，希望能提供具有較小的CPP和較小的參數“a”的接觸幾何結構而不會不利地影響縮小的電晶體的性能。還 希望提供在一給定的技術節點能維持足夠大的參數“a”的接觸幾何結構。
鑒於上述討論，需要一種用於形成半導體裝置的方法和一種半導體裝置結構，其提供低產量損失和較低的觸點電阻，同時保持高的裝置性能或者甚至增加與裝置性能，並且具有較小的裝置可變性和裝置特性的波動。
於下方提出本發明的簡要概述以提供本發明的一些方向的基本瞭解。此摘要並非本發明的詳盡概述。不意圖辨認本發明的主要或關鍵元件或勾畫本發明的範圍。其唯一目的是以簡單的方式提供一些概念作為稍後討論的更詳細說明的序幕。
根據本公開內容的一些態樣，提供一種用於形成半導體裝置的方法。在一些示例性實施例中，形成閘極結構，閘極結構包含閘極絕緣層和形成在閘極絕緣層上的閘極電極結構。根據一些示例性實施例的方法還包括沿平行於連接源極和汲極的方向延伸的方向相對於閘極絕緣層減少閘極電極結構的尺寸。
根據本公開內容的其他態樣，提供一種具有閘極結構的半導體裝置結構。根據一些示例性實施例，閘極結構包括閘極絕緣層和形成在閘極絕緣層上方的閘極電極結構，其中閘極電極結構沿著與從源極到汲極導向的方向基本上平行的方向延伸的尺寸相對於沿所述方向的閘極絕緣層的尺寸是減少的。在一些示例性實例中，可設置具有與由閘極結構所促成的通道寬度去耦合的閘極矽長度的經修整的閘極結構。
根據本公開內容的一個示例性實施例，提供一種用 於形成半導體裝置的方法，所述方法包括在半導體基板中提供主動區域，在所述主動區域中形成閘極結構，所述閘極結構包括閘極絕緣層和具有閘極金屬層的閘極電極結構，施加修整製程到所述閘極電極結構以從所述閘極電極結構去除具有第一側壁厚度的材料，以及在所述經修整閘極結構上形成間隔體結構，所述間隔體結構至少具有不小於所述第一側壁厚度的第二側壁厚度。
根據本公開內容的另一個示例性實施例，提供一種用於形成半導體裝置的方法，所述方法包括在半導體基板的主動區域中形成閘極結構，所述閘極結構包括高k閘極絕緣層、閘極金屬層和多晶矽材料。此外，所述方法包括暴露所述高k閘極絕緣層和所述閘極金屬層的至少一者的上表面部份，以及在所述閘極結構上形成間隔體結構，以覆蓋暴露出的上表面部分。
根據本公開內容的又一個示例性實施例，提供一種用於形成半導體裝置的方法，所述方法包括在半導體裝置的主動區域中圖案化閘極電極堆疊，所述閘極電極堆疊包括閘極絕緣層和設置在所述閘極絕緣層上的閘極金屬層，回蝕刻所述閘極電極堆疊，以保持在所述閘極電極堆疊中的所述閘極絕緣層和所述閘極金屬層的至少一者的尺度，和形成與所述閘極電極堆疊接觸的間隔體結構。
根據本公開內容的又一個示例性實施例，提供一種用於形成半導體裝置的方法，所述方法包括在半導體基板的主動區域中圖案化閘極結構，所述閘極結構包括閘極絕緣層、間隔體結構和閘極電極結構。所述方法還包括修整所述閘極結構的上部份，以藉由修整所述間隔體結構而增加所述閘極電極結構的暴露 表面，以及在修整所述閘極結構之後執行矽化製程。
根據本公開內容的又一個示例性實施例，提供一種半導體裝置結構，所述半導體裝置結構包括具有主動區域的半導體基板、經修整閘極結構及形成在所述經修整閘極結構旁的所述主動區域中的源極/汲極，所述經修整閘極結構包括閘極絕緣層和經修整閘極電極材料。在此，第一方向平行于通道長度，通道延伸在源極和汲極之間。將經修整閘極結構配置成使得沿所述第一方向延伸的所述閘極絕緣層的長度大於沿所述第一方向延伸的所述閘極電極材料的長度。
100、210、310、410、510、610、710、810、910、1010、1100、1210、1310‧‧‧半導體基板
112、114、116‧‧‧源極區域和汲極區域
120、140‧‧‧閘極電極結構
122、142‧‧‧長度
124、144、324、424、524、624、824、924、1024、1124、1144、1224、1324‧‧‧閘極絕緣層
126、146、626、226、326、826、1226‧‧‧閘極電極層
128、742‧‧‧間隔體結構
148、462、464、642、1128、1148、1062、1064‧‧‧側壁間隔體
160‧‧‧觸點
164、168、1164、1168‧‧‧閘極矽化物
200、300、400、500、600、700、800、900、1000、1200、1300‧‧‧半導體裝置結構
220、420、520、620、720、820、920、1020、1120、1140、1220‧‧‧閘極結構
224‧‧‧高k層
225、325、425、525、625、825、925、1025、1225、1325‧‧‧閘極金屬層
230‧‧‧修整製程
320‧‧‧經修整閘極結構
332、334、932、934‧‧‧暴露表面
350、950‧‧‧距離
426、526、926、1026‧‧‧經修整閘極電極層
432、434、532、534、1032、1034、1134‧‧‧表面
562、564‧‧‧間隔體
566‧‧‧閘極矽化物區域
572‧‧‧深源極和汲極區域
574‧‧‧源極/汲極延伸區域
582‧‧‧矽化物區域
774、874、974、1074‧‧‧源極和汲極延伸區域
112、1114、1116‧‧‧源極/汲極區域
1122、1142‧‧‧通道長度
1126、1146‧‧‧經修整閘極電極層
1160‧‧‧源極/汲極觸點
1230‧‧‧修整製程
1320‧‧‧經修整電極結構
1326‧‧‧經修整閘極電極層
1348‧‧‧經修整側壁間隔體結構
可藉由參考下方的說明配合附圖理解本公開內容，其中相同的元件符號是指相似的元件，且其中：第1圖示意性地示出，在橫截面視圖中，在典型的MEOL製成流程中的傳統半導體裝置結構；第2至5圖示意性地示出，在橫截面視圖中，本公開內容的一些說明性實施例；第6至10圖示意性地示出，在橫截面視圖中，本公開內容的其他說明性實施例；第11圖示意性地示出，在橫截面視圖中，根據本公開內容的一些說明性實施例的半導體裝置的結構；和第12至13圖示意性地示出，在橫截面視圖中，本發明的又一些其他的說明性實施例。
儘管本文所公開的標的是易於進行各種修改和替代形式，其具體實施例已在附圖中示出以示例的方式顯示並且在本文中詳細 描述。然而，應當理解，具體實施例的本文的描述並不旨在將本發明限制在所公開的特定形式，而是相反地，意在涵蓋落入精神範圍內以及藉由申請專利範圍所限定的本發明的範圍內的所有的修改，等效和替代例。
本發明的各種示例性的實施例描述如下。為清楚起見，並未在本說明書中描述實際實現的所有特徵。當然也可以理解，在任何這種實際實施例的發展中，必須作出許多對於實現來說特定的決定以實現開發者的特定目標，如系統相關和商業相關約束的遵守，這將隨實現而異。此外，可以理解，這樣的開發努力可能是複雜且耗時的，但無論如何對於那些得到本公開內容的益處的本領域的普通技術人員仍是例行任務。
以足夠的細節描述下面的實施例以使本領域的技術人員能夠製造和使用本發明。但是應當理解的是，顯然其他實施例可基於本公開內容，並且可作出系統、結構、製程或機械上的變化而不脫離本發明的範圍。在下面的描述中，給出許多具體細節以提供本公開內容的徹底理解。然而，將顯而易見的是，本公開內容的各個圖示的方面和實施例可以在沒有這些具體細節的情況下實施。為了避免模糊本發明，並未完整披露一些公知的電路、系統配置、結構配置和處理步驟。
示出了實施例的本公開內容的附圖是半示意性且不按比例，尤其，一些尺寸是為了清楚起見而介紹，因此在圖中被誇大地示出。同樣地，雖然附圖的觀點通常為便於描述顯示類似取向，在圖中此描繪大部分是任意的。一般來說，可在任何取向 中操作本公開內容的實施例。
披露和描述多個實施例具有某些共同的特徵，為了說明清楚和方便，對於其描述和理解，為了便於描述，通常用相同的元件符號描述相似和類似的特徵。為了便於描述，就一個或多個共通圖示來描述各種不同的實施例。但是應當理解的是，這不旨在有任何其他意義或提供本發明的任何限制。實施例的任何記數，管它是如第一實施例、第二實施例等明示或暗示的，只是為了便於描述，而不意在提供本公開內容的任何其他意義或限制。
現在將參照附圖描述本發明的標的。僅為了解釋在圖中示意性描繪各種結構、系統和裝置並因此不以本領域技術人員熟知的細節混淆本公開內容。儘管如此，納入附圖以描述和解釋本公開內容的說明性實例。這裏所用的詞語和短語應被理解和解釋為具有與那些相關領域技術人員對於這些詞和短語的理解一致的含義。這裏所用的詞或短語的一致使用不意在暗示所述詞語或短語的任何特殊定義，即與那些本領域技術人員所理解的普通和慣用含義不同的定義。在詞語或短語意有特殊含義的範圍內，即與本領域技術人員所理解不同的含義，將在說明書中以直接和明確地提供所述詞語或短語的特殊定義的定義方式明確提出這樣的一個特殊定義。
積體電路(IC)可以設計成有上百萬個電晶體。許多IC是使用金屬氧化物半導體(MOS)電晶體所設計，也被稱為場效電晶體(FET)或MOSFET。儘管術語“MOS電晶體”正確是指具有金屬閘極電極和氧化物閘極絕緣體的裝置，在整份說明書中所述術語將用來指包括設置在閘極絕緣體(無論是氧化物還是其他絕 緣體)上的導電閘極電極(無論是金屬或其他導電材料)的任何半導體裝置，所述閘極絕緣體則是設置在半導體基板上。本領域的技術人員能理解可將MOS電晶體製造成P通道MOS電晶體或PMOS電晶體和製造成N通道電晶體或NMOS電晶體，兩者都可以具有或不具有遷移率增強應力源特徵或應變誘導特徵。本領域的技術人員能理解可相關於拉伸模量來描述應力和應變。電路設計者可以混合和匹配裝置的類型，使用應力或無應力的PMOS和NMOS電晶體，以利用每個裝置類型的最佳特性使其最適合被設計的電路。
由於是對於一個技術節點定義一個接觸聚間距(contacted poly pitch；CPP)，因此並不代表一個可變參數，閘極電極的長度和源極/汲極觸點的臨界尺寸(CD)之間存在有一個折衷的聯繫，因為閘極電極寬度和觸點CD兩者都需要盡可能大。在此，閘極電極的長度被認為是沿與源極和汲極之間內的方向平行的方向延伸，特別是，沿著與一在源極和汲極之間的通道是沿其設置的方向基本上平行的方向。本公開內容在一些方面中涉及一種概念，它允許增加觸點CD，特別是，讓觸點座落在兩個相鄰閘極之間的空間。
根據一些示例性實施例，本公開內容提出了減少設置在閘極絕緣層上方的閘極電極材料的長度尺寸，同時保持所述閘極絕緣層的個別尺寸。根據其他示例性實施例中，本公開內容提供修整閘極結構的矽部分，使得閘極矽層的頂部被修整。在此，可增加讓觸點座落在兩個相鄰的閘極電極結構之間的空間。
在描述下面的附圖時，將說明根據本發明的各個示 範實施例的半導體裝置結構和用於形成半導體裝置的方法。所描述的製程步驟、過程和材料將被認為僅旨為設計成向本發明的普通技術人員說明實施本發明的方法的示範實施例。然而，應當理解，本發明並不限於這些示例性實施例。半導體裝置和半導體裝置結構的示出部分可以僅包括一個單一的MOS結構，儘管本領域技術人員知道，積體電路的實際實現可以包括大量的這樣的結構。在半導體裝置和半導體裝置結構的製造中的各個步驟是眾所周知的，因此，為了簡潔起見，許多傳統的步驟，將僅簡要地在此提及的，或將被完全省略而不提供眾所周知的製程細節。
第2圖示出在製造半導體裝置的製程期間的半導體裝置結構200。半導體裝置結構200包含半導體基板210和形成在半導體基板210的表面上的閘極結構220。半導體基板可以是矽、混有鍺的矽或混有其他元素的矽，如常見於半導體工業中，為方便起見，在下文中將簡稱為半導體或矽基板。所述基板可以是塊矽晶圓或絕緣體上覆矽(SOI)結構。在SOI結構中，半導體基板210是由絕緣層支撐的單晶半導體材料的薄層，所述絕緣層則由支承基板支撐。
閘極結構220可以包括高k層224、閘極金屬層225和閘極電極層226。高k層224可以是，例如，包含HfO2、HfSiO2、ZrO2、或ZrSiO2，或上述兩種或更多種的組合。本領域的技術人員能瞭解到高k層224可代表具有介電常數大於4的材料層。閘極金屬層225可包括，例如，如釕的金屬、如TiNi合金的金屬合金、如TaN、TaSiN、TiN、HfN的金屬氮化物、或如二氧化釕的金屬氧化物、或它們的任意組合。閘極電極層226可以是含矽的 層，例如包括非晶矽、多晶矽或矽/鍺、或它們的任意組合。本領域技術人員能理解到，代替層224和225，可替代地提供一介電層，而層226可以包括金屬材料。也可以在嵌入在半導體基板210中或在半導體基板210的表面上形成的閘極電極層226下方設置一個額外的襯墊，所述額外的襯墊包含應變誘發材料，用於改善在閘極結構220下方的半導體基板210的通道區域中的電荷載流子的遷移率。
可將修整製程230施加到閘極結構220，如第2圖中所示。根據一些說明性實施例，修整製程230可被執行作為緊接在圖案化閘極結構220之後的一個額外的製程，如第2圖中所示。可替換地，修整製程230可以在圖案化閘極電極層226之後並在圖案化閘極絕緣層224之前進行。
根據一些示範實施例中，修整製程230可包括具有與高k和金屬閘極材料的至少一者相比對矽有高選擇的等向性矽蝕刻製程。
根據其他示例性實施例中，修整製程230可以為交替性，使得在多晶矽閘極電極層226的情況中，可以在對製造半導體裝置來說實際的時間尺度內形成SiO2反應層，所述時間尺度取決於例如電漿處理的條件和基板溫度。根據在此的一個說明性的例子，可以使用含有激態氧種的反應物氣體與多晶矽材料反應形成SiO2反應層。可以使用O2電漿源產生激態氧種。如果在處理系統中需要從基板移除源的話，O2電漿源可以是遠端電漿源。本領域技術人員將會理解到如O2或H2O的含氧氣體可用來熱氧化多晶矽材料，形成SiO2反應層。可替換地，可以使用濕式氧化製 程來代替。在此，可將基板浸入溫水中或酸性溶液中。本領域技術人員將會理解到，任選地，在形成SiO2層的反應以後，可在半導體基板210的表面上沉積一SiN層。接著，可從未反應的閘極電極層226去除或剝離SiO2反應層。根據本文的一些說明性實例，可施加選自例如含水HF蒸氣或NH3的蝕刻氣體並接著進行熱處理以蒸發修整過的產物。
本領域具有通常技術者將理解的是，在示範實施例中，說明性的修整製程可以基於許多方面，如離子氣體種類、蝕刻偏差、蝕刻腔室和藉由電壓的控制，過/底蝕刻和濕蝕刻。本領域的技術人員在實施本公開內容的示意性實施例時將把各種方面納入考慮中。
第3圖示出了具有設置在半導體基板310的表面上的經修整閘極結構320的半導體裝置結構300。所述半導體裝置結構300可以是，例如，在如關於第2圖中所示的示範實施例所描述般對半導體裝置結構200執行修整製程230之後所獲得。經修整閘極結構320包含閘絕緣層324和設置在閘極絕緣層324上的閘極金屬層325。在閘極絕緣層324和閘極金屬層325上方，形成閘極電極層326。經修整閘極結構320的閘極電極層326覆蓋閘極金屬層325，使得閘極金屬層325的暴露表面332和334不被所述閘極電極層326覆蓋。本領域的技術人員將會理解到暴露表面332和334界定了閘極絕緣層324和閘極金屬層325的突出部分從經修整閘極結構320突出遠離一藉由元件符號350所標示的距離。
第4圖示出了根據本公開內容的一說明性實施例的半導體裝置結構400和半導體基板410。半導體裝置結構400包括 閘極結構420，其旁邊形成側壁間隔體462和464。閘極結構420包括閘極絕緣層424、設置在閘極絕緣層424上的閘極金屬層425、和經修整閘極電極層426。本領域的技術人員可認識到，雖然第4圖中明確地示出了具有形成在閘極結構420的各側在經修整閘極結構420旁的兩個側壁間隔體462和464的一個示範實施例，或可設置僅一個側壁間隔體，或者，兩個以上的側壁間隔體462和464。如在第4圖中所描繪的說明性實施例示出了形成在閘極電極層426和閘極絕緣層424與閘極金屬層425的層堆疊旁的襯墊間隔體462，以便覆蓋未被置在閘極金屬層425上的閘極電極材料層426覆蓋的閘極金屬層425的表面434和432。根據如在第4圖中所描繪的說明性實施例，襯墊間隔體462可基本上呈變形的“W”形。根據本文的一些說明性實例，間隔體462的厚度可以是在約1-10nm的範圍內或約2-5nm的範圍內。
根據一個示範處理流程的說明性實施例，可以在形成經修整閘結構(如第3圖的經修整閘極結構320)並且在經修整閘結構旁形成一個或多個側壁間隔體之後得到半導體裝置結構400。本領域技術人員將會理解到形成一個或多個側壁間隔體可以包含一種用於形成一個或多個間隔體的製程，例如沉積間隔體形成材料來形成具有厚度基本上對應於第3圖中的距離350的一或多層的間隔體形成材料。因此，可以形成一層或多層間隔體形成材料以取代當執行相關於第2和3圖所述的修整製程時所去除的閘極電極層的材料。本領域技術人員可理解到，替代地，間隔體形成材料的沉積層的厚度可以是大於如第3圖中所示的距離350。
第5圖示意性示出半導體裝置結構500和半導體基板 510的剖面圖。閘極結構520形成在半導體基板510的表面上，閘極結構520包含閘極絕緣層524、閘極金屬層525和經修整閘極電極層526。閘極矽化物區域566形成在經修整閘極電極層526的上部。經修整閘極電極層526是相對於閘極金屬層525和閘極絕緣層524為被修整，使得閘極金屬層525的表面532和534不被經修整閘極電極層526覆蓋。閘極金屬層525的表面532和534界定從經修整閘極電極層526突出遠離的閘極金屬層525和閘極絕緣層524的突出部分。
形成覆蓋閘極金屬層525的暴露表面532和534的間隔體562和564。本領域技術人員將會理解到一個或多個間隔體可形成在閘極電極層526和閘極金屬層525和閘極絕緣層524旁以覆蓋經修整閘極電極層526、閘極金屬層525和閘極絕緣層524的側壁。根據一個說明性實施例，在閘極電極層526旁可只形成一個間隔體(未示出)，所述間隔體的厚度會使得閘極金屬層525和閘極絕緣層524的突出區域被封裝起來。根據如在第5圖中所描繪的說明性實施例，示出兩個間隔體562和564，間隔體562和564是形成在閘極結構520旁。在本文的一個說明性的實例中，間隔體562的厚度可以小於一個距離，其測量表面532和534的任一者沿著從經修整閘極電極層526突出遠離的方向的長度。根據本文的替代示例性實例中，間隔體562的厚度可以是大於表面532和534沿著從經修整閘極電極層526突出遠離的方向的長度。本領域技術人員可理解到可由至少一個間隔體覆蓋表面532和534。
如第5圖中所示的半導體裝置結構500還包括深源 極和汲極區域572和源極/汲極延伸區域574。此外，在由第5圖中的元件符號572和574所示的源極/汲極中形成與間隔體564對齊的矽化物區域582。
可藉由執行源極/汲極延伸植入製程、源極和汲極植入製程和在源極/汲極572和574中閘極結構520旁形成矽化物區域582，而在形成如第4圖所示的半導體裝置結構400後得到第5圖所示的半導體裝置結構500。本領域技術人員將會理解到可以對齊閘極結構520和側壁間隔體562和564設置矽化物區582，以不依賴於經修整的閘極電極層526。
本領域技術人員將會理解到，由於一些說明實施例，可以在製程流程中較早移除側壁間隔體，並藉由另一側壁間隔體結構代替，使得如第4圖所示的側壁間隔體462和464可能實際代表將在關於第4圖和第5圖所述的階段之間的製程流程中所發生的中間處理期間中被移除的一個虛擬間隔體結構。
第6圖示出了根據示出了替代性製程流程的實施例的半導體裝置結構600。半導體裝置結構600是形成在半導體基板610中，使得閘極結構620被佈置在半導體基板610的表面上。閘極結構包括閘極絕緣層624、閘極金屬層625和閘極電極層626。側壁間隔體642形成在閘極結構620旁。側壁間隔體642可以包括如先前關於其他說明性實施例所描述的的一個或多個側壁間隔體層。
根據一個說明性實例，可在提供如第2圖中所示的半導體裝置結構200後形成半導體裝置結構600。在製程流程的這個階段中，可以在執行修整製程之前執行用於形成側壁間隔體642 的製程。
第7圖示出了根據一個示例性實施例的半導體裝置結構700和半導體基板710。半導體裝置結構700包括設置在所述半導體基板710的表面上的閘極結構720。半導體裝置結構700還包括在半導體基板710內對齊閘極結構720和/或間隔體結構742而形成的源極和汲極延伸區域774。可替代地或另外地，可以在半導體基板710內形成暈區域(未示出)。
根據一個說明性實施例，可藉由在提供如第6圖所示的半導體裝置結構600之後執行植入製程來獲得半導體裝置結構700。藉由植入製程(未示出)的方式，可執行源極/汲極延伸區域植入製程和暈區域植人製程的至少一者。本領域的技術人員將認識到至少一個或多個側壁間隔體可以用作植入遮罩，將源極和汲極延伸區域774和/或暈區域(未示出)相對於閘極結構720對齊。或者，可在移除如第6圖所示的半導體裝置結構600的側壁間隔體結之後執行植入製程。
第8圖示出了根據本公開說明的一個說明性實施例的半導體裝置結構800和半導體基板810。半導體裝置結構800包括閘極結構820和與閘極結構820對齊的源極和汲極延伸區域874，其中閘極結構820是形成在半導體基板810的表面上。源極和汲極延伸區域874是形成在閘極結構820旁，在半導體基板810內的閘極結構820的每一側。另外或替代地，可在半導體基板810中進一步設置暈區域(未示出)。根據如在第8圖中所描繪的說明性實施例，閘極結構820包括閘極絕緣層824、閘極金屬層825和閘極電極層826。
根據一個說明性實施例中，可藉由對第7圖中所描繪的半導體裝置結構700執行蝕刻製程以去除第7圖的側壁間隔體742而獲得如第8圖所示的半導體裝置結構800。本領域技術人員將會理解到如第7圖所示的側壁間隔體結構742可以表示一個虛擬間隔體結構。
第9圖示出了具有設置在半導體基板910的表面上的閘極結構920的半導體裝置結構900。閘極結構920包括閘極絕緣層924和設置在閘極絕緣層924上形成閘極金屬層925。在閘極絕緣層924和閘極金屬層925上方，形成有經修整閘極電極層926。可以對應於關於第2圖中所述的閘極結構220的實施例形成閘極結構920。
經修整閘極結構920的經修整閘極電極層926覆蓋閘極金屬層925，使得閘極金屬層925的暴露表面932和934不被閘極電極層926覆蓋。本領域技術人員將會理解到暴露表面932和934界定閘極金屬層925和閘絕緣層924從經修整閘極電極層926突出遠離的突出部分的距離，其是藉由在第9圖中的標號950所示。源極和汲極延伸區域974是形成在半導體基板910中與閘極金屬層925和閘絕緣層924對齊。本領域技術人員將會理解到如在第9圖所示的半導體裝置結構900的閘極結構920具有基本上一長度尺寸，其是與界定在半導體基板910中的閘極結構920下方延伸的通道區域的通道長度的源極和汲極延伸區域974去耦合。
第10圖示出根據本公開說明的一個說明性實施例的半導體裝置結構1000和半導體基板1010。半導體裝置結構1000 包括設置在半導體基板1010的表面上的閘極結構1020。閘極結構1020具有閘極絕緣層1024、閘極金屬層1025和經修整閘極電極層1026。在閘極結構1020旁，形成有一個或多個側壁間隔體1062和1064。本領域技術人員將會理解到雖然第10圖明確地示出了具有形成在閘極結構1020旁在閘極結構1020的每一側的兩個側壁間隔體1062和1064的示例性實施例，可以僅設置一個側壁間隔體或者多於兩個側壁間隔體。
第10圖中所描繪的說明性實施例示出了形成在經修整閘極電極層1026和閘極絕緣層1024和閘極金屬層1025的層堆疊旁的襯墊間隔體1062，以便覆蓋未被經修整閘極電極層1026所覆蓋的閘極金屬層1025的表面1034和1032。源極和汲極延伸區域1074是形成在半導體基板1010中與閘極絕緣層1024和閘極金屬層1025對齊。側壁間隔體1062和1064是形成在源極和汲極延伸區域1074上方，使得側壁間隔體1062和1064的某些部分被設置在源極和汲極延伸區域1074上，從而部分地覆蓋源極和汲極延伸區域1074。根據一個說明性實例，襯墊間隔體1062可具有如第10圖所示的基本上變形了的“W”形狀。根據一些說明性實施例，襯墊間隔體1062的厚度可以是在約1-10nm的範圍中或在約2-5nm的範圍中。
根據一個說明性實例中，可以在形成第9圖的閘極結構920後藉由在第9圖的閘極結構920旁形成一個或多個側壁間隔體而獲得半導體裝置結構1000。本領域的技術人員將認識到形成一個或多個側壁間隔體可以包括藉由沉積具有對應於第9圖中的距離950的厚度的間隔體形成材料而形成間隔體，所述距離 950描繪當執行用於形成第9圖中所示的經修整閘極電極層926的修整製程時除去的閘極電極層的閘極電極材料。或者，所沉積間隔體形成材料的厚度可大於第9圖的距離950。
第11圖示出了根據本公開說明的一些說明性實施例在中段(MEOL)製造過程期間的半導體裝置結構。
第11圖示出半導體基板1100和設置在半導體基板1100的表面上的兩個閘極結構1120和1140。源極/汲極區域1112、1114和1116是形成在半導體基板1100內各閘極結構1120和1140旁，其中沒有明確地示出源極和汲極延伸區域和選擇性的暈區域。閘極結構1120具有閘極絕緣層1124、經修整閘極電極層1126和形成在經修整閘極電極層1126上的閘極矽化物1164。雖然為便於說明，僅明確地示出閘極絕緣層1124，不旨在限制任何本公開內容。值得注意的是，所描繪的層1124可以包括根據前述說明的閘極絕緣層和形成在閘極絕緣層上的閘極金屬層。側壁間隔體1128是形成在閘極結構1120的每一側，從而使側壁間隔體1128覆蓋未被經修整閘極電極層1126所覆蓋的層1124的表面1134。
因此，閘極結構1140具有閘極絕緣層1144、經修整閘極電極層1146和形成在經修整閘極電極層1146上的閘極矽化物1168。雖然為便於說明，僅明確地示出閘極絕緣層1144，不旨在限制任何本公開內容。值得注意的是，所描繪的層1144可以包括根據前述說明的閘極絕緣層和形成在閘極絕緣層上的閘極金屬層。側壁間隔體1148是形成在經修整閘極結構1140的每一側，從而使側壁間隔體1148覆蓋未被經修整閘極電極層1146所覆蓋的層1144的表面1134。
由箭頭1122表示閘極絕緣層1124的長度，而由箭頭1142表示閘極絕緣層1144的長度。本領域技術人員將會理解到箭頭1124和1142分別表示在各自的閘極結構1120和1140下方延伸的通道的長度尺寸。值得注意的是，藉由閘極結構1120和1140，半導體裝置可具有長度尺寸與從個別的通道長度1122和1142去耦合的閘極電極層1126和1146。觸點1160示意性地表示用於接觸包括閘極電極結構1120和1140之一的電晶體結構的源極和汲極的觸點。觸點1160設置在源極或汲極區域1114上。根據第11圖中的圖示，將CPP示意性地描繪為在源區和汲區域1114和1116之間的間距。
可進一步藉由兩個參數“a”和“b”參數化根據第11圖中所描繪的說明性實施例的接觸幾何結構，其中參數“b”表徵觸點1160和經修整閘極結構1120的閘極絕緣層1124之間的距離，且參數“a”表徵觸點1160和閘極結構1120的閘極矽化物1164之間的距離。由於閘極結構1120的經修整閘極電極層1126的緣故，對於一個給定的CPP，預期參數“a”會大於或等於參數“b”。本領域技術人員將會理解到，相對於第1圖中的現有技術的參數“a”，可以增加參數“a”而不會影響源極/汲極觸點1160，特別是，不會影響觸點1160的接觸電阻。
關於第12和13圖，將說明本公開內容的一些替代實施例。第12圖示出半導體裝置結構1200和半導體基板1210。半導體裝置結構1200具有形成在半導體基板1210的表面上的閘極結構1220。閘極結構1220包括閘極絕緣層1224、閘極金屬層1225和閘極電極層1226。在閘極結構1220旁，側壁間隔體結構1248 是形成於閘極結構1220的每一側。
本領域技術人員將會理解到如第12圖中所示的半導體裝置結構1200可對應於與關於先前第6圖所說明的組態。進一步指出半導體裝置結構1200可替代地對應於如關於第7圖所述的半導體裝置結構700，雖然第12圖中沒有明確示出源極和汲極延伸區域。
接著，可對半導體裝置結構1200施加修整製程1230以提供如第13圖所示的半導體裝置結構1300。當施加修整製程1230時，形成經修整閘極結構1320。如第13圖中所示，經修整電極結構1320是設置在半導體基板1310的表面上。經修整閘極結構1320包括閘極絕緣層1324、閘極金屬層1325和經修整閘極電極層1326。在經修整閘極結構1320的每一側，形成有經修整側壁間隔體結構1348。
修整製程(第12圖中的1230)可被配置成使得經修整閘極電極層1326的頂部具有圓形頂端的形狀。本領域技術人員將會理解到，由於修整製程(第12圖中的1230)的緣故，在後續處理期間讓觸點座落在兩個相鄰閘極結構之間的空間可增大。
根據本文中的一些說明性實施例，蝕刻製程可以包括塑形多晶矽的頂部，其中閘極絕緣層1324和閘極金屬層1325受到間隔體材料的保護。根據本文的一個特殊的例子，也可以納入加速到晶圓表面的各向異性物理蝕刻成分，例如氬離子，然後藉由從氬離子到多晶矽原子的動量轉移以物理性去除多晶矽的頂部。
如第13圖中所描繪，修整製程(第12圖中的1230) 不僅可能影響經修整閘極電極層1326，也可能會影響經修整側壁間隔體結構1348，使得至少一個側壁間隔體可能被回蝕刻。當回蝕刻一個或多個側壁間隔體時，可能會暴露出閘極電極層1326的頂部，使得閘極電極層1326的頂部可能會經過進一步的修整。根據一個說明性實施例，可以獲得，具有圓形頂端部分而不是如現有技術中般的一個或多或少扁平頂部的閘極電極層。
本領域技術人員將會理解到關於第12和13圖中所述的替代說明性實施例可能會導致閘極結構的上部(例如第13圖中的閘極結構1320的上部)和源極/汲極觸點(對應於第11圖中的1160)之間的距離增加，使得相應的參數“a”可增加，同時基本上保持參數“b”，使得可以在根據這些可替代實施例的接觸幾何結構中獲得例如“a”大於或等於“b”這樣的關係。
本領域技術人員將會理解到可以在本公開內容的各種說明性實施例中獲得用於減少閘極電極層的長度尺寸，即，長度，的整體邊界條件，使得閘極電極層的減少的長度仍然足夠大，以便能夠使觸點座落于形成在閘極電極層上的矽化物部分上，而不減少觸點CD和負面地影響接觸電阻。
本領域技術人員將會理解到本發明的應用可導致觸點座落空間余量的增加，這對在32nm和28nm的現有技術節點可能帶來龐大的好處。
本公開內容提供一種用於形成半導體裝置的方法。在一些說明性實施例中，形成閘極結構，所述閘極結構包括形成閘絕緣層和形成在閘極絕緣層上的閘極電極結構。所述方法提供了沿著與連接源極和汲極的方向平行延伸的方向相對於閘極絕緣 層減少閘極電極的尺寸。本公開內容還提供一種具有閘極結構的半導體裝置結構。所述閘極結構包括閘極絕緣層和形成在閘極絕緣層上方的閘極電極結構，其中相對於沿著與從源極到汲極導向的方向基本上平行的方向的閘極絕緣層的尺寸，閘極電極結構沿著所述方向延伸的尺寸是減少的。根據一些說明性實施例，閘極結構具有與由閘極結構所促成的通道寬度去耦合的閘極矽長度。根據一些說明性實施例，間隔體結構可以被設置在閘極絕緣層的上表面部分上，所述上表面部分基本上平行於被閘極結構所覆蓋的半導體基板的表面上。根據其他示例性實施例，閘極電極結構可具有圓形頂端部分。
上面公開的具體實施例僅僅是說明性的，因為可以用對於得到本文的教導的益處的本領域技術人員顯見的不同但等效的方式修改和實踐本發明。例如，可以用不同的順序來執行上述的製程步驟。此外，對於本文所示的構造或設計的細節，除了申請專利範圍中所描述的之外，並不意圖有任何限。因此顯然可以變更或修改以上公開的具體實施例且所有這些變化都在本發明的範圍和精神內。因此，在申請專利範圍中列出本文所尋求的保護。
400‧‧‧半導體裝置結構
410‧‧‧半導體基板
420‧‧‧閘極結構
424‧‧‧閘極絕緣層
425‧‧‧閘極金屬層
426‧‧‧經修整閘極電極層
432、434‧‧‧表面
462、464‧‧‧側壁間隔體

Claims (20)

  1. 一種用於形成半導體裝置的方法，包含：在半導體基板中設置主動區域；在該主動區域中形成閘極結構，該閘極結構包括閘極絕緣層和具有閘極金屬層的閘極電極結構；施加修整製程到該閘極電極結構，以從該閘極電極結構去除具有第一側壁厚度的材料；和在該經修整閘極結構上形成間隔體結構，該間隔體結構至少具有不小於該第一側壁厚度的第二側壁厚度。
  2. 如申請專利範圍第1項所述的方法，還包括在形成該間隔體結構之後施加矽化製程。
  3. 如申請專利範圍第1項所述的方法，該修整製程包括對該閘極電極結構執行等向性蝕刻製程，以暴露該閘極絕緣層和該閘極金屬層的至少一者的上表面部份。
  4. 如申請專利範圍第1項所述的方法，還包括在該半導體基板中界定摻雜區域，該摻雜區域相對於該間隔體結構而對齊。
  5. 如申請專利範圍第1項所述的方法，該閘極絕緣層包括高k材料。
  6. 如申請專利範圍第1項所述的方法，其中，形成該閘極結構包括在該閘極結構旁形成虛擬間隔體結構，執行一個或多個植入序列用於形成源極/汲極區域、源極/汲極延伸區域和暈區域的至少一者。
  7. 如申請專利範圍第6項所述的方法，還包括在施加該修整製程前除去該虛擬間隔體結構。
  8. 一種用於形成半導體裝置的方法，包括：在半導體基板的主動區域中形成閘極結構，該閘極結構包括高k閘極絕緣層、閘極金屬層和多晶矽材料；暴露該高k閘極絕緣層和該閘極金屬層的至少一者的上表面部份；以及在該閘極結構上形成間隔體結構，以覆蓋暴露出的上表面部分。
  9. 如申請專利範圍第8項所述的方法，還包括在該多晶矽材料中形成矽化閘極區域，該矽化閘極區域相對於該間隔體結構而對齊。
  10. 如申請專利範圍第8項所述的方法，其中，暴露上表面部分包括執行對於該高k閘極絕緣材料具有矽的高選擇性的等向性矽蝕刻製程。
  11. 一種用於形成半導體裝置的方法，包括：在半導體裝置的主動區域中圖案化閘極電極堆疊，該閘極電極堆疊包括閘極絕緣層和設置在該閘極絕緣層上的閘極金屬層；回蝕刻該閘極電極堆疊，以保持該閘極電極堆疊中該閘極絕緣層和該閘極金屬層的至少一者的尺度；以及形成與該閘極電極堆疊接觸的間隔體結構。
  12. 如申請專利範圍第11項所述的方法，其中，圖案化該閘極電極堆疊還包括在該閘極電極堆疊旁形成間隔體結構，以取代當回蝕刻該閘極電極堆疊時從該閘極電極堆疊去除的該材料。
  13. 如申請專利範圍第11項所述的方法，其中，當回蝕刻時，暴 露該閘極絕緣層和該閘極金屬層的至少一者的上表面部分，且形成該間隔件結構，以便覆蓋該暴露的上表面。
  14. 一種用於形成半導體裝置的方法，包括：在半導體基板的主動區域中圖案化閘極結構，該閘極結構包括閘極絕緣層、間隔體結構和閘極電極結構；修整該閘極結構的上部份，以藉由修整該間隔體結構而增加該閘極電極結構的暴露表面；以及在修整該閘極結構之後，執行矽化製程。
  15. 如申請專利範圍第14項所述的方法，該閘極結構的該修整包括用於減少在高度方向中的該間隔體結構的蝕刻製程，該高度方向沿著垂直於該半導體基板的該表面的方向延伸。
  16. 如申請專利範圍第14項所述的方法，該矽化製程包括在藉由該閘極結構的該修整而增加的該閘極電極結構的該暴露表面上沉積金屬。
  17. 一種半導體裝置，包括：具有主動區域的半導體基板；形成於該主動區域中的閘極結構，該閘極結構包括閘極絕緣層和經修整閘極電極材料；形成在該閘極結構旁的該主動區域中的源極/汲極，第一方向平行於在源極和汲極之間延伸的通道長度；其中，沿該第一方向延伸的該閘極絕緣層的長度大於沿該第一方向延伸的該經修整閘極電極材料的長度。
  18. 如申請專利範圍第17項所述的半導體裝置結構，其中，該經修整閘極電極材料具有圓形頂端部分。
  19. 如申請專利範圍第17項所述的半導體裝置結構，沿該第一方向的該閘極金屬層的長度大於沿該第一方向的該經修整閘極電極材料的該長度。
  20. 如申請專利範圍第19項所述的半導體裝置結構，還包括間隔體結構，該間隔體結構至少部分設置在該閘極金屬層的上表面部分上方，該上表面部份基本上平行於被該閘極結構覆蓋的該半導體基板的表面。
TW103103476A 2013-03-11 2014-01-29 具有自電晶體長度去耦合之閘極矽長度的接觸幾何結構 TWI529815B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/792,730 US9412859B2 (en) 2013-03-11 2013-03-11 Contact geometry having a gate silicon length decoupled from a transistor length

Publications (2)

Publication Number Publication Date
TW201442123A true TW201442123A (zh) 2014-11-01
TWI529815B TWI529815B (zh) 2016-04-11

Family

ID=51385762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103476A TWI529815B (zh) 2013-03-11 2014-01-29 具有自電晶體長度去耦合之閘極矽長度的接觸幾何結構

Country Status (5)

Country Link
US (2) US9412859B2 (zh)
CN (1) CN104051251B (zh)
DE (1) DE102014203796B4 (zh)
SG (1) SG2014008924A (zh)
TW (1) TWI529815B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length
CN203910808U (zh) * 2013-10-30 2014-10-29 英飞凌科技奥地利有限公司 半导体器件
US9177875B2 (en) * 2013-11-15 2015-11-03 Taiwan Seminconductor Manufacturing Co., Ltd. Advanced process control method for controlling width of spacer and dummy sidewall in semiconductor device
US9412667B2 (en) * 2014-11-25 2016-08-09 International Business Machines Corporation Asymmetric high-k dielectric for reducing gate induced drain leakage
US10211205B2 (en) 2016-04-27 2019-02-19 International Business Machines Corporation Field effect transistor structure for reducing contact resistance
CN108987399A (zh) * 2017-06-05 2018-12-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110571189B (zh) * 2018-06-05 2022-04-29 中芯国际集成电路制造(上海)有限公司 导电插塞及其形成方法、集成电路
TWI685085B (zh) * 2019-02-26 2020-02-11 華邦電子股份有限公司 記憶元件及其製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097301A (en) * 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
EP0575280A3 (en) * 1992-06-18 1995-10-04 Ibm Cmos transistor with two-layer inverse-t tungsten gate structure
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US5796151A (en) * 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
JPH10326891A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6011290A (en) 1998-01-20 2000-01-04 Advanced Micro Devices Short channel length MOSFET transistor
US5837588A (en) * 1998-01-26 1998-11-17 Texas Instruments-Acer Incorporated Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure
US6130135A (en) * 1998-05-18 2000-10-10 Powerchip Semiconductor Corp. Method of fabricating lightly-doped drain transistor having inverse-T gate structure
KR100292818B1 (ko) 1998-07-02 2001-11-05 윤종용 모오스트랜지스터제조방법
US6069032A (en) 1999-08-17 2000-05-30 United Silicon Incorporated Salicide process
US6399469B1 (en) * 2000-07-10 2002-06-04 Advanced Micro Devices, Inc. Fabrication of a notched gate structure for a field effect transistor using a single patterning and etch process
US6306715B1 (en) 2001-01-08 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form smaller channel with CMOS device by isotropic etching of the gate materials
KR100355035B1 (en) * 2001-04-03 2002-10-05 Samsung Electronics Co Ltd Method for fabricating semiconductor device by using notch gate
JP2003037264A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 半導体装置およびその製造方法
JP3654285B2 (ja) 2002-10-04 2005-06-02 セイコーエプソン株式会社 半導体装置の製造方法
KR100508548B1 (ko) 2003-04-16 2005-08-17 한국전자통신연구원 쇼트키 장벽 트랜지스터 및 그 제조방법
US6730552B1 (en) * 2003-06-26 2004-05-04 International Business Machines Corporation MOSFET with decoupled halo before extension
US7253066B2 (en) * 2004-02-24 2007-08-07 International Business Machines Corporation MOSFET with decoupled halo before extension
US7129140B2 (en) 2004-03-11 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing
JP2006032410A (ja) 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7118954B1 (en) 2005-05-26 2006-10-10 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor devices and method of making the same
US7820555B2 (en) * 2007-10-11 2010-10-26 International Business Machines Corporation Method of patterning multilayer metal gate structures for CMOS devices
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
US7736981B2 (en) * 2008-05-01 2010-06-15 International Business Machines Corporation Metal high dielectric constant transistor with reverse-T gate
US8525263B2 (en) * 2009-01-19 2013-09-03 International Business Machines Corporation Programmable high-k/metal gate memory device
DE102010042229B4 (de) * 2010-10-08 2012-10-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
US8232607B2 (en) * 2010-11-23 2012-07-31 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
US9263272B2 (en) * 2012-04-24 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length

Also Published As

Publication number Publication date
CN104051251A (zh) 2014-09-17
SG2014008924A (en) 2014-10-30
TWI529815B (zh) 2016-04-11
US20160315162A1 (en) 2016-10-27
DE102014203796B4 (de) 2016-03-03
US9412859B2 (en) 2016-08-09
US20140252429A1 (en) 2014-09-11
DE102014203796A1 (de) 2014-09-11
CN104051251B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
TWI529815B (zh) 具有自電晶體長度去耦合之閘極矽長度的接觸幾何結構
JP5410666B2 (ja) 半導体装置
TWI485854B (zh) 於三維電晶體中基於應變隔離材料之應變工程
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
US20150021694A1 (en) Integrated circuits having replacement metal gates with improved threshold voltage performance and methods for fabricating the same
US8349694B2 (en) Enhanced confinement of high-K metal gate electrode structures by reducing material erosion of a dielectric cap layer upon forming a strain-inducing semiconductor alloy
US8183101B2 (en) Multiple gate transistor having fins with a length defined by the gate electrode
TWI540681B (zh) 簡化的閘極優先高介電常數金屬閘極製造流程
US8338306B2 (en) Forming semiconductor resistors in a semiconductor device comprising metal gates by increasing etch resistivity of the resistors
US9876089B2 (en) High-k and p-type work function metal first fabrication process having improved annealing process flows
TWI511286B (zh) 具有縮減長度之汲極和源極區及與其毗鄰之受力介電材料的ｓｏｉ電晶體
TW201505182A (zh) 形成半導體設備之閘極電極之方法、用於半導體設備之閘極電極結構及相應之半導體設備結構
TW200915538A (en) Simple low power circuit structure with metal gate and high-k dielectric
US7312129B2 (en) Method for producing two gates controlling the same channel
TWI538060B (zh) 藉由單步驟沉積完成閘極包覆
JP2010098157A (ja) 半導体装置の製造方法
TWI805947B (zh) 水平gaa奈米線及奈米平板電晶體
TWI529783B (zh) 利用氟摻雜形成積體電路系統之方法
KR100906066B1 (ko) 압전박막을 사용한 ｍｏｓ 트랜지스터 및 이의 제조방법
US9704881B2 (en) Semiconductor device with reduced poly spacing effect
US20160300928A1 (en) Densely packed transistor devices
JP2002343965A (ja) Ｍｉｓ型半導体装置及びその製造方法
TWI447910B (zh) A semiconductor structure with a stress region
JP2009182122A (ja) 半導体装置の製造方法
KR20090109303A (ko) 금속 산화물 반도체 전계 효과 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees