TW201438079A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201438079A
TW201438079A TW102129027A TW102129027A TW201438079A TW 201438079 A TW201438079 A TW 201438079A TW 102129027 A TW102129027 A TW 102129027A TW 102129027 A TW102129027 A TW 102129027A TW 201438079 A TW201438079 A TW 201438079A
Authority
TW
Taiwan
Prior art keywords
adhesive layer
substrate
device substrate
notch portion
manufacturing
Prior art date
Application number
TW102129027A
Other languages
English (en)
Other versions
TWI505346B (zh
Inventor
Eiji Takano
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201438079A publication Critical patent/TW201438079A/zh
Application granted granted Critical
Publication of TWI505346B publication Critical patent/TWI505346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明提供一種可在短時間內自支撐基板剝離基板之半導體裝置之製造方法。本發明之實施形態之半導體裝置之製造方法中，於第1基板之一主面上設置第1接著劑層。介隔第2接著劑層，貼合第1基板與第2基板，該第2接著劑層具有熱硬化性、與第1接著劑層之間之接著力大於與貼合於第1基板之第2基板及與第1基板之間之接著力，且被覆第1接著劑層之表面。研削第1基板之另一主面而薄化第1基板。對第2接著劑層之周緣部施加物理力而沿著第2接著劑層之外周形成環狀之缺口部。於第1接著劑與第2接著劑之界面分離第1基板與第2基板。缺口部係外周較第2接著劑層之外周更位於內側，內周較第1接著劑層之外周更位於內側，且於與第2基板之間留下第2接著劑層而形成。

Description

半導體裝置之製造方法 [相關申請案]
本申請案享有以日本專利申請案2013-58229號(申請日：2013年3月21日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置之製造方法。
先前，有利用接著劑貼合半導體晶圓等之基板與支撐基板，並研磨而薄化由支撐基板支撐之基板後，對基板實施用於元件形成之加工等，而自支撐基板剝離之步驟。
在該步驟中，由於需要利用支撐基板強固地支撐研磨中之基板，故基板與支撐基板之接著中係使用接著力相對較高之接著劑。因此，存在自支撐基板剝離基板之作業時間增加之問題。
本發明之一實施形態之目的在於提供一種可在短時間內自支撐基板剝離基板之半導體裝置之製造方法。
根據本發明之一實施形態，提供一種半導體裝置之製造方法。在半導體裝置之製造方法中，於第1基板之一主面上設置第1接著劑層。介隔第2接著劑層，貼合上述第1基板與上述第2基板，上述第2接 著劑層具有熱硬化性、與上述第1接著劑層之間之接著力大於與貼合於上述第1基板之第2基板及上述第1基板之間之接著力，且被覆上述第1接著劑層之表面。研削上述第1基板之另一主面而薄化該第1基板。對上述第2接著劑層之周緣部施加物理力而沿著該第2接著劑層之外周形成環狀之缺口部。固定上述第1基板側，使上述第1接著劑與上述第2接著劑之界面剝離而自上述第1基板分離上述第2基板。上述缺口部係外周較上述第2接著劑層之外周更位於內側，且內周較上述第1接著劑層之外周更位於內側，且於與上述第2基板之間留下上述第2接著劑層而形成。
1‧‧‧裝置基板
2‧‧‧第1接著劑層
3‧‧‧支撐基板
4‧‧‧第2接著劑層
5‧‧‧缺口部
5a‧‧‧缺口部
5b‧‧‧缺口部
5c‧‧‧缺口部
6‧‧‧剝離膠帶
7‧‧‧刀片
14‧‧‧邊界
24‧‧‧邊界
24b‧‧‧邊界
34‧‧‧邊界
d1‧‧‧第2接著劑層4之外周面至缺口部5c之外周面之寬度
d2‧‧‧缺口部5c之內周面至第1接著劑層2之寬度
圖1(a)~(d)係顯示第1實施形態之半導體裝置之製造方法之說明圖。
圖2(a)~(c)係顯示第1實施形態之半導體裝置之製造方法之說明圖。
圖3(a)~(c)係顯示第2實施形態之半導體裝置之製造方法之說明圖。
圖4(a)~(c)係顯示第3實施形態之半導體裝置之製造方法之說明圖。
圖5(a)~(d)係顯示第4實施形態之半導體裝置之製造方法之說明圖。
以下參照添加圖式，詳細說明實施形態之半導體裝置之製造方法。另，本發明並不因該實施形態而受到限制。
(第1實施形態)
以下，對貼合形成有半導體元件或積體電路之第1基板(以下，記載為「裝置基板」)與第2基板(以下，記載為「支撐基板」)，並薄化 由支撐基板支撐之裝置基板後，自支撐基板剝離之步驟進行說明。
圖1及圖2係顯示第1實施形態之半導體裝置之製造方法之說明圖。另，於圖1及圖2中，模式性顯示裝置基板1或支撐基板3之周緣部、及其附近之剖面。
在第1實施形態之半導體裝置之製造方法中，首先，準備裝置基板1與支撐基板3。此處，裝置基板1為半導體晶圓。又，支撐基板3係包含玻璃或矽等，且直徑及厚度與裝置基板1大致相同之圓盤狀基板。另，支撐基板3之直徑、厚度等之形狀並非限定於此者。
接著，如圖1(a)所示，於裝置基板1之一主面(此處為上表面)上設置第1接著劑層2。此處，藉由將使用例如聚丙烯、聚乙烯、聚苯乙烯、丙烯酸系、聚對苯二甲酸乙二酯、氟樹脂、聚胺酯樹脂等之具有熱可塑性之接著劑塗佈於裝置基板1之上表面而形成第1接著劑層2。
此時，對除了裝置基板1之上表面之周緣部以外之區域塗佈具有熱可塑性之接著劑。例如，在裝置基板1之周緣部中留下俯視下距外周寬度3mm左右之環狀之非塗佈區域，並於裝置基板1之上表面塗佈具有熱可塑性之接著劑。另，第1接著劑層2，亦可代替具有熱可塑性之接著劑之塗佈，而貼附由上述具有熱可塑性之材料形成之雙面膠帶。
接著，如圖1(b)所示，於支撐基板3之一主面(此處為上表面)上設置第2接著劑層4。此處，藉由將使用例如酚醛樹脂、三聚氰胺、玻璃纖維強化塑膠等之具有熱硬化性之接著劑塗佈於支撐基板3之上表面而形成第2接著劑層4。
此時，對支撐基板3之上表面整體塗佈較第1接著劑層2更厚且具有熱硬化性之接著劑。又，此處，藉由塗佈與第1接著劑層2之間之接著力小於與支撐基板3及與裝置基板1之間之接著力之接著劑而形成第2接著劑層4。
接著，如圖1(c)所示，使設置於經表背反轉之裝置基板1之一主面(此處為下表面)之第1接著劑層2之表面與第2接著劑層4之表面壓接，而貼合裝置基板1與支撐基板3。
此處，第2接著劑層4之表面積大於第1接著劑層2之表面積，且第2接著劑層4形成為較第1接著劑層2更厚。因此，第2接著劑層4被覆第1接著劑層2之表面，且被覆元件基板1之未設置第1接著劑層2之周緣部。
此處，雖第2接著劑層4與第1接著劑層2之邊界24之接著力相對較小，但第2接著劑層4與裝置基板1之邊界14、及與支撐基板3之邊界34之接著力大於第2接著劑層4與第1接著劑層2之邊界24之接著力。因此，裝置基板1於周緣部藉由介隔於其與支撐基板3之間之第2接著劑層4而與支撐基板3強固地接著。
接著，如圖1(d)所示，研削裝置基板1之未設置第1接著劑層2之另一主面而薄化裝置基板1。例如，藉由於利用研磨機研削裝置基板1之另一主面後，對研削面進行CMP(Chemical Mechanical Polishing：化學機械研磨)，而將裝置基板1薄化至厚度50um左右。此時，如圖1(d)所示，留下裝置基板1與第2接著劑層4之邊界14。
其後，對裝置基板1實施形成TSV(Through Silicon Via：穿矽導通孔)、配線、及連接端子等(圖示省略)之加工處理。進行加工處理之步驟包含複數個熱處理步驟。在該熱處理步驟中，使具有熱可塑性之第1接著劑層2軟化。但，第2接著劑層4由於具有熱硬化性故不會軟化反而硬化。
因此，即使重複熱處理步驟，而第1接著劑層2重複軟化與硬化，亦由於第2接著劑層4強固地保持裝置基板1，故可抑制熱處理步驟引起之裝置基板1之變形。藉此，可抑制起因於裝置基板1之變形之成品良率之降低。
接著，將裝置基板1自支撐基板3剝離。此處，如圖1(d)所示，裝置基板1利用第2接著劑層4於周緣部(裝置基板1與第2接著劑層4之邊界14)與支撐基板3強固地接著。
因此，如圖2(a)所示，藉由對第2接著劑層4之周緣部施加物理(機械)力而沿著第2接著劑層4之外周形成環狀之缺口部5，而去除包含裝置基板1與第2接著劑層4之邊界14之區域。
具體而言，利用刀片(圖示省略)自裝置基板1之另一主面(此處為上表面)側研削裝置基板1及第2接著劑層4之周緣部而去除包含裝置基板1與第2接著劑層4之邊界14之區域。另，亦可自裝置基板1及第2接著劑層4之周面(此處為側面)側研削裝置基板1及第2接著劑層4之周緣部而去除包含裝置基板1與第2接著劑層4之邊界14之區域。
又，去除包含裝置基板1與第2接著劑層4之邊界14之區域時，於支撐基板3之周緣部上留下第2接著劑層4。使缺口部5之底面不到達至支撐基板3之表面。如此，藉由不損傷支撐基板3地形成缺口部5，可實現支撐基板3之再利用。
接著，如圖2(b)所示，使貼合有裝置基板1及支撐基板3之構造體之表背反轉，而將裝置基板1之另一主面(此處為下表面)朝剝離膠帶6貼附。此處，作為剝離膠帶6係使用與裝置基板1之間之接著力大於第1接著劑層2與第2接著劑層4之間之接著力者。
此時，裝置基板1與支撐基板3利用第1接著劑層2與第2接著劑層4之邊界24之相對較小之接著力予以接著。因此，藉由以較第1接著劑層2與第2接著劑層4之間之相對較小之接著力更大之剝離力將支撐基板3自裝置基板1剝離，而如圖2(c)所示般，可在短時間內容易地將裝置基板1自支撐基板3剝離。
其後，於自裝置基板1去除剝離膠帶6後，利用溶劑洗淨裝置基板1上殘留之第1接著劑層2，並結束將裝置基板1自支撐基板3剝離之 作業。
另，在第1實施形態中，雖在於裝置基板1側設置第1接著劑層2，於支撐基板3側設置第2接著劑層4後，使第1接著劑層2及第2接著劑層4抵接而貼合裝置基板1與支撐基板3，但此為一例且可進行各種變化。
例如，亦可在於裝置基板1之一主面上設置第1接著劑層2後，以被覆第1接著劑層2表面之方式設置第2接著劑層4，其後，使支撐基板3抵接於第2接著劑層4之表面上，而貼合使裝置基板1與支撐基板3。
又，亦可於支撐基板3之主面上設置第2接著劑層4，於第2接著劑層4之表面設置面積比第2接著劑層4更小之第1接著劑層2，使裝置基板1之一周面抵接於第1接著劑層2之表面而貼合裝置基板1與支撐基板3。
如上所述，在第1實施形態中，介隔被覆設置於裝置基板1之一主面上之第1接著劑層2之具備熱硬化性之第2接著劑層4，而貼合裝置基板1與支撐基板3。藉此，在對裝置基板1實施熱處理時，由於第2接著劑層4抑制了裝置基板1之變形，故可抑制起因於裝置基板1之變形之成品良率降低。
又，在第1實施形態中，藉由對與裝置基板1及與支撐基板3強固地接著之第2接著劑層4之周緣部施加物理力，而去除包含裝置基板1與第2接著劑層4之邊界14之區域。因此，可在短時間內去除與裝置基板1及與支撐基板3強固地接著之於裝置基板1與第2接著劑層4之邊界14之部分。
藉此，僅對支撐基板3施加第1接著劑層2與第2接著劑層4之邊界24之相對較小之剝離力，即可以第1接著劑層2與第2接著劑層4之邊界24為界，在短時間內容易地將裝置基板1自支撐基板3剝離。另，圖2所示之缺口部5之形狀為一例。在以下之實施形態中，對缺口部5之形 狀之變化例進行說明。
(第2實施形態)
圖3係顯示第2實施形態之半導體裝置之製造方法之說明圖。第2實施形態之半導體裝置之製造方法，於圖1所示之製造步驟之後進行之製造步驟與第1實施形態不同。因此，於圖3中顯示圖1所示之製造步驟之後進行之製造步驟。又，在以下說明中，對於與圖1及圖2所示之構成要素相同之構成要素，藉由附加與圖1及圖2所示之符號相同之符號，而省略其說明。
在第2實施形態中，如圖3(a)所示，於薄化裝置基板1後，於裝置基板1之一主面(此處為上表面)之周緣部形成沿著第2接著劑層4外周之環狀之槽作為缺口部5a。
具體而言，自裝置基板1之周緣部之上表面向支撐基板3側開始研削，於槽之底面到達至支撐基板3之前結束研削而形成缺口部5a。藉此，與第1實施形態相同地，可使支撐基板3再利用。
此時，以俯視環狀之缺口部5a之內周與第2接著劑層4之外周一致(或以較第2接著劑層4之外周更為內側之方式)，且外周較第2接著劑層4之外周更位於內側之方式形成缺口部5a。藉此，去除包含裝置基板1與第2接著劑層4之邊界14(參照圖1)之區域，裝置基板1與支撐基板3成為由接著力相對較小之第1接著劑層2與第2接著劑層4之邊界24予以接著之狀態。
如此，在未研削而留下第2接著劑層4之外周部分之狀態下形成缺口部5a。藉此，由於可將用以去除包含裝置基板1與第2接著劑層4之邊界14(參照圖1)之區域之研削區域抑制為較窄，故可縮短形成缺口部5a所需之研削時間。
接著，如圖3(b)所示，使貼合有裝置基板1及支撐基板3之構造體之表背反轉，而將裝置基板1之另一主面(此處為下表面)朝剝離膠帶6 貼附。
且，藉由以較第1接著劑層2與第2接著劑層4之間之相對較小之接著力更大之剝離力將支撐基板3自裝置基板1剝離，如圖3(c)所示般，可在短時間內容易地將裝置基板1自支撐基板3剝離。
如上所述，根據第2實施形態，可藉由將用以去除包含裝置基板1與第2接著劑層4之邊界14(參照圖1)之區域之研削區域抑制為較窄，而縮短形成缺口部5a所需之研削時間。因此，可進一步縮短將裝置基板1自支撐基板3剝離之作業時間。
(第3實施形態)
圖4係顯示第3實施形態之半導體裝置之製造方法之說明圖。第3實施形態之半導體裝置之製造方法，於圖1所示之製造步驟之後進行之製造步驟與第1實施形態不同。因此，於圖4中顯示於圖1所示之製造步驟之後進行之製造步驟。又，在以下說明中，對於與圖1及圖2所示之構成要素相同之構成要素，藉由附加與圖1及圖2所示之符號相同之符號，而省略其說明。
在第3實施形態中，如圖4(a)所示，於薄化裝置基板1後，於裝置基板1之一主面(此處為上表面)之周緣部，形成較第2實施形態之缺口部5a直徑更小之環狀槽作為缺口部5b。
具體而言，以俯視環狀之缺口部5b之內周及外周均較第1接著劑層2之外周更位於內側之方式形成缺口部5b。藉此，裝置基板1與支撐基板3成為於呈環狀之缺口部5b之內側，由相對接著力較小之第1接著劑層2與第2接著劑層4之邊界24b予以接著之狀態。
該缺口部5b之形成位置只要外周至少較第1接著劑層2之外周更為內側即可。因此，根據缺口部5b，可容易地且在短時間內進行調整缺口部5b之形成位置之對位作業。
又，根據缺口部5b，由於可進一步縮小俯視之缺口部5b之寬 度，故可進一步縮短形成缺口部5b所需之時間。另，在形成缺口部5b時，亦於槽之底面到達至支撐基板3之前結束研削。藉此，可使支撐基板3再利用。
接著，如圖4(b)所示，使貼合有裝置基板1及支撐基板3之構造體之表背反轉，而將裝置基板1之另一主面(此處為下表面)朝剝離膠帶6貼附。
因此，藉由以較第1接著劑層2與第2接著劑層4之間之相對較小之接著力更大之剝離力將支撐基板3自裝置基板1剝離，而如圖3(c)所示般，可在短時間內容易地將裝置基板1自支撐基板3剝離。
如上所述，在第3實施形態中，可容易地且在短時間內進行調整缺口部5b之形成位置之對位作業。而且，藉由進一步縮小俯視之缺口部5b之寬度，可縮短缺口部5b之形成時間。因此，可進一步縮短將裝置基板1自支撐基板3剝離之作業時間。
(第4實施形態)
圖5係顯示第4實施形態之半導體裝置之製造方法之說明圖。第4實施形態之半導體裝置之製造方法，於圖1所示之製造步驟之後進行之製造步驟與第1實施形態不同。因此，於圖5中顯示於圖1所示之製造步驟之後進行之製造步驟。又，以下說明中，對於與圖1及圖2所示之構成要素相同之構成要素，藉由附加與圖1及圖2所示之符號相同之符號，而省略其說明。
在第4實施形態中，如圖5(a)所示，於俯視之裝置基板1之外周與第2接著劑層4之外周之間，沿著第2接著劑層4外周形成環狀之槽作為缺口部5c。
具體而言，以俯視環狀之缺口部5c之內周與裝置基板1之外周一致，且缺口部5c之外周較第2接著劑層4之外周更位於內側之方式，形成缺口部5c。另，在形成缺口部5c之情形下，亦於槽之底面到達至支 撐基板3之前結束研削。藉此，可使支撐基板3再利用。
接著，如圖5(b)所示，自第2接著劑層4之外周面向裝置基板1與第1接著劑層2之界面插入刀片7。另，此時，亦可自第2接著劑層4之外周面向第1接著劑層2與第2接著劑層4之邊界24插入刀片7。
此處，於第2接著劑層4之周緣部中在插入刀片7前預先形成有缺口部5c。藉此，可利用刀片7切開自第2接著劑層4之外周面至缺口部5c之外周面之寬度為d1，自缺口部5c之內周面至第1接著劑層2之寬度為d2之非常薄之第2接著劑層4之周緣部。
因此，可使若未形成有缺口部5c，則無法容易地到達至第1接著劑層2之刀片7之前端容易地到達至第1接著劑層2。藉此，裝置基板1與支撐基板3成為由相對接著力較小之第1接著劑層2與第2接著劑層4之邊界24予以接著之狀態。
接著，如圖5(c)所示，使貼合有裝置基板1及支撐基板3之構造體之表背反轉，而將裝置基板1之另一主面(此處為下表面)朝剝離膠帶6貼附。
且，藉由以較第1接著劑層2與第2接著劑層4之間之相對較小之接著力更大之剝離力將支撐基板3自裝置基板1剝離，如圖5(d)所示般，可在短時間內容易地將裝置基板1自支撐基板3剝離。
如上所述，在第4實施形態中，藉由於裝置基板1之外周與第2接著劑層4之外周之間設置缺口部5c，可使刀片7之前端容易地且在短時間內自第2接著劑層4之外周面到達至第1接著劑層2。
藉此，裝置基板1與支撐基板3成為由相對接著力較小之第1接著劑層2與第2接著劑層4之邊界24予以接著之狀態。因此，根據第4實施形態，亦可縮短將裝置基板1自支撐基板3剝離之作業時間。
雖已說明本發明之幾個實施形態，但該等實施形態係作為舉例進行提示者，並非意圖限定發明之範圍。該等新穎實施形態可藉其他 各種形態實施，在不脫離發明要旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或要旨，且包含於申請專利範圍所記載之發明與其均等之範圍。
1‧‧‧裝置基板
2‧‧‧第1接著劑層
3‧‧‧支撐基板
4‧‧‧第2接著劑層
5‧‧‧缺口部
6‧‧‧剝離膠帶
24‧‧‧邊界

Claims (6)

  1. 一種半導體裝置之製造方法，其特徵為包含：於第1基板之一主面上設置第1接著劑層之步驟；介隔第2接著劑層，貼合上述第1基板與上述第2基板之步驟，上述第2接著劑層具有熱硬化性、與上述第1接著劑層之間之接著力大於與貼合於上述第1基板之第2基板及與上述第1基板之間之接著力，且被覆上述第1接著劑層之表面；研削上述第1基板之另一主面而薄化該第1基板之步驟；對上述第2接著劑層之周緣部施加物理力而沿著該第2接著劑層之外周形成環狀之缺口部之步驟；及固定上述第1基板側，使上述第1接著劑與上述第2接著劑之界面剝離而自上述第1基板分離上述第2基板之步驟；且上述缺口部係外周較上述第2接著劑層之外周更位於內側，且內周較上述第1接著劑層之外周更位於內側，且於與上述第2基板之間留下上述第2接著劑層而形成。
  2. 一種半導體裝置之製造方法，其特徵為包含：介隔第1接著劑層與第2接著劑層，以上述第1接著劑成為上述第1基板側之方式，貼合上述第1基板之主面與上述第2基板之步驟，上述第2接著劑層具有熱硬化性、與上述第1接著劑層之間之接著力大於與貼合於第1基板之第2基板及與上述第1基板之間之接著力，且被覆上述第1接著劑層之表面；研削上述第1基板之另一主面而薄化該第1基板之步驟；及對上述第2接著劑層之周緣部施加物理力而沿著該第2接著劑層之外周形成環狀之缺口部之步驟。
  3. 如請求項2之半導體裝置之製造方法，其中上述缺口部形成於包 含上述第1基板與上述第2接著劑層之邊界之區域。
  4. 如請求項2或3之半導體裝置之製造方法，其中上述缺口部之外周較上述第2接著劑層之外周更位於內側。
  5. 如請求項2或3之半導體裝置之製造方法，其中上述缺口部之內周較上述第1接著劑層之外周更位於內側。
  6. 如請求項2或3之半導體裝置之製造方法，其中上述缺口部係於與上述第2基板之間留下上述第2接著劑層而形成。
TW102129027A 2013-03-21 2013-08-13 Manufacturing method of semiconductor device TWI505346B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013058229A JP5921473B2 (ja) 2013-03-21 2013-03-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201438079A true TW201438079A (zh) 2014-10-01
TWI505346B TWI505346B (zh) 2015-10-21

Family

ID=51552159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129027A TWI505346B (zh) 2013-03-21 2013-08-13 Manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US8975160B2 (zh)
JP (1) JP5921473B2 (zh)
CN (1) CN104064506B (zh)
TW (1) TWI505346B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6004100B2 (ja) * 2013-05-24 2016-10-05 富士電機株式会社 半導体装置の製造方法
TWI705861B (zh) * 2013-08-30 2020-10-01 日商半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
JP2016096218A (ja) * 2014-11-13 2016-05-26 三菱化学株式会社 積層基板の製造方法及び電子デバイスの製造方法
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
JP2021048303A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
FR3109016B1 (fr) * 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable
FR3111142B1 (fr) * 2020-06-09 2022-08-05 Commissariat Energie Atomique Procédé de collage temporaire

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
CN101127343B (zh) * 2006-08-18 2010-12-15 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法
US20090017323A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
JP5489546B2 (ja) 2009-06-11 2014-05-14 東京応化工業株式会社 貼付方法及び貼付装置
JP5534793B2 (ja) * 2009-12-08 2014-07-02 株式会社ディスコ ウエーハの加工方法
JP5448860B2 (ja) 2010-01-13 2014-03-19 東京応化工業株式会社 分離方法及び分離装置
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
JP2011181822A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 半導体装置の製造方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP2012204545A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法および製造装置
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP2014017462A (ja) * 2012-03-02 2014-01-30 Fujifilm Corp 半導体装置の製造方法
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法

Also Published As

Publication number Publication date
TWI505346B (zh) 2015-10-21
CN104064506A (zh) 2014-09-24
JP5921473B2 (ja) 2016-05-24
US8975160B2 (en) 2015-03-10
US20140287567A1 (en) 2014-09-25
JP2014183270A (ja) 2014-09-29
CN104064506B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
TWI505346B (zh) Manufacturing method of semiconductor device
US20150251396A1 (en) Method and apparatus for temporary bonding of ultra thin wafers
JP2013008915A (ja) 基板加工方法及び基板加工装置
US20140113452A1 (en) Wafer edge trimming method
US20080188061A1 (en) Method of protecting front surface structure of wafer and method of wafer dividing
US20140004658A1 (en) Resin sealing method for semiconductor chips
CN105990208A (zh) 层叠器件的制造方法
JP2008258303A (ja) 半導体装置の製造方法
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
JP2015153828A (ja) 半導体装置の製造方法
JP3187573U (ja) 無電解めっき用シリコンウェハ
US9824912B2 (en) Method of transforming an electronic device
JP4462940B2 (ja) 半導体装置の製造方法
US20150340264A1 (en) Method of application of a carrier to a device wafer
JP2013243223A (ja) ウエーハ保護部材
JP2013247133A (ja) 表面保護テープの貼着方法
JP2016018877A (ja) ダイシングテープおよびその製造方法
JP2015149386A (ja) ウェーハの加工方法
TWI643242B (zh) 半導體裝置之製造方法
US9997390B2 (en) Semiconductor manufacturing method and laminated body
US10933503B2 (en) Workpiece grinding method
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness
JP2013069946A (ja) 支持基板、支持基板の製造方法、及び半導体装置の製造方法
JP6063641B2 (ja) ウエーハ保護部材
JP2014063919A (ja) ウエーハの加工方法