TW201436319A - 具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體 - Google Patents

具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體 Download PDF

Info

Publication number
TW201436319A
TW201436319A TW102139956A TW102139956A TW201436319A TW 201436319 A TW201436319 A TW 201436319A TW 102139956 A TW102139956 A TW 102139956A TW 102139956 A TW102139956 A TW 102139956A TW 201436319 A TW201436319 A TW 201436319A
Authority
TW
Taiwan
Prior art keywords
cation
oxide layer
conductive oxide
electrode
based conductive
Prior art date
Application number
TW102139956A
Other languages
English (en)
Other versions
TWI552400B (zh
Inventor
Elijah V Karpov
Brian Doyle
Charles C Kuo
Robert S Chau
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201436319A publication Critical patent/TW201436319A/zh
Application granted granted Critical
Publication of TWI552400B publication Critical patent/TWI552400B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

具有陽離子為基的導電氧化物元件之低電壓嵌入式記憶體被說明。例如,用於記憶元件的材料層堆疊包括第一導電電極。陽離子為基的導電氧化物層係配置在該第一導電電極上。該陽離子為基的導電氧化物層中具有複數陽離子空位。第二電極係配置在該陽離子為基的導電氧化物層上。

Description

具有陽離子為基的導電氧化物元件之低電壓嵌入式記憶體
本發明的實施例係於記憶裝置的領域中,且特別係具有陽離子為基的導電氧化物元件之低電壓嵌入式記憶體。
過去數十年來,積體電路中特徵的比例已是不斷成長的半導體產業背後之驅動力。對於越來越小的特徵之比例能夠致使增加功能性單元的密度在半導體晶片的有限基板面上。例如,縮小電晶體的尺寸允許增多數量的記憶裝置在晶片上的結合,導致具有增多容量之產品的製作。然而,越來越高的容量之驅動並非沒問題。最佳化每一裝置的性能之必要性變得日益顯著。
嵌入式SRAM及DRAM具有非揮發性及軟性錯誤率的問題,而嵌入式FLASH記憶體在製造期間需要額外的遮罩層或處理步驟,需要用於程式設計的高電壓, 且具有耐久性及可靠性問題。根據電阻變化的非揮發性記憶體,熟知為RRAM/ReRAM,典型地操作在大於1V的電壓,典型地需要高電壓(>1V)形成步驟以形成燈絲,且典型地具有限制讀取性能的高電阻值。至於低電壓非揮發性嵌入式應用,小於1V且與CMOS邏輯製程相容的操作電壓可能是理想的。
因此,在非揮發性裝置的製造及操作的區域中仍需要顯著改良。
100‧‧‧記憶元件
102‧‧‧第一電極
104‧‧‧陽離子為基的導電氧化物層
106‧‧‧第二電極
108‧‧‧節點
104A‧‧‧較多導電狀態
104B‧‧‧較少導電狀態
300‧‧‧記憶元件
302‧‧‧底電極
306‧‧‧頂電極
304‧‧‧陽離子為基的導電氧化物層
500‧‧‧記憶位元格
510‧‧‧陽離子為基的金屬-導電氧化物-金屬記憶元件
512‧‧‧第一導電電極
514‧‧‧陽離子為基的導電金屬氧化物層
516‧‧‧第二導電電極
532‧‧‧位元線
534‧‧‧電晶體
536‧‧‧字元線
538‧‧‧源極線
600‧‧‧電子系統
602‧‧‧微處理器
604‧‧‧處理器
606‧‧‧控制單元
608‧‧‧記憶裝置
610‧‧‧輸入/輸出裝置
700‧‧‧計算裝置
702‧‧‧主機板
704‧‧‧處理器
706‧‧‧通信晶片
900‧‧‧計算裝置
圖1解說依據本發明的實施例之陽離子為基的金屬-導電氧化物-金屬(MCOM)記憶元件。
圖2解說依據本發明的實施例,表示圖1的記憶元件之狀態的變換之操作示意圖。
圖3解說依據本發明的實施例,藉由使用具有LixCoO2的成份之材料的實例而改變導電氧化物層中之陽離子空位的濃度所誘發之陽離子為基的導電氧化物層中的電阻值變化的概略表示圖。
圖4解說依據本發明的實施例之陽離子為基的導電氧化物材料之化學計量變化的基本現象。
圖5解說依據本發明的實施例之記憶位元格的示意圖,其包括陽離子為基的金屬-導電氧化物-金屬(MCOM)記憶元件。
圖6解說依據本發明的實施例之電子系統的 方塊圖。
圖7解說依據本發明的一個實施之計算裝置。
【發明內容及實施方式】
具有陽離子為基的導電氧化物元件的低電壓嵌入的記憶體被說明。於以下說明中,許多特定細節被提出,諸如特定陽離子為基的導電氧化物材料型,以便提供本發明的實施例的完全瞭解。對於熟悉此項技術者將顯而易知的是,本發明的實施例可無需這些特定細節予以實行。於其它例子中,諸如積體電路設計佈局之熟知特徵未被詳述以免不要地混淆本發明的實施例。而且,將瞭解的是,圖式中所示的不同實施例係解說性表示圖且不一定按比例繪製。
本發明的一或多個實施例係針對用於嵌入式非揮發性記憶體(e-NVM)應用的低電壓陽離子導電氧化物隨機存取記憶體(RAM)。
更廣泛的是,文中所述的一或多個實施例係針對用於低電壓嵌入式記憶體的結構及使用低電壓嵌入式記憶體的方法。記憶體係基於陽離子為基的導電氧化物及電極堆疊。此種記憶體的應用可包括,但不限於,後端記憶體、嵌入式記憶體、電阻性記憶體、隨機存取記憶體、非揮發性記憶體及RRAM。於一或多個實施例中,記憶體的結構性架構係基於無接面式配置,在於非導電層未被使 用於記憶體堆疊的功能性元件中。
特別的是,一或多個實施例包括具有根據陽離子導電性對氧化物為基的電阻變化記憶體的導電氧化物層之記憶體堆疊的製造,其中程式係經由氧空位產生而藉由陰離子導電性予以驅動。藉由使記憶元件基於陽離子為基的導電氧化物,取代陰離子為基的導電氧化物,更快的程式操作可被達到。此種性能上的提升可至少部分的基於陽離子導電氧化物對陰離子導電氧化物的離子導電係高得更多之觀察,例如,矽酸鋰(Li4SiO4陽離子為基的氧化物)的離子導電性係大於氧化鋯(ZrO2或ZrOx陰離子為基的氧化物)的離子導電性。
更特別的是,於實施例中,陽離子為基的金屬-導電氧化物-金屬(MCOM)結構被實施以製造電阻變化記憶體(通常稱為RRAM)為基的架構,例如,取代金屬介質(絕緣)氧化物金屬(MIM)為基的結構。後者類型一般使用於最先進的RRAM裝置。例如,一般RRAM裝置可以是基於金屬HfOx金屬結構。
為解說文中所述之概念,圖1解說依據本發明的實施例之陽離子為基的金屬-導電氧化物-金屬(MCOM)記憶元件。參照圖1,記憶元件100包括第一電極102、陽離子為基的導電氧化物層104及第二電極106。記憶元件100可經由節點108包括於記憶體架構中。例如,此種裝置可被置放於位元線及諸如1T(MOS電晶體)或連接至字元線的2終端薄膜選擇器的選擇器元 件之間。於特殊實施例中,如圖1中記憶元件100的右方的參照方案所示,導電氧化物層104係陽離子為基的導電氧化物層(例如,具有大約在1-10奈米的範圍內的厚度),第一電極102係由貴金屬組成,以及第二電極106係儲存器陽離子儲存器(文中亦稱為嵌入式電極),如以下更加詳述。
圖2解說依據本發明的實施例,表示圖1的記憶元件之狀態的變換之操作示意圖。參照圖2,記憶元件100可開始於更多導電狀態(1),其中陽離子為基的導電氧化物層104係於更多導電狀態104A中。諸如正偏壓(2)的持續時間之電脈衝可被應用以提供記憶元件100於更少導電狀態(3)中,其中陽離子為基的導電氧化物層104係於更少導電狀態104B中。諸如負偏壓(4)的持續時間之電脈衝可被應用以再次提供具有更多導電狀態(1)之記憶元件100。因此,電脈衝可被使用來改變記憶元件100的電阻。所應用的極性係諸如在負偏壓下將記憶體層中的活性陽離子吸引至嵌入電極。
因此,於實施例中,記憶元件包括夾於二個電極之間的陽離子為基的導電氧化物層。低場中的陽離子為基的導電氧化物層的電阻性(當裝置被讀取時)係於某些實施例中,可以是低如金屬化合物的導電膜所發現典型,例如,TiAlN。例如,於特定實施例中,當量測在低場時,此種層的電阻性係大約在0.1Ohm cm-10kOhm cm的範圍內。膜的電阻性係依照記憶元件尺寸予以微調以達 到符合快速讀取的範圍內之最後電阻值。
作為實例,圖3解說依據本發明的實施例,藉由改變導電氧化物層中的陽離子空位(諸如鋰陽離子空位)的濃度所誘發之陽離子為基的導電氧化物層中之電阻值變化的概略表示圖。
參照圖3,記憶元件300係顯示如所沉積(A)。記憶元件包括陽離子為基的導電氧化物層304在底電極302及頂電極306之間。於特定實例中,層304係鋰鈷氧化物層,以下更加詳述,以及鋰原子及鋰空位係分佈如(A)中所示。參照圖3的(B),在負偏壓的應用之後,記憶元件300可被致使更加導電。於該狀態中,鋰原子遷移至頂電極306,而空位保持遍及層304。參照圖3的(C),在正偏壓對該等電極的一者的應用之後,記憶元件可被致使更少導電。於該狀態中,鋰原子係分佈更均勻遍及層304。因此,於實施例中,陽離子為基的導電氧化物層的有效成份(例如,鋰原子(或陽離子)對空位的位置)被修改以改變記憶元件的電阻,於由於化學計量-所誘發莫特(Mott)轉移之某些實施例中。於特定實施例中,在寫入操作期間驅動此種成份變化所應用的電場係微調至大約於1e6-1e7V/cm的範圍內之值。
於實施例中,再次參照圖3,陽離子為基的導電氧化物層304係由適於該層本身內的陽離子為基的可動性之材料而組成。於特定示範性實施例中,圖3部分(A)的層304係由鋰鈷氧化物(LiCoO2)組成。接著, 於部分(B)中,當負偏壓被應用以及鋰原子(例如,像陽離子)向電極306遷移時,對應層變成缺鋰(例如,Li<0.75CoO2)。相比之下,於部分(C)中,當正偏壓被應用以及鋰原子(例如,像陽離子)遷移離開電極306時,對應層變成富含鋰(例如,Li>0.95CoO2)。於其它實施例中,其它具有陽離子導電性的適合成份包括,但不限於:LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2(所有皆為鋰原子或Li+可動性為基)、Na β-氧化鋁(其係鈉原子或Na+可動性為基)、或AgI,RbAg4I5,AgGeAsS3(所有皆為銀原子或Ag+可動性為基)。一般而言,這些實例提供根據陽離子可動性或遷移之材料,其係典型地比陰離子為基可動性或遷移之材料(例如,用於氧原子或O2-陰離子)快很多。
於實施例中,再次參照圖3,包括陽離子導電氧化物層的記憶元件中的一個電極(例如,底電極302)係貴金屬為基的電極。於一個實施例中,適用之貴金屬的實例包括,但不限於,鈀(Pd)或鉑(Pt)。於特定實施例中,記憶體堆疊包括由約10奈米厚的Pd層所組成的底電極。將瞭解的是,用於電極302及306的術語“底”及“頂”的使用僅需是相對且不一定是絕對相對於例如,下層基板。
於實施例中,再次參照圖3,包括陽離子導電氧化物層的記憶元件中的另一個電極(例如,頂電極306)係用於遷移陽離子的“嵌入主體”。於材料係導電有 或無遷移陽離子的存在且未實質地改變於遷移陽離子的不在或存在之意義上,頂電極的材料係主體。於一個示範性實施例中,頂電極係由諸如但不限於石墨之材料或諸如二硫化物(例如,TaS2)的金屬硫族化合物所組成。此種材料係導電以及吸收諸如Li+的陽離子。這是與陰離子為基的導電氧化物的電極相比,其可包括具有對應導電氧化物的金屬以接納遷移的氧原子或陰離子。
將瞭解到,陽離子為基的導電氧化物材料中非常隱微成份的變化可提供電阻性的適合差異用於感應或多或少導電性間的“狀態”變化。圖4解說依據本發明的實施例之陽離子為基的導電氧化物材料之化學計量變化的基本現象。參照圖4,膜或材料層中的化學計量變化可致使特性間的所有差異,在相對意義上,係“絕緣體”的特性(較高電阻性)或“金屬”的特性(較低電阻性)。於特定示範性實施例中,Li>.95CoO2係較多電阻性(“絕緣體”),而Li<0.75CoO2係較少電阻性(“金屬”)。
文中所述的一或多個實施例的一個差異相對於最先進的電阻性裝置,記憶元件的堆疊中的所有層係由導電薄膜所組成。因此,結果的電阻性記憶元件的裝置結構係不同於至少一個膜為絕緣體及/或電介質膜之最先進的裝置。至於習用裝置中的此種膜,電阻性係許多量階高於金屬或金屬化合物的電阻,且基本上不可量測在低場直到該裝置被形成。然而,於文中所述的實施例中,因為記憶元件中的所有層係導電體,配置能夠致使一或多個以下 功能:(1)低電壓操作,例如,小於1伏特的操作;(2)需要一次性高電壓的排除,通常稱為形成電壓,為最先進的RRAM所需;及(3)低電阻性(例如,因為所有組件係導電體),其可提供具有陽離子為基的MCOM結構之記憶裝置的操作中的快速讀取。
於實施例中,包括陽離子為基的導電氧化物層之記憶元件係藉由包括電容器流的方法流程予以製造,為此,所有有效層係沉積原位以排除汙染有關效應。記憶體操作可被實施在DC 1V或以下的電壓。於一個實施例中,所製造裝置不需要初始高電壓DC掃描的應用,例如,如眾知的習用裝置的優先發射。
再次參照至以上與圖1-4有關的說明,包括陽離子為基的導電金屬氧化物層之導電層的堆疊可被使用來製造作為記憶位元格。例如,圖5解說依據本發明的實施例之記憶位元格500的示意圖,其包括陽離子為基的金屬-導電氧化物-金屬(MCOM)記憶元件510。
參照圖5,陽離子為基的MCOM記憶元件510可包括第一導電電極512以及鄰接第一導電電極512的陽離子為基的導電金屬氧化物層514。第二導電電極516鄰接陽離子為基的導電金屬氧化物層514。第二導電電極516可電連接至位元線532。第一導電電極512可與電晶體534耦合。電晶體534可以熟悉此項技術者將瞭解之方式而與字元線536及源極線538耦合。記憶位元格500可進一步包括附加的讀寫電路(未顯示)、感測放大 器(未顯示)、位元線基準(未顯示)、及類似物,如熟悉此項技術者將瞭解,用於記憶位元格500的操作。將瞭解,複數記憶位元格500可操作地相互連接以形成記憶體陣列(未顯示),其中記憶體陣列可被併入非揮發性記憶裝置。將瞭解的是,電晶體534可被連接至第二導電電極516或第一導電電極521,雖然僅顯示後者。
記憶位元格500的開關時間可以是相對地快。於示範性實施例中,陽離子為基的導電金屬氧化物層514具有約6.25E-05cm2/V.s的陽離子可動性,以及適當電極具有約4E-09秒的嵌入時間。這相當於記憶位元格500之約4奈秒(nanosecond)的估計寫入時間。
圖6解說依據本發明的實施例之電子系統600的方塊圖。電子系統600可相當於,例如,可攜式系統、電腦系統、處理控制系統或利用處理器及關聯記憶體之任何其它系統。電子系統600可包括微處理器602(具有處理器604及控制單元606)、記憶裝置608及輸入/輸出裝置610(將瞭解的是,電子系統600可具有複數處理器、控制單元、記憶裝置單元及/或輸入/輸出裝置,於不同實施例中)。於一個實施例中,電子系統600具有一組指令,其界定由處理器604執行在資料上的操作,以及處理器604、記憶裝置608及輸入/輸出裝置610之間的其它處理。藉由循序進行通過一組致使指令將擷取自記憶裝置608且執行的操作,控制單元606協調處理器604、記憶裝置608及輸入/輸出裝置610的操作。記憶裝置608可 包括具有陽離子為基的導電氧化物及電極堆疊之記憶元件如本說明所述。於實施例中,記憶裝置608係嵌入微處理器602中,如圖6所示。
圖7解說依據本發明的一個實施之計算裝置700。計算裝置700容納主機板702。主機板702可包括數個組件,包括但不受限處理器704及至少一個通信晶片706。處理器704係物理且電氣地耦合至主機板702。於某些實施例中,該至少一個通信晶片706亦物理且電氣地耦合至主機板702。於進一步實施中,通信晶片706係處理器704的一部分。
取決於其應用,計算裝置700可包括其它組件,其可能或可能不會物理且電氣地耦合至主機板702。這些其它組件包括,但不限於,揮發性記憶體(例如,DRAM)、非揮發性記憶體(例如,ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機及大量儲存裝置(諸如硬碟機、光碟(CD)、數位通用光碟(DVD)等等)。
通信晶片706能夠致使往返於計算裝置700之資料的轉移之無線通信。術語“無線”及其變型可被使用來說明電路、裝置、系統、方法、技術、通信通道等,其可經由非固體介質利用已調變的電磁輻射來傳達資料。該 術語並未意味著相關裝置未含有任何電線,雖然於某些實施例中它們可能沒有。通信晶片706可實施數個無線標準或協定的任一者,包括但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其變型,以及任何其它指定為3G、4G、5G及以上的無線協定。計算裝置700可包括複數通信晶片706。例如,第一通信晶片706可專屬於諸如Wi-Fi及藍牙的較短範圍無線通信,以及第二通信晶片706可專屬於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其它的較長範圍無線通信。
計算裝置700的處理器704包括封裝在處理器704內的積體電路晶粒。於本發明的某些實施中,處理器的積體電路晶粒包括,或與一或多個裝置、低電壓嵌入式記憶體電耦合,其具有依據本發明的實施之陽離子為基的導電氧化物及電極堆疊。術語“處理器”可涉及任何裝置或裝置的一部分,其處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可儲存於暫存器及/或記憶體的其它電子資料。
通信晶片706亦包括封裝於通信晶片706內的積體電路晶粒。依據本發明的另一實施例,通信晶片的積體電路晶粒包括,或與一或多個裝置低電壓嵌入式記憶體電耦合,其具有依據本發明的實施之陽離子為基的導電 氧化物及電極堆疊。
於另一實施中,計算裝置700內所容納的另一組件可含有積體電路晶粒,其包括,或與一或多個裝置低電壓嵌入式記憶體電耦合,其具有依據本發明的實施之陽離子為基的導電氧化物及電極堆疊。
於不同實施中,計算裝置700可以是膝上型電腦、輕省筆電、筆電、超輕薄筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超輕薄行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、轉頻器、娛樂控制單元、數位相機、可攜式音樂播放器或數位錄影機。於進一步實施中,計算裝置900可以是任何其它處理資料的電子裝置。
因此,本發明的一或多個實施例廣泛地關於微電子記憶體的製造。微電子記憶體可以是非揮發性,其中甚至當沒電時,記憶體可保持所儲存資訊。本發明的一或多個實施例關於具有用於非揮發性微電子記憶裝置的陽離子為基的導電氧化物及電極堆疊之記憶元件的製造。此種元件可被使用於嵌入式非揮發性記憶體,因為其非揮發性,或作為嵌入式動態隨機存取記憶體(eDRAM)的替換件。例如,此種元件可被使用於,或代替,1T-1X記憶體(X=電容器或電阻器)在指定技術節點內的競爭單元尺寸。
因此,本發明的實施例包括具有陽離子為基的導電氧化物元件的低電壓嵌入式記憶體。
於實施例中,用於記憶元件的材料層堆疊包括:第一導電電極。陽離子為基的導電氧化物層係配置在該第一導電電極上。陽離子為基的導電氧化物層中具有複數陽離子空位。第二電極配置在該陽離子為基的導電氧化物層上。
於一實施例中,陽離子為基的導電氧化物層係由具有陽離子為基的可動性的材料所組成。
於一個實施例中,具有陽離子為基的可動性的該材料具有鋰(Li+)、鈉(Na+)或銀(Ag+)可動性。
於一個實施例中,具有陽離子為基的可動性的該材料具有鋰(Li+)可動性,且係諸如但不限於LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H及LiTiS2之材料。
於一個實施例中,具有陽離子為基的可動性的該材料具有鈉(Na+)可動性且係Na β-氧化鋁。
於一個實施例中,具有陽離子為基的可動性的該材料具有銀(Ag+)可動性且係諸如但不限於AgI、RbAg4I5及AgGeAsS3之材料。
於一個實施例中,陽離子為基的導電氧化物層的電阻性,當量測在約0.1V的低場時,係約在10mOhm cm-10kOhm的範圍內。
於一個實施例中,第二電極係由陽離子用嵌入主體的材料所組成。
於一個實施例中,陽離子用嵌入主體的該材料係一個諸如但不限於石墨或金屬硫族化物。
於一個實施例中,第一電極係貴金屬電極。
於一個實施例中,貴金屬電極係由諸如但不限於鈀(Pd)或鉑(Pt)的材料組成。
於一個實施例中,非揮發性記憶裝置包括第一導電電極。陽離子為基的導電氧化物層係配置在該第一導電電極上。第二電極係配置在該陽離子為基的導電氧化物層上。電晶體係電連接至該第一或該第二電極、源極線及字元線。位元線係與該第一或該第二電極的另一者電耦合。
於一個實施例中,陽離子為基的導電氧化物層中具有複數陽離子空位。
於一個實施例中,陽離子為基的導電氧化物層包含具有陽離子為基的可動性的材料。
於一個實施例中,具有陽離子為基的可動性的該材料具有鋰(Li+)、鈉(Na+)或銀(Ag+)可動性。
於一個實施例中,具有陽離子為基的可動性的該材料具有鋰(Li+)可動性且係一個諸如但不限於LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H或LiTiS2
於一個實施例中,具有陽離子為基的可動性的該材料具有鈉(Na+)可動性且係Na β-氧化鋁。
於一個實施例中,具有陽離子為基的可動性的該材料具有銀(Ag+)可動性且係一個諸如但不限於AgI、RbAg4I5及AgGeAsS3
於一個實施例中,陽離子為基的導電氧化物層的電阻性,當量測在約0.1V的低場時,係約在10mOhm cm-10kOhm的範圍內。
於一個實施例中,第二電極包含陽離子用嵌入主體的材料。
於一個實施例中,陽離子用嵌入主體的該材料係一個諸如但不限於石墨或金屬硫族化物。
於一個實施例中,該第一電極係貴金屬電極。
於一個實施例中,貴金屬電極係由諸如但不限於鈀(Pd)或鉑(Pt)的材料組成。
於實施例中,操作非揮發性記憶裝置的方法包括將正偏壓應用於記憶元件。該記憶元件包含第一導電電極、配置在該第一導電電極上的陽離子為基的導電氧化物層及配置在該陽離子為基的導電氧化物層上的第二電極。此方法亦包括藉由該應用,將該陽離子為基的導電氧化物層自較多導電狀態改變成較少導電狀態。
於一個實施例中,陽離子為基的導電氧化物層包括鋰原子及鋰空位,以及將陽離子為基的導電氧化物層自該較多導電狀態改變成該較少導電狀態包含該等鋰原子自該等電極的一者向該陽離子為基的導電氧化物層的主 體遷移。
於一個實施例中,將該陽離子為基的導電氧化物層自該較多導電狀態改變成該較少導電狀態包含致使該陽離子為基的導電氧化物層的成份中的變化。
於一個實施例中,應用該正偏壓包含應用小於絕對1V的偏壓。
於實施例中,操作非揮發性記憶裝置的方法包括將負偏壓應用於記憶元件。該記憶元件包含第一導電電極、配置在該第一導電電極上的陽離子為基的導電氧化物層及配置在該陽離子為基的導電氧化物層上的第二電極。該方法亦包括藉由該應用,將該陽離子為基的導電氧化物層自較少導電狀態改變成較多導電狀態。
於一個實施例中,該陽離子為基的導電氧化物層包括鋰原子及鋰空位,以及將陽離子為基的導電氧化物層自該較少導電狀態改變成該較多導電狀態包括該等鋰原子自該陽離子為基的導電氧化物層的主體向該等電極的一者遷移。
於一個實施例中,將該陽離子為基的導電氧化物層自該較少導電狀態改變成該較多導電狀態包含致使該陽離子為基的導電氧化物層的成份中的變化。
於一個實施例中,應用該負偏壓包含應用小於絕對1V的偏壓。
100‧‧‧記憶元件
102‧‧‧第一電極
104‧‧‧陽離子為基的導電氧化物層
106‧‧‧第二電極
108‧‧‧節點

Claims (31)

  1. 一種用於記憶元件的材料層堆疊,該材料層堆疊包含:第一導電電極;陽離子為基的導電氧化物層,配置在該第一導電電極上,該陽離子為基的導電氧化物層中具有複數陽離子空位;及第二電極,配置在該陽離子為基的導電氧化物層上。
  2. 如申請專利範圍第1項的材料層堆疊,其中該陽離子為基的導電氧化物層包含具有陽離子為基的可動性之材料。
  3. 如申請專利範圍第2項的材料層堆疊,其中具有陽離子為基的可動性的該材料具有鋰(Li+)、鈉(Na+)或銀(Ag+)可動性。
  4. 如申請專利範圍第3項的材料層堆疊,其中具有陽離子為基的可動性的該材料具有鋰(Li+)可動性且選自由LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H及LiTiS2組成之群組。
  5. 如申請專利範圍第3項的材料層堆疊,其中具有陽離子為基的可動性的該材料具有鈉(Na+)可動性且係Na β-氧化鋁。
  6. 如申請專利範圍第3項的材料層堆疊,其中具有陽離子為基的可動性的該材料具有銀(Ag+)可動性且係選自由AgI、RbAg4I5及AgGeAsS3組成之群組。
  7. 如申請專利範圍第1項的材料層堆疊,其中該陽離子為基的導電氧化物層的電阻性,當量測在約0.1V的低場時,係約在10mOhm cm-10kOhm的範圍內。
  8. 如申請專利範圍第1項的材料層堆疊,其中該第二電極包含陽離子用嵌入主體之材料。
  9. 如申請專利範圍第8項的材料層堆疊,其中該材料係選自由石墨及金屬硫族化物組成之群組。
  10. 如申請專利範圍第1項的材料層堆疊,其中該第一電極係貴金屬電極。
  11. 如申請專利範圍第10項的材料層堆疊,其中該貴金屬電極包含選自由鈀(Pd)及鉑(Pt)組成的群組之材料。
  12. 一種非揮發性記憶裝置,包含:第一導電電極;陽離子為基的導電氧化物層,配置在該第一導電電極上;第二電極,配置在該陽離子為基的導電氧化物層上;電晶體,電連接至該第一或該第二電極、源極線及字元線;及位元線,與該第一或該第二電極的另一者電耦合。
  13. 如申請專利範圍第12項的非揮發性記憶裝置,其中該陽離子為基的導電氧化物層中具有複數陽離子空位。
  14. 如申請專利範圍第12項的非揮發性記憶裝置, 其中該陽離子為基的導電氧化物層包含具有陽離子為基的可動性之材料。
  15. 如申請專利範圍第14項的非揮發性記憶裝置,其中具有陽離子為基的可動性的該材料具有鋰(Li+)、鈉(Na+)或銀(Ag+)可動性。
  16. 如申請專利範圍第15項的非揮發性記憶裝置,其中具有陽離子為基的可動性的該材料具有鋰(Li+)可動性且選自由LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H及LiTiS2組成之群組。
  17. 如申請專利範圍第15項的非揮發性記憶裝置,其中具有陽離子為基的可動性的該材料具有鈉(Na+)可動性且係Na β-氧化鋁。
  18. 如申請專利範圍第15項的非揮發性記憶裝置,其中具有陽離子為基的可動性的該材料具有銀(Ag+)可動性且係選自由AgI、RbAg4I5及AgGeAsS3組成之群組。
  19. 如申請專利範圍第12項的非揮發性記憶裝置,其中該陽離子為基的導電氧化物層的電阻性,當量測在約0.1V的低場時,係約在10mOhm cm-10kOhm的範圍內。
  20. 如申請專利範圍第12項的非揮發性記憶裝置,其中該第二電極包含陽離子用嵌入主體之材料。
  21. 如申請專利範圍第20項的非揮發性記憶裝置,其中該材料係選自由石墨及金屬硫族化物組成之群組。
  22. 如申請專利範圍第12項的非揮發性記憶裝置,其中該第一電極係貴金屬電極。
  23. 如申請專利範圍第22項的非揮發性記憶裝置,其中該貴金屬電極包含選自由鈀(Pd)及鉑(Pt)組成的群組之材料。
  24. 一種操作非揮發性記憶裝置的方法,包含:將正偏壓應用於記憶元件,該記憶元件包含第一導電電極、配置在該第一導電電極上的陽離子為基的導電氧化物層、及配置在該陽離子為基的導電氧化物層上的第二電極;及藉由該應用,將該陽離子為基的導電氧化物層自較多導電狀態改變成較少導電狀態。
  25. 如申請專利範圍第24項的方法,其中該陽離子為基的導電氧化物層包括鋰原子及鋰空位,以及其中將陽離子為基的導電氧化物層自該較多導電狀態改變成該較少導電狀態包含該等鋰原子自該等電極的一者向該陽離子為基的導電氧化物層的主體遷移。
  26. 如申請專利範圍第24項的方法,其中將該陽離子為基的導電氧化物層自該較多導電狀態改變成該較少導電狀態包含致使該陽離子為基的導電氧化物層的成份中的變化。
  27. 如申請專利範圍第24項的方法,其中應用該正偏壓包含應用小於絕對1V的偏壓。
  28. 一種操作非揮發性記憶裝置的方法,包含:將負偏壓應用於記憶元件,該記憶元件包含第一導電電極、配置在該第一導電電極上的陽離子為基的導電氧化 物層、及配置在該陽離子為基的導電氧化物層上的第二電極;及藉由該應用,將該陽離子為基的導電氧化物層自較少導電狀態改變成較多導電狀態。
  29. 如申請專利範圍第28項的方法,其中該陽離子為基的導電氧化物層包括鋰原子及鋰空位,以及其中將陽離子為基的導電氧化物層自該較少導電狀態改變成該較多導電狀態包含該等鋰原子自該陽離子為基的導電氧化物層的主體向該等電極的一者遷移。
  30. 如申請專利範圍第28項的方法,其中將該陽離子為基的導電氧化物層自該較少導電狀態改變成該較多導電狀態包含致使該陽離子為基的導電氧化物層的成份中的變化。
  31. 如申請專利範圍第28項的方法,其中應用該負偏壓包含應用小於絕對1V的偏壓。
TW102139956A 2012-11-27 2013-11-04 具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體 TWI552400B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/686,507 US9224461B2 (en) 2012-11-27 2012-11-27 Low voltage embedded memory having cationic-based conductive oxide element

Publications (2)

Publication Number Publication Date
TW201436319A true TW201436319A (zh) 2014-09-16
TWI552400B TWI552400B (zh) 2016-10-01

Family

ID=50773163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139956A TWI552400B (zh) 2012-11-27 2013-11-04 具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體

Country Status (6)

Country Link
US (2) US9224461B2 (zh)
EP (1) EP2926371B1 (zh)
KR (1) KR101805032B1 (zh)
CN (1) CN104756246B (zh)
TW (1) TWI552400B (zh)
WO (1) WO2014084909A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575703B (zh) * 2014-06-26 2019-12-17 英特尔公司 基于氧化物的三端子电阻式开关逻辑器件
US20160043140A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
TWI560918B (en) * 2014-10-15 2016-12-01 Univ Nat Sun Yat Sen Resistance random access memory
US9601545B1 (en) 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process
CN106673641B (zh) * 2017-01-03 2019-08-20 华南理工大学 一种低压压敏陶瓷片及其制备方法
US10164179B2 (en) * 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory
WO2019210156A1 (en) * 2018-04-26 2019-10-31 Massachusetts Institute Of Technology Resistive switching devices using cation intercalation
CN109975560A (zh) * 2019-04-12 2019-07-05 深圳优迪生物技术有限公司 微流控凝血检测卡及凝血检测仪器
CN110190185B (zh) * 2019-06-11 2021-01-05 西南交通大学 一种具有忆阻特性和二极管行为的柔性器件及其制备方法
CN113488589B (zh) * 2021-06-28 2023-11-28 深圳市华星光电半导体显示技术有限公司 忆阻器件、忆阻器件制作方法及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US7767993B2 (en) 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US7038935B2 (en) * 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
DE102004052647B4 (de) 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
US7696549B2 (en) * 2005-08-04 2010-04-13 University Of Maryland Bismuth ferrite films and devices grown on silicon
JP2008028228A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
JP4751432B2 (ja) * 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
US8605483B2 (en) 2008-12-23 2013-12-10 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
US20120280224A1 (en) 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
JP4908555B2 (ja) * 2009-08-05 2012-04-04 株式会社東芝 情報記録再生装置
JP2012204404A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化型不揮発性半導体記憶装置
US8531867B2 (en) 2011-05-05 2013-09-10 Adesto Technologies Corporation Conductive filament based memory elements and methods with improved data retention and/or endurance

Also Published As

Publication number Publication date
US9224461B2 (en) 2015-12-29
EP2926371A4 (en) 2016-08-03
WO2014084909A1 (en) 2014-06-05
CN104756246B (zh) 2018-12-18
KR20150055054A (ko) 2015-05-20
US20160056374A1 (en) 2016-02-25
EP2926371A1 (en) 2015-10-07
KR101805032B1 (ko) 2018-01-10
US9318701B2 (en) 2016-04-19
CN104756246A (zh) 2015-07-01
TWI552400B (zh) 2016-10-01
EP2926371B1 (en) 2018-11-07
US20140146592A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
TWI552400B (zh) 具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體
KR102153464B1 (ko) Mcom 메모리 엘리먼트들에 대한 수직 크로스 포인트 임베디드 메모리 아키텍처
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
TWI593087B (zh) 氧基三端電阻切換邏輯裝置
JP2015521382A (ja) スイッチングデバイスの構造および方法
US9647208B2 (en) Low voltage embedded memory having conductive oxide and electrode stacks
KR20160049299A (ko) 전자 장치 및 그 제조 방법
JP2006134398A (ja) 記憶装置及び半導体装置
KR20140136192A (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
JP2004288843A (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
TWI525798B (zh) 導電氧化物隨機存取記憶體單元及其製造方法
US11107514B2 (en) Electronic device