CN104756246A - 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器 - Google Patents

具有基于阳离子的导电氧化物元件的低电压嵌入式存储器 Download PDF

Info

Publication number
CN104756246A
CN104756246A CN201380055748.5A CN201380055748A CN104756246A CN 104756246 A CN104756246 A CN 104756246A CN 201380055748 A CN201380055748 A CN 201380055748A CN 104756246 A CN104756246 A CN 104756246A
Authority
CN
China
Prior art keywords
cationic
electrode
conductive oxide
oxide layer
mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380055748.5A
Other languages
English (en)
Other versions
CN104756246B (zh
Inventor
E·V·卡尔波夫
B·S·多伊尔
C·C·郭
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104756246A publication Critical patent/CN104756246A/zh
Application granted granted Critical
Publication of CN104756246B publication Critical patent/CN104756246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Abstract

本发明描述了具有基于阳离子的导电氧化物元件的低电压嵌入式存储器。例如，存储器元件的材料层堆叠体包括第一导电电极。基于阳离子的导电氧化物层设置在所述第一导电电极上。所述基于阳离子的导电氧化物层具有位于其中的多个阳离子空位。第二电极设置在所述基于阳离子的导电氧化物层上。

Description

具有基于阳离子的导电氧化物元件的低电压嵌入式存储器
技术领域
本发明的实施例涉及存储器器件的领域，并且具体而言，涉及具有基于阳离子的导电氧化物元件的低电压嵌入式存储器的领域。
背景技术
在过去的几十年里，集成电路中的特征的缩放已经是不断成长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够增大半导体芯片的有效不动产上的功能单元的密度。例如，缩小晶体管尺寸允许芯片上包含的存储器器件的数量增加，实现具有更大容量的产品的制造。然而，对于越来越大容量的驱动并不是没有问题。对每个器件的性能进行最优化的必要性变得越发显著。
嵌入式SRAM和DRAM具有非易失性和软错误率的问题，而嵌入式闪速存储器在制造期间需要额外的掩模层或处理步骤，需要高电压进行编程，并且具有耐用性和可靠性方面的问题。被称为RRAM/ReRAM的基于电阻变化的非易失性存储器通常以大于1V的电压进行操作，通常需要高电压(>1V)形成步骤来形成纤丝(filament)，并且通常具有限制读取性能的高电阻。对于低电压非易失性嵌入式应用而言，可能期望的是低于1V并且与CMOS逻辑工艺兼容的操作电压。
因此，在非易失性器件制造和操作领域仍然需要显著的改进。
附图说明
图1示出了根据本发明的实施例的基于阳离子的金属-导电氧化物-金属(MCOM)存储器元件。
图2示出了根据本发明的实施例的表示图1的存储器元件的状态的变化的操作示意图。
图3示出了根据本发明的实施例的通过改变导电氧化物层中的阳离子空位的浓度而诱发的基于阳离子的导电氧化物层中的电阻变化的示意性表示，所述导电氧化物层使用具有LixCoO2成分的材料作为示例。
图4示出了根据本发明的实施例的基于阳离子的导电氧化物材料的化学计量比变化的基本现象。
图5示出了根据本发明的实施例的包括基于阳离子的金属-导电氧化物-金属(MCOM)存储器元件的存储器位单元的示意图。
图6示出了根据本发明的实施例的电子系统的方框图。
图7示出了根据本发明的一种实施方式的计算设备。
具体实施方式
描述了具有基于阳离子的导电氧化物元件的低电压嵌入式存储器。在以下描述中，阐述了大量的具体细节，例如具体的基于阳离子的导电氧化物材料方案(regime)，以提供对本发明的实施例的深入理解。对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它实例中，为了不非必要地使本发明的实施例难以理解，没有详细描述诸如集成电路设计布局之类的公知特征。此外，应该理解，附图中所示的各种实施例是说明性的表示，并且未必是按比例绘制的。
本发明的一个或多个实施例涉及用于嵌入式非易失性存储器(e-NVM)应用的低电压阳离子导电氧化物随机存取存储器(RAM)。
更一般地，本文中描述的一个或多个实施例涉及低电压嵌入式存储器的结构和使用低电压嵌入式存储器的方法。存储器以基于阳离子的导电氧化物和电极堆叠体为基础。这种存储器的应用可以包括但不限于后端存储器、嵌入式存储器、电阻存储器、随机存取存储器、非易失性存储器和RRAM。在一个或多个实施例中，存储器的结构架构以无结布置为基础，因为在存储器堆叠体的功能元件中未使用非导电层。
具体而言，一个或多个实施例包括具有基于阳离子导电性的导电氧化物层的存储器堆叠体的制作，其与经由氧空位的产生而通过阴离子导电性来驱动编程的基于氧化物的电阻变化存储器形成对比。通过使存储器元件以基于阳离子的导电氧化物而非基于阴离子的导电氧化物为基础，可以实现较快的编程操作。性能的这种提高可以至少部分地基于如下观察：与阴离子导电氧化物相比，阳离子导电氧化物的离子导电性要高得多，例如，硅酸锂(Li4SiO4，基于阳离子的氧化物)的离子导电性比氧化锆(ZrO2或ZrOx，基于阴离子的氧化物)的离子导电性高。
更具体地，在实施例中，实施基于阳离子的金属-导电氧化物-金属(MCOM)结构，以制作基于电阻变化存储器(通常被称为RRAM)的架构，例如，替代基于金属-电介质(绝缘)氧化物-金属(MIM)的结构。后一类型通常用于现有技术的RRAM器件。例如，常规RRAM器件可以基于金属-HfOx-金属结构。
为了示出本文中描述的概念，图1示出了根据本发明的实施例的基于阳离子的金属-导电氧化物-金属(MCOM)存储器元件。参考图1，存储器元件100包括第一电极102、基于阳离子的导电氧化物层104和第二电极106。存储器元件100可以经由节点108而被包括到存储器架构中。例如，这种器件可以放置在位线与选择器元件之间，选择器元件可以例如是连接到字线的1T(MOS晶体管)或2端子薄膜选择器。在特定实施例中，如图1中的存储器元件100右侧的附图标记所指出的，导电氧化物层104是基于阳离子的导电氧化物层(例如，具有大约在1-10纳米的范围内的厚度)，第一电极102由贵金属组成，第二电极106是阳离子贮存器(在本文中也被称为插入(intercalation)电极)，如下文将更详细描述的。
图2示出了根据本发明的实施例的表示图1的存储器元件的状态的变化的操作示意图。参考图2，存储器元件100可以从较高导电状态(1)开始，并且基于阳离子的导电氧化物层104处于较高导电状态104A。可以施加电脉冲，例如一定持续时间的正偏置(2)，以提供处于较低导电状态(3)的存储器元件100，并且基于阳离子的导电氧化物层104处于较低导电状态104B。可以再次施加电脉冲，例如一定持续时间的负偏置(4)，以提供具有较高导电状态(1)的存储器元件100。因此，电脉冲可以用于改变存储器元件100的电阻。所施加的极性使得存储器层中的活动阳离子在负偏置下被吸引到插入电极。
因此，在实施例中，存储器元件包括夹在两个电极之间的基于阳离子的导电氧化物层。在一些实施例中，低场中(在读取器件时)的基于阳离子的导电氧化物层的电阻率能够例如低至TiAlN的金属化合物的导电膜的所发现的典型值。例如，在具体实施例中，这种层的电阻率在被以低场进行测量时，大约在0.1Ohm cm-10kOhm cm的范围内。根据存储器元件尺寸来调节膜的电阻率，以获得处于与快速读取兼容的范围内的最终电阻值。
作为示例，图3示出了根据本发明的实施例的通过改变导电氧化物层中的阳离子空位(例如锂阳离子空位)的浓度而诱发的基于阳离子的导电氧化物层中的电阻变化的示意性表示。
参考图3，存储器元件300被示出为沉积状态(A)。存储器元件包括位于底部电极302与顶部电极306之间的基于阳离子的导电氧化物层304。在具体示例中，层304是以下更详细描述的锂钴氧化物层，并且锂原子和锂空位如(A)中所示地分布。参考图3的(B)，在施加负偏置时，能够使存储器元件300导电性较高。在该状态下，锂原子迁移至顶部电极306，而空位保留在整个层304中。参考图3的(C)，在向电极的其中之一施加正偏置时，能够使存储器元件导电性较低。在该状态下，锂原子更均匀地分布在整个层304中。因此，在实施例中，基于阳离子的导电氧化物层的有效成分(例如，锂原子(或阳离子)相对于空位的位置)被修改，以改变存储器元件的电阻，在一些实施例中，这归因于化学计量比所诱发的Mott跃迁。在具体实施例中，在写入操作期间驱动这种成分变化的所施加的电场被调节至大约在1e6-1e7V/cm的范围内的值。
在实施例中，再次参考图3，基于阳离子的导电氧化物层304由适合于该层本身内的基于阳离子的迁移率(mobility)的材料组成。在具体示例性实施例中，图3的部分(A)的层304由锂钴氧化物(LiCoO2)组成。然后，在部分(B)中，在施加负偏置并且锂原子(例如，作为阳离子)朝向电极306迁移时，对应层变得缺乏锂(例如，Li<0.75CoO2)。相比之下，在部分(C)中，在施加正偏置并且锂原子(例如，作为阳离子)向远离电极306处迁移时，对应层变得富含锂(例如，Li>0.95CoO2)。在其它实施例中，具有阳离子导电性的其它适合的成分包括但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2(它们全都基于锂原子或Li+迁移率)、钠β-氧化铝(其基于钠原子或Na+迁移率)或者AgI、RbAg4I5、AgGeAsS3(它们全都基于银原子或Ag+迁移率)。一般而言，这些示例提供了基于阳离子迁移率或迁移的材料，阳离子迁移率或迁移通常比基于阴离子的迁移率或迁移(例如，氧原子或O2-阴离子)快得多。
在实施例中，再次参考图3，包括阳离子导电氧化物层的存储器元件中的一个电极(例如，底部电极302)是基于贵金属的电极。在一个实施例中，适合的贵金属的示例包括但不限于钯(pd)或铂(Pt)。在具体实施例中，存储器堆叠体包括由大约10纳米厚的Pd层组成的底部电极。应当理解，用于电极302和306的术语“底部”和“顶部”的使用仅需要关于例如下层基底是相对的，而不一定是绝对的。
在实施例中，再次参考图3，包括阳离子导电氧化物层的存储器元件中的另一电极(例如，顶部电极306)是用于使阳离子迁移的“插入主体”。顶部电极的材料是主体的意义在于，该材料在有或没有迁移阳离子存在的情况下都是导电的，并且大体上不因迁移阳离子的存在与否而改变。在示例性实施例中，顶部电极由例如但不限于石墨或诸如二硫化物(例如，TaS2)金属硫族化物的材料组成。这种材料是导电的并且吸收诸如Li+之类的阳离子。这与用于基于阴离子的导电氧化物的电极相反，该电极可以包括金属，其具有用于容纳迁移氧原子或阴离子的对应的导电氧化物。
应当理解，基于阳离子的导电氧化物材料中的非常细微的成分变化都可以在电阻率中提供适当的差异，用以感测较低导电与较高导电之间的“状态”变化。图4示出了根据本发明的实施例的基于阳离子的导电氧化物材料的化学计量比变化的基本现象。参考图4，膜或材料层中的化学计量比变化可以实现性能状态之间的所有差异，从相对意义上讲，性能状态是“绝缘体”(较高电阻率)的性能状态或“金属”(较低电阻率)的性能状态。在具体示例性实施例中，Li>0.95CoO2电阻较高(“绝缘体”)，而Li<0.75CoO2电阻较低(“金属”)。
本文中描述的一个或多个实施例相对于现有技术电阻器件的差异的其中之一在于，存储器元件的堆叠体中的所有层均由导电薄膜组成。作为结果，得到的电阻存储器元件的器件结构不同于膜的至少其中之一是绝缘体和/或电介质膜的现有技术器件。对于常规器件中的这种膜，电阻率比金属或金属化合物的电阻率高很多数量级，并且在器件形成之前，实质上无法以低场进行测量。然而，在本文中描述的实施例中，由于存储器元件中的所有层都是导体，所以该布置能够实现以下情况中的一个或多个：(1)低电压操作，例如，低于1伏的操作；(2)消除了对现有技术RRAM所需的通常被称为形成电压的一次高电压的需求；以及(3)低电阻(例如，因为所有部件都是导体)，其能够在具有基于阳离子的MCOM结构的存储器器件的操作中提供快速读取。
在实施例中，通过包括电容器流的工艺流来制作包括基于阳离子的导电氧化物层的存储器元件，对于电容器流，所有有源层被现场沉积以消除与污染相关的影响。可以在等于或低于DC 1V的电压下执行存储器操作。在一个实施例中，所制作的器件不需要应用初始高电压DC扫描，例如，初始高电压DC扫描被认为是常规器件的首次起动(fire)。
再次参考以上与图1-4相关联的描述，包括基于阳离子的导电金属氧化物层的导电层的堆叠体可以用于制作成存储器位单元。例如，图5示出了根据本发明的实施例的包括基于阳离子的金属-导电氧化物-金属(MCOM)存储器元件510的存储器位单元500的示意图。
参考图5，基于阳离子的MCOM存储器元件510可以包括第一导电电极512，其具有与第一导电电极512相邻的基于阳离子的导电金属氧化物层514。第二导电电极516与基于阳离子的导电金属氧化物层514相邻。第二导电电极516可以电连接到位线532。第一导电电极512可以与晶体管534耦合。晶体管534可以按照本领域技术人员理解的方式与字线536和源线538耦合。存储器位单元500还可以包括本领域技术人员理解的额外的读和写电路(未示出)、感测放大器(未示出)、位线参考(未示出)等，用于存储器位单元500的操作。应当理解，多个存储器位单元500可以彼此操作连接，以形成存储阵列(未示出)，其中，存储阵列可以并入到非易失性存储器器件中。应当理解，晶体管534可以连接到第二导电电极516或第一导电电极512，尽管仅示出了后者。
存储器位单元500的切换时间可以相对较快。在示例性实施例中，基于阳离子的导电金属氧化物层514具有大约6.25E-05cm2/V·s的阳离子迁移率，并且合适的电极具有大约4E-09秒的插入时间。这对应于存储器位单元500的大约4纳秒的估计写入时间。
图6示出了根据本发明的实施例的电子系统600的方框图。电子系统600可以对应于例如便携式系统、计算机系统、过程控制系统或利用处理器及相关联的存储器的任何其它系统。电子系统600可以包括微处理器602(具有处理器604和控制单元606)、存储器设备608和输入/输出设备610(应当理解，在各种实施例中，电子系统600可以具有多个处理器、控制单元、存储器设备单元和/或输入/输出设备)。在一个实施例中，电子系统600具有一组指令，其限定了将由处理器604对数据执行的操作以及处理器604、存储器设备608和输入/输出设备610之间的其它事务。控制单元606通过循环经历一组操作来协调处理器604、存储器设备608和输入/输出设备610的操作，这组操作使指令被从存储器设备608取回并被执行。存储器设备608可以包括具有本说明书中所描述的基于阳离子的导电氧化物和电极堆叠体的存储器元件。在实施例中，存储器设备608嵌入在微处理器602中，如图6中所示。
图7示出了根据本发明的一种实施方式的计算设备700。计算设备700容纳板702。板702可以包括若干部件，其包括但不限于处理器704以及至少一个通信芯片706。处理器704物理和电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理和电耦合到板702。在其它实施方式中，通信芯片706是处理器704的部分。
取决于其应用，计算设备700可以包括其它部件，所述其它部件可以或可以不与板702物理和电耦合。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)，等等)。
通信芯片706可以实现用于来往于计算设备700的数据传输的无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片706可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生物以及被称为3G、4G、5G和更高代的任何其它无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于诸如Wi-Fi和蓝牙之类的较短范围的无线通信，并且第二通信芯片706可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等的较长范围的无线通信。
计算设备700的处理器704包括封装在处理器704内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件或者与一个或多个器件电连接，例如，所述器件是根据本发明的实施方式的具有基于阳离子的导电氧化物和电极堆叠体的低电压嵌入式存储器。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片706还包括封装在通信芯片706内的集成电路管芯。根据本发明的另一个实施方式，通信芯片的集成电路管芯包括一个或多个器件或者与一个或多个器件电连接，例如，所述器件是根据本发明的实施方式的具有基于阳离子的导电氧化物和电极堆叠体的低电压嵌入式存储器。
在其它实施方式中，计算设备700内容纳的另一部件可以包含集成电路管芯，该集成电路管芯包括一个或多个器件或者与一个或多个器件电耦合，例如，所述器件是根据本发明的实施方式的具有基于阳离子的导电氧化物和电极堆叠体的低电压嵌入式存储器。
在各种实施方式中，计算设备700可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或者数字视频记录仪。在其它实施方式中，计算设备900可以是处理数据的任何其它设备。
因此，本发明的一个或多个实施例总体上涉及微电子存储器的制作。微电子存储器可以是非易失性的，其中，存储器即使在未被供电时也可以保持所存储的信息。本发明的一个或多个实施例涉及用于非易失性微电子存储器器件的具有基于阳离子的导电氧化物和电极堆叠体的存储器元件的制作。这种元件可以用于嵌入式非易失性存储器中，以利用其非易失性或者将其作为嵌入式动态随机存取存储器(eDRAM)的替换。例如，这种元件可以用于给定技术节点内的具有竞争性的单元尺寸上的1T-1X存储器(X＝电容器或电阻器)或者作为其替代。
因此，本发明的实施例包括具有基于阳离子的导电氧化物元件的低电压嵌入式存储器。
在实施例中，存储器元件的材料层堆叠体包括第一导电电极。基于阳离子的导电氧化物层设置在第一导电电极上。基于阳离子的导电氧化物层具有位于其中的多个阳离子空位。第二电极设置在基于阳离子的导电氧化物层上。
在一个实施例中，基于阳离子的导电氧化物层由具有基于阳离子的迁移率的材料组成。
在一个实施例中，具有基于阳离子的迁移率的材料具有锂(Li+)、钠(Na+)或银(Ag+)迁移率。
在一个实施例中，具有基于阳离子的迁移率的材料具有锂(Li+)迁移率并且是例如但不限于LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H或LiTiS2的材料。
在一个实施例中，具有基于阳离子的迁移率的材料具有钠(Na+)迁移率并且是钠β-氧化铝。
在一个实施例中，具有基于阳离子的迁移率的材料具有银(Ag+)迁移率并且是例如但不限于AgI、RbAg4I5和AgGeAsS3的材料。
在一个实施例中，基于阳离子的导电氧化物层的电阻率在被以大约0.1V的低场进行测量时，大约在10mOhm cm-10kOhm的范围内。
在一个实施例中，第二电极由作为阳离子的插入主体的材料组成。
在一个实施例中，作为阳离子的插入主体的材料是例如但不限于石墨或金属硫族化物的材料。
在一个实施例中，第一电极是贵金属电极。
在一个实施例中，贵金属电极由例如但不限于钯(Pd)或铂(Pt)的材料组成。
在实施例中，非易失性存储器器件包括第一导电电极。基于阳离子的导电氧化物层设置在第一导电电极上。第二电极设置在基于阳离子的导电氧化物层上。晶体管电连接到第一或第二电极、源线和字线。位线与第一或第二电极中的另一个电耦合。
在一个实施例中，基于阳离子的导电氧化物层具有位于其中的多个阳离子空位。
在一个实施例中，基于阳离子的导电氧化物层由具有基于阳离子的迁移率的材料组成。
在一个实施例中，具有基于阳离子的迁移率的材料具有锂(Li+)、钠(Na+)或银(Ag+)迁移率。
在一个实施例中，具有基于阳离子的迁移率的材料具有锂(Li+)迁移率并且是例如但不限于LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H或LiTiS2的材料。
在一个实施例中，具有基于阳离子的迁移率的材料具有钠(Na+)迁移率并且是钠β-氧化铝。
在一个实施例中，具有基于阳离子的迁移率的材料具有银(Ag+)迁移率并且是例如但不限于AgI、RbAg4I5和AgGeAsS3的材料。
在一个实施例中，基于阳离子的导电氧化物层的电阻率在被以大约0.1V的低场进行测量时，大约在10mOhm cm-10kOhm的范围内。
在一个实施例中，第二电极包括作为阳离子的插入主体的材料。
在一个实施例中，作为阳离子的插入主体的材料是例如但不限于石墨或金属硫族化物的材料。
在一个实施例中，第一电极是贵金属电极。
在一个实施例中，贵金属电极由例如但不限于钯(Pd)或铂(Pt)的材料组成。
在实施例中，操作非易失性存储器器件的方法包括向存储器元件施加正偏置。存储器元件包括第一导电电极、设置在第一导电电极上的基于阳离子的导电氧化物层、以及设置在基于阳离子的导电氧化物层上的第二电极。方法还包括通过施加偏置来将基于阳离子的导电氧化物层从较高导电状态改变为较低导电状态。
在一个实施例中，基于阳离子的导电氧化物层包括锂原子和锂空位，并且将基于阳离子的导电氧化物层从较高导电状态改变为较低导电状态包括使锂原子从电极的其中之一朝向基于阳离子的导电氧化物层的块体迁移。
在一个实施例中，将基于阳离子的导电氧化物层从较高导电状态改变为较低导电状态包括引起基于阳离子的导电氧化物层的成分的变化。
在一个实施例中，施加正偏置包括施加低于绝对1V的偏置。
在实施例中，操作非易失性存储器器件的方法包括向存储器元件施加负偏置。存储器元件包括第一导电电极、设置在第一导电电极上的基于阳离子的导电氧化物层、和设置在基于阳离子的导电氧化物层上的第二电极。方法还包括通过施加偏置来将基于阳离子的导电氧化物层从较低导电状态改变为较高导电状态。
在一个实施例中，基于阳离子的导电氧化物层包括锂原子和锂空位，并且将基于阳离子的导电氧化物层从较低导电状态改变为较高导电状态包括使锂原子从基于阳离子的导电氧化物层的块体朝向电极的其中之一迁移。
在一个实施例中，将基于阳离子的导电氧化物层从较低导电状态改变为较高导电状态包括引起基于阳离子的导电氧化物层的成分的变化。
在一个实施例中，施加负偏置包括施加低于绝对1V的偏置。

Claims (20)

1.一种用于存储器元件的材料层堆叠体，所述材料层堆叠体包括：
第一导电电极；
设置在所述第一导电电极上的基于阳离子的导电氧化物层，所述基于阳离子的导电氧化物层具有位于其中的多个阳离子空位；以及
设置在所述基于阳离子的导电氧化物层上的第二电极。
2.根据权利要求1所述的材料层堆叠体，其中，所述基于阳离子的导电氧化物层包括具有基于阳离子的迁移率的材料，并且其中，具有基于阳离子的迁移率的所述材料具有锂(Li+)、钠(Na+)或银(Ag+)迁移率。
3.根据权利要求2所述的材料堆叠体，其中，具有基于阳离子的迁移率的所述材料具有锂(Li+)迁移率并且选自由LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H和LiTiS2构成的组。
4.根据权利要求2所述的材料堆叠体，其中，具有基于阳离子的迁移率的所述材料具有钠(Na+)迁移率并且是钠β-氧化铝。
5.根据权利要求2所述的材料堆叠体，其中，具有基于阳离子的迁移率的所述材料具有银(Ag+)迁移率并且选自由AgI、RbAg4I5和AgGeAsS3构成的组。
6.根据权利要求1所述的材料层堆叠体，其中，所述基于阳离子的导电氧化物层的电阻率在被以大约0.1V的低场进行测量时，大约在10mOhmcm-10kOhm的范围内。
7.根据权利要求1所述的材料层堆叠体，其中，所述第二电极包括作为阳离子的插入主体的材料，并且其中，所述材料选自由石墨和金属硫族化物构成的组。
8.根据权利要求1所述的材料层堆叠体，其中，所述第一电极是贵金属电极，并且其中，所述贵金属电极包括选自由钯(Pd)和铂(Pt)构成的组。
9.一种非易失性存储器器件，包括：
第一导电电极；
设置在所述第一导电电极上的基于阳离子的导电氧化物层；以及
设置在所述基于阳离子的导电氧化物层上的第二电极；
电连接到所述第一电极或所述第二电极、源线和字线的晶体管；以及
与所述第一电极或所述第二电极中的另一个电耦合的位线。
10.根据权利要求9所述的非易失性存储器器件，其中，所述基于阳离子的导电氧化物层具有位于其中的多个阳离子空位。
11.根据权利要求9所述的非易失性存储器器件，其中，所述基于阳离子的导电氧化物层包括具有基于阳离子的迁移率的材料，并且其中，具有基于阳离子的迁移率的所述材料具有锂(Li+)、钠(Na+)或银(Ag+)迁移率。
12.根据权利要求11所述的非易失性存储器器件，其中，具有基于阳离子的迁移率的所述材料具有锂(Li+)迁移率并且选自由LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H和LiTiS2构成的组。
13.根据权利要求11所述的非易失性存储器器件，其中，具有基于阳离子的迁移率的所述材料具有钠(Na+)迁移率并且是钠β-氧化铝。
14.根据权利要求11所述的非易失性存储器器件，其中，具有基于阳离子的迁移率的所述材料具有银(Ag+)迁移率并且选自由AgI、RbAg4I5和AgGeAsS3构成的组。
15.根据权利要求9所述的非易失性存储器器件，其中，所述第二电极包括作为阳离子的插入主体的材料，并且其中，所述材料选自由石墨和金属硫族化物构成的组。
16.根据权利要求9所述的非易失性存储器器件，其中，所述第一电极是贵金属电极，并且其中，所述贵金属电极包括选自由钯(Pd)和铂(Pt)构成的组。
17.一种操作非易失性存储器器件的方法，所述方法包括：
向存储器元件施加正偏置，所述存储器元件包括第一导电电极、设置在所述第一导电电极上的基于阳离子的导电氧化物层、以及设置在所述基于阳离子的导电氧化物层上的第二电极；以及
通过所述施加来将所述基于阳离子的导电氧化物层从较高导电状态改变为较低导电状态。
18.根据权利要求17所述的方法，其中，所述基于阳离子的导电氧化物层包括锂原子和锂空位，并且其中，将所述基于阳离子的导电氧化物层从所述较高导电状态改变为所述较低导电状态包括使所述锂原子从所述电极的其中之一朝向所述基于阳离子的导电氧化物层的块体迁移。
19.一种操作非易失性存储器器件的方法，所述方法包括：
向存储器元件施加负偏置，所述存储器元件包括第一导电电极、设置在所述第一导电电极上的基于阳离子的导电氧化物层、以及设置在所述基于阳离子的导电氧化物层上的第二电极；以及
通过所述施加来将所述基于阳离子的导电氧化物层从较低导电状态改变为较高导电状态。
20.根据权利要求19所述的方法，其中，所述基于阳离子的导电氧化物层包括锂原子和锂空位，并且其中，将所述基于阳离子的导电氧化物层从所述较低导电状态改变为所述较高导电状态包括使所述锂原子从所述基于阳离子的导电氧化物层的块体朝向所述电极的其中之一迁移。
CN201380055748.5A 2012-11-27 2013-06-24 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器 Active CN104756246B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/686,507 2012-11-27
US13/686,507 US9224461B2 (en) 2012-11-27 2012-11-27 Low voltage embedded memory having cationic-based conductive oxide element
PCT/US2013/047418 WO2014084909A1 (en) 2012-11-27 2013-06-24 Low voltage embedded memory having cationic-based conductive oxide element

Publications (2)

Publication Number Publication Date
CN104756246A true CN104756246A (zh) 2015-07-01
CN104756246B CN104756246B (zh) 2018-12-18

Family

ID=50773163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380055748.5A Active CN104756246B (zh) 2012-11-27 2013-06-24 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器

Country Status (6)

Country Link
US (2) US9224461B2 (zh)
EP (1) EP2926371B1 (zh)
KR (1) KR101805032B1 (zh)
CN (1) CN104756246B (zh)
TW (1) TWI552400B (zh)
WO (1) WO2014084909A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109975560A (zh) * 2019-04-12 2019-07-05 深圳优迪生物技术有限公司 微流控凝血检测卡及凝血检测仪器
CN110168761A (zh) * 2017-01-13 2019-08-23 国际商业机器公司 基于忆阻器件过渡金属氧化物的碱性掺杂的忆阻器件
CN110190185A (zh) * 2019-06-11 2019-08-30 西南交通大学 一种具有忆阻特性和二极管行为的柔性器件及其制备方法
CN113488589A (zh) * 2021-06-28 2021-10-08 深圳市华星光电半导体显示技术有限公司 忆阻器件、忆阻器件制作方法及显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3161867B1 (en) * 2014-06-26 2020-02-12 Intel Corporation Oxide-based three-terminal resistive switching logic devices
US20160043140A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
TWI560918B (en) * 2014-10-15 2016-12-01 Univ Nat Sun Yat Sen Resistance random access memory
US9601545B1 (en) 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process
CN106673641B (zh) * 2017-01-03 2019-08-20 华南理工大学 一种低压压敏陶瓷片及其制备方法
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory
WO2019210156A1 (en) * 2018-04-26 2019-10-31 Massachusetts Institute Of Technology Resistive switching devices using cation intercalation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483293B2 (en) * 2004-10-29 2009-01-27 Infineon Technologies Ag Method for improving the thermal characteristics of semiconductor memory cells
US20110031467A1 (en) * 2009-08-05 2011-02-10 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US7767993B2 (en) 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US7038935B2 (en) * 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US7696549B2 (en) * 2005-08-04 2010-04-13 University Of Maryland Bismuth ferrite films and devices grown on silicon
JP2008028228A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
JP4751432B2 (ja) * 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
EP2368268B1 (en) 2008-12-23 2014-07-09 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
JP2012204404A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化型不揮発性半導体記憶装置
US8531867B2 (en) 2011-05-05 2013-09-10 Adesto Technologies Corporation Conductive filament based memory elements and methods with improved data retention and/or endurance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483293B2 (en) * 2004-10-29 2009-01-27 Infineon Technologies Ag Method for improving the thermal characteristics of semiconductor memory cells
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
US20110031467A1 (en) * 2009-08-05 2011-02-10 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168761A (zh) * 2017-01-13 2019-08-23 国际商业机器公司 基于忆阻器件过渡金属氧化物的碱性掺杂的忆阻器件
CN109975560A (zh) * 2019-04-12 2019-07-05 深圳优迪生物技术有限公司 微流控凝血检测卡及凝血检测仪器
CN110190185A (zh) * 2019-06-11 2019-08-30 西南交通大学 一种具有忆阻特性和二极管行为的柔性器件及其制备方法
CN113488589A (zh) * 2021-06-28 2021-10-08 深圳市华星光电半导体显示技术有限公司 忆阻器件、忆阻器件制作方法及显示面板
CN113488589B (zh) * 2021-06-28 2023-11-28 深圳市华星光电半导体显示技术有限公司 忆阻器件、忆阻器件制作方法及显示面板

Also Published As

Publication number Publication date
KR20150055054A (ko) 2015-05-20
TWI552400B (zh) 2016-10-01
CN104756246B (zh) 2018-12-18
US9318701B2 (en) 2016-04-19
US20160056374A1 (en) 2016-02-25
KR101805032B1 (ko) 2018-01-10
EP2926371B1 (en) 2018-11-07
TW201436319A (zh) 2014-09-16
EP2926371A4 (en) 2016-08-03
US9224461B2 (en) 2015-12-29
EP2926371A1 (en) 2015-10-07
WO2014084909A1 (en) 2014-06-05
US20140146592A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
CN104756246A (zh) 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器
US11011226B2 (en) Access signal adjustment circuits and methods for memory cells in a cross-point array
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
KR102153464B1 (ko) Mcom 메모리 엘리먼트들에 대한 수직 크로스 포인트 임베디드 메모리 아키텍처
JP2006179926A (ja) 二種の抵抗体を含む不揮発性メモリ素子
JP2017521854A (ja) 酸化物系三端子抵抗スイッチングロジックデバイス
JP2006134954A (ja) 記憶素子及びその駆動方法
CN105720187A (zh) 电子器件
US9647208B2 (en) Low voltage embedded memory having conductive oxide and electrode stacks
CN105264663A (zh) 导电氧化物随机存取存储器(coram)单元及其制造方法
US20120212646A1 (en) Memory Emulation In An Image Capture Device
BR102021022543A2 (pt) Transistor de seleção de coluna para memória de ponto cruzado tridimensional

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant