CN113488589A - 忆阻器件、忆阻器件制作方法及显示面板 - Google Patents

忆阻器件、忆阻器件制作方法及显示面板 Download PDF

Info

Publication number
CN113488589A
CN113488589A CN202110716898.2A CN202110716898A CN113488589A CN 113488589 A CN113488589 A CN 113488589A CN 202110716898 A CN202110716898 A CN 202110716898A CN 113488589 A CN113488589 A CN 113488589A
Authority
CN
China
Prior art keywords
metal
layer
metal oxide
oxide layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110716898.2A
Other languages
English (en)
Other versions
CN113488589B (zh
Inventor
卢马才
冯铮宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110716898.2A priority Critical patent/CN113488589B/zh
Publication of CN113488589A publication Critical patent/CN113488589A/zh
Application granted granted Critical
Publication of CN113488589B publication Critical patent/CN113488589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Abstract

本申请实施例公开了一种忆阻器件、忆阻器件制作方法及显示面板。忆阻器件包括:第一金属层;金属氧化物层;第二金属层;其中,金属氧化物层设置在第一金属层和第二金属层之间,第二金属层或金属氧化物层中掺杂有氢元素,第二金属层的吸收氢的能力大于第一金属层的吸收氢的能力;氢元素能够在第二金属层和金属氧化物层中往复移动;当氢元素自第二金属层移动至金属氧化物层中时,金属氧化物层处于第一状态;当氢元素脱离金属氧化物层时,金属氧化物层处于第二状态;处于第二状态的金属氧化物层的电阻大于处于第一状态的金属氧化物层的电阻。本申请实施例中的忆阻器件可以提高忆阻器件的读取速度以及器件准确性。

Description

忆阻器件、忆阻器件制作方法及显示面板
技术领域
本申请涉及显示领域,具体涉及一种忆阻器件、忆阻器件制作方法及显示面板。
背景技术
随着存储器在低能耗、高集成度、高读取速度方面的发展,以及神经网络等新型应用对信息存储及运算架构的需求,非易失性存储器中的忆阻器(memristor),由于其低能耗、高读取速度,因此被看作未来存储器发展的方向。新兴的非易失性存储器包括PRAM、MRAM、ReRAM(变阻式存储器,核心为memristor)等均有较多开发,而ReRAM被认为具有极大潜在应用价值。对于高性能忆阻器(memristor),亦可能在显示行业的新型显示架构中应用。但目前所开发的忆阻器的可靠性较差,循环持久性(cycling endurance)及数据维持(data retention)有待提高。传统的忆阻器(memristor)较多采用改变高阻层中的氧空位Vox,或金属离子(如Ag)移动,改变高阻层的电阻值,但由于这些氧空位Vox、金属离子的半径较大(100pm级别),在电场作用下迁移较慢,影响忆阻器的读取速度提高以及器件准确性。
发明内容
本申请实施例提供了一种忆阻器件、忆阻器件制作方法及显示面板,一种忆阻器件包括:第一金属层;金属氧化物层;第二金属层;其中,所述金属氧化物层设置在所述第一金属层和所述第二金属层之间,所述第二金属层或所述金属氧化物层中掺杂有氢元素,所述第二金属层的吸收氢的能力大于所述第一金属层的吸收氢的能力;所述氢元素能够在所述第二金属层和所述金属氧化物层中往复移动;当所述氢元素自所述第二金属层移动至所述金属氧化物层中时,所述金属氧化物层处于第一状态;当所述氢元素脱离所述金属氧化物层时,所述金属氧化物层处于第二状态;处于第二状态的所述金属氧化物层的电阻大于处于第一状态的所述金属氧化物层的电阻。本申请实施例的忆阻器件可以解决当前忆阻器迁移较慢、忆阻器的读取速度低的问题。
本申请实施例提供了一种忆阻器件,包括:
第一金属层;
金属氧化物层;
第二金属层;
其中,所述金属氧化物层设置在所述第一金属层和所述第二金属层之间,所述第二金属层或所述金属氧化物层中掺杂有氢元素,所述第二金属层的吸收氢的能力大于所述第一金属层的吸收氢的能力;
所述氢元素能够在所述第二金属层和所述金属氧化物层中往复移动;
当所述氢元素自所述第二金属层移动至所述金属氧化物层中时,所述金属氧化物层处于第一状态;当所述氢元素脱离所述金属氧化物层时,所述金属氧化物层处于第二状态;处于第二状态的所述金属氧化物层的电阻大于处于第一状态的所述金属氧化物层的电阻。
可选的,在本申请的一些实施例中,所述金属氧化物层包覆所述第一金属层,所述第二金属层在所述金属氧化物层上的投影落在所述金属氧化物层以内。
可选的,在本申请的一些实施例中,所述金属氧化物层包覆所述第二金属层,所述第一金属层在所述金属氧化物层上的投影落在所述金属氧化物层以内。
可选的,在本申请的一些实施例中,所述第一金属层为钼、铌、铜镍合金、铜中的任一种。
可选的,在本申请的一些实施例中,所述第二金属层包括钛合金,所述钛合金包括第二金属及钛金属,所述第二金属能够吸收所述氢元素。
可选的,在本申请的一些实施例中,所述第二金属为钼、铌、铁、镍、铜、铜镍合金中的任一种。
可选的,在本申请的一些实施例中,所述金属氧化物层为金属氧化物半导体材料。
可选的,在本申请的一些实施例中,所述金属氧化物层的材料为氧化铟锌、氧化铟镓、氧化镓锌、氧化铟镓锌、氧化铟镓锡、氧化铟镓锌锡、氧化镓、氧化锡、氧化铪中的任一种。
本申请实施例提供了一种忆阻器件制作方法,包括:
步骤S100,提供一衬底基板;
步骤S200,在所述衬底基板上形成第一金属层,所述第一金属层具有第一图案;
步骤S300,在所述第一金属层上形成金属氧化物层,所述金属氧化物层具有第二图案;
步骤S400,在所述金属氧化物层上形成第二金属层,所述第二金属层具有第三图案;所述第二金属层的吸收氢的能力大于所述第一金属层的吸收氢的能力;
其中,在所述步骤S300中,形成所述金属氧化物层时还包括通过等离子处理在所述金属氧化物层中掺杂氢元素;或在所述步骤S400中,形成所述第二金属层时还包括通过等离子处理在所述第二金属层中掺杂氢元素。
相应的,本申请实施例还提供了一种显示面板,包括驱动电路,所述驱动电路包括薄膜晶体管和上述任一项所述的忆阻器件。
本申请实施例中,本申请实施例提供了一种忆阻器件、忆阻器件制作方法及显示面板,一种忆阻器件包括:第一金属层;金属氧化物层;第二金属层;本申请实施例中的忆阻器件采用改变金属氧化物层中的氢元素含量来改变其电阻值,氢元素半径小,在电场作用下迁移速度快,因而可以提高忆阻器件的读取速度以及器件准确性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的忆阻器件的第一种结构示意图;
图2是本申请一实施例提供的忆阻器件的第二种结构示意图;
图3是本申请一实施例提供的忆阻器件的第一种结构中金属氧化物层处于第一状态时的示意图;
图4是本申请一实施例提供的忆阻器件的第一种结构中金属氧化物层处于第二状态时的示意图;
图5是本申请一实施例提供的忆阻器件中的工作状态的示意图;
图6是本申请一实施例提供的忆阻器件的第三种结构示意图;
图7是本申请一实施例提供的忆阻器件的第四种结构示意图;
图8是本申请一实施例提供的忆阻器件的一种制作方法的流程示意图;
图9是本申请一实施例提供的忆阻器件的又一种制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本申请,并不用于限制本申请。在本申请中,在未作相反说明的情况下,使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下,具体为附图中的图面方向;而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种忆阻器件,忆阻器件包括:第一金属层;金属氧化物层;第二金属层;其中,所述金属氧化物层设置在所述第一金属层和所述第二金属层之间,所述第二金属层或所述金属氧化物层中掺杂有氢元素,所述第二金属层的吸收氢的能力大于所述第一金属层的吸收氢的能力;所述氢元素能够在所述第二金属层和所述金属氧化物层中往复移动;当所述氢元素自所述第二金属层移动至所述金属氧化物层中时,所述金属氧化物层处于第一状态;当所述氢元素脱离所述金属氧化物层时,所述金属氧化物层处于第二状态;处于第二状态的所述金属氧化物层的电阻大于处于第一状态的所述金属氧化物层的电阻。
本申请实施例提供一种忆阻器件、忆阻器件制作方法及显示面板。以下分别进行详细说明。需说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例一、
请参阅图1、图2,图1为本申请实施例提供的忆阻器件的第一种结构示意图,图2为本申请实施例提供的忆阻器件的第二种结构示意图。本申请实施例提供一种忆阻器件20,忆阻器件20包括。第一金属层21、金属氧化物层22和第二金属层23。其中,金属氧化物层22设置在第一金属层21和第二金属层23之间,第二金属层23或金属氧化物层22中掺杂有氢元素,第二金属层23的吸收氢的能力大于第一金属层21的吸收氢的能力;氢元素能够在第二金属层23和金属氧化物层22中往复移动;当氢元素自第二金属层23移动至金属氧化物层22中时,金属氧化物层22处于第一状态;当氢元素脱离金属氧化物层22时,金属氧化物层22处于第二状态;处于第二状态的金属氧化物层22的电阻大于处于第一状态的金属氧化物层22的电阻。
具体的,如图1所示,在衬底基板11上设置有第一金属层21,在第一金属层21上设置金属氧化物层22,在金属氧化物层22上设置第二金属层23。
具体的,如图2所示,在衬底基板11上设置有第二金属层23,在第二金属层23上设置金属氧化物层22,在金属氧化物层22上设置第一金属层21。
在一些实施例中,第一金属层21为Mo(钼)、Nb(铌)、MoNi(铜镍合金)、Cu(铜)中的任一种。第一金属层21具有较差的氢吸收能力,即第一金属层21的主要作用是作为电极,而不是吸收氢。
在一些实施例中,第二金属层23包括钛合金及所述氢元素,钛合金包括第二金属及钛金属,第二金属能够吸收氢元素。钛金属具有优异的吸氢能力,是一种良好的储氢金属。第二金属层23和金属氧化物层22具有良好的吸氢能力,氢元素可以在第二金属层23和金属氧化物层22之间反复迁移。
在一些实施例中,第二金属为Mo(钼)、Nb(铌)、Fe(铁)、Ni(镍)、Cu(铜)、MoNi(铜镍合金)中的任一种。
在一些实施例中,金属氧化物层22为金属氧化物半导体材料。
在一些实施例中,金属氧化物层22的材料为IZO(氧化铟锌)、IGO(氧化铟镓)、GZO(氧化镓锌)、IGZO(氧化铟镓锌)、IGTO(氧化铟镓锡)、IGZTO(氧化铟镓锌锡)、GaOx(氧化镓)、SnOx(氧化锡)、HfOx(氧化铪)中的任一种。
具体的,第二金属层23或金属氧化物层22中掺杂有氢元素,形成金属氧化物层22时,通过等离子处理在金属氧化物层22中掺杂氢元素;或在形成第二金属层23时,通过等离子处理在第二金属层23中掺杂氢元素。第二金属层23或金属氧化物层22中掺杂有氢元素的方法不限于此。
请参阅图3、图4,图3为忆阻器件的第一种结构中金属氧化物层22处于第一状态时的示意图,图4为忆阻器件的第一种结构中金属氧化物层22处于第二状态时的示意图。
具体的,如图4,第一金属层21和第二金属层23作为两个电极,在第一金属层21和第二金属层23施加电压,第一金属层21的电压小于第二金属层23的电压,形成电场方向由第二金属层23指向第一金属层21,金属氧化物层22处于第一状态,氢元素一般为H+离子31,氢元素自第二金属层23移动至金属氧化物层22中,或金属氧化物层22中的氢元素处于保持状态,金属氧化物层22具有第一电阻值。
具体的,如图3,第一金属层21和第二金属层23作为两个电极,在第一金属层21和第二金属层23施加电压,第一金属层21的电压大于第二金属层23的电压,形成电场方向由第一金属层21指向第二金属层23,金属氧化物层22处于第二状态,氢元素一般为H+离子31,氢元素自金属氧化物层22移动至第二金属层23中,或第二金属层23中的氢元素处于保持状态,金属氧化物层22具有第二电阻值。
具体的,第一金属层21和第二金属层23作为两个电极,在第一金属层21和第二金属层23不施加电压,氢元素停止迁移,氢元素在第一金属层21或/和金属氧化物层22中处于保持状态。
具体的,第一电阻值小于第二电阻值,氢元素能够在第二金属层23和金属氧化物层22中往复移动,通过改变第一金属层21和第二金属层23上的电压就可以改变金属氧化物层22的电阻值,不施加电压就可以使得金属氧化物层22的电阻值处于保持状态,从而实现忆阻器件的记忆功能。
在上述描述和图3、图4中,举例说明了图1中忆阻器件的第一种结构的氢元素迁移过程,图2中忆阻器件的第二种结构的氢元素迁移过程相似,原理相同,在此不再赘述。氢元素迁移原理:1)在第一金属层21和第二金属层23施加电压,氢元素一般是H+离子,氢元素沿电场线方向在金属氧化物层22和第二金属层23之间迁移;2)不施加电压时,氢元素停止迁移,氢元素在第二金属层23或/和金属氧化物层22中处于保持状态。
请参阅图5,图5示意了忆阻器件中的工作状态,图5中横坐标表示电压(Voltage),纵坐标表示电流(Current),HRS(high resistor state)表示金属氧化物层22的高电阻值状态,LRS(Low resistor state)表示金属氧化物层22的低电阻值状态。图5示意了在第一金属层21和第二金属层23施加电压,氢元素从金属氧化物层22中脱离,金属氧化物层22中的氢元素含量低,金属氧化物层22从低电阻值状态转变为高电阻值状态。图5示意了在第一金属层21和第二金属层23施加反向电压,氢元素从第一金属层21进入金属氧化物层22,金属氧化物层22中的氢元素含量高,金属氧化物层22从高电阻值状态转变为高电阻值状态。
需要说明的是,忆阻器件20一般制作在衬底基板11上,衬底基板11可以为玻璃材料。
本申请实施例提供了一种忆阻器件及显示面板,一种忆阻器件包括:第一金属层;金属氧化物层;第二金属层;本申请实施例中的忆阻器件采用改变金属氧化物层中的氢元素含量来改变其电阻值,氢元素半径小,在电场作用下迁移速度快,因而可以提高忆阻器件的读取速度以及器件准确性。
实施例二、
请参阅图6、图7,图6为本申请实施例提供的忆阻器件的第三种结构示意图,图7为本申请实施例提供的忆阻器件的第四种结构示意图。本申请实施例与实施例一相同或相似,不同之处在于:金属氧化物层22包覆第一金属层21,第二金属层23在金属氧化物层22上的投影落在金属氧化物层22以内;或金属氧化物层22包覆第二金属层23,第一金属层21在金属氧化物层22上的投影落在金属氧化物层22以内。
具体的,如图6所示,在衬底基板11上设置有第一金属层21,在第一金属层21上设置金属氧化物层22,在金属氧化物层22上设置第二金属层23。金属氧化物层22包覆第一金属层21,即金属氧化物层22同时覆盖第一金属层21的侧端,同时第二金属层23在金属氧化物层22上的投影落在金属氧化物层22以内,即第二金属层23与第一金属层21不接触。通过这种设置方式,可以防止第二金属层23与第一金属层21接触短路,例如制作完第一金属层21和金属氧化物层22后,形成图案化的第二金属层23时,第二金属层23不会与第一金属层21接触,可以防止第一金属层21上残留第二金属层23的材料,并防止接触短路发生。
具体的,如图7所示,在衬底基板11上设置有第二金属层23,在第二金属层23上设置金属氧化物层22,在金属氧化物层22上设置第一金属层21。金属氧化物层22包覆第二金属层23,即金属氧化物层22同时覆盖第二金属层23的侧端,同时第一金属层21在金属氧化物层22上的投影落在金属氧化物层22以内,即第一金属层21与第二金属层23不接触。通过这种设置方式,可以防止第二金属层23与第一金属层21接触短路,例如制作完第二金属层23和金属氧化物层22后,形成图案化的第一金属层21时,第一金属层21不会与第二金属层23接触,可以防止第二金属层23上残留第一金属层21的材料,并防止接触短路发生。
本申请实施例忆阻器件的有益效果与实施例一相同,在此不再赘述。
实施例三、
请参阅图8、图9,图8为本申请实施例提供的忆阻器件的一种制作方法的流程步骤示意图,图9为本申请实施例提供的忆阻器件的又一种制作方法的流程步骤示意图,本实施例示意了上述实施例的忆阻器件的一种制作方法,忆阻器件的制作方法包括步骤S100、步骤S200、步骤S300、步骤S400。
步骤S100,提供一衬底基板11;
步骤S200,在衬底基板上形成第一金属层,第一金属层具有第一图案;
步骤S300,在第一金属层上形成金属氧化物层,金属氧化物层具有第二图案;
步骤S400,在金属氧化物层上形成第二金属层,第二金属层具有第三图案;第二金属层的吸收氢的能力大于第一金属层的吸收氢的能力;
其中,在步骤S300中,形成金属氧化物层时还包括通过等离子处理在金属氧化物层中掺杂氢元素;或在步骤S400中,形成第二金属层时还包括通过等离子处理在第二金属层中掺杂氢元素。
具体的,第一金属层的厚度可以为50nm~1000nm,第二金属层的厚度可以为50nm~1000nm,金属氧化物层的厚度可以为5nm~100nm。第一金属层、金属氧化物层、第二金属层的长度和宽度可以为5μm~10μm。
实施例四、
本申请实施例还提供了一种显示面板,显示面板包括驱动电路,驱动电路包括薄膜晶体管和上述任一项所述的忆阻器件。显示面板可以为MicroLED面板、OLED等自发光显示面板,忆阻器件可以用于像素驱动电路、栅极驱动电路等。
以上对本申请实施例所提供的一种忆阻器件、忆阻器件制作方法及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种忆阻器件,其特征在于,包括:
第一金属层;
金属氧化物层;
第二金属层;
其中,所述金属氧化物层设置在所述第一金属层和所述第二金属层之间,所述第二金属层或所述金属氧化物层中掺杂有氢元素,所述第二金属层的吸收氢的能力大于所述第一金属层的吸收氢的能力;
所述氢元素能够在所述第二金属层和所述金属氧化物层中往复移动;
当所述氢元素自所述第二金属层移动至所述金属氧化物层中时,所述金属氧化物层处于第一状态;当所述氢元素脱离所述金属氧化物层时,所述金属氧化物层处于第二状态;处于第二状态的所述金属氧化物层的电阻大于处于第一状态的所述金属氧化物层的电阻。
2.如权利要求1所述的忆阻器件,其特征在于,所述金属氧化物层包覆所述第一金属层,所述第二金属层在所述金属氧化物层上的投影落在所述金属氧化物层以内。
3.如权利要求1所述的忆阻器件,其特征在于,所述金属氧化物层包覆所述第二金属层,所述第一金属层在所述金属氧化物层上的投影落在所述金属氧化物层以内。
4.如权利要求1至3任一项所述的忆阻器件,其特征在于,所述第一金属层为钼、铌、铜镍合金、铜中的任一种。
5.如权利要求1至3任一项所述的忆阻器件,其特征在于,所述第二金属层包括钛合金,所述钛合金包括第二金属及钛金属,所述第二金属能够吸收所述氢元素。
6.如权利要求5所述的忆阻器件,其特征在于,所述第二金属为钼、铌、铁、镍、铜、铜镍合金中的任一种。
7.如权利要求1至3任一项所述的忆阻器件,其特征在于,所述金属氧化物层为金属氧化物半导体材料。
8.如权利要求7所述的忆阻器件,其特征在于,所述金属氧化物层的材料为氧化铟锌、氧化铟镓、氧化镓锌、氧化铟镓锌、氧化铟镓锡、氧化铟镓锌锡、氧化镓、氧化锡、氧化铪中的任一种。
9.一种忆阻器件制作方法,其特征在于,包括:
步骤S100,提供一衬底基板;
步骤S200,在所述衬底基板上形成第一金属层,所述第一金属层具有第一图案;
步骤S300,在所述第一金属层上形成金属氧化物层,所述金属氧化物层具有第二图案;
步骤S400,在所述金属氧化物层上形成第二金属层,所述第二金属层具有第三图案;所述第二金属层的吸收氢的能力大于所述第一金属层的吸收氢的能力;
其中,在所述步骤S300中,形成所述金属氧化物层时还包括通过等离子处理在所述金属氧化物层中掺杂氢元素;或在所述步骤S400中,形成所述第二金属层时还包括通过等离子处理在所述第二金属层中掺杂氢元素。
10.一种显示面板,其特征在于,包括驱动电路,所述驱动电路包括薄膜晶体管和如权利要求1至8任一项所述的忆阻器件。
CN202110716898.2A 2021-06-28 2021-06-28 忆阻器件、忆阻器件制作方法及显示面板 Active CN113488589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110716898.2A CN113488589B (zh) 2021-06-28 2021-06-28 忆阻器件、忆阻器件制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110716898.2A CN113488589B (zh) 2021-06-28 2021-06-28 忆阻器件、忆阻器件制作方法及显示面板

Publications (2)

Publication Number Publication Date
CN113488589A true CN113488589A (zh) 2021-10-08
CN113488589B CN113488589B (zh) 2023-11-28

Family

ID=77936271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110716898.2A Active CN113488589B (zh) 2021-06-28 2021-06-28 忆阻器件、忆阻器件制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN113488589B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758611A (zh) * 2022-01-26 2022-07-15 闽都创新实验室 一种用导电丝型人工神经元驱动的基本显示驱动电路

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207179A (zh) * 2006-12-19 2008-06-25 国际商业机器公司 存储器单元及其制造方法
CN101237024A (zh) * 2006-12-19 2008-08-06 国际商业机器公司 存储单元及其制造方法
JP2008294201A (ja) * 2007-05-24 2008-12-04 Fujitsu Ltd 抵抗変化メモリ装置の製造方法
JP2008305889A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
CN102265397A (zh) * 2008-12-23 2011-11-30 惠普开发有限公司 忆阻设备以及制造和使用所述忆阻设备的方法
TW201143080A (en) * 2010-05-26 2011-12-01 Ind Tech Res Inst Resistance random access memory and method of fabricating the same
CN102623637A (zh) * 2012-04-10 2012-08-01 中国科学院物理研究所 一种导电通道可控性形成的阻变式存储器及其制备方法
JP2013149759A (ja) * 2012-01-18 2013-08-01 Osaka Univ 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。
CN103441214A (zh) * 2013-08-02 2013-12-11 浙江大学 一种阻变存储器的制备方法
CN103474571A (zh) * 2013-09-26 2013-12-25 河北大学 一种阻变存储元件及其制备方法
CN104756246A (zh) * 2012-11-27 2015-07-01 英特尔公司 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器
US20160118579A1 (en) * 2014-10-27 2016-04-28 National Sun Yat-Sen University Resistive random access memory and method for producing same
KR20170093428A (ko) * 2016-02-05 2017-08-16 포항공과대학교 산학협력단 수소 처리된 NbO2 박막, NbO2 박막의 제조방법 및 NbO2 박막을 구비한 전자소자의 제조방법
CN107315034A (zh) * 2016-04-26 2017-11-03 松下知识产权经营株式会社 气体检测装置以及氢检测方法
CN108091759A (zh) * 2016-11-23 2018-05-29 清华大学 相变电子器件
CN112289928A (zh) * 2020-09-21 2021-01-29 清华大学 具有可控迁移路径的阻变存储器及其制作方法
CN112467027A (zh) * 2020-11-04 2021-03-09 华中科技大学 一种基于界面掺杂的忆阻器及其制备方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207179A (zh) * 2006-12-19 2008-06-25 国际商业机器公司 存储器单元及其制造方法
CN101237024A (zh) * 2006-12-19 2008-08-06 国际商业机器公司 存储单元及其制造方法
JP2008294201A (ja) * 2007-05-24 2008-12-04 Fujitsu Ltd 抵抗変化メモリ装置の製造方法
JP2008305889A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
CN102265397A (zh) * 2008-12-23 2011-11-30 惠普开发有限公司 忆阻设备以及制造和使用所述忆阻设备的方法
TW201143080A (en) * 2010-05-26 2011-12-01 Ind Tech Res Inst Resistance random access memory and method of fabricating the same
JP2013149759A (ja) * 2012-01-18 2013-08-01 Osaka Univ 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。
CN102623637A (zh) * 2012-04-10 2012-08-01 中国科学院物理研究所 一种导电通道可控性形成的阻变式存储器及其制备方法
CN104756246A (zh) * 2012-11-27 2015-07-01 英特尔公司 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器
CN103441214A (zh) * 2013-08-02 2013-12-11 浙江大学 一种阻变存储器的制备方法
CN103474571A (zh) * 2013-09-26 2013-12-25 河北大学 一种阻变存储元件及其制备方法
US20160118579A1 (en) * 2014-10-27 2016-04-28 National Sun Yat-Sen University Resistive random access memory and method for producing same
KR20170093428A (ko) * 2016-02-05 2017-08-16 포항공과대학교 산학협력단 수소 처리된 NbO2 박막, NbO2 박막의 제조방법 및 NbO2 박막을 구비한 전자소자의 제조방법
CN107315034A (zh) * 2016-04-26 2017-11-03 松下知识产权经营株式会社 气体检测装置以及氢检测方法
CN108091759A (zh) * 2016-11-23 2018-05-29 清华大学 相变电子器件
CN112289928A (zh) * 2020-09-21 2021-01-29 清华大学 具有可控迁移路径的阻变存储器及其制作方法
CN112467027A (zh) * 2020-11-04 2021-03-09 华中科技大学 一种基于界面掺杂的忆阻器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758611A (zh) * 2022-01-26 2022-07-15 闽都创新实验室 一种用导电丝型人工神经元驱动的基本显示驱动电路
CN114758611B (zh) * 2022-01-26 2024-01-05 闽都创新实验室 一种用导电丝型人工神经元驱动的基本显示驱动电路

Also Published As

Publication number Publication date
CN113488589B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
CN102157540B (zh) 存储装置、存储卡和电子装置
EP3213349B1 (en) Memory apparatus and method of production thereof
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
KR102444945B1 (ko) 스위칭 소자, 및 스위칭 소자를 선택 소자로서 구비하는 저항 변화 메모리 장치
US10153431B2 (en) Resistive memory having confined filament formation
KR102485485B1 (ko) 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
CN103098211A (zh) 多层存储阵列
CN112993155B (zh) 电子器件及其制造方法
US20110031468A1 (en) Nonvolatile memory device and method for manufacturing the same
US9373786B1 (en) Two terminal resistive access devices and methods of formation thereof
US20170271591A1 (en) Multilayered memristors
CN103682093A (zh) 电阻式存储单元、电阻式存储阵列及其形成方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
CN113488589B (zh) 忆阻器件、忆阻器件制作方法及显示面板
WO2013040714A1 (en) Memory device by complementary bipolar resistance switching in single metal insulator metal cells and method of fabrication thereof
KR20170141889A (ko) 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
US11309354B2 (en) Three-dimensional nonvolatile memory device having resistance change structure and method of operating the same
CN114094009A (zh) 一种基于多阻变层的阻变存储器件及其制备方法
KR102288253B1 (ko) 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이
KR101096202B1 (ko) 고체 전해질 층을 구비하는 스위칭 장치
KR102420165B1 (ko) 이온 농도에 따른 전자소자와 그 제조 방법
KR100785032B1 (ko) 저항성 메모리 소자 및 그 제조방법
Kozicki Cation-based resistive memory
JP2023137900A (ja) スイッチング素子及び記憶装置
CN117750778A (zh) 存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant