JP2023137900A - スイッチング素子及び記憶装置 - Google Patents

スイッチング素子及び記憶装置 Download PDF

Info

Publication number
JP2023137900A
JP2023137900A JP2022044327A JP2022044327A JP2023137900A JP 2023137900 A JP2023137900 A JP 2023137900A JP 2022044327 A JP2022044327 A JP 2022044327A JP 2022044327 A JP2022044327 A JP 2022044327A JP 2023137900 A JP2023137900 A JP 2023137900A
Authority
JP
Japan
Prior art keywords
switching element
material layer
electrode
switching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022044327A
Other languages
English (en)
Inventor
太一 五十嵐
Taichi IGARASHI
雄一 伊藤
Yuichi Ito
英二 北川
Eiji Kitagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022044327A priority Critical patent/JP2023137900A/ja
Priority to US17/943,763 priority patent/US20230301205A1/en
Publication of JP2023137900A publication Critical patent/JP2023137900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Abstract

【課題】 優れた性能を有するスイッチング素子及び記憶装置を提供する。【解決手段】 実施形態に係るスイッチング素子は、第１の電極５１と、第２の電極５２と、第１の電極と第２の電極との間に設けられたスイッチング材料層５３とを備え、スイッチング材料層は、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）と、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、金（Ａｕ）及びビスマス（Ｂｉ）から選択された所定元素とを含有する。【選択図】図３

Description

本発明の実施形態は、スイッチング素子及び記憶装置に関する。
半導体基板上に磁気抵抗効果素子等の抵抗変化記憶素子及びセレクタ（スイッチング素子）を含むメモリセルが集積化された記憶装置が提案されている。
特開２０２１－１４４９６８号公報
優れた性能を有するスイッチング素子及び記憶装置を提供する。
実施形態に係るスイッチング素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられたスイッチング材料層と、を備えるスイッチング素子であって、前記スイッチング材料層は、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）と、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、金（Ａｕ）及びビスマス（Ｂｉ）から選択された所定元素とを含有する。
実施形態に係る記憶装置の構成の一例を模式的に示した斜視図である。 実施形態に係る記憶装置の構成の他の例を模式的に示した斜視図である。 実施形態に係る記憶装置の磁気抵抗効果素子の構成を模式的に示した断面図である。 実施形態に係る記憶装置のセレクタの構成を模式的に示した断面図である。 実施形態に係る記憶装置のセレクタの電流－電圧特性を模式的に示した図である。 実施形態に係る記憶装置のセレクタ材料層の内部構造の一例を模式的に示した図である。 実施形態に係る記憶装置のセレクタ材料層の内部構造の他の例を模式的に示した図である。
以下、図面を参照して実施形態を説明する。
図１Ａは、実施形態に係る記憶装置（不揮発性の記憶装置）の構成の一例を模式的に示した斜視図である。
図１Ａに示した記憶装置は、Ｘ方向に延伸する第１の配線１０と、Ｙ方向に延伸する第２の配線２０と、第１の配線１０と第２の配線２０との間に設けられたメモリセル３０とを含んでいる。第１の配線１０及び第２の配線２０の一方はワード線に対応し、第１の配線１０及び第２の配線２０の他方はビット線に対応する。
なお、図に示したＸ方向、Ｙ方向及びＺ方向は、互いに交差する方向である。具体的には、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交している。
メモリセル３０は、磁気抵抗効果素子（抵抗変化記憶素子）４０と、磁気抵抗効果素子４０に対して直列に接続されたセレクタ（スイッチング素子）５０とを含んでいる。
図１Ｂは、実施形態に係る記憶装置（不揮発性の記憶装置）の構成の他の例を模式的に示した斜視図である。
図１Ａに示した例では、磁気抵抗効果素子（抵抗変化記憶素子）４０がセレクタ（スイッチング素子）５０の上層側に位置しているが、図１Ｂに示すように、磁気抵抗効果素子４０がセレクタ５０の下層側に位置していてもよい。
図２は、磁気抵抗効果素子４０の構成を模式的に示した断面図である。
磁気抵抗効果素子４０は、ＭＴＪ（Magnetic Tunnel Junction）素子であり、記憶層（第１の磁性層）４１、参照層（第２の磁性層）４２、トンネルバリア層（非磁性層）４３、下部電極４４及び上部電極４５を含んでいる。
記憶層４１は、可変の磁化方向を有する強磁性層である。可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変化することを意味する。参照層４２は、固定された磁化方向を有する強磁性層である。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変化しないことを意味する。トンネルバリア層４３は、記憶層４１と参照層４２との間に設けられた絶縁層である。
記憶層４１の磁化方向が参照層４２の磁化方向に対して平行である場合には、磁気抵抗効果素子４０は第１の抵抗状態（低抵抗状態）である。記憶層４１の磁化方向が参照層４２の磁化方向に対して反平行である場合には、磁気抵抗効果素子４０は第１の抵抗状態よりも高い抵抗値を有する第２の抵抗状態（高抵抗状態）である。したがって、磁気抵抗効果素子４０は、抵抗状態に応じて２値データを記憶することが可能である。
なお、図２に示した例は、記憶層４１が参照層４２の下層側に位置するボトムフリー型の磁気抵抗効果素子であるが、記憶層４１が参照層４２の上層側に位置するトップフリー型の磁気抵抗効果素子を用いてもよい。
図３は、セレクタ５０の構成を模式的に示した断面図である。
セレクタ５０は、２端子スイッチング素子であり、下部電極５１と、上部電極５２と、下部電極５１と上部電極５２との間に設けられたセレクタ材料層（スイッチング材料層）５３とを含んでいる。
下部電極５１及び上部電極５２は、例えば、チタン窒化物（ＴｉＮ）層で形成されている。なお、セレクタ５０の下部電極５１及び上部電極５２のうち磁気抵抗効果素子４０側の電極は、磁気抵抗効果素子４０の下部電極４４及び上部電極４５のうちセレクタ５０側の電極と共用してもよい。
セレクタ材料層５３は、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）と、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、金（Ａｕ）及びビスマス（Ｂｉ）から選択された少なくとも１つの所定元素Ｘとを含有している。
セレクタ材料層５３は、絶縁領域５３ａ及び複数のクラスタ領域５３ｂを含んでおり、クラスタ領域５３ｂのそれぞれは絶縁領域５３ａで囲まれている。絶縁領域５３ａは、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分として含有するシリコン酸化物（ＳｉＯ2 ）で形成されている。クラスタ領域５３ｂは、ヒ素（Ａｓ）を主成分とするヒ素（Ａｓ）クラスタで形成されている。隣接するクラスタ領域５３ｂ間は、絶縁領域５３ａで絶縁されている。
セレクタ材料層５３において、ＳｉＯ2 に対するＡｓの比率（ＳｉＯ2 の数に対するＡｓの数の比率）は２０％程度であり、ＳｉＯ2 に対する所定元素Ｘの比率（ＳｉＯ2 の数に対する所定元素Ｘの数の比率）は１％程度から１０％程度の範囲である。
図４は、セレクタ５０の電流－電圧特性を模式的に示した図である。
セレクタ５０は、下部電極５１と上部電極５２との間に印加される電圧が所定電圧（閾電圧Ｖｔｈ）以上になると、オフ状態からオン状態に移行する特性を有している。セレクタ５０がオン状態のときには、少なくとも１つのクラスタ領域５３ｂを介してセレクタ５０の下部電極５１と上部電極５２との間に電流が流れる。すなわち、下部電極５１とクラスタ領域５３ｂとの間、上部電極５２とクラスタ領域５３ｂとの間及びクラスタ領域５３ｂ間を電子が移動することで、セレクタ５０に電流が流れる。
したがって、第１の配線１０と第２の配線２０（図１Ａ及び図１Ｂ参照）との間に電圧を印加して、下部電極５１と上部電極５２との間に印加される電圧が閾電圧Ｖｔｈ以上になると、セレクタ５０及び磁気抵抗効果素子４０に電流が流れ、磁気抵抗効果素子４０に対して書き込み或いは読み出しを行うことが可能となる。
図５Ａは、セレクタ材料層５３の内部構造の一例を模式的に示した図である。
セレクタ材料層５３は、シリコン（Ｓｉ）及び酸素（Ｏ）で形成されたシリコン酸化物層（ＳｉＯ2 層）、ヒ素（Ａｓ）クラスタ及び所定元素Ｘを含有しており、所定元素Ｘとヒ素（Ａｓ）との結合及び所定元素Ｘと酸素（Ｏ）との結合を含んでいる。
図５Ｂは、セレクタ材料層５３の内部構造の他の例を模式的に示した図である。
図５Ａに示した例と同様に、セレクタ材料層５３は、シリコン（Ｓｉ）及び酸素（Ｏ）で形成されたシリコン酸化物層（ＳｉＯ2 層）、ヒ素（Ａｓ）クラスタ及び所定元素Ｘを含有しており、所定元素Ｘとヒ素（Ａｓ）との結合及び所定元素Ｘとシリコン（Ｓｉ）との結合を含んでいる。
なお、セレクタ材料層５３は、所定元素Ｘとヒ素（Ａｓ）との結合に加えて、所定元素Ｘと酸素（Ｏ）との結合及び所定元素Ｘとシリコン（Ｓｉ）との結合の両方を含んでいてもよい。
以上のように、本実施形態では、セレクタ材料層５３が、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）に加えて、さらに所定元素Ｘを含有している。これにより、以下に述べるように、優れた性能を有するセレクタ５０を得ることができる。
シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）を含有し且つ所定元素Ｘを含有していないセレクタ材料層では、セレクタ材料層のリフティング（膜剥がれ）が生じやすいという問題がある。Ａｓクラスタのサイズが大きくなることが、リフティングの原因として考えられる。すなわち、ＡｓとＳｉＯ2 との結合（bond）が弱いため、Ａｓクラスタのサイズが大きくなると、ＳｉＯ2 層がＡｓクラスタを支えきれなくなる。その結果、セレクタ材料層の内部でＡｓクラスタに起因するリフティングが生じると考えられる。
Ａｓクラスタのサイズが大きくなる原因は、以下のように考えられる。Ｓｉ、Ｏ及びＡｓを含有するセレクタ材料層では、３１０℃程度以上の温度になると、Ａｓが液相へと移行する。その結果、Ａｓが容易にクラスタ状になり、大きなサイズを有するＡｓクラスタが生成されると考えられる。
Ａｓ及びＰｂを含有する材料では、６００℃程度以上の温度にならないと液相にはならないことが知られている。Ｏ及びＰｂを含有する材料でも、６００℃程度以上の温度にならないと液相にはならないことが知られている。
したがって、所定元素Ｘとして鉛（Ｐｂ）を用いた場合には、Ａｓ及びＰｂの結合並びにＯ及びＰｂの結合のいずれも、６００℃程度の温度までは安定であると考えられる。このことから、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）を含有し且つ所定元素Ｘとして鉛（Ｐｂ）を含有する材料では、高い温度まで、大きなサイズを有するＡｓクラスタの生成が抑制されると考えられる。
Ａｓ及びＡｇを含有する材料では、大部分の領域で５４０℃程度以上の温度にならないと液相にはならないことが知られている。Ｓｉ及びＡｇを含有する材料では、８３０℃程度以上の温度にならないと液相にはならないことが知られている。これらのことから、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）を含有し且つ所定元素Ｘとして銀（Ａｇ）を含有する材料では、高い温度まで、大きなサイズを有するＡｓクラスタの生成が抑制されると考えられる。
以上のことから、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）を含有し且つ所定元素Ｘとして鉛（Ｐｂ）或いは銀（Ａｇ）を含有する材料をセレクタ材料層５３に用いることで、Ａｓクラスタのサイズを小さくすることが可能である。例えば、Ａｓクラスタのサイズを５ｎｍ程度以下にすることが可能である。したがって、大きなＡｓクラスタに起因するリフティングを抑制することができ、優れた性能を有するセレクタ５０を得ることが可能である。
なお、所定元素Ｘとして、上述したＰｂ及びＡｇの他に、Ｉｎ、Ｓｎ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｅ、Ｓｂ、Ｔｅ、Ａｕ或いはＢｉを用いることが可能である。これらの元素は、周期表において、Ｐｂ、Ａｇ又はＡｓの近くに位置する、或いはＰｂとＡｇとの間に位置する元素である。したがって、これら元素も、Ｐｂ及びＡｇと同様に、Ａｓクラスタのサイズを小さくすることが可能であると考えられる。
次に、セレクタ材料層５３の形成方法を説明する。セレクタ材料層５３の形成方法としては、以下に述べるような、いくつかの方法を用いることが可能である。
第１の方法では、まず、シリコン酸化物層（ＳｉＯx 層）を形成する。続いて、イオン注入によってシリコン酸化物層中に所定元素Ｘ及びＡｓを導入する。所定元素Ｘのイオン注入の後にＡｓのイオン注入を行ってもよいし、Ａｓのイオン注入の後に所定元素Ｘのイオン注入を行ってもよい。
第２の方法では、まず、シリコン酸化物層（ＳｉＯx 層）を形成する。続いて、シリコン酸化物層上に所定元素Ｘの層（Ｘ層）を形成する。続いて、Ｘ層を通してシリコン酸化物層にＡｓのイオン注入を行う。さらに、Ｘ層からシリコン酸化物層中に所定元素Ｘを拡散させる。
第３の方法では、まず、所定元素Ｘを含有するシリコン酸化物層（ＳｉＯx 層）を形成する。具体的には、シリコン酸化物のターゲット及び所定元素Ｘのターゲットを用いて、スパッタリングによって所定元素Ｘを含有するシリコン酸化物層を形成する。或いは、所定元素Ｘを含有するシリコン酸化物のターゲットを用いて、スパッタリングによって所定元素Ｘを含有するシリコン酸化物層を形成する。さらに、Ａｓのイオン注入によって、所定元素Ｘを含有するシリコン酸化物層中にＡｓを導入する。
第４の方法では、まず、シリコン酸化物層（ＳｉＯx 層）と所定元素Ｘの層（Ｘ層）とを交互に積層する。続いて、加熱によって、Ｘ層からシリコン酸化物層中に所定元素Ｘを拡散させる。さらに、Ａｓのイオン注入によって、所定元素Ｘを含有するシリコン酸化物層中にＡｓを導入する。
第５の方法では、Ａｓ及び所定元素Ｘを含有するシリコン酸化物（ＳｉＯx ）のターゲットを用いて、スパッタリングによってＡｓ及び所定元素Ｘを含有するシリコン酸化物層を形成する。
上述したように、種々の方法によって、セレクタ材料層５３を形成することが可能である。
なお、上述した実施形態では、抵抗変化記憶素子として磁気抵抗効果素子を用いたが、例えば、ＰＣＭ（Phase Change Memory）素子等の他の抵抗変化記憶素子を用いることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１の配線 ２０…第２の配線 ３０…メモリセル
４０…磁気抵抗効果素子（抵抗変化記憶素子）
４１…記憶層 ４２…参照層 ４３…トンネルバリア層
４４…下部電極 ４５…上部電極
５０…セレクタ（スイッチング素子）
５１…下部電極 ５２…上部電極
５３…セレクタ材料層（スイッチング材料層）
５３ａ…絶縁領域 ５３ｂ…クラスタ領域

Claims (11)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられたスイッチング材料層と、
    を備えるスイッチング素子であって、
    前記スイッチング材料層は、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）と、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、金（Ａｕ）及びビスマス（Ｂｉ）から選択された所定元素とを含有する
    ことを特徴とするスイッチング素子。
  2. 前記スイッチング材料層に含有されたヒ素（Ａｓ）は、複数のクラスタ領域を形成し、
    前記スイッチング材料層に含有されたシリコン（Ｓｉ）及び酸素（Ｏ）は、絶縁領域を形成している
    ことを特徴とする請求項１に記載のスイッチング素子。
  3. 前記複数のクラスタ領域のそれぞれは、前記絶縁領域で囲まれている
    ことを特徴とする請求項２に記載のスイッチング素子。
  4. 前記スイッチング材料層は、前記所定元素とヒ素（Ａｓ）との結合を含んでいる
    ことを特徴とする請求項１に記載のスイッチング素子。
  5. 前記スイッチング材料層は、前記所定元素と酸素（Ｏ）との結合を含んでいる
    ことを特徴とする請求項４に記載のスイッチング素子。
  6. 前記スイッチング材料層は、前記所定元素とシリコン（Ｓｉ）との結合を含んでいる
    ことを特徴とする請求項４に記載のスイッチング素子。
  7. 前記スイッチング素子は、前記第１の電極と前記第２の電極との間に印加される電圧が所定電圧以上になるとオフ状態からオン状態に移行する
    ことを特徴とする請求項１に記載のスイッチング素子。
  8. 前記スイッチング材料層に含有されたヒ素（Ａｓ）は、複数のクラスタ領域を形成し、
    前記スイッチング素子がオン状態のときに、少なくとも１つの前記クラスタ領域を介して前記第１の電極と前記第２の電極とに電流が流れる
    ことを特徴とする請求項１に記載のスイッチング素子。
  9. 請求項１に記載のスイッチング素子と、
    前記スイッチング素子の上層側又は下層側に設けられ、前記スイッチング素子に対して直列に接続され、第１の抵抗状態及び前記第１の抵抗状態よりも高い抵抗値を有する第２の抵抗状態を有する抵抗変化記憶素子と、
    を備えることを特徴とする記憶装置。
  10. 前記抵抗変化記憶素子は、磁気抵抗効果素子である
    ことを特徴とする請求項９に記載の記憶装置。
  11. 第１の方向に延伸する第１の配線と、
    前記第１の方向と交差する第２の方向に延伸する第２の配線と、
    をさらに備え、
    前記スイッチング素子及び前記抵抗変化記憶素子は、前記第１の配線と前記第２の配線との間に設けられている
    ことを特徴とする請求項９に記載の記憶装置。
JP2022044327A 2022-03-18 2022-03-18 スイッチング素子及び記憶装置 Pending JP2023137900A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022044327A JP2023137900A (ja) 2022-03-18 2022-03-18 スイッチング素子及び記憶装置
US17/943,763 US20230301205A1 (en) 2022-03-18 2022-09-13 Switching element and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022044327A JP2023137900A (ja) 2022-03-18 2022-03-18 スイッチング素子及び記憶装置

Publications (1)

Publication Number Publication Date
JP2023137900A true JP2023137900A (ja) 2023-09-29

Family

ID=88067645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022044327A Pending JP2023137900A (ja) 2022-03-18 2022-03-18 スイッチング素子及び記憶装置

Country Status (2)

Country Link
US (1) US20230301205A1 (ja)
JP (1) JP2023137900A (ja)

Also Published As

Publication number Publication date
US20230301205A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US8502291B2 (en) Memory cells, memory cell constructions, and memory cell programming methods
JP6613142B2 (ja) スイッチ素子および記憶装置
US7215564B2 (en) Semiconductor memory component in cross-point architecture
CN101859871B (zh) 存储元件及其制造方法和半导体存储装置
JP5542550B2 (ja) 抵抗変化メモリ
KR102015135B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
KR102650546B1 (ko) 자기 기억 소자
JP2013016530A5 (ja)
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
CN107210302A (zh) 选择性元件、存储器胞元和存储装置
US20170104031A1 (en) Selector Elements
KR102641744B1 (ko) 가변 저항 메모리 소자
US11004902B2 (en) Circuit element, storage device, electronic equipment, method of writing information into circuit element, and method of reading information from circuit element
US11522132B2 (en) Storage device and storage unit with a chalcogen element
KR101955133B1 (ko) 금속 칼코게나이드를 함유하는 디바이스들
US8284597B2 (en) Diode memory
JP2019165052A (ja) 半導体記憶装置
CN105390610A (zh) 电阻随机存取存储器装置及其制造方法
US9444042B2 (en) Memory cells and methods of forming memory cells
JP2023137900A (ja) スイッチング素子及び記憶装置
US20220231083A1 (en) Non-volatile memory device having pn diode
WO2022201744A1 (ja) 不揮発性記憶装置
US20240099153A1 (en) Storage device
JP2024031380A (ja) 磁気デバイス及び磁気記憶デバイス
KR20230115037A (ko) 반도체 메모리 장치