KR101955133B1 - 금속 칼코게나이드를 함유하는 디바이스들 - Google Patents

금속 칼코게나이드를 함유하는 디바이스들 Download PDF

Info

Publication number
KR101955133B1
KR101955133B1 KR1020177010385A KR20177010385A KR101955133B1 KR 101955133 B1 KR101955133 B1 KR 101955133B1 KR 1020177010385 A KR1020177010385 A KR 1020177010385A KR 20177010385 A KR20177010385 A KR 20177010385A KR 101955133 B1 KR101955133 B1 KR 101955133B1
Authority
KR
South Korea
Prior art keywords
delete delete
region
metal
composition
containing material
Prior art date
Application number
KR1020177010385A
Other languages
English (en)
Other versions
KR20170056006A (ko
Inventor
서미트 씨. 팬데이
거티 에스. 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20170056006A publication Critical patent/KR20170056006A/ko
Application granted granted Critical
Publication of KR101955133B1 publication Critical patent/KR101955133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/141—
    • H01L45/06—
    • H01L45/145—
    • H01L45/147—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

일부 실시예들은 전도성 재료, 금속 칼코게나이드-함유 재료, 및 금속 칼코게나이드-함유 재료와 전도성 재료 사이에 영역을 갖는 디바이스를 포함한다. 영역은 적어도 약 3.5 전자볼트의 밴드갭 및 약 1.8 내지 25 범위내 유전 상수를 갖는 조성물을 함유한다. 일부 실시예들은 제 1 전극, 제 2 전극, 및 제 1 과 제 2 전극들 사이에 금속 칼코게나이드-함유 재료를 갖는 디바이스를 포함한다. 디바이스는 또한 금속 칼코게나이드-함유 재료와 제 1 전극 및 제 2 전극 중 하나사이에 전기장-변형 영역을 포함한다. 전기장-변형 영역은 금속 칼코게나이드-함유 재료의 금속의 일 함수에 비하여 저 전도대 오프셋 및 저 유전 상수를 갖는 적어도 약 3.5 전자볼트의 밴드갭을 갖는 조성물을 함유한다.

Description

금속 칼코게나이드를 함유하는 디바이스들{DEVICES CONTAINING METAL CHALCOGENIDES}
관련된 특허 데이터
본 특허는 2014년 9월 23일에 출원된 U.S. 가특허 출원 일련 번호. 62/053,912에 대한 우선권을 주장하고, 이는 참조로서 본 출원에 통합된다.
기술분야
전기화학적으로-활성인 금속 이온들을 갖는 반도체 칼코게나이드(chalcogenide)를 함유하는 디바이스들.
메모리는 흔히 통합 회로부 내에 통합된다. 메모리는 예를 들어, 데이터를 저장하기 위해 컴퓨터 시스템들에 사용될 수 있다.
메모리는 개별 메모리 셀들의 어레이로 제조될 수 있고, 각각의 메모리 셀은 적어도 두개의 상이한 선택 가능한 상태들로 메모리를 보유하거나 또는 저장하도록 구성된다. 이진 시스템에서, 스토리지 상태들은 "0" 또는 "1"인 인 것로 간주된다.
두개의 전기적으로 전도성 전극들을 일 유형의 메모리 셀은 그것들 사이에 수용된 프로그램 가능한 재료를 갖고, 교차점(cross-point) 어레이 아키텍처의 활용에 적절할 수 있다. 교차점 어레이 아키텍처는 조밀하게-패킹된 메모리들 (즉, 4F2 풋프린트(footprint) 당 더 많은 스토리지 비트들)의 3 차원의 다중층 적층을 고려한다. 큰 교차점 어레이들내 메모리 셀들은 PCM, CBRAM, ReRAM/RRAM, 또는 STT-RAM/STT-MRAM, 등 중 임의의 것일 수 있다.
교차점 메모리 이용에 있어서 어려움은 선택되지 않은 셀들을 통한 전류의 상당한 누설이 있을 수 있다는 것이고, 이것은 큰 메모리 어레이로부터 저장된 데이터의 검색 및 기록 동안에 방해, 낭비된 파워, 및 에러들로 불리하게 이어질 수 있다. 따라서, 다이오드들 또는 다른 선택 디바이스들은 메모리 셀들을 통한 전류의 제어를 보조하기 위해 예컨대 임의의 하프- 및 선택되지 않은 셀들로부터 누설을 줄이기 위해 각각의 교차점에서 메모리 셀들과 페어링(pair)된다.
이하에 설명되는 일부 측면들은 선택 디바이스(select device)들로서의 활용에 적절한 통합 디바이스들과 관련된다.
도면들 1 및 3-7은 대표적 실시예 디바이스들의 도식적인 단면도들이다.
도 2 는 동작상의 “온(on)” 상태에서 도시된 대표적 실시예 디바이스의 영역의 도시적인 단면도이다.
일부 실시예들은 메모리 어레이들에 선택 (즉, 액세스) 디바이스들로서 활용에 적절한 금속 칼코게나이드-함유 디바이스들과 관련된다. 예시적인 실시예들 디바이스들은 도 1-7을 참조하여 설명된다.
도 1에 관련하여, 디바이스 (10)는 한쌍의 전극들 (12 및 14)을 포함하고 전극들 사이에 금속 칼코게나이드-함유 재료 (16)을 포함한다.
전극들 (12 및 14)은 임의의 적절한 전기적으로 전도성 조성물 또는 조성물들의 조합을 포함할 수 있고; 및 일부 실시예들에서는 하나 이상의 다양한 금속들 (예를 들어, 텅스텐, 티타늄, 등), 금속-함유 조성물들 (예를 들어, 금속 나이트라이드, 금속 탄화물, 금속 규화물, 등), 및 전도성으로-도핑된 반도체 재료들 (예를 들어, 전도성으로-도핑된 실리콘, 전도성으로-도핑된 게르마늄, 등)으로 구성되거나 또는 기본적으로 구성되거나 포함할 수 있다. 전극들 (12 및 14)은 서로 동일한 조성물을 포함할 수 있거나, 또는 서로에 관하여 상이한 조성물들을 포함할 수 있다. 일부 실시예들에서, 전극들중 하나는 티타늄 나이트라이드로 구성되거나 또는 기본적으로 구성되거나 포함할 수 있고; 한편 다른 전극은 텅스텐으로 구성되거나 또는 기본적으로 구성되거나 포함할 수 있다.
금속 칼코게나이드-함유 재료 (16)는 금속 및 하나 이상의 반도체 재료들을 포함할 수 있다. 예를 들어, 재료 (16)는 게르마늄 및 셀레늄 중 하나 또는 둘 모두와 조합한 구리를 포함할 수 있고; 게르마늄 및 셀레늄 중 하나 또는 둘 모두와 조합한 은(silver); 등을 포함할 수 있다. 금속 및 칼코게나이드를 포함하는 조성물들은 본 출원에서 금속/칼코게나이드로서 지칭될 수 있다.
금속 칼코게나이드-함유 재료 (16)는 임의의 적절한 두께를 가질 수 있고, 일부 실시예들에서 적어도 약 12 나노미터 (nm)의 두께 “T1”을 가질 수 있다. 금속 칼코게나이드-함유 재료 (16)의 두께는 빠른 스위칭 속도를 달성하기 위해 통상의 디바이스들에 비하여 상대적으로 얇게 유지될 수 있다.
영역 (18)이 전극 (12)과 금속 칼코게나이드-함유 재료 (16) 사이에 제공된다. 영역 (18)은 영역 (18)이 없는 필적할만한 디바이스에 비하여 디바이스 (10)의 임계 전압 (Vt)의 시프트(shift)를 위해 이용될 수 있다. 이것은 디바이스 (10)가 특정 애플리케이션들을 위해 조정되는 것을 가능하게 할 수 있다. 예를 들어, 종래 기술의 디바이스들은 한쌍의 전극들사이에 샌드위치된 금속 칼코게나이드-함유 재료를 포함하도록 구성되었다. 이런 디바이스들은 메모리 어레이들을 위한 선택 디바이스들로서 활용에 너무 낮은 Vt가 적절하지 않을 수 있다. 디바이스들의 성능에 부정적으로 영향을 미치는 복잡한 문제를 도입하지 않고는 이런 디바이스들의 Vt를 증가시키기는 어렵다. 예를 들어, 만약 금속/칼코게나이드가 너무 높은 전기장 또는 전위 강하(drop)에 노출되면, 금속 이온들은 더 낮은 전압들에서 과-산화(over-oxidize) 및 역치(threshold)할 수 있다.
디바이스 (10)의 영역 (18)의 활용은 금속 칼코게나이드-함유 재료 (16)를 가로지르는 전기장 및 전위 강하를 불리하게 증가시키지 않고 종래 기술의 디바이스들에 비하여 디바이스 (10)의 Vt가 증가되는 것을 가능하게 할 수 있다. 구체적으로, 전극들(12 및 14)사이에 생성된 전기장은 영역 (18) 뿐만 아니라 금속 칼코게나이드-함유 재료 (16)에 걸쳐 확산된다. 어떤 의미에서는, 영역들 (16 및 18)은 전기장 전극들 (12 및 14) 사이에 공유하는 인접한 커패시터들로서 간주될 수 있다. 따라서, 전극들 (12 및 14)사이에 전기장은 종래 기술의 디바이스들에 비하여 더 높은 Vt에 대응하도록 증가될 수 있지만, 그러나 금속 칼코게나이드-함유 재료 (16)에 걸친 전기장 및 전위 강하는 전압 종래 기술의 디바이스들의 것에 필적할만한 전압에 잔류할 수 있다. 일부 실시예들에서, 영역 (18)은 전기장-변형 영역(electric-field-modifying region)으로 지칭될 수 있다.
영역 (18)은 조성물 (20)을 포함한다. 영역 (18)으로부터 도출되는 장점은 유전 상수가 감소하고 조성물 (20)의 밴드갭이 증가함에 따라 전극들 사이에 전기장이 증가하는 비례 지원에 관련되고; 일부 실시예들에서 조성물 (20)은 적어도 약 3.5 전자볼트의 밴드갭을 가질 수 있다. 더 높은 밴드 갭은 더 낮은 오프-상태 누설에 도움을 준다 (10 nA 아래로 전류들을 유지시키는 더 넓은 전압 마진들). 조성물 (20)은 임의의 적절한 물질을 포함할 수 있고, 일부 실시예들에서는 하나 이상의 산화물(oxide)들을 포함할 수 있다. 예를 들어, 일부 실시예들에서 조성물 (20)은 갈륨 산화물 (밴드갭 4.8 전자볼트, 유전 상수 4.2) 및 가돌리늄 산화물 (밴드갭 5.8 전자볼트, 유전 상수 4.8) 중 하나 또는 둘 모두를 포함할 수 있다. 비록 저 유전 상수 조성물 (20)이 선호될 수 있지만, 일부 실시예들에서 조성물 (20)의 유전 상수는 약 1.8 내지 약 25의 범위내에 있을 수 있다.
조성물 (20)은 일부 실시예들에서 금속-도핑된 산화물을 포함할 수 있다. 예를 들어, 조성물 (20)은 알루미늄으로 도핑된 갈륨 산화물 및 가돌리늄 산화물 중 하나 또는 둘 모두를 포함할 수 있다.
조성물 (20)은 금속-칼코게나이드 재료내 전압 강하 및 전기장들을 최적화하기 위해 예컨대 메모리 소자 및 어레이 사이즈와 호환 가능하도록 Vt를 설정하기 위해 임의의 적절한 두께 “T2”를 가질 수 있다. 일부 실시예들에서, 조성물은 금속 칼코게나이드-함유 재료 두께에 비하여 0.05 내지1의 두께 비율을 가질 수 있다. 일부 실시예들에서, 두께 T2는 0 nm 보다 더 크고 약 3 nm 보다 작거나 같은 범위내에 있을 수 있다. 일부 실시예들에서, 조성물 (20)은 약 하나의 단일층 내지 약 5 단일층들 보다 작거나 또는 같은 범위내 두께를 가질 수 있다. 만약 영역 (18)이 단지 단일 조성물 (20)을 포함하면, 그러면 영역 (18)은 조성물 (20)과 동일할 두께를 가질 것이다. 다른 실시예들, (예컨대, 예를 들어, 도면들 4 및 5를 참고로 하여 이하에 설명되는 실시예들)에서 영역 (18)은 상이한 조성물의 다수의 층들을 포함할 수 있다. 일부 실시예들에서, 영역 (18)은 조성물 (20)에 관하여 상기에서 설명된 범위들의 바깥쪽 두께를 가질 수 있다.
디바이스 (10)는 두개의 동작 상태들을 가질 수 있고, 이들 상태들 중 하나는 “오프(off)” 상태이고 다른 하나는 “온(on)” 상태이다. 디바이스를 통한 전류 흐름이 “오프” 상태에서는 제로 (또는 적어도 매우 작은)이기를 희망하고, “온” 상태에서는 상대적으로 높은 것을 희망한다. 일부 종래 기술의 디바이스들이 갖는 문제는 “온” 상태에 전류 흐름이 희망하는 만큼 높지 않다는 것이다. 일부 실시예들에서, 영역 (20)은 동작상의 “온” 상태에서 디바이스 (10)를 통과하는 높은 전류 밀도를 가능하게 하기 위해 재료 (16)의 금속/칼코게나이드로부터의 금속과 효율적으로 결합하는 조성물을 포함한다.
도 2는 동작상의 “온” 상태에 디바이스 (10)의 영역을 도시한다. 금속/칼코게나이드 (16)로부터의 금속은 전극 (12) 쪽으로 이동되고 인접한 조성물 (20)에 인접한 금속-농후 영역(metal-enriched region) (24)을 생성한다. 파선 (23)은 금속-농후 영역의 근사치인 경계를 개략적으로 예시하기 위해 활용된다. 실제로, 금속-농후 영역은 금속/칼코게나이드 (16)내에 인식가능한 경계를 가질 수 있거나 또는 가지지 않을 수 있다.
일부 실시예들에서, 조성물 (20)은 금속-농후 영역 (24)내 금속의 일 함수로부터 단지 약 1 전자볼트 만큼; 또는 심지어 단지 약 0.5 전자볼트 만큼 오프셋(offset)된 전도대(conduction band)를 가질 수 있다. 예를 들어, 만약 금속/칼코게나이드의 금속이 구리이면, 금속의 일 함수는 약 4.5 전자볼트 내지 약 4.9 전자볼트의 범위내에 있을 것이다. 이런 실시예들에서, 조성물 (20)은 밴드갭이 단지 약 0.5 전자볼트 만큼 (즉, 일 함수의 0.5 전자볼트내에 있는) 금속의 일 함수로부터 오프셋 되도록 약 4.0 전자볼트 내지 약 5.4 전자볼트의 범위내 밴드갭을 가질 수 있거나, 또는 밴드갭이 금속의 일 함수로부터 단지 약 1 전자볼트 만큼 오프셋 되도록 약 3.5 전자볼트 내지 약 5.9 전자볼트의 범위내 밴드갭을 가질 수 있다. 특정 실시예들에서, 조성물 (20)은 갈륨 산화물 (밴드갭 4.8 전자볼트) 및 가돌리늄 산화물 (밴드갭 5.8 전자볼트) 중 하나 또는 둘 모두를 포함할 수 있고; 및 금속 칼코게나이드-함유 재료 (16)는 구리/칼코게나이드를 포함할 수 있고, 구리는 약 4.5 전자볼트 내지 약 4.9 전자볼트의 일 함수를 가진다. 밴드들은 필드 세기에 의존하여 일부 변형을 가질 수 있고, 따라서 가돌리늄 산화물 전도대는 적절한 필드 세기들에서 구리의 일 함수의 0.5 전자볼트 내에 있을 수 있다는 것에 유의하여야 한다.
다시 도 1를 참조하여, 디바이스 (10)는 집적 회로 아키텍처들의 임의의 많은 영역들내에; 예컨대, 예를 들어, 로직 및/또는 메모리내에 통합될 수 있다. 전극 (12)을 통하여 통합 구조 (30)에, 전극 (14)을 통하여 다른 통합 구조 (32)에 전기적으로 결합되도록 도시된다. 만약 디바이스 (10)가 메모리에 사용되면, 구조들 (30 및 32)은 예를 들어, 액세스/감지 라인 및 메모리 셀, 개별적으로 (또는 반대로)에 대응할 수 있다. 메모리 셀은 RRAM 셀, 예컨대, 예를 들어, 상 변화 메모리 셀, 전도성-브리징 메모리 셀, 다가의 산화물 메모리 셀, 스핀-전송 토크 메모리 셀, 등일 수 있다. 메모리 셀은 메모리 어레이의 광대한 수의 메모리 셀들 중 하나일 수 있고, 디바이스 (10)는 메모리 어레이내 선택 디바이스들로서 활용되는 광대한 수의 같은 디바이스들을 나타낼 수 있다.
단일 전기장-변형 영역 (18)을 포함하는 도 1의 디바이스 (10)가 도시된다. 다른 실시예들에서, 다수의 전기장-변형 영역들이 이용될 수 있다. 예를 들어, 도 3 은 제 1 전기장-변형 영역 (18)에 추가하여 제 2 전기장-변형 영역 (40)을 포함하는 디바이스 (10a)을 도시한다. 제 2 전기장-변형 영역 (40)은 제 1 전기장-변형 영역 (18)에 관하여 금속 칼코게나이드-함유 재료 (16)의 반대 측면상에 있다.
영역 (40)은 조성물 (42)을 포함한다. 이런 조성물은 영역 (18)의 조성물 (20)에 관하여 상기에서 설명된 임의의 재료들을 포함할 수 있다. 일부 실시예들에서, 조성물 (42)은 조성물 (20)과 동일할 수 있고, 다른 실시예들에서는 조성물 (20)에 관하여 상이할 수 있다.
단일 조성물 (20)을 포함하는 도 1의 영역 (18)이 도시된다. 다른 실시예들에서, 영역 (18)은 상이한 조성물들의 두개 이상의 층들을 포함할 수 있다. 예를 들어 도 4 는 영역 (18)이 세개의 층들 (50-52)의 스택을 포함하는 디바이스 (10b)를 도시한다. 일부 실시예들에서, 층들 (50 및 52)은 갈륨 산화물 및 가돌리늄 산화물 중 하나 또는 둘 모두를 포함할 수 있고; 층 (51)은 알루미늄 산화물을 포함할 수 있다. 층들(50 및 52)은 서로와 동일한 조성물일 수 있거나, 또는 서로에 대하여 상이한 조성물들일 수 있다. 영역 (18)에 다수의 층들의 활용은 영역의 전체 유전체 특성들, 및/또는 영역의 다른 특성들이, 특정한 애플리케이션들을 위해 조정되는 것을 가능하게 할 수 있다.
비록 세개의 층들을 포함하는 도 4의 영역 (18)이 도시되지만, 다른 실시예들에서는 영역은 세개 층들 보다 작거나 또는 세개 층들 보다 많은 층들을 포함할 수 있다.
도 4의 실시예는 단지 하나의 전기장-변형 영역을 함유하는 디바이스를 도시한다. 다른 실시예들에서, 디바이스는 다수의 전기장-변형 영역들을 포함할 수 있다. 예를 들어, 도 5 는 도 3을 참고로 하여 상기에서 설명된 것에 비슷한 영역 (40)과 조합하여 활용되는 다중층 전기장-변형 영역 (18)을 도시한다. 영역 (40)은 단일 조성물 (예를 들어, 도 3의 조성물 (42))을 포함할 수 있거나 또는 상이한 조성물들의 다수의 층들 (예를 들어, 영역 (18)를 참고로 하여 상기에서 설명된 유형의 층들 (50-52))을 포함할 수 있다.
다중층 재료를 포함하는 상부 영역 (40)을 갖는 도면들 4 및 5에 비슷한 실시예들이 형성될 수 있다. 이런 실시예의 예들이 도면들 6 및 7에 도시된다.
일부 실시예들에서, 도면들 1 및 3-7의 디바이스들은 그것들이 바닥 전극 (12)으로부터 상단 전극 (14)으로의 방향에 전류 흐름을 가능하게 할 수 있거나, 또는 반대 방향으로 전류 흐름을 가능하게 할 수 있다는 점에서 바이폴라 디바이스(bipolar device)들일 수 있다. 바이폴라 디바이스들은 일부 애플리케이션들에 RRAM, CBRAM 및 STT-RAM을 위해 원해지는 양방향의 동작 때문에 일부 애플리케이션들에서 유익할 수 있다.
일부 실시예들에서, 도 3의 조성물 (42)은 도 3의 조성물 (20)과 일치하고, 도 3의 디바이스 (10a)는 금속 칼코게나이드-함유 영역 (16)의 중심을 따라서 대칭인 미러 평면(mirror plane)이 있다는 점에서 대칭 디바이스로 지칭될 수 있다. 그에 반해서, 도면들 1, 4 및 6의 디바이스들은 비대칭 디바이스들이다. 도면들 5 및 7의 디바이스들은 영역들 (18 및 40)의 상대적 조성물들에 의존하여 대칭 디바이스들 또는 비대칭 디바이스들일 수 있다. 또한, 일부 실시예들에서 도 3의 디바이스는 만약 조성물 (42)이 조성물 (20)과 일치하지 않으면 및/또는 만약 영역 (40)이 영역 (18)과 상이한 두께로 형성되면 비대칭 디바이스일 수 있다. 본 출원에서 설명된 실시예들의 다양한 대칭 및 비대칭 구성들은 디바이스들이 특정 애플리케이션들을 위해 조정되는 것을 가능하게 할 수 있다.
상기 논의된 디바이스들 및 장치들은 전자 시스템들내에 통합될 수 있다. 이러한 전자 시스템들은, 예를 들면, 메모리 모듈들, 디바이스 드라이버들, 전력 모듈들, 통신 모뎀들, 프로세서 모듈들, 및 애플리케이션-특정 모듈들에서 사용될 수 있으며 다층, 다중칩 모듈들을 포함할 수 있다. 전자 시스템들은 예를 들면, 클록들, 텔레비전들, 셀 전화들, 개인용 컴퓨터들, 자동차들, 산업용 제어 시스템들, 항공기 등과 같은, 광범위한 시스템들 중 임의의 것일 수 있다.
다른 식으로 특정되지 않는다면, 본 출원에서 설명된 다양한 재료들, 물질들, 조성물들, 등은 예를 들어, 원자 층 증착 (ALD), 화학적 기상 증착 (CVD), 물리적 기상 증착 (PVD), 등을 포함하여 지금 알려지거나 또는 아직 개발되지 않은 임의의 적절한 방법론들로 형성될 수 있다.
용어들 “유전체(dielectric)” 및 “전기적으로 절연의(electrically insulative)”는 절연의 전기적 특성들을 갖는 재료들을 설명하는데 둘다 활용될 수 있다. 둘 모두의 용어들은 본 발명에서 동의어로 간주된다. 일부 경우들에서 용어 “유전체”, 및 다른 경우들에서 용어 “전기적으로 절연”의 활용은 선행하는 베이시스를 단순화하기 위해 본 발명내에 언어 변형을 제공하도록 이용될 수 있고, 임의의 상당한 화학적 또는 전기적 차이들을 나타내기 위해 활용되지 않는다.
도면들에서 다양한 실시예들의 특정한 배향은 단지 예시적인 목적들을 위한 것이며, 실시예들은 몇몇 애플리케이션들에서 도시된 배향들에 대해 회전될 수 있다. 여기에 제공된 설명, 및 이어지는 청구항들은, 구조들이 도면들의 특정한 배향에 있는지, 또는 이러한 배향에 대하여 회전되는지에 관계없이, 다양한 특징들 사이에서의 설명된 관계들을 갖는 임의의 구조들과 관련된다.
첨부한 도면들의 단면도들은 단지 단면들의 평면들 내에서의 특징들만을 도시하며, 도면들을 간소화하기 위해 단면들의 평면들 뒤에 재료들을 도시하지 않는다.
구조가 또 다른 구조 "상에(on)" 또는 "에 붙여(against)" 있는 것으로서 상기 나타내어질 때, 그것은 다른 구조상에 바로 있을 수 있거나 또는 매개 구조들이 또한 존재할 수 있다. 반대로, 구조가 또 다른 구조 "상에 바로(directly on)" 또는 "에 바로 붙여(directly against)" 있는 것으로 나타내어질 때, 존재하는 매개 구조들은 없다. 구조가 또 다른 구조에 "연결(connected)" 또는 "결합(coupled)"되어 있는 것으로 나타내어질 때, 그것은 다른 구조에 직접 연결되거나 또는 결합될 수 있거나, 또는 매개 구조들이 존재할 수 있다. 반대로, 구조가 또 다른 구조에 "직접 연결(directly connected)" 또는 "직접 결합(directly coupled)"된 것으로 나타내어질 때, 존재하는 매개 구조들은 없다.

Claims (31)

  1. 디바이스로서,
    제 1 전극, 제 2 전극, 및 상기 제 1 과 제 2 전극들 사이에 금속 칼코게나이드-함유 재료;
    상기 금속 칼코게나이드-함유 재료와 상기 제 1 전극 및 제 2 전극 중 하나사이에 전기장-변형 영역으로서, 상기 전기장-변형 영역은 적어도 세개의 층들의 스택을 포함하는, 상기 전기장-변형 영역; 및
    상기 층들은 제 1 층, 제 2 층 및 제 3 층을 포함하고; 상기 제 1 및 제 3 층들은 갈륨 산화물 및 가돌리늄 산화물 중 하나 또는 둘 모두를 포함하고, 상기 제 2 층은 알루미늄 산화물을 포함하는, 디바이스.
  2. 청구항 1에 있어서, 상기 제 1 및 제 3 층들은 서로 동일한 조성물인, 디바이스.
  3. 청구항 1에 있어서, 상기 제 1 및 제 3 층들은 서로에 대하여 상이한 조성물인, 디바이스.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020177010385A 2014-09-23 2015-08-11 금속 칼코게나이드를 함유하는 디바이스들 KR101955133B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462053912P 2014-09-23 2014-09-23
US62/053,912 2014-09-23
US14/807,030 US9548450B2 (en) 2014-09-23 2015-07-23 Devices containing metal chalcogenides
US14/807,030 2015-07-23
PCT/US2015/044720 WO2016048463A1 (en) 2014-09-23 2015-08-11 Devices containing metal chalcogenides

Publications (2)

Publication Number Publication Date
KR20170056006A KR20170056006A (ko) 2017-05-22
KR101955133B1 true KR101955133B1 (ko) 2019-03-06

Family

ID=55526561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177010385A KR101955133B1 (ko) 2014-09-23 2015-08-11 금속 칼코게나이드를 함유하는 디바이스들

Country Status (7)

Country Link
US (1) US9548450B2 (ko)
EP (1) EP3198646B1 (ko)
JP (1) JP6606177B2 (ko)
KR (1) KR101955133B1 (ko)
CN (1) CN107124905B (ko)
TW (1) TWI569419B (ko)
WO (1) WO2016048463A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236356A1 (en) * 2017-06-20 2018-12-27 Intel Corporation FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
WO2018236361A1 (en) * 2017-06-20 2018-12-27 Intel Corporation FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING INTERFACE LAYER DESIGNED AS A BAND
KR102189992B1 (ko) 2018-12-28 2020-12-11 중앙대학교 산학협력단 금속 나노입자로 처리된 금속 칼코제나이드-바이오리셉터 및 이를 이용한 표적물질의 검출 방법
JP2022144071A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 抵抗変化素子及び記憶装置
US11957068B2 (en) 2021-05-27 2024-04-09 Micron Technology, Inc. Memory cells with sidewall and bulk regions in vertical structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044003A (ja) * 2010-08-19 2012-03-01 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107105A1 (en) * 1999-08-31 2003-06-12 Kozicki Michael N. Programmable chip-to-substrate interconnect structure and device and method of forming same
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US6795338B2 (en) 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US7566942B2 (en) * 2004-10-20 2009-07-28 Massachusetts Institute Of Technology Multi-spectral pixel and focal plane array
TWI260764B (en) * 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
CN2763973Y (zh) 2004-12-10 2006-03-08 鸿富锦精密工业（深圳）有限公司 散热器
US20110017298A1 (en) * 2007-11-14 2011-01-27 Stion Corporation Multi-junction solar cell devices
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8198124B2 (en) 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
WO2011109228A1 (en) * 2010-03-05 2011-09-09 First Solar, Inc. Photovoltaic device with graded buffer layer
JP5589577B2 (ja) * 2010-06-10 2014-09-17 ソニー株式会社 抵抗変化型メモリデバイス
US8487293B2 (en) * 2010-12-30 2013-07-16 Micron Technology, Inc. Bipolar switching memory cell with built-in “on ”state rectifying current-voltage characteristics
US9196753B2 (en) 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
TWI497786B (zh) 2012-02-24 2015-08-21 Macronix Int Co Ltd 具有可編程金屬化單元之記憶裝置與積體電路及其操作方法與製造方法
WO2016048063A1 (ko) 2014-09-25 2016-03-31 주식회사 케이티 Mtc 단말의 신호 송수신 방법 및 그 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044003A (ja) * 2010-08-19 2012-03-01 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6606177B2 (ja) 2019-11-13
EP3198646A4 (en) 2018-06-06
US20160087204A1 (en) 2016-03-24
KR20170056006A (ko) 2017-05-22
WO2016048463A1 (en) 2016-03-31
CN107124905B (zh) 2020-07-21
TWI569419B (zh) 2017-02-01
US9548450B2 (en) 2017-01-17
CN107124905A (zh) 2017-09-01
EP3198646B1 (en) 2019-11-27
EP3198646A1 (en) 2017-08-02
JP2017535940A (ja) 2017-11-30
TW201628166A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR102297252B1 (ko) 스위치 소자 및 기억 장치
TWI661535B (zh) 切換裝置及儲存單元
US8830738B2 (en) Non-volatile memory with resistive access component
KR101955133B1 (ko) 금속 칼코게나이드를 함유하는 디바이스들
JP6577954B2 (ja) 切り替えコンポーネントおよびメモリユニット
TWI757460B (zh) 記憶體胞切換裝置
US11018189B2 (en) Storage apparatus
US9496495B2 (en) Memory cells and methods of forming memory cells
US9444042B2 (en) Memory cells and methods of forming memory cells
US20200066794A1 (en) Memory cell switch device
US9287500B2 (en) Memory cells and methods of forming memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant