CN102623637A

CN102623637A - 一种导电通道可控性形成的阻变式存储器及其制备方法

Info

Publication number: CN102623637A
Application number: CN2012101041777A
Authority: CN
Inventors: 张玉; 李洁; 陈莺飞; 王宁; 邓辉; 吴玉林; 赵璐; 郑国林; 崔丽敏; 郭乃理; 蒋凤英; 金贻荣; 田海燕; 郑东宁
Original assignee: Institute of Physics of CAS
Current assignee: Institute of Physics of CAS
Priority date: 2012-04-10
Filing date: 2012-04-10
Publication date: 2012-08-01
Anticipated expiration: 2032-04-10
Also published as: CN102623637B

Abstract

一种导电通道可控性形成的阻变式存储器的制备方法包括以下步骤：1）制备氧化物薄膜，在基片上沉积设定厚度的氧化物薄膜；2）对氧化物薄膜进行离子辐照：入射的离子束沿垂直方向穿透所述氧化物薄膜到达所述基片中，并在氧化物薄膜中形成若干条导电通道；3）制备顶电极：在经过所述离子辐照后的氧化物薄膜的上表面上制备顶电极。本发明还包括通过上述方法制成的阻变式存储器。

Description

一种导电通道可控性形成的阻变式存储器及其制备方法

技术领域

本发明涉及非挥发性阻变式存储器及其制备方法。

背景技术

随着科技的进步与存储市场的发展，研发高速擦写、低功耗、非挥发性以及多次写入性能的固态通用性存储器已经成为半导体行业最值得关注的前沿技术热点。由金属(Metal)-氧化物(Insulator)-金属(Metal)构成的阻变式存储器(Resistive Random Access Memory)由于其结构简单、存储速度快、低功耗、存储密度大等优点，也成为了固态通用性存储器领域的发展对象之一。RRAM存储材料的选择范围很大，包括多元氧化物Pr_0.7Ca_0.3MnO₃、La_0.7Ca_0.3MnO₃、SrTiO₃等，以及二元氧化物TiO₂、ZnO、NiO、CuO、ZrO₂、HfO₂等。采用激光脉冲沉积或者磁控溅射或者原子层沉积技术，将存储材料生长在Pt/Ti/SiO₂/Si基片(或者n⁺-Si)，其中金属Pt充当底电极的作用；文献报道的顶电极(Au、Pt、Ti、Al、Ag、Cu、Nb等)尺寸一般在几微米或者几百微米之间，常用光刻或影孔板法(shadow mask)来制作。RRAM存储技术是在电压脉冲的作用下通过改变MIM结的电阻状态来实现信息存储的能力，具体过程：对具有MIM结构的异质(或同质)结，施加正负交替或同一极性不同幅值的电脉冲时，电场的方向是从顶电极“M”经过氧化物层“I”到达底电极“M”，该结的电阻会在高低两个电阻状态下转变。如将高阻态定义为“0”，低阻态定义为“1”，就可以实现信息的存储。

根据电流与电压关系曲线，RRAM可以分为两类：单极性(unipolarresistive switching)和双极性(bipolar resistive switching)存储器。双极性(BRS)存储器，电阻的状态的改变只能在施加极性相反的电压(或脉冲)的条件下才能实现；单极性(URS)存储器的电阻状态的改变是不依赖于电压的极性，在同一方向下，通过改变电压的幅值就能实现。一般由二元氧化物制备的RRAM，基本上性质符合URS行为，所以考虑到材料的简单性，URS存储器可能会有更大的实际应用前景。

目前RRAM器件的读写电流最好的结果是50微安，这已经远远满足Terabit-scale存储器件的要求。还有电压脉冲的宽度可以缩小到10纳秒，存储擦写次数达到了10¹²次，足以满足国际半导体技术蓝图组织提出的研制下一代通用性存储器的要求。虽然RRAM取得了很好的实验结果，但是实际应用中还是存在一些问题，比如器件的均匀性，稳定性和可靠性。特别是单极性阻变存储器的软击穿电压(“Forming”电压)和转变电压或读写电流(V_Set or V_Reset，I_Set or I_Reset)的分布交叠问题，读写电流(I_Set or I_Reset)偏大的问题。要解决这些问题，还是需要从URS的存储的物理机制上来考虑。URS实现过程：首先在制备的存储单元(MIM结)上加一个高电压，我们将此高电压称之为“Forming”电压，在“Forming”高电压的作用下，MIM结的中间层(“I”层)即RRAM存储氧化物层内部形成了一个或者若干纳米量级大小的导电通道(conducting filaments)，此导电通道会贯穿于上下两个金属(“M”)电极，此时器件处于低电阻状态；然后再施加一个远低于“Forming”电压的V_Reset电压，由于导电通道处电阻非常小，电流会聚集在通道内部流通，因此导电通道会在焦耳热的作用下熔断，器件回到高电阻状态；接下来，施加V_Set电压(低于“Forming”电压)，导电通道会在其他部位重新形成，器件又回到低电阻状态。关于导电通道的成分，还存在争论，有可能是中间层氧化的亚稳态比如TiO_x、CuO_x等。综上所述，通道的形成对于URS来讲，是非常重要的，尤其是通道的结构、形状、大小、数量等直接影响了读写电流的大小，通道形成的易难程度决定了“Forming”电压与V_Set电压的幅值和分布情况。因此，需要一种通过非电压软击穿的方式来调控阻变存储器的导电通道的形成方法。

发明内容

为了解决现有RRAM存储技术所存在用高电压软击穿方式所生成的导电通道是随机性的、不可调控的问题，本发明提出一种新型的可以调控RRAM存储器的导电通道形成的方法，即：采用低能离子辐照的方法来局部的、定向的改变中间层氧化物层的物理性能，从而操控导电通道的形成。

为实现上述目的，本发明一种导电通道可控性形成的阻变式存储器的制备方法其特征在于，所述制备方法包括以下步骤：

1)、制备氧化物薄膜，在基片上沉积设定厚度的氧化物薄膜；

2)、对氧化物薄膜进行离子辐照：入射的离子束沿垂直方向穿透所述氧化物薄膜到达所述基片中，并在氧化物薄膜中形成若干条导电通道；

3)、制备顶电极：在经过所述离子辐照后的氧化物薄膜的上表面上制备顶电极。

进一步，所述氧化物薄膜的沉积方法为激光脉冲沉积、磁控溅射，分子束外延或化学气相沉积方法；氧化物薄膜的厚度为100nm～300nm。

进一步，所述步骤1中还包括测量所述氧化物薄膜的厚度，氧化物薄膜制备完成后采用已知的薄膜厚度检测方法对氧化物薄膜的厚度进行检测。

进一步，所述步骤2中还包括在对所述氧化物薄膜进行离子辐照前的离子辐照模拟，所述离子辐照模拟采用现有的模拟软件，根据氧化物薄膜的厚度、成分、晶体结构参数以及离子源的参数对离子在氧化物薄膜中的穿透深度、在氧化物薄膜内部的分布曲线等进行模拟，从而确定辐照离子的能量、离子剂量具体实验参数。

进一步，所述步骤2具体为通过所述离子辐照模拟所到的辐照参数，对氧化物薄膜进行辐照，离子束沿着垂直薄膜的方向与氧化物薄膜发生碰撞，沿着其运动路径的方向，氧化物薄膜内部会产生局部的损坏区，所述损坏区的晶格结构和成分都相应的发生改变，所述损坏区即为导电通道；在所述穿透过程中，离子束的能量逐步递减，最后穿透氧化物薄膜到达基片中。

进一步，所述离子束进入到所述基片中的深度为1μm。

进一步，所述步骤3具体为采用溅射、电子束蒸发方法沉积到经过所述步骤2处理的氧化物薄膜上。

一种使用上述方法制备的阻变式存储器包括沿垂直方向由下至上依次设置的所述基片、所述氧化物薄膜和所述顶电极，在所述氧化物薄膜中沿垂直方向还设置有通过离子束辐照所形成的若干导电通道，所述导电通道连通所述基片和所述顶电极。

进一步，所述基片材料为：Pt、Ti、SiO2或Si所述氧化物薄膜材质为多元氧化物Pr0.7Ca0.3MnO3、La0.7Ca0.3MnO3、SrTiO3或二元氧化物TiO2、ZnO、NiO、CuO、ZrO2、HfO2；所述顶电极的材质可为Au、Pt、Ti、Al、Ag、Cu、Nb、Cr、SrTiO3、TiO2、Pr0.7Ca0.3MnO3、或La0.7Ca0.3MnO3。

进一步，所述基片厚度为10nm-0.5mm；所述氧化物薄膜的厚度为100nm～300nm；所述顶电极为微米量级大小的顶电极。

附图说明

图1为H⁺辐照过程的示意图；

图2为H⁺离子穿越路径示意图；

图3为经过辐照后的氧化物薄膜；

图4为形成随离子能量可调控导电通道形成的关系示意图；

图5为MIM器件的IV曲线，(a)用上述方法制备的器件的IV曲线，无“forming”过程；(b)通常单极性存储器件IV曲线，要经过“forming”过程。

具体实施方式

本发明中的导电通道可控性形成的阻变式存储器的制备方法包括以下步骤：

1.制备氧化物薄膜，如图4所示，采用激光脉冲沉积、磁控溅射，分子束外延或化学气相沉积等方法，在Pt/Ti/SiO2/Si基片1上沉积结晶性比较好的氧化物，例如：SrTiO₃，或TiO₂，或Pr_0.7Ca_0.3MnO₃，或La_0.7Ca_0.3MnO₃等，形成氧化物薄膜2。氧化物薄膜2的厚度可以根据需要设定，通常薄膜厚度为100nm～300nm。沉积条件应根据所采用的材料需求制定，例如：如选择的氧化物材料为SrTiO₃，选择生成氧化物薄膜2的方法为溅射，则其生长温度选择750℃，氧压选择20Pa，背底真空度选择小于5×10^-4Pa。

2.测量氧化物薄膜厚度，氧化物薄膜2制备完成后，需对其厚度进行检测，该检测采用现有的薄膜检测手段，例如：断面扫描显微镜技术等，来确定所生长的薄膜具体厚度。

3.离子辐照模拟，采用模拟软件，例如SRIM2008软件等，根据氧化物薄膜的厚度、成分、晶体结构参数以及离子源的参数对离子在氧化物薄膜2中的穿透深度、在氧化物薄膜2内部的分布曲线等进行模拟，从而确定辐照离子的能量、离子剂量等具体实验参数。例如：在材质为SrTiO₃的薄膜中采用120kev的H⁺离子源，其辐照的剂量是10¹⁵ion/cm²。

4、对氧化物薄膜进行离子辐照，根据步骤3中模拟所到的辐照参数，对氧化物薄膜2进行辐照，如图1所示，入射的H⁺离子束4，从氧化物薄膜2的上表面入射，沿着垂直薄膜的方向与氧化物薄膜2发生碰撞，在穿透过程中，氢离子束4的能量逐步递减，最后穿透氧化物薄膜2到达基片3中，优选的，H⁺离子束进入到基片3中的深度为1μm。如图2所示，H⁺离子在穿过氧化物薄膜2到达基片3的过程中，沿着其运动路径的方向，氧化物薄膜2内部会产生局部的“损坏区”，这个“损坏区”的晶格结构和成分都相应的发生改变，体现在氧化物薄膜电阻上来说，局部电阻非常低。这样这个“损坏区”就形成了一个或者多个导电通道，此过程相当于施加“Forming”电压，软击穿形成导电通道5的过程。如图4所示，通过选择H⁺离子的能量，控制导电通道的数量和形状，形成随H⁺离子能量可调控导电通道形成的关系；(a)对应的是辐照离子能量很大，薄膜内部被“损坏”的区域面积比较大，这样贯穿电极两端的导电通道的直径就比较大，而且数量也比较多，这种条件制备的器件的读写电流较大。(b)适当的辐照离子能量，使得形成的导电通道的数量较少，而且通道的直径也比较小，如果条件合适的话，通道的直径达到纳米量级，这样流过导电通道的电流会降低，对应的器件的性能参数也会得到提高。

5.制备顶电极，在辐照后的氧化物薄膜2的顶端制备顶电极，顶电极3可采用溅射、电子束蒸发方法沉积到经过步骤4处理过的氧化物薄膜2上。具体为：采用微孔模板，覆盖在薄膜表面，然后送入磁控溅射真空室内，将顶电极金属例如：Au、Pt、Ti、Al、Ag、Cu、Nb、Cr溅射到氧化物薄膜2上。由于微孔模板存在有直径为100微米微孔，这样溅射出的金属粒子等离子体会落入到微孔中，形成微米量级大小的顶电极。如图3所示，经过辐照后的薄膜，制备顶电极后，“损坏区”贯穿上下两个电极之间，形成了一个或多个导电通道，此二端电极无需“Forming”过程，就可以正常的进行Set/Reset过程。

6.检测MIM存储单元，用数字电源表测量存储器件的电流-电压的转变曲线。RRAM存储单元，呈现单极性转变行为，转变的过程没有“Forming”过程，V_Set与V_Reset电压有一个一定间隙的间隔窗口，解决了单极性存储器开启和关闭电压存在交叠的弊端。同时I_Set与I_Reset分别是5×10^-6A、2×10^-4A，开启与关闭电流有较大的分离窗口，无交叠。图5中所显示的是MIM器件的IV曲线，其中(a)为通过本发明方法制备的Au/SrTiO₃/Pt存储器的IV曲线，初始状态处于低电阻状态，经过“1”即Reset过程进入高电阻状态，然后经过“2”即Set过程进入低电阻状态。整个过程不需要如(b)中所示的现有技术中存储器所需的“Forming”过程。同时，多次测量VSet与VReset电压值不存在交叠，两者之间有一个间距。

对通过上述方法制备好的由不同材料：Pr_0.7Ca_0.3MnO₃，La_0.7Ca_0.3MnO₃，SrTiO₃，TiO₂制备的RRAM器件进行检测，这些器件都是在同一H⁺离子参数下辐照的。表一中所列的数据为使用上述方法制造的不同材料的RRAM器件的检测结果和使用现有技术制造的RRAM器件的检测结果。其中现有技术中的RRAM器件选择的是现有器件中性能参数比较好的Au/SrTiO₃/Pt器件。并将读写电流降低到微安量级，有利于改善单极性存储器的工作电流偏大的性质。从表一可看出经辐照的样品与未经辐照的样品制备的器件性能对比，经辐照方法制备的RRAM器件的擦写电压/电流均无出现交叠现象，而且擦写电流较低为微安量级，器件能耗低。注：出现交叠现象，器件功能发生紊乱。通过测量这些不同材料制备的RRAM器件，均呈现单极性存储行为，说明H⁺离子辐照在改善RRAM器件性能方面，具有突出的优点。

表一：经辐照的样品与未经辐照的样品制备的器件性能对比

样品

擦写电压

擦写电流

IReset电流

ISet电流

能耗

擦写次数

经辐照

无交叠

微安

低

高

未经辐照

有交叠

毫安

高

低

如图4所示，通过上述方法制备的RRAM存储器包括由下至上依次设置的基板1、氧化物薄膜2和顶电极3，基板1的材质/厚度分别为Pt/150nm、Ti/10nm、SiO₂/300nm、Si/0.5mm等。氧化物薄膜2的材质可为多元氧化物Pr_0.7Ca_0.3MnO₃、La_0.7Ca_0.3MnO₃、SrTiO₃等，或二元氧化物TiO₂、ZnO、NiO、CuO、ZrO₂、HfO₂等；厚度为100nm～300nm。顶电极的材质可为Au、Pt、Ti、Al、Ag、Cu、Nb、Cr等，厚度为100nm～300nm。在氧化物薄膜2中沿垂直方向还有经过离子辐照形成的连通顶电极和底电极的导电通道5，导电通道5的大小和数量应根据所需的RRAM存储器性能确定。

Claims

1.一种导电通道可控性形成的阻变式存储器的制备方法其特征在于，所述制备方法包括以下步骤：

1）、制备氧化物薄膜，在基片上沉积设定厚度的氧化物薄膜；

2）、对氧化物薄膜进行离子辐照：入射的离子束沿垂直方向穿透所述氧化物薄膜到达所述基片中，并在氧化物薄膜中形成若干条导电通道；

3）、制备顶电极：在经过所述离子辐照后的氧化物薄膜的上表面上制备顶电极。

2.根据权利要求1所述制备方法，其特征在于，所述氧化物薄膜的沉积方法为激光脉冲沉积、磁控溅射，分子束外延或化学气相沉积方法；氧化物薄膜的厚度为100nm~300nm。

3.根据权利要求1所述制备方法，其特征在于，所述步骤1中还包括测量所述氧化物薄膜的厚度，氧化物薄膜制备完成后采用已知的薄膜厚度检测方法对氧化物薄膜的厚度进行检测。

4.根据权利要求1所述制备方法，其特征在于，所述步骤2中还包括在对所述氧化物薄膜进行离子辐照前的离子辐照模拟，所述离子辐照模拟采用现有的模拟软件，根据氧化物薄膜的厚度、成分、晶体结构参数以及离子源的参数对离子在氧化物薄膜中的穿透深度、在氧化物薄膜内部的分布曲线等进行模拟，从而确定辐照离子的能量、离子剂量具体实验参数。

5.根据权利要求4所述制备方法，其特征在于，所述步骤2具体为通过所述离子辐照模拟所到的辐照参数，对氧化物薄膜进行辐照，离子束沿着垂直薄膜的方向与氧化物薄膜发生碰撞，沿着其运动路径的方向，氧化物薄膜内部会产生局部的损坏区，所述损坏区的晶格结构和成分都相应的发生改变，所述损坏区即为导电通道；在所述穿透过程中，离子束的能量逐步递减，最后穿透氧化物薄膜到达基片中。

6.根据权利要求1、5所述制备方法，其特征在于，所述离子束进入到所述基片中的深度为1μm。

7.根据权利要求1所述制备方法，其特征在于，所述步骤3具体为采用溅射、电子束蒸发方法沉积到经过所述步骤2处理的氧化物薄膜上。

8.一种使用权利要求1-7中所述方法制备的阻变式存储器，其特征在于，所述阻变式存储器包括沿垂直方向由下至上依次设置的所述基片、所述氧化物薄膜和所述顶电极，在所述氧化物薄膜中沿垂直方向还设置有通过离子束辐照所形成的若干导电通道，所述导电通道连通所述基片和所述顶电极。

9.根据权利要求8所述阻变式存储器，其特征在于，所述基片材料为：Pt、Ti、SiO₂或Si所述氧化物薄膜材质为多元氧化物Pr_0.7Ca_0.3MnO₃、 La_0.7Ca_0.3MnO₃、SrTiO₃或二元氧化物 TiO₂、ZnO、NiO、CuO、ZrO₂、HfO₂；所述顶电极的材质可为Au、Pt、Ti、Al、Ag、Cu、Nb、Cr、SrTiO₃、TiO₂、Pr_0.7Ca_0.3MnO₃或La_0.7Ca_0.3MnO₃。

10.根据权利要求8所述阻变式存储器，其特征在于，所述基片厚度为10nm-0.5mm；所述氧化物薄膜的厚度为100nm~300nm；所述顶电极为微米量级大小的顶电极。