CN102668085B - 掺杂氮的氧化镁内的电阻开关 - Google Patents

掺杂氮的氧化镁内的电阻开关 Download PDF

Info

Publication number
CN102668085B
CN102668085B CN201080055451.5A CN201080055451A CN102668085B CN 102668085 B CN102668085 B CN 102668085B CN 201080055451 A CN201080055451 A CN 201080055451A CN 102668085 B CN102668085 B CN 102668085B
Authority
CN
China
Prior art keywords
resistance
assembly
layer
state
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080055451.5A
Other languages
English (en)
Other versions
CN102668085A (zh
Inventor
S.S.帕金
M.G.萨曼特
杨政翰
蒋信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102668085A publication Critical patent/CN102668085A/zh
Application granted granted Critical
Publication of CN102668085B publication Critical patent/CN102668085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

掺杂氮的氧化镁(MgO)绝缘层呈现电压控制的电阻状态，如，高电阻状态和低电阻状态。100nm级的图案化纳米装置显示高的可再现开关特性。通过增加氮浓度，可有系统地降低此类装置在两个电阻电平之间切换的电压电平。同样地，通过改变氮浓度，可改变高电阻状态的电阻，和通过改变氮浓度几个百分比，可减少高电阻状态的电阻若干数量级。另一方面，低电阻状态的电阻则几乎不受氮掺杂程度的影响。通过限制在SET(设定)过程期间通过的电流，可在广泛范围中改变单一Mg50O50-xNx层装置的电阻。因而可建构相关的数据存储装置。

Description

掺杂氮的氧化镁内的电阻开关
技术领域
本发明涉及电阻开关组件及其在数据存储、逻辑应用中的使用，尤其涉及包括掺杂氮的MgO材料的电阻开关组件。
背景技术
许多计算和存储应用都很需要使用非易失性存储器。近年来，尤其因为手持式消费电子装置激增，此需要持续成长。闪存之所以是领先的非易失性存储器技术，主要因其每位（bit）的成本较低和其成本与存储器大小的比例换算比较简单(例如，不像磁盘驱动器)。然而，持续扩充闪存至更高容量却特别因为在缩放穿隧（tunnel）氧化物的同时仍要维持长期电荷存储的难度，面临了重大挑战。因此，需要其它可缩放的非易失性存储器技术。
发明内容
本发明的一个实施例是包括电阻开关组件阵列的装置，所述电阻开关组件阵列的每个电阻开关组件与字线和位线电连通。所述电阻开关组件阵列中的每个电阻开关组件包括掺杂氮(N)的MgO介电层(如，具有厚度在1nm和100nm之间)，其N含量至少是该层的0.1原子百分比，如，在该层的0.1和14原子百分比之间。例如，每个介电层的N含量可以是该层的至少2、5、或8(或更多)原子百分比。在优选的实施例中，给定的开关组件具有：“ON(接通)”状态，该状态具有电阻RLow；和“OFF(关闭)”状态，该状态具有电阻RHigh，其中RHigh/RLow的比例在10和106之间。还有，在优选的实施例中，在数据可写入装置之前，不需要任何初始化(形成)步骤。可通过以不同的数据覆写存储在开关组件中的数据而取代该数据，如，数据可被写入、抹除、和重新写入数百次以上。
本发明的一方面是一种方法，包括施加电压于上述组件的特定一个(或更多、或甚至全部)，由此改变该特定组件的电阻状态，其中根据其N含量选择该电压。例如，该特定组件的电阻可因施加该电压而增加或减少。该方法可包括：施加SET(设定)电压于该特定组件，由此将其切换至具有电阻RLow(在Ra和Rb之间)的“ON”状态；和施加RESET(复位)电压于该特定组件，由此将其切换至具有电阻RHigh(在Rc和Rd之间)的“OFF”状态；其中Ra<Rb<Rc<Rd。可在多个组件上施加电压脉冲，使得装置的传导性以取决于电压脉冲的相对到达时间的方式可塑性发展，该装置因此用作突触装置。
本发明的另一方面是一种配合电阻开关组件使用的方法，该电阻开关组件包括：i)第一导电层；ii)Mg50[O50-xNx]介电层，其中x至少为0.1；和iii)第二导电层。第一导电层、介电层、和第二导电层彼此邻近，由此允许电流通过第一导电层、介电层、和第二导电层。该方法包含施加电压于该组件，由此改变其电阻状态。第一和第二导电层可均包括铁磁材料，或其可包括非磁性材料。在一示范性方法中，此组件是包括至少一个其它电组件的电路的一部分，和该方法另外包含施加电压脉冲于该组件，由此消除在该组件和该至少一个其它电组件之间的电连接，该组件因此用作保险丝；该方法可另外包含施加电压于该组件，使得重新建立在该组件和该至少一个其它电组件之间的电连接。在另一示范性方法中，此组件邻近一电组件，和该方法包含在该组件上施加电压以建立ON状态，由此在该组件内形成具有直径小于该电组件直径的丝极，使得该组件用作该电组件的点接触注入器。
附图说明
图1是氧化物分子束取向附生（epitaxy）(MBE)系统的示意图。MBE腔室由蒸发元素Mg的努森池(Knudsen cell)和作为O和N独立来源的两个rf-电浆（plasma）产生器组成。
图2显示N与O通量比例对照MgO薄膜中的N掺杂。实心正方形为生长条件期间对气相N与O比例的测量，和线条是使用指数方程式对数据的拟合(y=2.15exp(x/8.75)-2.25)。
图3显示用以描绘膜厚度和组成的拉瑟福德背向散射(RBS)分析的结果。使用石墨基板允许进行低至0.5at%(原子百分比)的组成检测极限。上轴显示背向散射氦离子的能量，和下轴显示检测器中的通道数目。每个通道整合能量按5keV增量的背向散射氦离子。
图4是优选的掺杂N的MgO电阻开关装置的示意图。两个端点装置分别使用电子束和平版印刷术制造，其大小从50×100变化至90×270nm2和从1×2变化至5×15μm2。
图5为在测试电阻开关装置期间使用的电路示意图。与二极管并联的N-MOSFET晶体管经引线接合与掺杂N的MgO电阻开关装置串联。在SET（设置）过程期间，电流流动通过晶体管，和其强度由栅极电压控制。在RESET（复位）过程期间，电流流动通过二极管。装置按双极模式操作。
图6图解本文所公开具有10nm厚掺杂N的MgO膜作为电阻层的装置的典型I-V特性。氮掺杂程度有所变化。所有测量均使用DC电压扫描执行。装置大小为50×100nm2并使用电子束平版印刷术进行图案化。
图7针对不同氮掺杂程度显示电阻状态对照切换步骤(即，从SET状态至RESET状态或从RESET状态至SET状态)。在每个SET或RESET后，在100mV的DC电压处读取电阻。
图8包括图8A和8B，其中：
图8A显示在图7总结的500个切换步骤期间所得RHigh和RLow的分布；
图8B针对不同氮掺杂程度显示VSET和VRESET的变化。(注意，SD代表标准偏差。)
图9包括图9A和图9B，其中：
图9A显示在价（valence）带区域附近所得掺杂N的MgO膜的临场X射线光发射光谱。针对不同N含量的膜，取得这些光谱。测量在室温下执行。在插入图中显示N 2p状态的放大比较；和
图9B显示不同氮含量的膜的XRD扫描。垂直虚线用来表示峰值位移。
图10包括图10A、图10B、和图10C，其中：
图10A显示不同顺应性电流的2.2at%掺杂N的MgO的I-V特性；
图10B标绘RLow和RESET电流对照顺应性电流；和
图10C显示在不同顺应性电流下的开关操作。
图11包括图11A和图11B，其中：
图11A通过操作VRESET图解2.2at%掺杂N的MgO的多阶编程过程的I-V特性；和
图11B显示如何通过控制VRESET获得多阶电阻状态。注意，装置大小为1×2μm2(利用光平版印刷术进行图案化)，和掺杂N的MgO厚度维持在50nm。在装置完全复位（RESET）之前，通过设定区域中的VRESET，展示至少七个高电阻状态。
图12图解在多层掺杂N的MgO膜(由10nm厚2.2at%N掺杂/25nm厚8at%N掺杂/10nm厚2.2at%N掺杂组成)的设置（SET）过程期间，前五个周期(对应于前五个完整的SET和RESET过程)的两步骤切换。注意，装置大小为1×2μm2和利用光平版印刷术进行图案化。插入图显示第一开关周期。
图13包括图13A、图13B、和图13C，其中：
图13A显示采用电阻开关存储器组件作为存储介质的交点存储器单元架构；
图13B为对应于图13A的架构的示意图；和
图13C为对应于其中每个存储器单元包括选择组件和电阻开关存储器组件的架构的示意图。
具体实施方式
本文所公开本发明的优选的具体实施例包括薄介电层和采用这些层的电阻开关。电阻开关装置的基本结构是夹在所谓的MIM(金属-绝缘体-金属)结构中两个导电电极之间的介电材料薄层1。已在此类结构中使用具有广泛范围电性质的介电材料，包括一般的绝缘氧化物2-6和宽带隙半导体6，7。典型的MIM装置呈现至少两个电阻状态：i)低电阻状态(RLow)，又称为ON状态；和ii)高电阻状态(RHigh)，又称为OFF状态。RLow可以比RHigh小若干数量级。通过在导电电极之间施加电压脉冲，即可在这些状态之间切换。通过施加超过较高临限电压(称为SET电压，VSET)的电压，将装置切换至比较导电的状态(ON状态)，一般相信导电状态是因建立通过介电层的导电路径所造成8。其后通过施加较低电压(称为RESET电压，VRESET)，将装置切换回到OFF状态，据推测，OFF状态是因先前形成的导电路径中断所致。已提出若干形成导电丝极的机制，包括缺陷(诸如过渡金属氧化物中的氧空位)的漂移9,10，和从特定金属电极(诸如以Ag或Cu形成的金属电极)的金属移动11,12。由于电阻开关装置具有快速的响应时间、是可扩充的、且具有极低的功率消耗，因此可用作非易失性存储器组件1,8,13。
至今呈现电阻开关的半导体和绝缘材料通常容易因缺陷的存在而受到影响，其浓度取决于材料制备条件的精确细节。相比之下，碱土金属氧化物(包括MgO、CaO和SrO)由于其极强健和离子键结，通常含有极少数的氧空位。因此，预期这些绝缘氧化物不会呈现电阻开关特性，且至今确实少有令人信服的实验证据证明其呈现电阻开关特性。相比之下，大家都知道ZnO有缺陷，且已经证实形式MgxZn1-xO的一系列氧化物的确显示电阻开关特性14,15。然而，这些氧化物根据Mg/Zn比例可形成数种结构，和此外，改变Mg/Zn比例也明显改变氧化物的电子带隙，由此大幅改变其输送性质。
本文公开薄层中的电阻开关，其中薄层包括以少量氮掺杂的MgO。加入氮不会改变MgO的简单立方体结构或明显改变其电子带隙，因此能够有系统地改变MgO的电阻开关性质。尤其，电阻改变的比例(RHigh/RLow)可变化达若干数量级，且通过改变层的氮含量，可有系统地降低SET和RESET电压。掺杂N的MgO结构的电阻开关性质具有数个其它有利特征。具体地，通过在1-100nsec的持续期间中施加SET和RESET电压脉冲，展示电阻开关发生至少快达一纳秒。也展示多阶电阻开关。
实验细节
以Ta/Pt/Mg50O50-xNx/Pt形成的MIM结构，沉积在生长于Si(100)基板上的非晶硅氧化物(厚)上。在高度真空腔室中(基础压力~5×10-9托（Torr）)，经由磁控溅镀，在室温下沉积分别以Ta/Pt和Pt形成的底部和顶部金属电极。在独立超高真空(UHV)腔室(基础压力<1×10-10托)中，通过热蒸发而沉积掺杂N的MgO层，即Mg50O50-xNx。两个沉积腔室经由配备计算机控制机器人(可用以在高度真空下，在腔室之间移动样本)的第三UHV腔室互连。图1显示热蒸发设备310的示意图，其配备有蒸发元素Mg的努森池304(K池)和两个分别为原子氧和原子氮的来源308、312。这些来源308、312使用rf功率，使在（每个来源308、312中的）反应器容器内含有的分子氧(O2)和氮(N2)的键结中断，以形成原子O和N。反应器容器的直径为24.5mm，和长度为80mm，其设计用于传送原子物种至直径1英寸的晶圆。O和N原子反应器容器分别以石英和热分解的氮化硼制成。原子O和N经由反应器容器中少数极小的雷射钻孔孔洞328进入真空沉积室320，由此让反应器容器内的气压比真空沉积腔室320本身内的气压高。O原子来源的反应器容器具有16个开口328，每个开口具有直径为~0.15-0.25mm，且开口328沿着直径~18mm的圆圈等距离隔开。N原子反应器容器具有150个开口328，每个直径为~0.5mm，且开口328在直径~18mm的圆圈面积上均匀配置。
由于O与Mg的反应性明显高于N的反应性，因此如果要将大量的N并入MgO，在真空沉积腔室310中需要有数量明显比O原子多的N原子。这可通过设计和建造原子来源308、312的专用反应器容器来达成；这些容器在反应器容器一端具有少数开口，其中用于氧来源的开口数量比用于氮来源的少很多。这允许在腔室310中沉积高质量的化学计量Mg50O50-xNx膜，总操作压力根据N掺杂程度而定，约为10-6托至10-5托。通过调整供应至相应rf原子来源的分子氧和氮流量，改变腔室310中N与O分压的比例，即可改变N掺杂程度。图2为沉积期间腔室中N与O分压比例对照其后使用拉瑟福德背向散射分析技术在沉积的Mg50O50-xNx膜中测量的N掺杂程度的标绘图。这些数据清楚显示，为获得Mg50O50-xNx膜中特定N浓度所需的N与O比例随着N浓度非线性地增加。事实上，图2中数据的拟合(实线)显示N与O比例随着x以指数方式增加。
在沉积期间，镁K池温度维持在358°C。此温度通过以下二者间的折衷条件来确定：生长速率不会慢到使样本数量无法每天生长；和Mg电荷在K池中的合理寿命可以不需要太常更换电荷。K池温度可操作于~275至~400°C的温度范围中。基板在沉积期间加热(使用以碳化硅形成的抗氧加热器)。所有膜在350°C的标称基板温度下生长。沉积速率取决于腔室中的气压：典型速率为~/see。rf电浆产生器在沉积期间通常在300W下操作。
使用拉瑟福德背向散射(RBS)分析，确定沉积速率和膜组成。为了精确确定Mg50O50-xNx的组成，在石墨基板(不含氧)上而非SiO2/Si上沉积特殊膜。才有可能达到RBS分析的x~0.5%的检测极限。图3显示4种不同Mg50O50-xNx膜样本(x=0、2.2、5.1和8%)的RBS数据。RBS数据清楚指出这些样本含有氮。
利用电子束平版印刷术、光学平版印刷术、和氩离子研磨，将MIM结构图案化成适于电测试的装置。图4示意性显示这些装置的结构。首先，将抗蚀剂旋涂于沉积的膜结构上，曝光和显影抗蚀剂。然后，使用抗蚀剂作为屏蔽，以使用氩离子研磨界定MIM装置的区域。分别使用电子束和光学平版印刷术，将MIM装置大小从~50×100改变至~90×270nm2和从~1×2改变至~5×15μm2。研磨终点大约止于Mg50O50-xNx层(未显示)的中间。接着沉积氧化铝层以围绕MIM装置的边缘，和在移除抗蚀剂后，沉积以Ta/Au形成的顶部接触层，并使用光学平版印刷术过程和氩离子研磨进行图案化。
注意尽量减少在电测量期间发生的杂散电容效应。在接触导线的杂散电容中的存储电荷在SET过程期间将导致不想要的电荷注入：如果不谨慎控制，此电荷注入随时可超过顺应性电流。此过冲电流将因例如金属电极的电迁移而损坏装置。
为了避免在施加SET电压(将装置从高电阻状态改变至低电阻状态)时因过高电流而损坏MIM装置，必须使用某个机制限制可流动通过装置的最大电流。此处使用的方法是将MIM装置连接至晶体管。通过施加栅极电压至晶体管，可限制和改变可流动通过装置的最大电流。此处，将与二极管并联接线的N-MOSFET晶体管附接至MIM装置。这使得MIM装置必须在双极操作模式下进行测试。图5显示此电路的示意图（在附图说明中进行了描述）。N-MOSFET栅极电压限制流动通过N-MOSFET晶体管的电流。这可用来限制在SET过程期间通过MIM装置的电流。在RESET过程期间使用反向电压，使得电流仅流动通过二极管：这允许在RESET过程期间流动的电流比在SET过程期间的大。
实验结果
图6显示三个Mg50O50-xNx MIM装置(x=2.2、5.1和8%)的典型电流对照电压(I-V)特性。显示以电子束平版印刷术图案化的装置(面积50×100nm2)的结果。重要的是注意，任何这些装置都不需要形成步骤4。(注意，对于x=0，即，没有氮的MgO，未见到任何可逆切换)。所准备的装置一开始处于高电阻状态。如图6所示，随着电压在正方向中从V=0扫描，可观察到电流在电压VSET突然增加，因装置被切换至低电阻状态。VSET取决于N含量，且随着N掺杂程度增加而减少。注意，如图6所示，由与装置串联的晶体管，将在装置切换至低电阻状态后流动的电流限制在~2×10-5A。电压接着减少为零且变为负值。在装置切换回到高电阻状态(RHigh)的电压VRESET处，观察到装置电流的突然下降。VRESET为~-1.5V，但同样有系统地随着MgO层的N含量变化，随着N含量增加而减少。注意，RESET电压总是比SET电压低。
一旦MIM装置的电阻切换至RHigh或RLow，此电阻将不改变，直到施加其绝对值分别超过VSET或VRESET的绝对值的电压电平为止，由此可对MIM装置进行非破坏性读取。因此，掺杂氮的MgO层呈现可利用电压切换的低电阻状态和高电阻状态。此外，这些电阻状态差异达许多数量级，由此使掺杂氮的MgO可用于各种应用，包括非易失性存储器应用。
在掺杂氮的MgO层中观察到的切换行为可重复许多次，如图7所示。图7显示三个MIM装置(具有截面积为50×100nm2，和其中x=2.2、5.1和8.0%)的电阻值，其测量于这些装置通过施加合适电压电平在其ON-OFF状态之间的连续循环期间。在每个切换步骤后，以100mV的电压测量每个装置的电阻。如图7清楚显示，在OFF状态(RHigh)中的电阻强烈取决于N掺杂程度。对于图7显示的装置，RHigh从x=2.2%的~80MΩ变化至x=8.0%的~200kΩ。相比之下，在ON状态(RLow)中的电阻几乎与N掺杂程度无关。对于产生图7所示数据中使用的装置，RLow为~9kΩ。这些装置在ON和OFF状态之间切换500次：对于任何装置，均未发现ON和OFF电阻值有任何明显改变。由于测试设备的限制，未测试超过500次的切换。
注意，氮掺杂程度的小改变引起OFF状态的电阻的重大改变。RHigh/RLow从x=2.2%的~10,000变化至x=8.0%的10。可以推测也许是在MgO中并入N导致形成通过Mg50O50-xNx层的导电丝极路径的缺陷。N含量越高，缺陷数越多，且因此这些丝极路径更能够导电，由此降低OFF状态中的电阻9,16。
如从图7可见，ON和OFF状态从一个开关周期至下一个开关周期的电阻值有所变化。在图8A中标绘具有指定电阻值的装置的累积概率对照其电阻。显示图7中相同MIM装置针对RHigh(着色符号)和RLow(未着色符号)的结果。分布对应于使每个装置切换ON或OFF 500次。RLow的累积概率分布随着N掺杂变化极少，此外，此分布明显比RHigh的分布窄。然而，RLow和RHigh的分布充分隔开表示有显著余裕可供电路设计人员用以建置基于Mg50O50-xNx的电阻开关装置。注意，RLow比RHigh分布窄的分布可能是因为在SET过程期间精确控制顺应性电流，但在RESET过程期间则未限制电流。
切换临限电压(VSET和VRESET)对于氮掺杂的相依性如图8B所示。针对所考虑的N掺杂范围，VRESET随着N掺杂稍微改变，而VSET则随着N掺杂增加而明显减少。VRESET和VSET从一个周期至另一个周期的值都不一样。采取这些值的高斯分布，对应的标准偏差如图8B所示。VRESET的分布明显比VSET的分布窄。在其中假设形成导电丝极的电阻开关模型内的情形就是如此17。假定导电丝极的形成比既有丝极的中断更为随机。
以临场X射线光发射分光学(XPS)描绘Mg50O50-xNx膜的化学性质。使用Mg Ka x射线作为激发源，和使用传送能量为20eV的半球状能量分析器，测量喷射光电子的动能。光电子从绝缘样本的发射可导致正电荷在样本表面累积，因而引起光谱中的XPS峰值位移至较高的束缚能。为了校正此效应，施加能量偏移于测量光谱，使得碳1s线位于其期望值284.6eV。图9A总结四个膜(x从0%改变至8%)的价带的XPS数据。在光谱中观察到的峰值对应于氧和氮的2s和2p能阶。随着膜的N含量增加，N 2s和2p峰值强度增加，而O 2s和2p峰值强度减少。这显示氮的确并入到了Mg50O50-xNx膜中。
N 2p能阶处于比O 2p能阶低的束缚能。这表示N掺杂降低了Mg50O50-xNx膜的带隙。已利用X射线衍射(XRD)描绘这些膜。如图9B所示，MgO(200)和(220)X射线衍射峰值随着N掺杂增加，朝向较低衍射角位移。这指出氮的并入导致晶格膨胀。此晶格膨胀极有可能是因N原子占用间隙位置而引起。就此而言，N并入MgO膜中类似于离子植入过程，其中植入离子占用间隙位置并使主体晶格膨胀。因此，预期在MgO中增加N掺杂将导致缺陷状态数量因晶格膨胀的增加而增加。缺陷密度增加和带隙降低的结合效应将使RHigh随着N含量增加而降低。
在Mg50O50-xNx MIM装置中，发现到顺应性电流是ON状态(RLow)的电阻的确定因素。如先前所提，N-MOSFET晶体管电路与电阻开关装置的整合允许在SET过程期间精确控制顺应性电流。图10图解了如何通过改变顺应性电流而改变RLow。图10A显示装置的I-V特性(其中x=2.2at%和截面积为50×100nm2)对于在SET过程期间施加的顺应性电流的相依性。显示针对顺应性电流为0.3、1.2、5和100μA的数据。很明显地，较低顺应性电流的VSET比较低。图10B总结了RLow和RESET电流(IRESET)对于在SET过程期间使用的顺应性电流的相依性。使用导电丝极形成机制所得到的就是这些结果18,19。对于掺杂N的MgO电阻开关装置，极有可能因Pt电极材料的电迁移而形成丝极。在SET过程期间的较高顺应性电流下，更多Pt原子有可能电迁移，因而造成更大量的Pt导电丝极，这将使装置维持在与图10B所示结果一致的较低电阻。由于导电丝极的中断是经由类似于传统电保险丝烧断的过程而发生，中断较大量的导电丝极将需要使用更高的VRESET和IRESET。在图10A和图10B中，对于基于掺杂N的MgO的电阻开关装置，确实观察到此现象。
图10中的结果还突显出基于Mg50O50-xNx的电阻开关装置的另一重要性质，即其RESET电流低至~100nA的「低功率操作」。使用低顺应性电流导致RHigh/RLow的较低值，但这些值仍然很大地取决于顺应性电流(见图10C)。注意，图10C显示RHigh中稍微漂移至较低电阻值。然而，只在前100个切换步骤中观察到此漂移，其后ON和OFF状态电阻就很稳定。
除了通过改变氮掺杂程度操作RHigh外，通过在RESET过程期间改变VRESET的强度，可将装置切换至许多RHigh状态，如图11中针对1×2μm2大小的装置(其中x=2.2%)所示。MIM的详细结构如图11所示。图11A呈现装置在多阶编程过程期间(其中在重复实验中有系统地递增RESET电压)的I-V特性。如图11所示，装置电阻随着RESET电压每次增加而有系统地增加。通过限制VRESET于低于完整RESET所需的值，即可达成多阶电阻改变。在图11B中标绘在每个SET或RESET步骤后的装置电阻。在此实验中，通过操作VRESET的强度，可获得8个高电阻状态。这些结果显示Mg50O50-xNx MIM装置可形成多阶(即，多位)电阻开关存储器单元。
另一个形成具有以电压控制的多个电阻状态的装置的方式是设计包含若干Mg50O50-xNx层的多层堆栈，其中x可在层与层中有所不同。一个此种范例如图12所示。以3层Mg50O50-xNx形成结构，其中第一层厚度为10nm且x=2.2%，第二层为25nm厚且x=8%，第三层在标称上与第一层相同。在图12中，显示以光学平版印刷术进行图案化且具有截面积~1×2μm2的装置的结果。如图12中的插入图所示，在第一次施加电压于装置时，通过装置的电流显示在第一步骤中在~2V处增加，和在第二步骤中在~4.5V处增加。这些对应于具有不同N掺杂程度的Mg50O50-xNx层的两个独立SET过程。
两个步骤可能发生如下。如先前所示，x=2.2%掺杂层的初始电阻将比x=8%掺杂层的初始电阻高很多。因此，在图12的三层结构上的电压降一开始大部分在x=2.2%掺杂层上，使得这些层将经历第一电阻转换。然后，第二层(x=8%)可能在较高电压步骤经历转换。所需电压比该层直接接触金属电极时的电压高，可能是因为当该层远离金属电极时，比较难以形成低电阻状态。这表示此状态的形成与金属从金属接触电极的移动有关。
与SET过程相反，RESET过程总是以单一步骤发生，如图12所示。此观察指出，在丝极形成模型内，导电丝极在RESET过程期间的中断发生于局部，而非沿着整个丝极长度发生。因此，可预期一旦丝极在第一电压施加期间形成，后续SET过程将发生于单一电压。如图12所示，对于后续的电压施加，2-步骤SET过程变得没有那么明确。
因此，尽管多个Mg50O50-xNx层的使用可能对可重写多状态存储器没有用，但此结构对多阶一次性写存储器很有用，例如对于高密度归档存储应用很有用。通过增加Mg50O50-xNx层的数目，可增加SET切换步骤的数目，因而可用于甚至更高密度的一次性写存储器。
应用
在图解交点存储器单元架构的图13A中，显示固态存储器单元阵列100。如图1 3所示，存储器单元110位于导电“字”线120和导电“位”线122的相应“交点”交叉处。每个存储器单元110包括电阻开关组件(其包括掺杂氮的MgO层，如上述)，用于存储至少一个数据位，和通过选择性施加电压于字线和位线的适当组合，电流可通过特定存储器单元的组件。图13A的交点阵列可以图13B显示的示意图来表示。
如图13C的实施例所示，存储器单元本身可以是相当复杂的。在此实施例中，每个单元包括：MOSFET(金属氧化物半导体场效晶体管)134、和包括掺杂氮的MgO层(和也可包括与掺杂氮的MgO层接触的电极)的电阻开关存储器组件135。每个存储器组件135与特定字线120和特定位线122电连通。MOSFET 134经由导线136与存储器组件135连接，和MOSFET的栅极连接至字线120。存储器组件135也经由另一导线137与位线122连接。作为图13C所示实施例的替代选项，可采用简化的存储器单元，其中单元仅由直接与相应字线120和相应位线122连结的存储器组件135组成。在还有其它实施例中，存储器单元可包括双极接面（junction）晶体管(BJT)和电阻开关存储器组件；二极管和电阻开关存储器组件；穿隧二极管和电阻开关存储器组件；与电阻开关存储器组件串联的磁性隧道结；包括多个Mg50O50-xNx层的电阻开关组件；或上述的某个组合。
总之，以氮掺杂MgO绝缘层将使这些层呈现电压控制电阻状态。夹在金属铂电极之间的单一Mg50O50-xNx层呈现在两个电阻状态(高电阻状态和低电阻状态)之间的电压控制变迁。100nm级的图案化纳米装置显示高度可再现的开关特性。通过增加氮浓度，可有系统地降低装置在两个电阻电平之间切换的电压电平。同样地，通过减少以几个百分比改变的氮浓度的数量级来改变氮浓度，即可改变高电阻状态的电阻。低电阻状态的电阻几乎不受氮掺杂程度的影响，这表示电压感生电阻效应是因在装置中形成单一(或最多几个)导电丝极路径而产生。通过限制在SET过程期间通过的电流，可在广泛范围中改变单一Mg50O50-xNx层装置的电阻。通过使用具有若干不同氮浓度的Mg50O50-xNx层的结构，可建构每个装置多个位的一次性写装置。
Mg50O50-xNx单层和多层的电阻性质的其它应用包括其用作保险丝、点接触注入器、和突触装置。在许多电子应用中，有用的是使可用作保险丝的装置并入电路中，由此可使装置切换ON或OFF，以提供电连接或消除电连接。基于Mg50O50-xNx的装置可用作保险丝，其状态利用电压脉冲转为ON/OFF。注意，保险丝可由垂直或横向装置组成，即，在其间建立导电路径的导电接触可布置成一个接触在Mg50O50-xNx材料上和一个接触在其下，或替代地，两个接触可放在此材料的相同侧上(即，在此例中，两个接触均在此材料之上或之下)。
基于Mg50O50-xNx的装置的ON状态可能由单一有限大小导电丝极组成，其在该装置内通过施加电压脉冲而形成。因此，此丝极可用作另一电装置(如，磁性隧道结装置)的点接触。当在基于Mg50O50-xNx的装置上施加电压以建立ON状态时，丝极在基于Mg50O50-xNx的材料内形成，其直径比基于Mg50O50-xNx的装置的大小小很多，由此形成至比此装置大小小很多的第二电装置的电连接。例如，如果以基于CMOS的工艺制造这些装置，则取决于技术节点，在时下常用的技术中，最小特征大小限制在65nm或45nm，或例如在开发中的技术节点中，限制在32nm或22nm或15nm。因此电连接或导线无法比这些尺寸还小(除非使用先进的处理技术)。对于某些应用，进一步限制电连接或导线的尺寸可能是有利的。例如，在包含至少两个以薄介电层(用作穿隧障壁)分开的磁性电极的磁性隧道结装置中，有利的是将电流从中通过的装置面积限制在比磁性隧道结装置的实体范围小很多的大小。这可通过串联连接磁性隧道结装置与电阻开关组件来达成。此电阻开关组件可由一层或多层Mg50O50-xNx构成，不过也可以由其它显现电阻开关行为的材料构成。
Mg50O50-xNx的电阻开关性质的另一个应用是有关显现突触特性的装置的制造。在2009年3月1日申请，颁予Modha和Parkin的第12/395695号，标题为“具尖锋-时序相依可塑性(STDP)的随机性突触存储器组件(Stochasticsynapse memory element with spike-timing dependent plasticity(STDP))”(其以引用方式并入本文中)的申请案中，论述了显现可塑性(即，装置在其操作期间的传导性改变)和“尖锋-时序相依可塑性”的磁性隧道结装置的形成。以Mg50O50-xNx材料形成的MIM装置也可取代或结合磁性隧道结装置使用，以按突触特性操作。使用Mg50O50-xNx材料的MIM装置例如可按交点几何形态(如图13所示)使用，以形成利用Mg50O50-xNx材料的突触特性的计算装置。举例而言，通过以特定时间形式在这些材料上施加电压脉冲，装置的传导性将逐步形成。同样地，Mg50O50-xNx材料可按垂直或水平几何形态使用。生物突触最重要的特性之一是STDP，这是在突触所连接的前突触和后突触神经元的两个或多个电压尖锋组合的影响下，所造成的突触传导性改变。这些神经元形成一连串的电压尖锋。当前突触神经元在后突触神经元尖锋的特有时间周期(通常介于0至100毫秒)之前和其内形成尖锋时，将增加突触的传导性，通常增加几个百分比。相反地，当前突触神经元在类似的时间周期内在后突触神经元后形成尖锋，则突触变弱，即，其传导性降低，通常降低几个百分比。此行为，其中突触的传导性取决于先突触和后突触神经元的时间尖锋而弹性逐步形成，实质上界定了具有突触特性的开关。如果将具有合适时间形式的两个或多个电压脉冲的组合传送至装置，使得装置的传导性取决于这些脉冲的相对到达时间而增加或减少，则掺杂氮的MgO装置可用作突触。
在不脱离本发明精神或必要特性的情况下，可以其它特定形式来体现本发明。应将所述实施例各方面仅视为解说性而非限制性。因此，本发明的范围由随附的权利要求书而非前述说明所示。所有落在权利要求范围的等效意义和范围内的改变应视为落在权利要求的范围内。
参考文献
1.R.Waser、R.Dittmann、G.Staikov、和K.Szot，Adv.Mater.21,2632(2009)。
2.D.C.Kim、S.Seo、S.E.Ahn、D.-S.Suh、M.J.Lee、B.-H.Park、I.K.Yoo、I.G.Baek、H.-J.Kim、E.K.Yim、J.E.Lee、S.O.Park、H.S.Kim、U.-I.Chung、J.T.Moon、和B.I.Ryu，Appl.Phys.Lett.88,202102(2006)。
3.N.Xu、L.Liu、X.Sun、X.Liu、D.Han、Y.Wang、R.Han、J.Kang、和B.Yu，Appl.Phys.Lett.92,232112(2008)。
4.H.Y.Lee、P.S.Chen、T.Y.Wu、Y.S.Chen、C.C.Wang、P.J.Tzeng、C.H.Lin、F.Chen、C.H.Lien、和M.-J.Tsai，2008年于IEDM提出(未发行)。
5.C.Yoshida、K.Tsunoda、H.Noshiro、和Y.Sugiyama，Appl.Phys.Lett.91,223510(2007)。
6.Y.Dong、G.Yu、M.C.McAlpine、W.Lu、和C.M.Lieber，Nano Lett.8(2),386(2008)。
7.S.H.Jo和W.Lu，Nano Lett.8(2),392(2008)。
8.R.Waser和M.Aono，Nat.Mater.6(11),833(2007)。
9.C.Park、S.H.Jeon、S.C.Chae、S.Han、B.H.Park、S.Seo、和D.-W.Kim，Appl.Phys.Lett.93,042102(2008)。
10.J.Y.Son和Y.H.Shin，Appl.Phys.Lett.92(22),222106(2008)。
11.T.Sakamoto、H.Sunamura、H.Kawaura、T.Hasegawa、T.Nakayama、和M.Aono，Appl.Phys.Lett.82(18),3032(2003)。
12.K.Terabe、T.Hasegawa、T.Nakayama、和M.Aono，Nature 433,47(2005)。
13.M.-J.Lee、Y.Park、D.-S.Suh、E.-H.Lee、S.Seo、D.-C.Kim、R.Jung、B.-S.Kang、S.-E.Ahn、C.B.Lee、D.H.Seo、Y.-K.Cha、I.-K.Yoo、J.-S.Kim、和B.H.Park，Adv.Mater.19,3919(2007)。
14.X.Chen、G.Wu、P.Jiang、W.Liu、和D.Bao，Appl.Phys.Lett.94(3),033501(2009)。
15.X.Chen、G.Wu、和D.Bao，Appl.Phys.Lett.93,093501(2008)。
16.I.S.Elfimov、A.Rusydi、S.I.Csiszar、Z.Hu、H.H.Hsieh、H.J.Lin、C.T.Chen、R.Liang、和G.A.Sawatzky，Phys.Rev.Lett.98(13),137202(2007)。
17.Y.C.Yang、F.Pan、Q.Liu、M.Liu、和F.Zeng，Nano Lett.9(4),1636(2009)。
18.S.Seo、M.J.Lee、D.H.Seo、E.J.Jeoung、D.S.Suh、Y.S.Joung、I.K.Yoo、I.R.Hwang、S.H.Kim、I.S.Byun、J.S.Kim、J.S.Choi、和B.H.Park，Appl.Phys.Lett.85(23),5655(2004)。
19.C.Rohde、B.J.Choi、D.S.Jeong、S.Choi、J.-S.Zhao、和C.S.Hwang，Appl.Phys.Lett.86,262907(2005)。

Claims (33)

1.一种电阻开关装置，包含：
电阻开关组件阵列，每个电阻开关组件与字线和位线电连通，所述组件每个包括掺杂N的MgO层，其N含量是该层的至少0.1原子百分比，其中掺杂N的MgO层的每一个的电阻可以通过在其上施加电压脉冲在高电阻状态和低电阻状态之间可逆地改变，使得其对应于元件的电阻分别在高电阻和状态和低电阻状态之间切换。
2.如权利要求1所述的电阻开关装置，其中每层的所述N含量在0.1和14原子百分比之间。
3.如权利要求1所述的电阻开关装置，其中该装置是二维交点阵列。
4.如权利要求1所述的电阻开关装置，其中至少一个组件包括磁性穿隧接面，其与所述至少一个组件电串联。
5.如权利要求1所述的电阻开关装置，其中给定的开关组件具有：“ON”状态，该状态具有电阻RLow；和“OFF”状态，该状态具有电阻RHigh；其中RHigh/RLOW的比例在10和106之间。
6.如权利要求1所述的电阻开关装置，其中多个所述开关组件的每一个包括多个掺杂N的MgO层，所述多个掺杂N的MgO层的每个具有一电阻状态，所述电阻状态可通过在该掺杂N的MgO层上施加电压而可逆地改变。
7.如权利要求1所述的电阻开关装置，其中数据被存储在所述开关组件中。
8.如权利要求6所述的电阻开关装置，其中在可将数据写入该装置之前，不需要初始化步骤。
9.如权利要求1所述的电阻开关装置，其中可通过以不同数据覆写存储在所述开关组件中的数据，来取代该数据。
10.如权利要求9所述的电阻开关装置，其中所述覆写程序可以被执行上百次。
11.如权利要求1所述的电阻开关装置，其中所述层的每一层具有的厚度在1nm和100nm之间。
12.如权利要求1所述的电阻开关装置，其中每一层的所述N含量为至少2原子百分比。
13.如权利要求1所述的电阻开关装置，其中每一层的所述N含量为至少5原子百分比。
14.如权利要求1所述的电阻开关装置，其中每一层的所述N含量为至少8原子百分比。
15.一种电阻状态切换方法，包括：
施加电压至如权利要求1所述的装置的所述组件中的特定一个组件，由此改变所述特定组件的电阻状态，其中根据其N含量选择该电压。
16.如权利要求15所述的电阻状态切换方法，其中所述特定组件的电阻随着施加电压而增加。
17.如权利要求15所述的电阻状态切换方法，其中所述特定组件的电阻随着施加电压而减小。
18.如权利要求15所述的电阻状态切换方法，包含：
施加SET电压至所述特定组件，由此将其切换至“ON”状态，其电阻RLow在Ra和Rb之间；和
施加RESET电压至所述特定组件，由此将其切换至“OFF”状态，其电阻RHigh在Rc和Rd之间，其中Ra<Rb<Rc<Rd。
19.如权利要求18所述的电阻状态切换方法，其中不需要初始化步骤。
20.如权利要求18所述的电阻状态切换方法，其中将权利要求18的方法应用于所述装置的所有开关组件。
21.如权利要求18所述的电阻状态切换方法，其中多个所述开关组件包括不同区域，所述区域每个具有一电阻状态，所述电阻状态可通过在该区域上施加电压而改变，所述装置用作写一次型装置。
22.如权利要求15所述的电阻状态切换方法，包含在多个所述组件上施加电压脉冲，使得该装置的传导性以取决于该电压脉冲的相对到达时间的方式可塑地改变，所述装置因此用作突触装置。
23.如权利要求15所述的电阻状态切换方法，其中所述特定组件的电阻通过在其对应MgO层内形成导电路径而降低。
24.如权利要求15所述的电阻状态切换方法，其中所述特定组件的电阻通过在其对应MgO层内断开导电路径而上升。
25.一种配合电阻开关组件使用的方法，该组件包括i)第一导电层；ii)Mg50[O50-xNx]层，其中x是至少0.1；和iii)第二导电层；其中所述第一导电层、所述Mg50[O50-xNx]层、和所述第二导电层彼此邻近，由此允许电流依次通过所述第一导电层、所述Mg50[O50-xNx]层、和所述第二导电层，所述方法包含：
施加电压于所述组件，使得Mg50[O50-xNx]层切换到低电阻状态；以及
施加电压于所述组件，使得Mg50[O50-xNx]层切换到高电阻状态。
26.如权利要求25所述的配合电阻开关组件使用的方法，其中所述第一和第二导电层均包括铁磁性材料。
27.如权利要求25所述的配合电阻开关组件使用的方法，其中所述第一和第二导电层均包括非磁性材料。
28.如权利要求25所述的配合电阻开关组件使用的方法，其中所述组件是包括至少一个其它电组件的电路的一部分，该方法还包含：
施加电压脉冲至所述组件，由此消除在所述组件和所述至少一个其它电组件之间的电连接，所述组件用作响应于施加电压至所述组件的保险丝。
29.如权利要求28所述的配合电阻开关组件使用的方法，还包含：施加电压至所述组件，使得重新建立在所述组件和所述至少一个其它电组件之间的电连接。
30.如权利要求25所述的配合电阻开关组件使用的方法，其中所述组件邻近一电组件，和所述方法包含：在所述组件上施加电压以建立ON状态，由此在所述组件内形成具有直径小于所述电组件直径的丝极，使得所述组件用作所述电组件的点接触注入器。
31.如权利要求25所述的配合电阻开关组件使用的方法，其中x是至少2。
32.如权利要求25所述的配合电阻开关组件使用的方法，其中x是至少5。
33.如权利要求25所述的配合电阻开关组件使用的方法，其中x是至少8。
CN201080055451.5A 2009-12-11 2010-09-21 掺杂氮的氧化镁内的电阻开关 Active CN102668085B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/636,588 US8227896B2 (en) 2009-12-11 2009-12-11 Resistive switching in nitrogen-doped MgO
US12/636,588 2009-12-11
PCT/EP2010/063883 WO2011069697A1 (en) 2009-12-11 2010-09-21 RESISTIVE SWITCHING IN NITROGEN-DOPED MgO

Publications (2)

Publication Number Publication Date
CN102668085A CN102668085A (zh) 2012-09-12
CN102668085B true CN102668085B (zh) 2015-04-15

Family

ID=43127739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080055451.5A Active CN102668085B (zh) 2009-12-11 2010-09-21 掺杂氮的氧化镁内的电阻开关

Country Status (6)

Country Link
US (1) US8227896B2 (zh)
CN (1) CN102668085B (zh)
DE (1) DE112010003853B4 (zh)
GB (1) GB2488050B (zh)
TW (1) TWI515726B (zh)
WO (1) WO2011069697A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
EP2466586B1 (en) * 2010-12-16 2016-03-02 Crocus Technology Multibit magnetic random access memory cell with improved read margin
EP2490012A1 (en) * 2011-02-16 2012-08-22 Stichting IMEC Nederland Sensor and method for sensing of at least one analyte comprising using such sensor
US8884285B2 (en) * 2011-07-13 2014-11-11 Rutgers, The State University Of New Jersey Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
WO2014021972A2 (en) 2012-05-08 2014-02-06 Rutgers, The State University Of New Jersey Zno-based system on glass (sog) for advanced displays
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) * 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8907313B2 (en) 2012-12-18 2014-12-09 Intermolecular, Inc. Controlling ReRam forming voltage with doping
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
KR102179899B1 (ko) * 2013-08-05 2020-11-18 삼성전자주식회사 뉴로모픽 시스템 및 그 구현 방법
WO2015094242A1 (en) 2013-12-18 2015-06-25 Hewlett-Packard Development Company, L.P. Non-volatile memory element with thermal-assisted switching control
WO2016072964A1 (en) * 2014-11-03 2016-05-12 Hewlett Packard Enterprise Development Lp Device with multiple resistance switches with different switching characteristics
KR20160066971A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 저항성 메모리 장치
CN105990519B (zh) * 2015-02-05 2019-02-01 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
JP2016181312A (ja) * 2015-03-23 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその動作方法
EP3304558B1 (en) 2015-06-05 2023-09-06 Australian Advanced Materials Pty Ltd A memory structure for use in resistive random access memory devices and method for use in manufacturing a data storage device
CN107368888B (zh) * 2016-05-11 2021-05-25 上海磁宇信息科技有限公司 类脑计算系统及其突触
CN110036443B (zh) * 2016-11-30 2023-08-08 国立研究开发法人科学技术振兴机构 神经元电路、信号传输系统以及开关电路
CN108154226B (zh) * 2016-12-06 2021-09-03 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
CN108154225B (zh) * 2016-12-06 2021-09-03 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
GB201620835D0 (en) * 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
US10748594B2 (en) * 2018-02-13 2020-08-18 Micron Technology, Inc. Enabling fast pulse operation
CN109065710B (zh) * 2018-07-25 2020-12-04 清华大学 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用
CN111837221B (zh) * 2019-02-14 2024-03-05 株式会社日立高新技术 半导体制造装置
US11508438B1 (en) * 2020-10-16 2022-11-22 International Business Machines Corporation RRAM filament location based on NIR emission
JP2022142627A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 半導体記憶装置
US11901002B2 (en) * 2021-12-01 2024-02-13 International Business Machines Corporation RRAM filament spatial localization using a laser stimulation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064114A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻效应元件以及磁存储器
CN101330093A (zh) * 2007-06-22 2008-12-24 株式会社船井电机新应用技术研究所 存储元件阵列

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359289B1 (en) * 2000-04-19 2002-03-19 International Business Machines Corporation Magnetic tunnel junction device with improved insulating tunnel barrier
TW200300455A (en) * 2001-11-30 2003-06-01 Mitsubishi Materials Corp MgO deposition material and production method of the same
JP3879518B2 (ja) * 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
US20040082081A1 (en) * 2002-10-29 2004-04-29 Manish Sharma Ultra-violet treatment for a tunnel barrier layer in a tunnel junction device
US6828260B2 (en) * 2002-10-29 2004-12-07 Hewlett-Packard Development Company, L.P. Ultra-violet treatment of a tunnel barrier layer through an overlayer a tunnel junction device
US6756128B2 (en) * 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
JP4341355B2 (ja) * 2003-09-24 2009-10-07 ソニー株式会社 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法
US7420786B2 (en) * 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7349187B2 (en) * 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7741633B2 (en) * 2005-12-31 2010-06-22 Sungkyunkwan University Foundation For Corporate Collaboration Ferroelectric oxide artificial lattice, method for fabricating the same and ferroelectric storage medium for ultrahigh density data storage device
JP5007509B2 (ja) * 2006-02-08 2012-08-22 ソニー株式会社 磁気記憶装置の製造方法
US7888756B2 (en) * 2007-03-22 2011-02-15 Everspin Technologies, Inc. MRAM tunnel barrier structure and methods
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
JP2008263031A (ja) * 2007-04-11 2008-10-30 Toshiba Corp 磁気抵抗効果素子とその製造方法、磁気抵抗効果素子を備えた磁気記憶装置とその製造方法
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ
US7881095B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US7826260B2 (en) * 2008-10-27 2010-11-02 Seagate Technology Llc Spin-transfer torque memory self-reference read and write assist methods
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7957182B2 (en) * 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
KR20100084790A (ko) * 2009-01-19 2010-07-28 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
US7978510B2 (en) * 2009-03-01 2011-07-12 International Businesss Machines Corporation Stochastic synapse memory element with spike-timing dependent plasticity (STDP)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064114A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻效应元件以及磁存储器
CN101330093A (zh) * 2007-06-22 2008-12-24 株式会社船井电机新应用技术研究所 存储元件阵列

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ferromagnetism in Nitrogen-doped MgO;Phivos Mavropoulos et al;《 Physical Review B》;20090806;第80卷(第18期);正文第184403-1~184403-10页 *
Resistive Switching Characteristics of Unique Binary-Oxide MgOx Films;Koo Woong Jeong et al;《Journal of the Korean Physical Society》;20060630;第48卷(第6期);正文第1501-1504页，图1a-2b，图3-4，表1 *

Also Published As

Publication number Publication date
US20110140762A1 (en) 2011-06-16
WO2011069697A1 (en) 2011-06-16
TWI515726B (zh) 2016-01-01
US8227896B2 (en) 2012-07-24
TW201137876A (en) 2011-11-01
DE112010003853T8 (de) 2012-09-13
GB2488050B (en) 2012-12-12
DE112010003853B4 (de) 2016-02-11
CN102668085A (zh) 2012-09-12
DE112010003853T5 (de) 2012-09-06
GB2488050A (en) 2012-08-15
GB201202833D0 (en) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102668085B (zh) 掺杂氮的氧化镁内的电阻开关
Li et al. Resistive switching performance improvement via modulating nanoscale conductive filament, involving the application of two‐dimensional layered materials
CN104040746B (zh) 存储器单元与电阻切换层的合成
US8441835B2 (en) Interface control for improved switching in RRAM
US7777215B2 (en) Resistive memory structure with buffer layer
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
US10475994B2 (en) Oxide memory resistor including semiconductor nanoparticles
Kim et al. Effect of Scaling $\hbox {WO} _ {x} $-Based RRAMs on Their Resistive Switching Characteristics
CN103367635B (zh) 存储元件和存储装置
JP2016512390A (ja) スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
EP3602561B1 (en) A switching resistor and method of making such a device
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
US7935952B2 (en) Non-volatile memory device having threshold switching resistor, memory array including the non-volatile memory device and methods of manufacturing the same
Ismail et al. Electronic synaptic plasticity and analog switching characteristics in Pt/TiOx/AlOx/AlTaON/TaN multilayer RRAM for artificial synapses
Kwon et al. Controllable switching filaments prepared via tunable and well-defined single truncated conical nanopore structures for fast and scalable SiO x memory
JP2007311772A (ja) 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
Kwon et al. Nanoscale CuO solid-electrolyte-based conductive-bridging-random-access-memory cell operating multi-level-cell and 1selector1resistor
Banerjee et al. Excellent uniformity and multilevel operation in formation-free low power resistive switching memory using IrOx/AlOx/W cross-point
Ismail et al. Nano-crystalline ZnO memristor for neuromorphic computing: Resistive switching and conductance modulation
Mahata et al. Improved synaptic performances with tungsten-doped indium-tin-oxide alloy electrode for tantalum oxide-based resistive random-access memory devices
Singh et al. Electric Field‐Induced Area Scalability toward the Multilevel Resistive Switching
Ismail et al. Exploring conductance modulation and implementation of convolutional neural network in Pt/ZnO/Al2O3/TaN memristors for brain-inspired computing
Ng et al. High-performance resistance switching memory devices using spin-on silicon oxide
Isaev et al. Oxide memristors for ReRAM: Approaches, characteristics, and structures
Nandi Resistive Switching in Transition Metal Oxides for Integrated Non-volatile Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant