TW201436129A - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TW201436129A
TW201436129A TW102126727A TW102126727A TW201436129A TW 201436129 A TW201436129 A TW 201436129A TW 102126727 A TW102126727 A TW 102126727A TW 102126727 A TW102126727 A TW 102126727A TW 201436129 A TW201436129 A TW 201436129A
Authority
TW
Taiwan
Prior art keywords
semiconductor memory
controller
semiconductor
memory device
wafer
Prior art date
Application number
TW102126727A
Other languages
English (en)
Inventor
Hideo Aoki
eigo Matsuura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201436129A publication Critical patent/TW201436129A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明之目的在於提供一種可將控制器所產生之熱有效地放熱之半導體記憶裝置。本發明之實施形態之半導體記憶裝置包含半導體記憶體、及配置於半導體記憶體上且控制半導體記憶體之控制器。

Description

半導體記憶裝置 [相關申請案]
本申請案享有將日本專利申請案第2013-52803號(申請日：2013年3月15日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於半導體記憶裝置。
半導體記憶裝置中，存在為實現小型化或高密度安裝，而將複數片半導體記憶體晶片與控制記憶體晶片之控制器晶片積層於1個封裝內且密封者。又，近年來，有人提出所謂POP(Package on Package：層疊封裝)，其以進一步之小型化或高密度安裝為目的，積層有將半導體記憶體晶片積層且密封之封裝、及密封有控制器晶片之封裝。
在如此之半導體記憶裝置中，通常為與主機之通訊而將控制器配置於配線基板上。接著，於此控制器上積層有半導體記憶體晶片。但，隨著控制器之性能之提高(尤其，動作頻率之增大)，控制器之消耗電力亦增大。其結果，無法忽視控制器中之發熱。因此，追求一種可將控制器中所產生之熱有效地放熱之半導體記憶裝置。
本發明之實施形態係目的在於提供一種可將控制器中所產生之 熱有效地放熱之半導體記憶裝置。
本發明之實施形態之半導體記憶裝置包含半導體記憶體，及配置於半導體記憶體上且控制半導體記憶體之控制器。
2‧‧‧配線基板
2a‧‧‧配線基板2之表面
2b‧‧‧配線基板2之背面
3‧‧‧第1配線層
4‧‧‧第2配線層
5‧‧‧通道
6‧‧‧半導體晶片
7‧‧‧半導體晶片
9‧‧‧金屬導線
10‧‧‧第1突起電極
11‧‧‧第2突起電極
11A‧‧‧安裝焊墊
12‧‧‧樹脂密封層
13‧‧‧凹部
100‧‧‧半導體記憶裝置
110‧‧‧配線基板
120A‧‧‧半導體封裝
120B‧‧‧半導體封裝
120C‧‧‧半導體封裝
120D‧‧‧半導體封裝
120E‧‧‧半導體封裝
130‧‧‧放熱板
140‧‧‧熱管
150‧‧‧溫度感測器
160‧‧‧電源元件
170‧‧‧被動元件
200‧‧‧半導體記憶裝置
210‧‧‧配線基板
210a‧‧‧配線基板210之表面
210b‧‧‧配線基板210之背面
211‧‧‧第1配線層
212‧‧‧第2配線層
213‧‧‧貫通通道
220A‧‧‧半導體晶片
220B‧‧‧半導體晶片
220C‧‧‧半導體晶片
220D‧‧‧半導體晶片
220E‧‧‧半導體晶片
220a‧‧‧貫通電極
220b‧‧‧凸塊
220c‧‧‧重佈線層
230‧‧‧密封樹脂
230a‧‧‧通道導體
230b‧‧‧安裝焊墊
E‧‧‧高熱傳導樹脂
ET‧‧‧端子
HOST‧‧‧主機
圖1係實施形態之半導體記憶裝置之構成圖。
圖2係實施形態之半導體記憶裝置之剖面圖。
圖3係顯示實施形態之半導體記憶裝置之連接關係之模式圖。
圖4係顯示實施形態之半導體記憶裝置之連接關係之模式圖。
圖5係實施形態之變化例之半導體記憶裝置之構成圖。
圖6係實施形態之變化例之半導體記憶裝置之剖面圖。
以下，參照圖式，針對實施形態進行詳細說明。
(實施形態)
圖1係實施形態之半導體記憶裝置100之構成圖(俯視圖)。如圖1所示，半導體記憶裝置100包含配線基板110、半導體封裝120A~120E、放熱板130、熱管140、溫度感測器150、電源元件160、及被動元件170。
配線基板110係例如母板或子板。配線基板110係例如於使環氧樹脂浸漬於玻璃纖維之環氧玻璃上形成有配線之配線基板。半導體封裝120A~120E以相同順序積層於配線基板110上。另，如圖1所示，於半導體封裝120A~120D之上表面塗佈、黏貼有高熱傳導樹脂E(例如，矽熱傳導油脂)或薄膜。於半導體封裝120A~120D內，密封有1片或複數片半導體記憶體晶片。半導體記憶體晶片為例如NAND型快閃記憶體。
半導體封裝120E積層於半導體封裝120D上。於半導體封裝120E 內，密封有控制半導體封裝120A~120D之控制器晶片。即，半導體記憶裝置100具有將控制器晶片積層於半導體記憶體晶片上之構造。另，針對半導體封裝120A~120E之積層構造，參照圖2進行後述。
半導體封裝120E內之控制器晶片基於來自未圖示之主機(Host)之控制信號，而進行向半導體封裝120A~120D內之半導體記憶體晶片之資料之寫入、讀取、抹除等。又，半導體封裝120E根據自後述之溫度感測器150輸出之溫度而控制動作。具體而言，若自溫度感測器150輸出之溫度超過特定值(閾值)，則降低動作速度或停止動作。
放熱板130係散熱片(Heat Spreader)。放熱板130使用熱傳導性優異之金屬(例如，銅(Cu)或鋁(Al)或鎳(Ni)等)。放熱板130配置於半導體封裝120E上。又，亦可於散熱片與半導體封裝120E之間塗佈、黏貼高熱傳導樹脂(例如，矽熱傳導油脂)或薄膜。另，放熱板130之大小只要與控制器晶片同等或略大即可，於半導體封裝120E上表面之放熱板130以外之部分中，可配置溫度感測器150、電源元件160、及被動元件170。
熱管140係以與放熱板130熱性接觸之狀態配置於放熱板130上。熱管140連接於未圖示之散熱器、散熱片等之熱交換器。因此，半導體封裝120A~120E中產生之熱經由放熱板130及熱管140放熱至電子機器之外部。
溫度感測器150配置於半導體封裝120E上。溫度感測器150檢測出半導體封裝120E之溫度。溫度檢測器150將所檢測出之溫度輸出至半導體封裝120E內之控制器晶片。
電源元件160係調節器(Regulator)。電源元件160將經由配線基板110及直通封裝通道(圖2之10、11)自外部輸入之電力降壓及/或升壓而轉換成所需之電壓。電源元件160將轉換後之電壓供給至半導體封裝120E。另，亦可將電源元件160中經降壓及/或升壓之電壓供給至其他 半導體封裝120A~120D。
被動元件170係例如電容器(condenser)、電感器(inductor)、電阻器(resistor)、石英諧振器(crystal unit)等。被動元件170載置於配線基板110或半導體封裝120E上。
另，半導體封裝120A~120E係藉由參照圖2進行後述之貫通電極(Through-Package via，TPV)而電性連接。又，溫度感測器150、電源元件160及被動元件170亦與配線基板110及半導體封裝120A~120E電性連接。另，於半導體封裝120E之上表面，形成用以安裝溫度感測器150、電源元件160及被動元件170之安裝焊墊11A。又，根據需要形成電性連接貫通電極與安裝焊墊11A之配線。
圖2係經積層之半導體封裝120A~120E之剖面圖。另，在圖2中，省略半導體封裝120A~120E以外之圖示。以下，參照圖2針對半導體封裝120A~120E之積層構造進行說明。
半導體封裝120A~120E具有將積層於各個配線基板2上之複數片半導體晶片6以密封樹脂12密封之構成。又，各配線基板2於表面2a上具有第1配線層3，於背面2b上具有第2配線層4。半導體封裝120A~120D之各配線基板2之表面2a其中央部附近為半導體晶片6之搭載區域。
第1配線層3與第2配線層4係經由通道5而電性連接。第1配線層3具有配置於晶片搭載區域之周圍之第1連接焊墊(未圖示)、及配置於較第1連接焊墊更外周側之第2連接焊墊(未圖示)。第2配線層4具有以與第2連接焊墊對應之方式配置之第3連接焊墊(未圖示)。
第1連接焊墊作為與搭載於配線基板2上之半導體晶片6之連接部發揮功能。第2及第3連接焊墊係作為後述之突起電極之形成部發揮功能者，設置於除了半導體晶片6之搭載區域及與其對應之區域以外之外周區域中。
於配線基板2之搭載區域中搭載有半導體晶片6。各半導體晶片6具有沿著一個外形邊排列之電極焊墊(未圖示)。另，在圖2中，積層有5片半導體晶片6。但，積層半導體晶片6之片數並未特別限定(例如，亦可為1片)。另，在半導體封裝120A至120D上，積層有NAND型快閃記憶體等之半導體記憶體晶片作為半導體晶片6。又，在半導體封裝120E上，控制半導體記憶體晶片之控制器晶片搭載有1片或複數片半導體晶片7。
半導體晶片6係以露出電極焊墊之方式階梯狀地積層。各半導體晶片6之導體晶片6之電極焊墊與位於其附近之第1連接焊墊經由金屬導線(Au導線等)9而電性連接。另，可將半導體晶片6之電極焊墊與第1連接焊墊，以藉由噴墨印刷等形成之配線層(導體層)等連接，亦可以微細之焊錫凸塊連接。
於第1配線層3之第2連接焊墊上，形成有第1突起電極10。又，於第2配線層4之第3連接焊墊上，形成有第2突起電極11。第1及第2突起電極10、11為例如焊錫球。藉由於第2及第3連接焊墊上分別載置焊錫球而進行回焊，可形成使用焊錫球(焊錫凸塊)之第1及第2突起電極10、11。另，第1及第2突起電極10、11構成貫通電極(Through-Package via，TPV)。
於配線基板2之第1面2a上，形成有將半導體晶片6與金屬導線9或第1突起電極10共同密封之樹脂密封層12。樹脂密封層12具有使第1突起電極10之一部分露出之凹部13。即，半導體晶片6或金屬導線9係以樹脂密封層12密封。但，為使第1突起電極10作為外部連接端子發揮功能，而使其一部分自樹脂密封層12之凹部13露出。
凹部13係藉由將樹脂密封層12之相當於第1突起電極10之部分切削或熔融，或預先於樹脂密封用之模具上設置對應於凹部13之凸部而形成。又，將第1及第2突起電極10、11之高度設置成在積層有半導體 封裝120A~120D時，可使上下之半導體封裝間電性連接之高度。
即，半導體封裝120A~120E藉由連接下段側之半導體封裝之第1突起電極10與上段側之半導體封裝之第2突起電極11，而將上下之半導體封裝間電性連接。
圖3及圖4係顯示半導體記憶裝置100內之連接之模式圖。如圖3所示，密封有控制器晶片之半導體封裝120E經由配線基板110之外部連接用之端子ET與外部之主機(Host)連接。另，對於與主機之連接，使用Srial ATA(串列進階技術附著構件)、PCI Express(快速周邊組件互連)等。半導體封裝120E藉由由參照圖2所說明之第1及第2突起電極10、11構成之貫通電極，經由配線基板110與主機連接。
又，於半導體封裝120E上，連接有被動元件170之一即石英諧振器及溫度感測器150。自被動元件170(石英諧振器)及溫度感測器150，分別經由由參照圖2所說明之第1及第2突起電極10、11構成之貫通電極而輸入時脈信號及所檢測出之溫度。
又，半導體封裝120A~120E及電源元件160，藉由由參照圖2所說明之第1及第2突起電極10、11構成之貫通電極，經由配線基板110與外部電源連接。電源元件160將經由配線基板110及貫通電極所供給之電力降壓及/或升壓而轉換成所需之電壓，並供給至半導體封裝120A~120E。
如以上般，本實施形態之半導體記憶裝置100將密封有發熱量較多之控制器晶片之半導體封裝120E，配置於密封有半導體記憶體晶片之半導體封裝120A~120D之上段。即，將發熱量較多之半導體封裝120E配置於最上段。因此，可將半導體封裝120E中所產生之熱有效地放熱。
又，因於半導體封裝120E上設置有放熱板130，故可將半導體封裝120E中所產生之熱更有效地放熱。又，與控制器晶片相同，將發熱 量較多之電源元件160配置於半導體封裝120E上。因此，可將電源元件160中所產生之熱有效地放熱。
再者，包含檢測半導體封裝120E之溫度之溫度感測器150。因此，可在半導體封裝120E之溫度超過特定值(閾值)之情形時停止動作。其結果，可抑制半導體記憶裝置100發生所謂之熱失控。又，因於封裝有發熱量較多之控制器晶片之半導體封裝120E上配置發熱量較多之電源元件160，且於該半導體封裝120E上包含溫度感測器150，故可以更高之精度抑制熱失控。
(實施形態之變化例)
另，在參照圖1~圖4所說明之半導體記憶裝置100中，將電源元件160配置於密封有控制器晶片之半導體封裝120E上。但，在半導體封裝120E之大小比半導體封裝120D更小之情形時，如圖5所示，亦可將電源元件160配置於半導體封裝120D上。另，在圖5中，對與參照圖1~圖4所說明之半導體記憶裝置100相同之構成標註相同之符號。
又，在參照圖1~圖4所說明之半導體記憶裝置100中，已說明積層有半導體封裝120A~120E之POP構造之半導體記憶裝置。但亦可積層裸晶片而構成半導體記憶裝置。圖6係積層裸晶片而構成之半導體記憶裝置200之剖面圖。另，在以下之說明中，對與參照圖1~圖4所說明之半導體記憶裝置100相同之構成標註相同之符號，而省略重複之說明。
半導體記憶裝置200包含配線基板210、半導體晶片220A~220E、密封樹脂230、放熱板130、溫度感測器150、電源元件160。另，圖6中雖未顯示，但於配線基板210上，配置有電容器、電感器、電阻器、石英諧振器等之被動元件。
配線基板210係例如於使環氧樹脂浸漬於玻璃纖維之環氧玻璃上形成有配線之配線基板。配線基板210於表面210a上具有第1配線層 211，於背面210b上具有第2配線層212。又，配線基板210具有電性連接第1配線層211與第2配線層212之貫通通道213。配線基板210之表面210a其中央部附近為半導體晶片220A~220E之搭載區域。
半導體晶片220A~220D為例如快閃記憶體(flash momory)等之記憶體晶片。又，半導體晶片220E係控制記憶體晶片即半導體晶片220A~220D之控制器晶片。於半導體晶片220A~220D中，分別形成有垂直貫通內部之貫通電極220a及凸塊220b。又，於半導體晶片220D上，形成有重佈線220c。
密封樹脂230密封半導體晶片220A~220E。又，於密封樹脂230中，在藉由雷射所形成之通孔中填充金屬(例如，Cu、Au、Ag、Ni、Pd、Sn)，而形成有通道導體230a。再者，於密封樹脂230之上表面，形成有用以安裝溫度感測器150、電源元件160及被動元件170之安裝焊墊230b。又，根據需要形成電性連接貫通電極與安裝焊墊230b之配線。
半導體晶片220A~220E係經由各貫通電極220a及凸塊220b、重佈線層220c而相互電性連接。又，溫度感測器150、電源元件160及被動元件170經由形成於密封樹脂230之通道導體230a或安裝焊墊230b，與半導體晶片220A~220E或配線基板210連接。
密封樹脂230密封半導體晶片220A~220E。另，與參照圖1~圖4所說明之半導體記憶裝置100相同，可為降低熱電阻而於放熱板130與密封樹脂230之間設置金屬薄膜或塗佈導電性油脂。
另，在參照圖1~圖5所說明之半導體記憶裝置100中，密封於各半導體封裝120A~120E內之半導體晶片係藉由金屬導線9而電性連接。但，亦可將密封於半導體記憶裝置100之各半導體封裝120A~120E內之半導體晶片，經由如圖6所示之貫通電極220a及凸塊220b而相互電性連接。
(其他實施形態)
如以上般，雖已說明本發明之多個實施形態，但上述實施形態係作為例子而提示者，並非意圖限定發明之範圍者。上述實施形態可以其他各種形態進行實施，在不變更發明之主旨之範圍內，可進行各種省略、替換、變更。此等實施形態或變化與發明之範圍或主旨所包含者相同，係申請專利範圍所記述之發明及其均等之範圍所包含者。
100‧‧‧半導體記憶裝置
110‧‧‧配線基板
120A‧‧‧半導體封裝
120B‧‧‧半導體封裝
120C‧‧‧半導體封裝
120D‧‧‧半導體封裝
120E‧‧‧半導體封裝
130‧‧‧放熱板
140‧‧‧熱管
150‧‧‧溫度感測器
160‧‧‧電源元件
170‧‧‧被動元件
E‧‧‧高熱傳導樹脂

Claims (5)

  1. 一種半導體記憶裝置，其包含：半導體記憶體；控制器，其配置於上述半導體記憶體上，控制上述半導體記憶體；電源元件，其配置於上述半導體記憶體上或上述控制器上，對上述半導體記憶體及上述控制器之至少一者供給電力；溫度感測器，其配置於上述控制器上，檢測上述控制器之溫度；及放熱機構，其配置於上述控制器上；且上述半導體記憶體包含半導體記憶晶片、密封上述半導體記憶體晶片之密封樹脂、及第1外部連接端子；上述控制器包含控制器晶片、密封上述控制器晶片之密封樹脂、及第2外部連接端子；上述第1外部連接端子與上述第2連接端子電性連接。
  2. 一種半導體記憶裝置，其包含：半導體記憶體；及控制器，其配置於上述半導體記憶體上，控制上述半導體記憶體。
  3. 如請求項2之半導體記憶裝置，其包含電源元件，其配置於上述半導體記憶體上或上述控制器上，對上述半導體記憶體及上述控制器之至少一者供給電力。
  4. 如請求項2或3之半導體記憶裝置，其包含溫度感測器，其配置於上述控制器上，檢測上述控制器之溫度。
  5. 如請求項2或3之半導體記憶裝置，其中包含放熱機構，其配置於上述控制器上。
TW102126727A 2013-03-15 2013-07-25 半導體記憶裝置 TW201436129A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013052803A JP2014179484A (ja) 2013-03-15 2013-03-15 半導体記憶装置

Publications (1)

Publication Number Publication Date
TW201436129A true TW201436129A (zh) 2014-09-16

Family

ID=51504037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126727A TW201436129A (zh) 2013-03-15 2013-07-25 半導體記憶裝置

Country Status (3)

Country Link
JP (1) JP2014179484A (zh)
CN (1) CN104051374A (zh)
TW (1) TW201436129A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647816B (zh) * 2016-08-12 2019-01-11 日商東芝記憶體股份有限公司 Semiconductor memory device
CN109192734A (zh) * 2018-09-28 2019-01-11 长江存储科技有限责任公司 3d存储器件
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
TWI759023B (zh) * 2020-06-22 2022-03-21 日商鎧俠股份有限公司 儲存器裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
JP6503202B2 (ja) * 2015-03-12 2019-04-17 エイブリック株式会社 半導体装置
JP2017022241A (ja) * 2015-07-09 2017-01-26 株式会社東芝 半導体装置及び電子機器
CN110211953A (zh) * 2019-06-06 2019-09-06 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144161A (ja) * 1983-02-07 1984-08-18 Hitachi Ltd 半導体装置
JP2901401B2 (ja) * 1991-12-03 1999-06-07 日本電気株式会社 マルチチップモジュール
JP4008510B2 (ja) * 1994-05-09 2007-11-14 株式会社東芝 電子機器
US5930110A (en) * 1994-03-28 1999-07-27 Kabushiki Kaisha Toshiba Computer system having detachable expansion unit
JPH0831997A (ja) * 1994-07-20 1996-02-02 Fujitsu Ltd 半導体冷却装置
JP3944369B2 (ja) * 2001-09-12 2007-07-11 株式会社日立製作所 半導体集積回路モジュール及びその使用方法
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012238725A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 半導体装置とその製造方法、およびそれを用いた半導体モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647816B (zh) * 2016-08-12 2019-01-11 日商東芝記憶體股份有限公司 Semiconductor memory device
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
US10672782B2 (en) 2016-08-12 2020-06-02 Toshiba Memory Corporation Semiconductor memory device
US11081492B2 (en) 2016-08-12 2021-08-03 Toshiba Memory Corporation Semiconductor memory device
US11903210B2 (en) 2016-08-12 2024-02-13 Kioxia Corporation Semiconductor memory device
CN109192734A (zh) * 2018-09-28 2019-01-11 长江存储科技有限责任公司 3d存储器件
TWI759023B (zh) * 2020-06-22 2022-03-21 日商鎧俠股份有限公司 儲存器裝置

Also Published As

Publication number Publication date
JP2014179484A (ja) 2014-09-25
CN104051374A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
TW201436129A (zh) 半導體記憶裝置
CN110098158B (zh) 半导体封装件
TWI467726B (zh) 堆疊封裝結構
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
US20080157344A1 (en) Heat dissipation semiconductor pakage
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
KR20130094107A (ko) 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
US20150108630A1 (en) Electronic device, electronic apparatus, and method for manufacturing electronic device
JP2008244104A (ja) 半導体装置とその製造方法
TWI531283B (zh) 連接基板及層疊封裝結構
CN107393836B (zh) 芯片封装方法及封装结构
US10582617B2 (en) Method of fabricating a circuit module
KR20140113029A (ko) 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
JP6056490B2 (ja) 半導体装置とその製造方法
JP2016063178A (ja) 半導体装置及びその製造方法
TWI419270B (zh) 封裝堆疊結構
WO2013098929A1 (ja) 半導体チップ及びそれを搭載した半導体モジュール
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
US20210134702A1 (en) Electronic device having a chip package module
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
KR101259851B1 (ko) 칩 패키지 및 그 제조 방법