TW201432856A - 電子組件及其製造方法 - Google Patents

電子組件及其製造方法 Download PDF

Info

Publication number
TW201432856A
TW201432856A TW102128472A TW102128472A TW201432856A TW 201432856 A TW201432856 A TW 201432856A TW 102128472 A TW102128472 A TW 102128472A TW 102128472 A TW102128472 A TW 102128472A TW 201432856 A TW201432856 A TW 201432856A
Authority
TW
Taiwan
Prior art keywords
layer
film
insulating film
electronic component
protrusion
Prior art date
Application number
TW102128472A
Other languages
English (en)
Other versions
TWI506740B (zh
Inventor
Tomohiro Saito
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201432856A publication Critical patent/TW201432856A/zh
Application granted granted Critical
Publication of TWI506740B publication Critical patent/TWI506740B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0163—Reinforcing a cap, e.g. with ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)

Abstract

根據一實施例，電子組件包含基板(100)；功能性元件(120)，其被形成於該基板上；第一層(111)，其被組態以形成將該功能性元件(120)儲存於該基板(100)上之腔室(130)，該第一層(111)具有通孔(110a)，該第一層(111)在其上表面上具有第一凹陷部(160)及第一突出部(150)，且該第一層(111)在垂直於該基板(100)的表面之方向上具有不同的膜厚度；以及第二層(112)，其被形成於該第一層(111)上，且被組態以將該等通孔(110a)封閉。

Description

電子組件及其製造方法
在此所描述的實施例係一般地關於電子組件及其製造方法。
由可移動的電極及固定的電極所形成的MEMS(微機電系統)裝置具有低損耗、高絕緣性能、及線性的特點。因此，像是電容器、開關、或加速感測器的MEMS裝置作為用於次世代可攜式行動電話的關鍵裝置吸引了許多的注意。
MEMS裝置的特點在於它具有機械性可移動部份(MEMS元件)，不像普通的半導體裝置。因此，MEMS裝置不能被直接地封裝於電路基板上，且封裝操作需要形成具有腔室的保護性罩蓋。特別是，就成本及尺寸而言，藉由使用與製造MEMS裝置的製程同樣的製程來形成保護性罩蓋(薄膜圓頂)係非常有效的。
提供有製造具有可移動部份及儲存MEMS元件的薄膜圓頂結構的MEMS元件之方法，其包括形成及圖案化 (patterning)第一犧牲層之步驟、形成MEMS元件於第一犧牲層上之步驟、形成第二犧牲層於第一犧牲層及MEMS元件上並圖案化它之步驟、形成第一層(例如SiOX膜)於第二犧牲層上之步驟、形成通孔於第一層中的步驟、經由通孔移除第一犧牲層及第二犧牲層之步驟、形成將第一層上的通孔封閉的第二層的步驟、以及形成具有防潮性質的第三層(例如SiN膜)於第二層上的步驟。第一、第二、和第三層形成具有腔室的薄膜圓頂。
在形成此薄膜圓頂結構時，當薄膜圓頂由於腔室部的擴展而變形時，裂縫由於變形而產生於應力集中部中。這可能降低圓頂內部的密封性能，因而降低裝置的可靠性。
一般而言，根據一實施例，電子組件包含基板；功能性元件，其被形成於基板上；第一層，其被組態以形成將功能性元件儲存於基板上之腔室，第一層具有通孔，第一層在其上表面上具有第一凹陷部及第一突出部，且第一層在垂直於基板的表面之方向上具有不同的膜厚度；以及第二層，其被形成於第一層上，且被組態以將通孔封閉。
在形成薄膜圓頂時，裂縫可能產生於被特別地定位在薄膜圓頂的最低層之第一層中。當腔室部在沉積第三層時擴展時，此裂縫產生。更明確地，由SiOX膜所形成的第一層由於腔室部的擴展而變形，且裂縫由於變形而產生於應力集中部。當裂縫產生於第一層中時，它變成將薄膜圓 頂的內部與外部彼此連接之路徑的起始點。這可能降低圓頂內部的密封性能，因而降低裝置的可靠性。
另一方面，為了避免裂縫，增加第一層的厚度係有效的。然而，當第一層的厚度增加時，形成通孔於第一層中變得困難。亦即，因為所處理的第一層的厚度增加，與光阻遮罩的耐久性相關的問題可能出現在，例如用以形成通孔的RIE(反應性離子蝕刻)中。
相反地，在此實施例中，突出及凹陷被形成於第一層的表面中，以具有部分不同的膜厚度，藉此解決上述問題。
實施例將參照隨附圖式在以下來描述。在這些圖中，同樣的元件符號標示同樣的部件。要注意的是，將依所需提出重覆的描述。
100‧‧‧基板
102‧‧‧第一金屬互連件
104‧‧‧鈍化膜
104a‧‧‧連接孔部
105‧‧‧第一犧牲層
106‧‧‧第二金屬互連件
107‧‧‧連接孔部
108‧‧‧第二犧牲層
109‧‧‧第一絕緣膜
110‧‧‧第二絕緣膜
110a‧‧‧通孔
111‧‧‧第一層
112‧‧‧第二層
113‧‧‧第三層
120‧‧‧通孔
130‧‧‧功能性元件
150‧‧‧第一凹陷部
160‧‧‧第一突出部
170‧‧‧第二凹陷部
180‧‧‧第二突出部
190‧‧‧階狀部
210‧‧‧第三犧牲層
A、B、C、D、E‧‧‧剖線
W1‧‧‧膜厚度
W2‧‧‧膜厚度
圖1係顯示根據第一實施例的電子組件的結構之平面圖；圖2係沿圖1中的剖線A-A剖切之截面圖；圖3係圖2中的局部放大視圖；圖4至11係顯示根據第一實施例的製造電子組件的步驟之截面圖；圖12係繪示根據第一實施例的製造電子組件的步驟的另一範例之截面圖；圖13係顯示根據對第一實施例的第一修改的電子組 件的結構之平面圖；圖14係沿圖13中的剖線B-B剖切之截面圖；圖15係顯示根據對第一實施例的第二修改的電子組件的結構之平面圖；圖16係沿圖15中的剖線C-C剖切之截面圖；圖17係顯示根據第二實施例的電子組件的結構之平面圖；圖18係沿圖17中的剖線D-D剖切之截面圖；圖19係圖18中的局部放大視圖；圖20係繪示根據第二實施例的電子組件之結構的另一範例之平面圖；圖21係沿圖17中的剖線E-E剖切之截面圖；以及圖22至25係顯示根據第二實施例的製造電子組件的步驟之截面圖。
<第一實施例>
根據第一實施例的電子組件將參照圖1至17來說明。第一實施例提供一範例，其中第一層111在其上表面上具有第一凹陷部150(凹槽部)及第一突出部160(突起部)。這使得可能去抑制在第一層111中的裂縫的產生。第一實施例將在以下詳細地描述。
[根據第一實施例的結構]
圖1係顯示根據第一實施例的電子組件的結構之平面圖，並主要地顯示第一層111。圖2係沿圖1中的剖線A-A剖切之截面圖。圖3係圖2中的局部放大視圖，並主要地顯示第一層111。
根據第一實施例的電子組件包括被形成於基板100上的功能性元件120、以及由第一層111、第二層112、及第三層113所形成的薄膜圓頂，如圖2所示。
基板100係例如矽基板或是具有絕緣膜形成於其上的絕緣基板。功能性元件120被形成於基板100上。功能性元件120係為，例如靜電驅動式MEMS可變電容器。
功能性元件120由第一金屬互連件(電極)102、與第一金屬互連件102相對的第二金屬互連件(電極)106、以及將第二金屬互連件106彼此連接的絕緣連接部107所形成。第一金屬互連件102及第二金屬互連件106由，例如鋁所形成。絕緣連接部107由，例如氮化矽膜(SiN膜)所形成。當電壓被施加跨越第一金屬互連件102及第二金屬互連件106時，第一金屬互連件102與第二金屬互連件106之間的距離由於靜電吸引力而改變，所以功能性元件120的電容改變。
由例如SiOX膜或SiN膜所構成的鈍化膜104被形成於第一金屬互連件102上。鈍化膜104作用為用於電容器的絕緣膜。鈍化膜104在連接孔部104a中具有開口。在連接孔部104a中，第一金屬互連件102及第二金屬互連件106彼此被電性地連接。
功能性元件120被形成於腔室130中。腔室130係確保功能性元件120的操作空間之區域。腔室130的內部被維持在乾燥或真空的氣氛中。這防止了由於像是濕氣的腐蝕性氣體之由鋁所形成的第一金屬互連件102及第二金屬互連件106之劣化，且進而防止MEMS可變電容器的性質的下降。
第一層111形成儲存功能性元件120的腔室130，並具有複數個通孔(開口)110a。在第一層111中的複數個通孔110a作用為，在功能性元件120被形成之後，藉由蝕刻來移除犧牲層(稍後描述)以形成腔室130。亦即，犧牲層經由通孔110a而被蝕刻。
第一層111稍後將詳細地描述。
第二層112被形成於第一層111上，以封閉複數個通孔110a。第二層112具有將腔室130密封的功能。
第二層112較佳地由像是聚醯亞胺的有機材料的塗佈膜所形成。這使得可能去容易地、可靠地密封通孔110a，即便通孔110a的尺寸(直徑或開口面積)是大的。藉由配置複數個大的通孔110a，犧牲層(稍後描述)能在短時間內被可靠地蝕刻。
要注意的是，第二層112不受限為有機材料的塗佈膜，且可由像是SiOX膜或SiN膜的絕緣膜所形成。
第三層113被形成於第二層112上。第三層113作用為防濕膜，其防止空氣中的濕氣滲透第二層112並進入腔室130。第三層113由，例如像是SiN膜的絕緣膜所形 成。
第一層111、第二層112、及第三層113作用為薄膜圓頂，用以從外部保護功能性元件120。
第一實施例中的第一層111將在以下描述。
第一實施例中的第一層111在其上表面上具有第一凹陷部150及第一突出部160，如圖1及2所示。再者，第一層111在其下表面上係平的。換言之，第一層111在其上表面上具有不同的水平。以此結構，第一層111具有在垂直於基板表面的方向上變化的厚度。第一層111的厚度稍後將詳細地描述。
要注意的是，在第一實施例中，第一凹陷部150顯示在第一層111中除了第一突出部160以外之區域。
第一層111由側部、上部、以及將它們彼此連接以形成腔室130的角部所構成。第一層111在上部的上表面上具有第一凹陷部150及第一突出部160。第一突出部160被形成為在，例如第一方向及垂直於第一方向的第二方向上於平面上延伸。
在其上表面上具有第一凹陷部150及第一突起部160的第一層111由第一絕緣膜109及第二絕緣膜110所形成。第一絕緣膜109係懸空的(形成腔室130)，且由藉由圖案化以被形成為在，例如第一方向及垂直於第一方向的第二方向上延伸。第二絕緣膜110覆蓋第一絕緣膜109，且被連續地形成於整個表面上。更明確地，第二絕緣膜110被形成於第一絕緣膜109的側和上表面上，且在其餘 區域中係懸空的(形成腔室130)。再者，懸空的第一絕緣膜109的下表面係於水平上等於懸空的第二絕緣膜110的下表面。以此操作，第一層111的下表面被形成為幾乎是平的。
第一突出部160由懸空的第一絕緣膜109、以及被形成於第一絕緣膜109上的第二絕緣膜110所形成。亦即，第一突出部160由第一絕緣膜109及第二絕緣膜110的堆疊結構所形成。另一方面，第一凹陷部150由懸空的第二絕緣膜110所形成。亦即，第一凹陷部150由第二絕緣膜110的單層結構所形成。
換言之，第二絕緣膜110在其上表面上具有第一凹陷部150及第一突出部160，且在其下表面上在對應於第一凹陷部150及第一突出部160的位置具有突出部及凹陷部。第一絕緣膜109被埋在第二絕緣膜110的下表面中的凹陷部(第一突出部160的下部)中。
第一絕緣膜109及第二絕緣膜110由像是SiOX膜或SiN膜的絕緣膜所形成。要注意的是，就製程而言，第一絕緣膜109及第二絕緣膜110較佳地係為含有同樣材料的絕緣膜。
在垂直於基板表面的方向上的第一突出部160中的膜厚度係大於在垂直於基板表面的方向上的第一凹陷部150中的膜厚度，如圖3所示。更明確地，在垂直於基板表面的方向上的第一突出部160中的膜厚度係等於第一絕緣膜109在膜沉積方向上的厚度W2及第二絕緣膜110在膜沉 積方向上的厚度W1之總厚度。另一方面，在垂直於基板表面的方向上的第一凹陷部150中的膜厚度係等於第二絕緣膜110在膜沉積方向上的厚度W1。亦即，藉由第一絕緣膜109在膜沉積方向上的厚度W2，在垂直於基板表面的方向上的第一突出部160中的膜厚度係大於在垂直於基板表面的方向上的第一凹陷部150中的膜厚度。
要注意的是，在垂直於基板表面的方向上的第一突出部160中的膜厚度係較佳地約為在垂直於基板表面的方向上的第一凹陷部150中的膜厚度之2倍。亦即，第二絕緣膜110在膜沉積方向上的厚度W1較佳地係等於第一絕緣膜109在膜沉積方向上的厚度W2。更明確地，在垂直於基板表面的方向上的第一突出部160中的膜厚度為，例如約6微米，且在垂直於基板表面的方向上的第一凹陷部150中的膜厚度為，例如約3微米。然而，本實施例不受限於此，且具有小的膜厚度的第一凹陷部150及具有大的膜厚度的第一突出部160僅須要被形成於第一絕緣膜109中。
以此配置，第一絕緣膜109的機械強度能藉由在第一絕緣膜109中形成在垂直於基板表面的方向上具有大的膜厚度之第一突出部160而增加。亦即，第一絕緣膜109作用為強化構件。
再者，複數個通孔110a被形成於在第一絕緣膜109中具有小的膜厚度之第一凹陷部150(第二絕緣膜110)中，如圖1及2所示。這使得可能去容易地施行形成通孔 110a的處理步驟。
[根據第一實施例的製造方法]
圖4至13係顯示根據第一實施例的製造電子組件的步驟之截面圖。在根據第一實施例的電子組件中，形成MEMS元件的步驟至形成薄膜圓頂的步驟之處理將在以下描述。
首先，如圖4所示，在形成MEMS元件的步驟中，由例如鋁所組成的第一金屬互連件102被形成在如矽基板或具有絕緣膜形成於其表面上的絕緣基板之基板100上，並被圖案化。第一金屬互連件102被形成為具有，例如數百奈米至數微米的厚度。舉例而言，濺鍍法被使用為沉積第一金屬互連件102的方法。再者，作為圖案化方法，例如傳統光微影法或RIE(反應性離子蝕刻)法可被使用，或是光微影法及濕式蝕刻法可被使用。
由例如SiOX膜或SiN膜所構成並作用為用於電容器的絕緣膜之鈍化膜104被形成於整個表面上。作為沉積鈍化膜104的方法，例如CVD(化學氣相沉積)法被使用。鈍化膜104被形成為具有，例如數百奈米至數微米的厚度。鈍化膜104被圖案化以形成連接孔部104a。亦即，第一金屬互連件102被曝露於連接孔部104a中。作為圖案化鈍化膜104的方法，例如光微影法或RIE法被使用。
由像是聚醯亞胺的有機材料所形成的第一犧牲層105被施加來覆蓋第一金屬互連件102。第一犧牲層105被形 成為具有，例如數百奈米至數微米的厚度。
第一犧牲層105被圖案化成所欲的形狀，如圖5所示。以此操作，第一金屬互連件102被曝露於連接孔部104a中。第一犧牲層105可藉由曝光及顯影而被圖案化。另一選擇是，第一犧牲層105可藉由使用RIE法及用普通微影法所形成於其上的光阻圖案(未示出)而被圖案化。再次地，例如，被形成於第一犧牲層105上的SiOX膜(未示出)可藉由使用RIE或濕式蝕刻法及用普通微影法的光阻圖案而被圖案化成硬遮罩，且第一犧牲層105可藉由使用該硬遮罩而被圖案化。
由例如鋁所構成的第二金屬互連件106被形成於第一犧牲層105上且被圖形化，如圖6所示。第二金屬互連件106被形成為具有，例如數百奈米至數微米的厚度。以此操作，第二金屬互連件106被連接至被曝露於連接孔部份104a的第一金屬互連件102。濺鍍法被使用為沉積第二金屬互連件106的方法。再者，作為圖案化方法，例如傳統光微影法或RIE(反應性離子蝕刻)法可被使用，或是光微影法及濕式蝕刻法可被使用。
由例如SiN膜所構成的絕緣連接部107被形成於第二金屬互連件106間且被圖案化。絕緣連接部107被形成為具有，例如數百奈米至數微米的厚度。以此操作，第二金屬互連件106被彼此連接。作為沉積方法以及將絕緣連接部107圖案化的方法，傳統半導體技術被使用。功能性元件120因而被完成為可移動部份。
在形成晶圓級的薄膜圓頂的步驟中，由像是聚醯亞胺的有機材料所形成的第二犧牲層108被施加來覆蓋功能性元件120及第一犧牲層105，如圖7所示。第二犧牲層108被形成為具有，例如數百奈米至數微米的厚度。
第二犧牲層108被圖案化成所欲的形狀。第二犧牲層108可藉由曝光及顯影被圖案化。另一選擇是，第二犧牲層108可藉由使用RIE法及用普通微影法所形成於其上的光阻圖案(未示出)而被圖案化。再次地，例如，被形成於第二犧牲層108上的SiOX膜(未示出)可藉由使用RIE或濕式蝕刻法及用普通微影法的光阻圖案而被圖案化成硬遮罩，且第二犧牲層108可藉由使用該硬遮罩而被圖案化。
具有複數個通孔110a以及在其上表面上的第一凹陷部150及第一突出部160之第一層111被形成來覆蓋第二犧牲層108。
更明確地，首先，第一絕緣膜109被形成於整個表面上，如圖8所示。第一絕緣膜109由像是SiOX膜或SiN膜的絕緣膜所構成。作為沉積第一絕緣膜109的方法，例如CVD法被使用。第一絕緣膜109被圖案化成所欲的形狀。作為將鈍化膜104圖案化的方法，例如光微影法或RIE法被使用。以此操作，第一絕緣膜109被形成於第二犧牲層108上以作為延伸於，例如第一和第二方向上的強化構件。
第二絕緣膜110被連續地形成於整個平面上，如圖9所示。更明確地，第二絕緣膜110被形成於第一絕緣膜 109上(在側和上表面上)、於第二犧牲層108上、以及於鈍化膜104上。第二絕緣膜110被形成為在膜沉積方向上具有恆定的厚度。第二絕緣膜110由像是SiOX膜或SiN膜的絕緣膜所構成。例如CVD法被使用來作為沉積第二絕緣膜110的方法。這使得可能在其上表面上去形成具有第一凹陷部150及第一突出部160的第一層111，第一凹陷部150由在第二犧牲層108上的第二絕緣膜110所形成，第一突出部160由在第二犧牲層108上的第一絕緣膜109、以及在第一絕緣膜109上的第二絕緣膜110所形成。
接著，如圖10所示，光阻物(未示出)被施加至第一層111(第二絕緣膜110)。用於移除第一犧牲層105及第二犧牲層108的複數個通孔110a藉由由傳統微影法及RIE或濕式蝕刻法所形成的光阻圖案(未示出)而被形成於第一層111中。
複數個通孔110a未被形成於厚的第一突出部160中，而是被形成於第一層111中的薄的第一凹陷部150中。這使得可能去促進形成通孔110a的製程。
要注意的是，在調整光阻圖案(未示出)與第一層111之間的選擇比時，通孔110a較佳地具有自外面到裡面逐漸增加的尺寸。換言之，通孔110a較佳地具有漸縮形狀，其具有自外面到裡面逐漸減小的尺寸。這被施行，以在第一犧牲層105及第二犧牲層108(稍後描述)被移除之後，改善通孔110a的密封性能。
如圖11所示，藉由使用，例如O2氣體、CF4氣體、或兩者的氣體混合物之灰化，光阻圖案(未示出)、第一犧牲層105、及第二犧牲層108被移除。以此操作，功能性元件120被釋放以形成作為功能性元件120的操作空間之腔室130。
第二層112被形成於第一層111上，如圖2所示。以此操作，複數個通孔110a被封閉以密封腔室130。第二層112被形成為具有，例如數百奈米至數微米的厚度。第二層112由像是聚醯亞胺、SiN膜、或SiOX膜的有機材料的塗佈膜所形成。此時，第二層112可被形成至通孔110a的下層。換言之，第二層112可被形成來填充通孔110a。
作為防濕膜的第三層113被形成於第二層112上。第三層113具有數百奈米至數微米的厚度。第三層113由，例如SiN膜所形成。形成第三層113的方法之範例係CVD法。
在形成第三層113時，膜成形條件為減壓及加熱。由於此緣故，在形成第三層113時，減壓及加熱產生大的應力。特別是，第一層111變形(擴展)。藉由形成作為強化構件的第一絕緣膜109，第一層111形成厚的第一突出部160。這使得可能去減少由在形成第三層113時所產生的應力所造成之第一層111的變形及裂縫的出現。
第三層113被圖案化為所欲的形狀。第三層113藉由使用RIE或濕式蝕刻法及用普通微影法所形成的光阻圖案 (未示出)而被圖案化，藉此完成薄膜圓頂。
要注意的是，複數個通孔110a可被形成為與作為強化構件的第一絕緣膜109的側壁(第二絕緣膜110)自我對準的。亦即，在第二絕緣膜110被形成於整個表面上之後，如圖9所示，第二絕緣膜110的部份藉由蝕刻掉而被移除，如圖12所示，藉此形成通孔110a。更明確地，第二絕緣膜110自第二犧牲層108的上表面及第一絕緣膜109的上表面被移除。第二絕緣膜110因此殘留在第二犧牲層108的側表面及第一絕緣膜109的側表面上。通孔110a的側表面與被形成在第二犧牲層108的側表面及第一絕緣膜109的側表面上之第二絕緣膜110的側表面相配合。
根據此自我對準處理，在形成通孔110a時，PEP(光微影蝕刻製程)不須被施行。這能促進通孔110a的形成。
[根據第一實施例的功效]
根據第一實施例，作為薄膜圓頂的部份的第一層111在其上表面上具有第一凹陷部150及第一突出部160，並具有平的下表面。亦即，第一突出部160作為在垂直於基板表面的方向上具有大的厚度之區域。凹陷部150作為在垂直於基板表面的方向上具有小的厚度之區域。這提供了以下的功效。
當厚的部分區域(第一突出部160)被形成於第一層111中時，第一層111的機械強度被增加。這使得可能去 減少由在形成第三層113時所產生的應力所造成之第一層111的變形。結果，第一層111中的裂縫能被抑制。
通孔110a被形成於第一層111中的薄的區域(第一凹陷部150)中。這使得可能在形成通孔110a時去減少光阻遮罩或類似物的耐久性的投射。這能促進用於形成通孔110a的製程。
[第一實施例的修改]
圖13係顯示根據對第一實施例的第一修改的電子組件的結構之平面圖，並主要地顯示第一層111。圖14係沿圖13中的剖線B-B剖切之截面圖。
第一修改與第一實施例不同處在於第一突出部160的形成區域。更明確地，如圖13及14所示，第一層111在其上部的上表面上具有第一凹陷部150及第一突出部160。第一突出部160被形成以自第一層111的中央部在平面中徑向地延伸。
如上所述，具有大的厚度的第一突出部160自第一層111中的中心徑向地延伸，藉此增加第一層111的機械強度。這是因為作用在第一層111上的應力朝向中央部增加。亦即，承受大的應力的第一層111的厚度被增加以強化第一層111，藉此減少第一層111的變形。結果，第一層111中的裂縫能進一步被抑制。
圖15係顯示根據對第一實施例的第二修改的電子組件的結構之平面圖，並主要地顯示第一層111。圖16係 沿圖15中的剖線C-C剖切之截面圖。
第二修改與第一實施例不同處在於第一突出部160的形成區域。更明確地，如圖15及16所示，第一層111在其上部的上表面上具有第一凹陷部150及第一突出部160。第一突出部160被形成以在平面上延伸至在第一層111的上部中的周圍部。換言之，第一突出部160被形成在接近第一層111的上部中的角。
如上所述，當具有大的厚度的第一突出部160延伸至第一層111的上部中的周圍部時，第一層111的裂縫能被進一步抑制。這是因為裂縫主要地出現在接近第一層111的角。亦即，第一層111接近裂縫經常出現的角之膜厚度被增加以強化第一層111。即便由於應力，第一層111的變形係大的，接近角的裂縫的出現能被抑制。
<第二實施例>
根據第二實施例的電子組件將參照圖17至25來說明。在第一實施例中，第一層111在其上表面上具有第一凹陷部150及第一突出部160。相反地，根據第二實施例，第一層111除了在其上表面外，在其下表面上亦具有第二凹陷部170及第二突出部180。第二實施例將在以下詳細地描述。
在第二實施例中與第一實施例中相同的部件將不會被描述，而不同之處將在第二實施例中主要地來描述。
[根據第二實施例的結構]
圖17係顯示根據第二實施例的電子組件的結構之平面圖，並主要地顯示第一層111。圖18係沿圖17中的剖線D-D剖切之截面圖。圖19係圖17中的局部放大視圖，並主要地顯示第一層111。
第二實施例與第一實施例不同處在於第一層111在其下表面上亦包括第二凹陷部170及第二突出部180。
更明確地，如圖17及18所示，根據第二實施例的第一層111在其上表面上具有第一凹陷部150及第一突出部160。此外，第一層111在其下表面上具有第二凹陷部170及第一突出部180。換言之，第一層111在其上和下表面上具有不同的高度。以此結構，第一層111在垂直於基板表面的方向上具有不同的膜厚度。第一層111的厚度稍後將詳細地描述。
要注意的是，在第二實施例中，第一凹陷部150表示除了第一層111中的第一突出部160以外的區域。第二突出部180表示除了第一層111中的第二凹陷部170以外的區域。階狀部190被形成於第一凹陷部150(第二突出部180)與第一突出部160(第二凹陷部170)之間以將它們連接。
第一層111由側部、上部、以及連接它們的角部所構成，以便形成腔室130。第一層111在上部的上表面上具有第一凹陷部150及第一突出部160。舉例而言，第一突出部160在第一方向及垂直於第一方向的第二方向上在平 面上延伸。另一方面，第一層111在上部的下表面上具有第一凹陷部170及第二突出部180。第一層111的下表面上的第二凹陷部170對應於在其上表面上的第一突出部160的位置。第一層111的下表面上的第二突出部180對應於在其上表面上的第一凹陷部150的位置。
在其上表面上具有第一凹陷部150及第一突出部160且在其下表面上具有第二凹陷部170及第二突出部180之第一層111由第二絕緣膜110所形成。第二絕緣膜110係懸空的，且被連續地形成於結構的整個表面上。第二絕緣膜110由像是SiOX膜或SiN膜的絕緣膜所形成。
如圖19所示，在第一層111(第二絕緣膜110)中，階狀部190被形成於第一凹陷部150與第一突出部160之間(於第二凹陷部170與第二突出部180之間)。在垂直於基板表面的方向上的階狀部190的膜厚度係大於在垂直於基板表面的方向上的第一凹陷部150及第一突出部160(第二凹陷部170及第二突出部180)的膜厚度。更明確地，在垂直於基板表面的方向上的階狀部190的膜厚度係等於在膜沉積方向上的第三犧牲層210(稍後描述)的膜厚度W2及第二絕緣膜110的膜厚度W1之總厚度。另一方面，在垂直於基板表面的方向上的第一凹陷部150及第一突出部160(第二凹陷部170及第二突出部180)的膜厚度係等於在膜沉積方向上的第二絕緣膜110的膜厚度W1。在膜沉積方向上的第三犧牲層210的膜厚度W2係等於第一凹陷部150與第一突出部160之間的高度差(第二凹陷部170與第 二突出部180之間的高度差)。
要注意的是，在垂直於基板表面的方向上的階狀部190的膜厚度係為，例如在垂直於基板表面的方向上的第一凹陷部150及第一突出部160(第二凹陷部170及第二突出部180)的膜厚度之約2倍。亦即，在膜沉積方向上的第二絕緣膜110的膜厚度W1係幾乎等於在膜沉積方向上的第三犧牲層210的膜厚度W2。更明確地，在垂直於基板表面的方向上的階狀部190的膜厚度係為，例如約6微米。在垂直於基板表面的方向上的第一凹陷部150及第一突出部160(第二凹陷部170及第二突出部180)的膜厚度係為約3微米。
如上所描述，當第一凹陷部150及第一突出部160(第二凹陷部170及第二突出部180)被形成於第一層111中以形成階狀部190時，第一層111的膜厚度能在垂直於基板表面的方向上被作成為局部是厚的。結果，第一層111的機械強度能被增加。
如圖17及18所示，複數個通孔110a被形成於在第一層111中為薄的之第一凹陷部150(第二突出部180)中。這使得可能去促進用於形成通孔110a的製程。
要注意的是，如圖20及21所示，複數個通孔110a可被形成於在第一層111中為薄的之第一突出部160(第二凹陷部170)中。
在圖17至21中，複數個通孔110a被形成於第一層111中的第一凹陷部150(第二突出部180)與第一突出部 160(第二凹陷部170)中的一個中。此實施例不受限於此。複數個通孔110a可被形成於第一層111中的第一凹陷部150(第二突出部180)與第一突出部160(第二凹陷部170)中的一個中。亦即，複數個通孔110a可被形成於除了在第一層111中具有厚的膜厚度的階狀部190以外的區域中。
[根據第二實施例的製造方法]
圖22至25係根據第二實施例的製造電子組件的方法之截面圖。形成薄膜圓頂的方法將會從以下將描述的第二實施例的電子元件中的形成MEMS元件的方法來描述。
第一實施例中的圖4至7的步驟被施行。亦即，由像是聚醯亞胺的有機材料所作成的第二犧牲層108被施加來覆蓋MEMS元件120及第一犧牲層105。第二犧牲層108然後被圖案化成所欲的形狀。
第一層111被形成來覆蓋第二犧牲層108，並具有複數個通孔110a、在其上表面上的第一凹陷部150及第一突出部160，以及在其下表面上的第二凹陷部170及第二突出部180。
更明確地，如圖22所示，由像是聚醯亞胺的有機材料所作成的第三犧牲層210被施加至整個表面。第三犧牲層210然後被圖案化成所欲的形狀。第三犧牲層210可藉由光敏曝光而被圖案化並被顯影。另一選擇是，第三犧牲層210可藉由RIE法及由傳統微影法形成在第三犧牲層 210上的光阻圖案(未示出)而被圖案化。另一選擇是，形成於第三犧牲層210上的SiOX膜或類似物(未示出)可藉由由傳統微影法及RIE或濕式蝕刻法所形成的光阻圖案而被圖案化成硬遮罩。第三犧牲層210可藉由使用上述硬遮罩而被圖案化。第三犧牲層210被形成為在，例如第一和第二方向上在第二犧牲層108上延伸。
如圖23所示，第二絕緣膜110被連續地形成於整個表面上。更明確地，第二絕緣膜110被形成於第三犧牲層210(側表面及上表面)、第二犧牲層108、及鈍化膜104上。第二絕緣膜110被形成，使得，例如在膜沉積方向上的膜厚度係恆定的。第二絕緣膜110由像是SiOX膜或SiN膜的絕緣膜所形成。形成第二絕緣膜110的方法為，例如CVD法，藉此形成第一層111，其具有由在第二犧牲層108的上表面上的第二絕緣膜110所形成的第一凹陷部150(第二突出部180)、由在第三犧牲層210的上表面上的第二絕緣膜110所形成的第一突出部160(第二凹陷部170)、以及由在第三犧牲層210的側表面上的第二絕緣膜110所形成的階狀部190。
如圖24所示，光阻物(未示出)被施加至第一層111(第二絕緣膜110)。用於移除第一犧牲層105、第二犧牲層108、及第三犧牲層210的複數個通孔110a藉由以傳統微影法、及RIE或濕式蝕刻法所形成的光阻圖案(未示出)而被形成於第一層111中。
此時，複數個通孔110a未在第一層111中的厚的階 狀部190中被形成，而是在第一層中的薄的第一凹陷部150(第二突出部180)及/或第一突出部160(第二凹陷部170)中被形成。這使得可能去促進用於形成通孔110a的製程。
如圖25所示，光阻圖案(未示出)、第一犧牲層105、第二犧牲層108、及第三犧牲層210藉由使用O2氣體、CF4氣體、或它們的混合物之灰化而被移除。這能釋放功能性元件120，並形成作為用於操作功能性元件120的空間之腔室130。在其上表面上具有第一凹陷部150及第一突出部160且在其下表面上具有第二凹陷部170及第二突出部180的第一層111(第二絕緣膜110)被形成。
如圖18所示，第二層112被形成於第一層111上。這能封閉複數個通孔110a並密封腔室130。第二層112的膜厚度係為，例如數百奈米至數微米。第二層112由像是聚醯亞胺的有機材料的塗佈膜、或是SiN或SiOX膜所形成。
作為防濕膜的第三層113被形成於第二層112上。第三層113的膜厚度係為，例如數百奈米至數微米。第三層113由，例如SiN膜所形成。形成第三層113的方法係，例如CVD法。
在形成第三層113時，膜形成條件為減壓及加熱。由於此緣故，在形成第三層113時，減壓及加熱產生大的應力。此時，第一層111具有第一凹陷部150(第二突出部180)及第一突出部160(第二凹陷部170)，藉此在它們之間 形成厚的階狀部190。這能減少由在形成第三層113時所產生的應力所造成的第一層111的變形，並抑制裂縫的出現。
第三層113被圖案化成所欲的形狀。第三層113藉由使用RIE或濕式蝕刻法以及用普通微影法所形成的光阻圖案(未示出)而被圖案化，藉此完成薄膜圓頂。
[第二實施例的功效]
根據第二實施例，作為薄膜圓頂部份的第一層111在其上表面上具有第一凹陷部150及第一突出部160，且在其下表面上於對應第一凹陷部150及第一突出部160的位置具有第二突出部180及第二凹陷部170。階狀部190被形成於第一凹陷部150(第二突出部180)與第一突出部160(第二凹陷部170)之間。亦即，第一凹陷部150及第一突出部160(第二突出部180及第二凹陷部170)在垂直於基板表面的方向上作為薄的區域。它們之間的階狀部190在垂直於基板表面的方向上作為厚的區域，藉此提供以下功效。
當厚的部份區域(階狀部190)被形成於第一層111中時，第一層111的機械強度被增加。這使得可能去減少由在形成第三層113時所產生的應力所造成之第一層111的變形。結果，第一層111中的裂縫的出現能被抑制。
通孔110a被形成於第一層111中的薄的區域(第一凹陷部150(第二突出部180))及/或第一突出部160(第二凹陷 部170)中。這使得可能在形成通孔110a時去減少光阻圖案的差的耐久性的問題。這能促進用於形成通孔110a的製程。
通孔110a可被形成於除了階狀部190以外的區域中，亦即，於第一凹陷部150及第一突出部160中的一個中。這相較於第一實施例更能減少的通孔110a的形成區域的限制。
儘管一些實施例已經被描述，這些實施例僅已以範例的方式被呈現，且不意在去限制發明的範疇。的確，在此所描述的新穎實施例可用多種其他形式來實施；此外，在此所描述的實施例的形式之各種省略、替代及改變可在不背離發明的精神的情形下而被作成。隨附的申請專利範圍及它們的均等物意在涵蓋會落在發明的範疇及精神內的這樣的形式或修改。
100‧‧‧基板
109‧‧‧第一絕緣膜
110‧‧‧第二絕緣膜
110a‧‧‧通孔
111‧‧‧第一層
150‧‧‧第一凹陷部
160‧‧‧第一突出部
A‧‧‧剖線

Claims (20)

  1. 一種電子組件，包含：基板；功能性元件，其被形成於該基板上；第一層，其被組態以形成將該功能性元件儲存於該基板上之腔室，該第一層具有通孔，該第一層在其上表面上具有第一凹陷部及第一突出部，且該第一層在垂直於該基板的表面之方向上具有不同的膜厚度；及第二層，其被形成於該第一層上，且被組態以將該等通孔封閉。
  2. 如申請專利範圍第1項之電子組件，其中該第一層的下表面上係平的，且該第一突出部的膜厚度係大於該第一凹陷部的膜厚度。
  3. 如申請專利範圍第2項之電子組件，其中該等通孔被形成於該第一層中的該第一凹陷部中。
  4. 如申請專利範圍第2項之電子組件，其中該第一突出部由懸空的第一絕緣膜以及被形成於該第一絕緣膜上的第二絕緣膜所形成，且該第一凹陷部由懸空的該第二絕緣膜所形成。
  5. 如申請專利範圍第4項之電子組件，其中該第一絕緣膜及該第二絕緣膜各由SiOX膜及SiN膜中的一個所形成。
  6. 如申請專利範圍第2項之電子組件，其中該第一突出部的膜厚度實質地為該第一凹陷部的膜厚度的2倍。
  7. 如申請專利範圍第1項之電子組件，其中該第一層在其下表面上具有第二凹陷部及第二突出部，該第二凹陷部對應於該第一突出部，該第二突出部對應於該第一凹陷部，且該第一突出部與該第一凹陷部之間的階狀部的厚度係大於該第一突出部及該第一凹陷部的厚度。
  8. 如申請專利範圍第7項之電子組件，其中該等通孔被形成於該第一層中的該第一凹陷部及/或該第一突出部中。
  9. 如申請專利範圍第7項之電子組件，其中該第一突出部及該第一凹陷部由懸空的該第二絕緣膜所形成。
  10. 如申請專利範圍第8項之電子組件，其中該第二絕緣膜由SiOX膜及SiN膜中的一個所形成。
  11. 如申請專利範圍第7項之電子組件，其中該階狀部的膜厚度實質地為該第一凹陷部及該第一突出部的膜厚度的2倍。
  12. 如申請專利範圍第1項之電子組件，其中該第一突出部自該第一層中的中央部被徑向地形成。
  13. 如申請專利範圍第1項之電子組件，其中該第一突出部被形成於該第一層中的周圍部中。
  14. 一種製造電子組件的方法，包含：形成第一犧牲層於基板上；形成功能性元件於該第一犧牲層上；形成第二犧牲層，俾以覆蓋該功能性元件；形成第一層於該第二犧牲層上，該第一層在其上表面 上具有第一凹陷部及第一突出部，且該第一層在垂直於該基板的表面之方向上具有不同的膜厚度；形成通孔於該第一層中；經由該等通孔移除該第一犧牲層及該第二犧牲層，以形成將該功能性元件儲存於該基板上之腔室；且形成將該第一層上的該等通孔封閉之第二層。
  15. 如申請專利範圍第14項之製造電子組件的方法，其中形成該第一層包含：形成被圖案化的第一絕緣膜於該第二犧牲層上；且形成該第二絕緣膜於該第二犧牲層及該第一絕緣膜上。
  16. 如申請專利範圍第15項之製造電子組件的方法，其中該等通孔被形成於該第一層中的該第一凹陷部中。
  17. 如申請專利範圍第15項之製造電子組件的方法，其中該第一絕緣膜及該第二絕緣膜各由SiOX膜及SiN膜所形成。
  18. 如申請專利範圍第14項之製造電子組件的方法，其中形成該第一層包含：形成被圖案化的第三犧牲層於該第二犧牲層上；且形成第二絕緣膜於該第二犧牲層及該第三犧牲層上；且在移除該第一犧牲層及該第二犧牲層中，該第三犧牲層經由該等通孔被移除。
  19. 如申請專利範圍第18項之製造電子組件的方法， 其中該等通孔被形成於該第一層中的該第一凹陷部及/或該第一突出部中。
  20. 如申請專利範圍第18項之製造電子組件的方法，其中該第二絕緣膜由SiOX膜及SiN膜中的一個所形成。
TW102128472A 2013-02-15 2013-08-08 電子組件及其製造方法 TWI506740B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013027926A JP2014155980A (ja) 2013-02-15 2013-02-15 電気部品およびその製造方法

Publications (2)

Publication Number Publication Date
TW201432856A true TW201432856A (zh) 2014-08-16
TWI506740B TWI506740B (zh) 2015-11-01

Family

ID=51350609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128472A TWI506740B (zh) 2013-02-15 2013-08-08 電子組件及其製造方法

Country Status (3)

Country Link
US (2) US9126824B2 (zh)
JP (1) JP2014155980A (zh)
TW (1) TWI506740B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6205496B2 (ja) * 2013-09-27 2017-09-27 インテル・コーポレーション 改良された構成のスルーホール構造を有する半導体パッケージ、半導体パッケージの製造方法、及び半導体パッケージを備えるシステム
JP2015200619A (ja) * 2014-04-10 2015-11-12 株式会社東芝 圧力センサ
DE102014112672B4 (de) * 2014-09-03 2018-05-09 Snaptrack, Inc. Abdeckung für ein Bauelement und Verfahren zur Herstellung einer Abdeckung für ein Bauelement
EP3018092A1 (en) * 2014-11-10 2016-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft MEMS package
DE102014117599B4 (de) * 2014-12-01 2016-06-16 Epcos Ag MEMS-Bauelement mit Dünnschicht-Abdeckung mit verbesserter Stabilität und Verfahren zur Herstellung
US11711653B2 (en) 2021-05-11 2023-07-25 xMEMS Labs, Inc. Sound producing cell and manufacturing method thereof
US12063470B1 (en) * 2023-02-10 2024-08-13 xMEMS Labs, Inc. Acoustic package structure and covering structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750789B2 (ja) * 1986-07-18 1995-05-31 日産自動車株式会社 半導体圧力変換装置の製造方法
JP4111809B2 (ja) * 2002-11-26 2008-07-02 株式会社リコー 静電型アクチュエータ、液滴吐出ヘッド及びその製造方法、インクカートリッジ、インクジェット記録装置、マイクロポンプ、光学デバイス、画像形成装置、液滴を吐出する装置
FR2901264B1 (fr) * 2006-05-22 2008-10-10 Commissariat Energie Atomique Microcomposant muni d'une cavite delimitee par un capot a resistance mecanique amelioree
JP5127210B2 (ja) * 2006-11-30 2013-01-23 株式会社日立製作所 Ｍｅｍｓセンサが混載された半導体装置
US7736929B1 (en) * 2007-03-09 2010-06-15 Silicon Clocks, Inc. Thin film microshells incorporating a getter layer
JP2008296336A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 中空封止構造体及び中空封止構造体の製造方法
TW200938479A (en) * 2007-10-22 2009-09-16 Toshiba Kk Micromachine device and method of manufacturing the same
JP5435199B2 (ja) * 2008-01-11 2014-03-05 セイコーエプソン株式会社 機能デバイス及びその製造方法
US8592925B2 (en) * 2008-01-11 2013-11-26 Seiko Epson Corporation Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
JP2010188664A (ja) 2009-02-19 2010-09-02 Seiko Epson Corp 流体噴射装置、及び、流体噴射方法
JP5198322B2 (ja) * 2009-02-24 2013-05-15 株式会社東芝 Ｍｅｍｓ素子及びｍｅｍｓ素子の製造方法
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
JP2010280035A (ja) * 2009-06-04 2010-12-16 Toshiba Corp Ｍｅｍｓデバイスとその製造方法
JP2011218462A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp Ｍｅｍｓ装置
JP5204171B2 (ja) * 2010-08-25 2013-06-05 株式会社東芝 電気部品およびその製造方法
JP2012096316A (ja) * 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
JP5526061B2 (ja) * 2011-03-11 2014-06-18 株式会社東芝 Ｍｅｍｓ及びその製造方法
JP2012222420A (ja) * 2011-04-05 2012-11-12 Seiko Epson Corp 発振器
JP5813471B2 (ja) * 2011-11-11 2015-11-17 株式会社東芝 Ｍｅｍｓ素子
JP5951344B2 (ja) * 2012-04-27 2016-07-13 株式会社東芝 Ｍｅｍｓデバイスおよびその製造方法

Also Published As

Publication number Publication date
US20140231934A1 (en) 2014-08-21
US20150284242A1 (en) 2015-10-08
TWI506740B (zh) 2015-11-01
US9126824B2 (en) 2015-09-08
JP2014155980A (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
TWI506740B (zh) 電子組件及其製造方法
US8921997B2 (en) Electrical component and method of manufacturing the same
US10508029B2 (en) MEMS integrated pressure sensor devices and methods of forming same
US9260295B2 (en) MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same
TWI647172B (zh) 壓電微機電系統
US9085455B2 (en) MEMS devices and methods for forming same
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US11212611B2 (en) MEMS microphone and manufacturing method thereof
US8796845B2 (en) Electronic device covered by multiple layers and method for manufacturing electronic device
TWI512800B (zh) 電子組件及其製造方法
US8952465B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
TWI543280B (zh) 微機電系統元件的形成方法
US10886455B2 (en) Piezoelectric microphone with deflection control and method of making the same
KR20190109725A (ko) 패터닝된 점착방지층에 의한 점착 방지 방법
US20150170997A1 (en) Mems device and manufacturing method of the same
JP2010280035A (ja) Ｍｅｍｓデバイスとその製造方法
TWI765489B (zh) 微機電系統裝置、其製造方法與使用其之整合式微機電系統
JP2015174150A (ja) Ｍｅｍｓデバイスおよびその製造方法
US20160075550A1 (en) Mems element and manufacturing method of the same
US20150232331A1 (en) Layer structure for a micromechanical component
TW201827326A (zh) 半導體結構及其製造方法
JP2013215815A (ja) 電気部品およびその製造方法
JP2008149405A (ja) Ｍｅｍｓデバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees