JP5435199B2 - 機能デバイス及びその製造方法 - Google Patents

機能デバイス及びその製造方法 Download PDF

Info

Publication number
JP5435199B2
JP5435199B2 JP2008300523A JP2008300523A JP5435199B2 JP 5435199 B2 JP5435199 B2 JP 5435199B2 JP 2008300523 A JP2008300523 A JP 2008300523A JP 2008300523 A JP2008300523 A JP 2008300523A JP 5435199 B2 JP5435199 B2 JP 5435199B2
Authority
JP
Japan
Prior art keywords
covering
coating layer
cavity
rib
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008300523A
Other languages
English (en)
Other versions
JP2009184102A (ja
Inventor
正吾 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008300523A priority Critical patent/JP5435199B2/ja
Priority to CN2009100014516A priority patent/CN101513989B/zh
Priority to US12/351,758 priority patent/US8592925B2/en
Publication of JP2009184102A publication Critical patent/JP2009184102A/ja
Priority to US13/243,916 priority patent/US20120012950A1/en
Application granted granted Critical
Publication of JP5435199B2 publication Critical patent/JP5435199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は機能デバイス及びその製造方法に係り、特に、MEMS(微小電気機械システム)等の機能構造体を基板上に構成された空洞部に配置してなる機能デバイスの構造及び製法に関する。
一般に、機能デバイスとしてのMEMS(微小電気機械システム)は、半導体製造プロセス等で用いられる微細パターニング技術を利用した種々の電子部品として製造されている。多くの場合、基板上に構成される空洞部の内部にMEMS構造体の少なくとも一部が収容配置され、必要に応じて当該空洞部が上方より被覆部により密閉され、空洞部内が減圧封止状態とされたり、或いは、空洞部内に特殊ガスが封入されたりした状態とされる。
例えば、以下の特許文献1には、犠牲層とともにMEMS構造体を形成し、当該MEMS構造体上に絶縁層を形成した上で、該絶縁層上にベント(通路)を備えた第1の封止層を形成し、このベントを通して絶縁層及び犠牲層をエッチング除去して空洞部を形成し、この空洞部内にガスを導入した後、第1の封止層上に第2の封止層を形成することでベントを閉鎖する方法で構成された封止構造が記載されている。
また、以下の特許文献2には、半導体集積回路装置(CMOS)とMEMS構造体とをモノリシックに構成した構造において、空洞部をMOSFETの配線形成技術を用いて同時に形成する、上記と類似の方法が記載されている。
特開2004−314292号公報 特開2006−263902号公報
しかしながら、前述のように空洞部内にMEMS構造体を配置して密閉する構造においては、例えば、開孔を備えた第1被覆層を形成して当該開孔を通したエッチングにより空洞部を形成する場合において、エッチング後に水洗しその後空洞部を乾燥させる際に、空洞部内の水位の低下とともに第1被覆層が内側に陥没するときがある。また、その後、第1被覆層上に第2被覆層を積層して空洞部を減圧封止する場合に、内外圧力差によって被覆部が外圧により内側に陥没するときもある。このような被覆部の陥没は、被覆部がMEMS構造体に接触することなどによって動作不良を招く場合があるなど、電子装置の製造上の歩留まりを低減させ、また、製品の品位の低下をもたらすこともある。
さらに、空洞部を覆う被覆部の形態は、被覆部の層構造に起因する熱膨張率の差異、製造条件の変更などによってもばらつくため、上述の乾燥時や減圧封止時に限らず、積層構造の内部応力などといった他の要因によって内側へ陥没したり外側へ突出したりといった変形を生ずる場合があり、これがデバイス特性のばらつきをもたらすなど製品の品位に影響を及ぼす場合がある。
そこで、本発明は上記問題点を解決するものであり、その課題は、機能構造体を収容する空洞部を備えた機能デバイスにおいて、空洞部を覆う被覆部の変形を低減することにより、動作不良、デバイス特性のばらつき等の不具合を低減することにある。
斯かる実情に鑑み、本発明の機能デバイスは、基板と、該基板上に形成された機能構造体と、該機能構造体が配置された空洞部と、該空洞部を被覆する被覆部とを具備する機能デバイスにおいて、前記被覆部は、少なくとも前記空洞部を覆う被覆範囲を横断するリブ状部若しくは溝状部を含む凹凸構造を備えていることを特徴とする。
この発明によれば、機能構造体を収容する空洞部を被覆する被覆部に、少なくとも当該空洞部を覆う被覆範囲を横断するリブ状部若しくは溝状部を含む凹凸構造を設けることにより、被覆部の陥没や突出などの変形に対する剛性が向上し、これによって機能構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。
本発明の一の態様においては、前記凹凸構造は相互に並行する複数の前記リブ状部若しくは溝状部を含む。これによれば、相互に並行する複数のリブ状部若しくは溝状部を含むことで、被覆部の陥没や突出に対する剛性をさらに向上させることができるので、不具合をさらに低減することが可能である。
ここで、凹凸構造が少なくとも上記被覆範囲において波板状に構成されている場合が含まれる。この場合には、波板状に形成されることで被覆部の剛性をさらに高めることができるとともに、絶縁膜などで構成された下層の表面を波板状とし、その下層の表面上に被覆部を膜状に形成することで被覆部を容易に形成することが可能になる。ここで、波板状の凹凸構造とは、一面側に設けられたリブ状部と他面側に設けられた溝状部とが相互に対応する平面位置に対応する姿勢で形成され、これらのリブ状部と溝状部よりなる複数の組が並行して延在するように構成されたものを言う。
また、前記被覆部の前記空洞部に臨む内面上に前記リブ状部が形成されている場合が含まれる。この場合には、リリース前に存在する、絶縁膜などで構成された下層の表面に凹溝を形成し、その上に被覆部を膜状に形成することで被覆部を容易に形成することができる。
また、本発明の他の態様においては、前記被覆部は、前記空洞部側に形成され前記空洞部に臨む開孔を備えた第1被覆層と、該第1被覆層の前記開孔を閉塞する第2被覆層とを有し、前記第1被覆層に前記凹凸構造が設けられている。前記被覆部が前記空洞部側に形成され前記空洞部に臨む開孔を備えた第1被覆層と該第1被覆層の前記開孔を閉塞する第2被覆層とを有する場合には、開孔を備えた第1被覆層を通して空洞部を形成するためのエッチング処理を施したり、減圧をしたり、ガスの導入を行ったりすることができ、その後、第2被覆層を形成して開孔を閉鎖させることで空洞部を密閉することができるため、空洞部の密閉を容易に行うことが可能になる。そして、この場合、第1被覆層に上記凹凸構造が設けられていることにより、第1被覆層の剛性が高まるので、空洞部の形成時、水洗後の乾燥時、減圧封止時などにおいて確実に被覆部の陥没や突出などの変形を低減できる。
本発明のさらに他の態様においては、前記機能構造体はその機能に伴って動作する可動部を前記被覆部の側に備え、前記被覆部の前記空洞部に臨む内面の前記可動部と平面的に重なる範囲が前記リブ状部若しくは前記溝状部により設けられる傾斜や段差を備えない平坦面領域とされている。これによれば、被覆部の上記内面の可動部と平面的に重なる範囲が平坦領域とされることにより、可動部と被覆部との間隔を十分に確保できない場合でも、寄生容量の増大やばらつきを招いたり、可動部の動作時において可動部が被覆部の凹凸構造に接触したりするなどの不具合の発生を回避することができる。ここで、上記可動部と平面的に重なる範囲の両側にそれぞれ前記凹凸構造が設けられていることが被覆部の剛性を高める上で好ましい。
本発明の異なる態様においては、前記機能構造体はその機能に伴って動作する可動部を前記被覆部の側に備え、前記被覆部の前記空洞部に臨む内面には、前記可動部と平面的に重なる範囲を避けて前記リブ状部が形成されている。これによれば、被覆部の上記内面に可動部と平面的に重なる範囲を避けてリブ状部が形成されているので、可動部と被覆部との間隔を十分に確保できない場合でも、寄生容量の増大やばらつきを招いたり、可動部の動作時において可動部が被覆部のリブ状部に接触したりするなどの不具合の発生を回避することができる。ここで、上記可動部と平面的に重なる範囲の両側にそれぞれ前記リブ状部が設けられていることが被覆部の剛性を高める上で好ましい。
本発明のさらに異なる態様においては、前記機能構造体はその機能に伴って動作する可動部を前記被覆部の側に備え、前記凹凸構造は、前記可動部と平面的に重なる範囲を前記リブ状部若しくは前記溝状部が横断するように構成される。これによれば、可動部と平面的に重なる範囲をリブ状部若しくは溝状部が横断するように構成されることにより、可動部と被覆部との間隔を十分に確保できる場合であれば、被覆部の上記範囲の剛性を高めることができるので、上記範囲の変形をさらに低減することができ、これによって機能構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。
本発明の別の態様においては、前記開孔は、前記第1被覆層において前記リブ状部若しくは前記溝状部により設けられる凹凸領域を避けて前記第1被覆層の平坦領域に形成される。これによれば、リブ状部や溝状部によって形成される傾斜や段差を備えた凹凸領域を避けて第1被覆層の平坦領域に開孔を設けることで、開孔を安定して形成できるので、開口形状の精度や再現性を高めることができ、その結果、リリース工程の安定性や再現性を確保することができることから、機能構造体の特性の安定化や歩留まりの向上を図ることができる。
本発明のさらに別の態様においては、前記機能構造体はその機能に伴って動作する可動部を前記被覆部の側に備え、前記開孔は、前記可動部と平面的に重なる範囲を避けて形成されている。これによれば、可動部と平面的に重なる範囲を避けて開孔が形成されることにより、開孔を閉鎖する際に可動部に閉鎖材料が付着して機能構造体の不具合を招くことが防止される。
本発明の他の態様においては、前記被覆部には複数の開孔が分散配置され、前記リブ状部若しくは溝状部が前記開孔の間を直線状に延在する。本発明ではリブ状部若しくは溝状部の延在形状は直線状に限らず特に限定されない。例えば、蛇行状、ジグザグ状、屈折状などでもよい。しかし、リブ状部若しくは溝状部を直線状に構成することで剛性の向上効果をさらに高めることができる。また、複数の開孔を設けることで空洞部の形成、減圧、ガスの導入などを容易に行うことができるが、これは被覆部の剛性を低下させるので、リブ状部若しくは溝状部が開孔間を直線状に延在するように構成することで、剛性をより確実に確保できる。
本発明の別の態様においては、前記空洞部が減圧封止されている。本発明は空洞部が減圧封止状態にあることを必須の要件とするものではなく、空洞部が減圧されていない場合、ガスが封入されている場合などでも有効なものであるが、空洞部が減圧封止されている場合には内外圧力差が大きくなるため、被覆部の陥没により機能構造体に動作不良が生ずる可能性が高くなるから、特に本態様において本発明は効果的である。なお、上記の空洞部が減圧封止される場合以外の態様としては、空洞部が常圧で被覆部により密閉される場合、空洞部が被覆部で覆われているが密閉されていない場合、空洞部にガス等を加圧して封止する場合などが挙げられる。
次に、本発明の機能デバイスの製造方法は、基板と、該基板上に形成された機能構造体と、該機能構造体が配置された空洞部と、該空洞部を被覆する被覆部とを具備する機能デバイスの製造方法において、前記機能構造体を犠牲層とともに形成する構造体形成工程と、前記機能構造体上に少なくとも一部の表面領域に溝状部若しくはリブ状部を含む凹凸形状を備えた絶縁膜を形成する絶縁膜形成工程と、前記表面領域上に形成することにより前記凹凸形状を反映してリブ状部若しくは溝状部を備えた凹凸構造を有するとともに開孔を有する第1被覆層を形成する第1被覆層形成工程と、前記第1被覆層の前記開孔を通して前記機能構造体上の前記絶縁膜及び前記犠牲層を除去するリリース工程と、前記第1被覆層の前記開孔を閉鎖する第2被覆層を形成する被覆工程と、を具備することを特徴とする。
また、本発明の別の機能デバイスの製造方法は、基板と、該基板上に形成された機能構造体と、該機能構造体が配置された空洞部と、該空洞部を被覆する被覆部とを具備する機能デバイスの製造方法において、前記機能構造体を犠牲層とともに形成する構造体形成工程と、前記機能構造体上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に少なくとも2層の積層構造を備え、いずれか少なくとも一方の層の形成範囲に対応したリブ状部若しくは溝状部を備えた凹凸構造を有するとともに開孔を有する第1被覆層を形成する第1被覆層形成工程と、前記第1被覆層の前記開孔を通して前記機能構造体上の前記絶縁膜及び前記犠牲層を除去するリリース工程と、前記第1被覆層の前記開孔を閉鎖する第2被覆層を形成する被覆工程と、を具備することを特徴とする。
本発明の一の態様においては、前記被覆工程で前記第2被覆層が減圧された空間内で気相成長法により成膜されることにより前記空洞部が減圧封止される。第2被覆層を減圧された空間内で気相成長法により成膜されることで、空洞部を極めて容易に減圧封止することができる。ただし、本発明は空洞部が減圧封止される場合に限らず、空洞部が被覆部により常圧で密閉される場合、空洞部が被覆部で被覆されるが密閉されない場合、空洞部にガス等を加圧して封止する場合などにおいても適用できる。
次に、添付図面を参照して本発明の実施形態について詳細に説明する。最初に、本発明に係る機能デバイスの実施形態について説明する。図1及び図2は本発明に係る機能デバイスの断面構造の例を示す概略拡大縦断面図である。
本実施形態では、本実施形態では、シリコンや化合物半導体などの半導体基板等よりなる基板11が用いられる。ただし、本発明において基板11はガラス、セラミックス、サファイア、ダイヤモンド、合成樹脂等の他の素材で構成される場合もありうる。
本実施形態では、上記の基板11上にLOCOS(Local Oxidation of Silicon)などの素子分離膜11Sが常法(熱酸化法等)により形成され、この上に、窒化シリコン等で構成された下地層(素子分離層)12が形成される。また、この下地層12上には、共振器(レゾネータ)、フィルタ、アクチュエータ、センサ等のMEMS構造体を構成する下部構造部13A及び上部構造部15Aが形成されている。下部構造部13Aと上部構造部15Aは間隔を介して対向配置される。また、同下地層12上には、下部電極13Bと上部電極15Bが絶縁膜14Bを介して対向配置されたコンデンサも構成されている。さらに、基板11の表層部には能動層11A、不純物領域11B及び11C、ゲート絶縁膜14C、及び、ゲート電極15CよりなるMOSトランジスタが形成される。このMOSトランジスタは上記の素子分離膜11Sによって平面的に包囲され、周囲構造に対し素子分離される。
下部構造部13A及び上部構造部15Aの材料は導電体であれば特に限定されないが、それぞれMOSトランジスタを構成するゲート電極15Cと同工程若しくは同種工程で実施することができる点で、例えば、導電性シリコン膜(ドーピングされた多結晶シリコン)で構成されることが望ましい。導電性シリコン膜は半導体製造プロセスにおいて形成される機能層を構成する素材であり、上記MOSトランジスタに限らず、半導体回路中の機能層と同時に形成することで製造工程を共通化できるという利点がある。
基板11上には、絶縁層である酸化シリコン(SiO)、より詳細にはPSG(リンドープガラス)やTEOS(テトラエトキシシランなどを原料ガスとして形成されるCVD膜)等よりなる層間絶縁膜16、18、及び、アルミニウム等よりなる配線層17A、17B、17C、17D並びに第1被覆層19A、配線層19B、19C、19D、19Eが形成される。当該配線層は基板11上に所定の回路を形成するための導電パターンとされる。上記の各層の上には酸化シリコン(SiO)や窒化シリコン(Si)などからなる表面保護膜21が積層される。この表面保護膜21は層間絶縁膜や後述する犠牲層とはパターニング(エッチング)選択性を有する素材で構成される。さらに第1被覆層19Aの上には第2被覆層22が形成されている。
上記層間絶縁膜16,18には開口部が設けられ、この開口部によって上記MEMS構造体が内部に配置された空洞部Cが構成される。空洞部Cは上記第1被覆層19Aと第2被覆層22とから構成される被覆部Dにより上方から被覆されることで密閉されている。第1被覆層19Aには空洞部Cに連通する複数の開孔19aが形成され、これらの開孔19aは、第2被覆層22が上方から覆われることで閉鎖されている。
上記第1被覆層19Aは配線層19B、19C、19D、19Eと同時に形成される。例えば、金属層を成膜し、その後、パターニングすることで、第1被覆層19Aや各配線層の外形パターンと同時に第1被覆層19の開孔19aが形成される。ここで、第1被覆層19Aは、他の配線層と同様に複数層の積層構造で構成される場合がある。たとえば、第1層(最下層)が厚み1−1000nm、好ましくは50nm程度のTi又はTiN、第2層(中間層)が厚み10−10000nm、好ましくは800nm程度のAl−Cu合金層、第3層(最上層)が厚み1−1000nm、好ましくは50nm程度のTiNで構成される。この場合、空洞部Cの直上に配置されるべき第1層を除去しておくことで、リリース工程を容易に行うことが可能になる。
なお、実際には上記層間絶縁膜16,18を形成した後に上記第1被覆層19Aを形成し、当該第1被覆層19Aの開孔19aを通してウエットエッチングやドライエッチング等で上記層間絶縁膜16,18をエッチング除去し、その後、洗浄するといった処理を行うリリース工程で、上記開口部である空洞部Cが形成される。
また、第2被覆層22は、第1被覆層19A上に真空蒸着、スパッタリング、CVD法等の気相成長法により減圧下で成膜され、これによって、上記空洞部Cが開孔19aを通して減圧された状態で開孔19aが閉鎖される。第2被覆層22は、酸化シリコン、窒化シリコン等の絶縁体やアルミニウム、チタン、タングステン等の金属により形成される。この第2被覆層22の形成工程が空洞部Cの減圧封止工程となる。
図2(a)及び(b)は、図1に示す空洞部C近傍の部分平面図及び部分断面図である。ここで、図2では二点鎖線で示される第2被覆層22を省略し、その下方の第1被覆部19Aの形状を実線で示してある。本実施形態では、上記の空洞部C上に配置される第1被覆層19Aに、被覆範囲20C(空洞部Cが被覆部Dによって被覆される範囲を言う。図示例では縦Ca、横Cbの矩形範囲である。)を横断するリブ状部19b及び溝状部19cが形成されている。なお、被覆範囲20Cを示すCa,Cbの寸法は通常は10−500μmの範囲内、一般的には20−60μm程度とされる。ここで、リブ状部19bは第1被覆層19Aの内面(空洞部Cに臨む内側の面)上に突設され、少なくとも被覆範囲20Cの一端から反対側の端まで直線状に延在している。また、溝状部19cは第1被覆層19Aの外面(空洞部Cとは反対側の外側の面)上に形成され、少なくとも被覆範囲20Cの一端から反対側の端まで直線状に延在している。
ここで、リブ状部19b及び溝状部19cはいずれも被覆範囲20Cを横断していればよく、上記のように直線状に延在するものが好ましいが、蛇行状、ジグザグ状、屈折状、湾曲状に延在するものであってもよい。また、上記被覆範囲20Cを超えてその両側にまで延在していることが好ましい。図示例では、リブ状部19b及び溝状部19cはいずれも第1被覆層19Aの端縁から反対側の端縁までの全体に亘り形成されている。
本実施形態の場合、第1被覆層19Aには複数の開孔19aが分散配置され、上記リブ状部19b及び溝状部19cは開孔19aの間を通過するように形成される。また、本実施形態では、複数のリブ状部19b及び溝状部19cが相互に並行して(図示例では平行に)延在している。そして、全体として第1被覆層19Aが波板状に構成されている。これによって第1の被覆層19Aの剛性が高くなり、特に、被覆部Dが陥没したり突出したりといった態様で変形することを防止できる。特に、第1の被覆層19Aは複数の開孔19aが分散して形成されていることにより剛性が弱くなっているため、上記のように被覆範囲20Cを横断する態様で設けられたリブ状部19b及び溝状部19cの効果は極めて高い。
なお、一般的にリブは表面上に形成され当該表面と直交する方向に取り付けられる一体化された補強材をいう場合があるが、本明細書に言うリブ状部とは、上記リブそのものだけではなく、表面からリブ状に突出した厚み部分を有する態様を広く包含するものとし、上記表面と直交する方向に突出するものに限定されない。
図3(a)及び(b)は上記実施形態と異なる態様を示す部分平面図及び部分断面図である。この例では、第1被覆層19Aの外面上にリブ状部19dが形成されている。このリブ状部19dは、被覆範囲20Cを横断し、開孔19a間を直線状に延在し、相互に並行する複数が設けられている点では上記のリブ状部19cと同様である。ただし、第1被覆層19Aの反対側の内面は平坦に構成され、上記溝状部が形成されていないため、全体形状が波板状に構成されていない点で異なる。このような形状であっても第1被覆層19Aの剛性が向上する点は上記実施形態と同様である。
図4(a)及び(b)は上記実施形態とさらに異なる態様を示す部分平面図及び部分断面図である。この実施形態では、第1被覆層19Aにおいて相互に交差するリブ状部19e及び19fが設けられている点で上記実施形態とは異なる。第1被覆層19Aには、それぞれ複数のリブ状部19eと19fが相互に並行する態様で設けられている。なお、図示例ではリブ状部19eと19fが共に第1被覆層19Aの外面上に設けられているが、共に内面上に設けられていてもよく、或いは、いずれか一方が外面上に、他方が内面上に設けられていてもよい。
図5(a)及び(b)は上記実施形態とは別の異なる態様を示す部分平面図及び部分断面図である。この例では、第2被覆層22の外面上にリブ状部22bが形成されている。この場合においては、例えば第2被覆部22の形成前の変形を抑制することはできないが、第2被覆層22の形成工程でスリットやマスクを用いた成膜法でリブ状部22bを形成することで、第2被覆層22の形成後には被覆部Dの剛性が向上するため、たとえば減圧封止後の内外圧力差に起因する変形を抑止することが可能である。なお、図示例ではリブ状部22bが設けられているが、その代わりに、第2被覆層22の外面上に溝状部を設けることも可能である。
図6(a)乃至(f)は被覆部Dにリブ状部若しくは溝状部を設ける場合の各種の態様を示す概略断面図である。図6(a)は文字通りの波状断面を有するもの、図6(b)は四角状の凹凸状断面を有するもの、図6(c)は三角状の凹凸断面を有するもの、図6(d)は上面にリブ状部を有するもの、図6(e)は上面に溝状部を有するもの、図6(f)は下面にリブ状部を有するものである。いずれの場合でも、被覆部Dの撓み剛性を高めることができる。なお、図示例はいずれも凹凸構造の模式的な形状例を示すものであり、凹凸の程度を強調して描いてあるが、実際には表裏それぞれの凹凸の高低差が膜厚より小さいことが好ましい。これは膜厚より凹凸の高低差が大きくなると成膜時の着きまわり状態などにより剛性が却って低下するからである。なお、本発明において波板状の凹凸構造とは、上述のように一面側に設けられたリブ状部と他面側に設けられた溝状部とが相互に対応する平面位置に対応する姿勢で形成され、これらのリブ状部と溝状部よりなる複数の組が並行して延在するように構成されたものを言うが、上述の具体例で言えば、上記図6(a)、(b)及び(c)の断面形状に相当する。
次に、図7乃至図9を参照して、本発明に係る機能デバイスの製造方法について説明する。以下に説明する製造方法は、MEMS構造体を有するMEMS素子と、半導体素子を有する半導体回路とが一体化された複合デバイスを製造する場合の例を示すものであるが、本発明はこのような態様に限らず、機能構造体が空洞部内に配置されてなる各種の機能デバイスを包含するものである。
図7に示すように、基板11の表層部にはまず能動層11Aが形成される。また、基板11上にはスパッタリング法やCVD法などの成膜技術及び微細パターニング技術により下地層12が形成され、この下地層12上にはスパッタリング法やCVD法などの成膜技術及び微細パターニング技術により下部構造部13A及び下部電極13Bが同時に同材料で形成される。
次に、スパッタリング法やCVD法により犠牲層14A、絶縁膜14B、ゲート絶縁膜14Cが同時に同材料で形成される。その後、スパッタリング法やCVD法などにより上部構造部15A、上部電極15B、ゲート電極15Cが同時に同材料で形成される。なお、ゲート電極15Cの形成後、当該ゲート電極15Cをマスクとしてセルフアライメントで不純物領域11B及び11Cがイオン注入法などにより形成される。
次に、上記構造上にはスパッタリング法やCVD法などで層間絶縁膜16が形成され、パターニングによりコンタクトホールが形成される。その後、層間絶縁膜16上に蒸着法、スパッタリング法、CVD法などにより適宜の配線パターンが形成され、上記コンタクトホールを介して下部構造部13Aと導電接続された配線層17A、上部電極15Bと導電接続された配線層17B、不純物領域11B、11Cと導電接続された配線層17C、17Dなどが形成される。また、図示しない他の配線層を含め、これらの配線層によってMEMS構造体、コンデンサ、MOSトランジスタからの引き出し配線構造が形成される。
次に、上記構造の上にスパッタリング法やCVD法などで層間絶縁膜18が形成される。そして、この層間絶縁膜18には、微細パターニング技術によって上記と同様のコンタクトホールとともに上記上部構造部15Aの上方位置において溝状部18bを有する表面凹凸構造が形成される。なお、当該表面凹凸構造を層間絶縁膜18のパターニング工程と同時に形成することも不可能ではない。ただし、当該パターニング工程の前後において別工程で形成されることが望ましい。これにより、独自の処理で最適な凹凸形状が得られるからである。
次に、図8に示すように、層間絶縁膜18上に蒸着法、スパッタリング法、CVD法などにより、第1被覆層19A、配線層19B、19C、19D、19Eが形成される。第1被覆層19Aには、その外形パターンや配線パターンとともに微細パターニング技術により開孔19aが形成される。第1被覆層19Aは上記表面凹凸構造上に形成され、これによって上記溝状部18bを反映したリブ状部19bが下面に突設されるとともに、このリブ状部19bの反対側の上面に溝状部19cが凹設される。なお、層間絶縁膜18の表面上に上記の溝状部18bの代わりにリブ状部を設け、当該リブ状部を反映した溝状部が第1被覆層19Aの下面(内面)に形成されるように構成してもよい。
その後、図9に示すように、表面上にスパッタリング法やCVD法などにより窒化シリコン等よりなる表面保護膜21を形成する。そして、上記第1被覆層19Aの周縁部を除く領域を露出させた状態で、この領域以外を表面保護膜21で完全に被覆する。そして、フッ酸水溶液、緩衝フッ酸水溶液、フッ酸ガス等により上記開孔19aを通してその下の層間絶縁膜18、16及び犠牲層14Aを除去する。これによって空洞部Cが形成される。その後、空洞部Cの内面を水洗等により洗浄する。
最後に、図1に示すように、減圧された空間(反応チャンバー)内において蒸着法、スパッタリング法、CVD法などにより第2被覆層22を成膜し、これによって空洞部C内を減圧した状態として開孔19aを閉鎖することにより封止する。
なお、上記実施形態では、層間絶縁膜18に表面凹凸構造を設け、この上に第1被覆層19Aが表面凹凸形状を反映してリブ状部19b及び溝状部19cを有する態様で形成される例を示したが、たとえば、上下2層のいずれか1層を梁状に形成し、他の1層を面状に形成して積層することで、上述の各種のリブ状部や溝状部を形成してもよい。また、マスクやスリットを介して成膜することにより上述の各種のリブ状部や溝状部を形成しても構わない。
次に、上記発明の作用効果を説明するために、図10乃至図12を参照して、比較例について説明する。なお、当該比較例において、上記実施形態と同様の部分には同一符号を付し、それらの説明は省略する。
この比較例では、図10に示すように、第1被覆層19Aが貫通構造を有する開孔19aを除いて平坦に構成されている点で上記実施形態とは異なる。そして、上記と同様に空洞部Cを形成した後、図11に示すように第2被覆層22を形成して空洞部Cを減圧封止する。この状態で、周囲を大気圧に戻すと、図12に示すように空洞部Cと外部の内外圧力差によって第1被覆層19Aと第2被覆層22からなる被覆部Dは内側に陥没する。
上記の被覆部Dの内側への陥没は、図12に矢印で示すように上部構造部15Aに向かうので、最悪の場合、空洞部C内で被覆部D(第1被覆層19A)が上部構造部15Aに接触し、MEMS構造体に動作不良を招く場合がある。また、上部構造部15Aへの接触が生じなくても、空洞部C内の圧力が上昇したり空洞部C内の電界分布が変動したりして、MEMS構造体の特性にばらつきが生ずる場合もある。さらには、内外圧力差以外でも、第1被覆部19Aや第2被覆部22の組成、成膜条件、乾燥時の水の表面張力、被服部の積層構造に基づく内部応力等により被覆部Dに変形が生じる場合があるため、被覆部Dの変形にばらつきが生じ、これによってデバイス特性にばらつきが生ずることも考えられる。本実施形態では、上記のように剛性が向上することで被覆部Dの変形が生じにくくなるので、動作不良や特性ばらつきなどが低減され、製品の歩留まり向上や品位向上を図ることができる。
尚、本発明の電子装置及びその製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、上記実施形態では半導体基板上にCMOSプロセスと同様の半導体製造工程を実施しつつ、アクチュエータ、共振子、高周波フィルタ等の機能素子としてのMEMS素子を構成するMEMS構造体を形成しているが、本発明はMEMS素子を備えたものに限らず、水晶振動子、SAW素子、加速度センサ、ジャイロセンサなどのMEMS素子以外の各種の機能素子を備えたものに適用することができる。
また、上記実施形態では機能素子を半導体集積回路と一体化してなる半導体装置を構成しているが、半導体基板以外の基板を用いてもよく、或いは、半導体回路以外の他の電子回路を機能素子と接続したものであっても構わない。
次に、図13及び図14を参照して、本発明に係る別の実施形態について説明する。図13は本実施形態における空洞部Cの近傍を拡大して示す拡大部分断面図、図14は本実施形態の空洞部Cの近傍の平面図である。この実施形態において、図示しない部分並びに説明しない部分の構造は上記図1乃至図12に示す実施形態と同様に構成できるものとし、当該実施形態と対応する部分には同一符号を付す。
本実施形態において、空洞部C内には、下部構造部13Aと、この下部構造部13A上に形成され、一部が下部構造部13Aと間隙を介して上方に配置された上部構造部15Aとを有するMEMS構造体20が設けられている。このMEMS構造体20はMEMSを構成する機能構造体であるが、機能構造体としてはMEMSに限らない。上部構造部15Aには、MEMS構造体20の機能に伴って動作する可動部が設けられる。この可動部はMEM構造体20において被覆部Dの側に設けられる。
図示例では、下部構造部13Aが二つに分割されたパターンで形成され、下部構造部13Aの一方の部分が下部電極21を構成し、他方の部分が上部電極22の下層部分を構成している。そして、上部構造部15Aは上部電極22の上記可動部を構成する。なお、図示のように上部構造部15Aがそのまま可動部を構成する場合に限られるものではなく、上部構造部15Aの一部が可動部となっていてもよく、上部構造部15A以外の部分も含めて可動部を構成していてもよく、上部構造部15A以外の被覆層Dの側にある部分が可動部を構成していてもよい。なお、本明細書において以下の説明では可動部15Aと言う。
上記可動部15Aは下部電極21と平面的に重なるように構成され、間隙を介して可動部と下部電極21とが対向配置される。そして、下部電極21と上部電極22との間に交流信号を印加することで、下部電極21と上部電極22の間に交代的な静電力が生じ、この静電力により上部電極22の上記可動部15Aが振動する。したがって、このMEMS構造体20は、上部電極22の上記可動部15Aの振動特性により、共振器やフィルタとして機能する。
なお、機能構造体(MEMS構造体20)としては上記構成に限定されず、たとえば、静電アクチュエータなどのように、下地層12上に間隙を介して直接に可動部15Aが設けられていてもよく、また、圧力センサなどのように、構造部の一部が薄肉化されることで、この薄肉化された部分が可動部15Aとして構成されたものであってもよい。
空洞部Cは第1被覆層19Aと第2被覆層22により構成される被覆部Dによって上方から被覆されている。第1被覆層19Aは、先の各実施形態と同様に、基板11上に形成された絶縁膜16、18により、下地層12及びMEMS構造体20から離間した高さ位置において支持され、全体として平板状に構成されている。第1被覆層19Aの空洞部Cに臨む内面上には溝状部19eが形成されている。この溝状部19eは、図14に示すように空洞部Cを横断している。なお、第1被覆層19Aの外面上には溝状部19eに対応するリブ状部19fが形成されている。また、第2被覆層22の外面上にはリブ状部19fに対応する溝状部22eと、この溝状部22eに対応するリブ状部22fが形成されている。本実施形態では、それぞれ複数の溝状部19e、リブ状部19f、溝状部22e、リブ状部22fが並行して被覆範囲20Cを横断するように直線状に形成されている。そして、このように構成された被覆部Dの第1被覆層19Aには、溝状部19e、リブ状部19f、溝状部22e、リブ状部22fにより形成される傾斜や段差を有する(傾斜面や段差面を内面と外面の少なくとも一方に有する)凹凸領域19tと、複数の溝状部19e、リブ状部19f、溝状部22e、リブ状部22fの間に、並びに、これらと被覆範囲20Cの外縁との間に、それぞれ形成された平坦領域(内面と外面が共に平坦な領域、すなわち凹凸構造を有しない領域)19uと、が設けられている。なお、上記平坦領域19uは、溝状部19e、リブ状部19f、溝状部22e、リブ状部22fの幅よりも広い幅を備えている。
第1被覆層19Aには先に説明した実施形態と同様に開孔19aが設けられる。この開孔19aは空洞部Cに臨むように形成され、複数の開孔19aが被覆範囲20C内に分散配置されている。図示例の場合、開孔19aは上記凹凸領域19tを避けて、これらの間に設けられた上記平坦領域19uに形成されている。このように開孔19aを平坦領域19uに設けることで、後に詳述するように、開孔19aの形状が崩れることがなく、開口形状を高精度かつ再現性よく形成することができ、また、リリース時のエッチング液の流通性も確保できるので、製造時の安定性も向上し、MEMS構造体20の特性の安定性及び再現性を確保でき、歩留まりも向上できる。
本実施形態において、上記被覆範囲20C内には、MEMS構造体20の可動部15Aと平面的に重なる範囲(以下、単に「可動平面範囲20S」という。)が設けられる。ここで、可動部15Aは平面視で矩形状に構成され、その結果、上記可動平面範囲20Sも縦Ma、横Mbの矩形範囲とされる。ただし、可動平面範囲20Sの形状は矩形状に限らず、可動部15Aの形状とともに、その他の多角形状、円形、楕円形、長円形など任意の平面形状で構わない。
本実施形態では、上記溝状部19e、リブ状部19f、溝状部22e、リブ状部22fが可動平面範囲20S内を横断するように設けられている。これによって、MEMS構造体20の可動部15Aの直上の被覆部Dの剛性を高めることができるので、被覆部Dの変形に起因するMEMS構造体20の不具合、たとえば、寄生容量の増大やばらつき、可動部15Aの第1被覆層19Aに対する接触などを防止できる。
なお、図示例では開孔19aは上記可動部15Aと平面的に重なる可動平面範囲20Sにも形成されているが、第2被覆層22を形成して開孔19aを閉鎖する際に、当該開孔19aを通して可動部15Aに第2被覆層22の構成材料が付着し、MEMS構造体20の特性が設計値と異なるものとなったり、特性のばらつきが大きくなったりするといったことを防止するために、上記可動平面範囲20Sには開孔19aを設けないことが好ましい。
また、本実施形態において、第1被覆層19Aと第2被覆層22の少なくとも一方は金属その他の導電体で構成されることが好ましく、両層が共に導電体で構成されることがさらに好ましい。これは、被覆部Dを金属その他の導電体で構成することで、電磁的遮蔽作用を得ることができるためである。この場合、被覆部Dは電気的に接地されることが望ましい。
図17は、上記実施形態の開孔19aの形成位置を説明するための、第1被覆層19Aの凹凸構造と開孔19aとの関係を模式的に示す断面図である。図17(a)に示すように、第1被覆層19Aの凹凸領域19t(図示例では傾斜部のみで形成されているが、段差部で構成されていてもよい。)には開孔19aが形成されず、第1被覆層19Aの平坦領域19uにのみ開孔19aが形成されている。なお、図17に示す第1被覆層19Aの凹凸領域19tは、以下に説明する図18に示す上記内面の凹凸面領域19zとは異なり、第1被覆層19Aのうち、内面と外面の少なくとも一方に傾斜や段差が設けられている部分を言う。また、第1被覆層19Aの平坦領域19uは、第1被覆層19Aのうち、内面と外面の双方が平坦である部分を言う。
上記のように開孔19aを第1被覆層19Aの平坦領域19uに形成することで、たとえば、フォトリソグラフィ技術等を用いて形成される開孔19aの開口形状が崩れることなく、開孔19aの開口形状の高精度化や再現性の向上を図ることができる。したがって、リリース行程の安定化と、これによる空洞部Cの形状の再現性を高めることができ、その結果、MEMS構造体20の特性の安定化を図り、歩留まりの向上を図ることができる。これに対して、開孔19aを凹凸領域19tに設けると、第1被覆層19Aの内面と外面の少なくとも一方が傾斜していたり段差状となっていたりするので、たとえばフォトリソグラフィ時の露光不足や過剰が生じてエッチングマスクが不良となり、その結果、開孔19aが形成されなかったり、或いは、開口形状が小さくなり過ぎたり大きくなり過ぎたりする虞がある。
次に、図15及び図16を参照して、本発明に係るさらに別の実施形態について説明する。図15は本実施形態における空洞部Cの近傍を拡大して示す拡大部分断面図、図16は本実施形態の空洞部Cの近傍の平面図である。この実施形態において、図示しない部分並びに説明しない部分の構造は上記図1乃至図12に示す実施形態と同様に構成できるものとし、当該実施形態と対応する部分には同一符号を付す。また、以下に説明しない事項のうち、図13、図14及び図17を参照して説明した実施形態において説明した事項であって、本実施形態と矛盾しない事項については本実施形態においても上記と同様に構成される。
本実施形態では、MEMS構造体20は図13及び図14に示す実施形態と同様のものであるが、第1被覆層19Aと第2被覆層22に設けられた凹凸構造が異なる。本実施形態では、第1被覆層19Aは、空洞部Cに臨む内面19x上にリブ状部19gを有している。このリブ状部19gは、図16に示すように空洞部Cを横断している。なお、第1被覆層19Aの外面上にはリブ状部19gに対応する溝状部19hが形成されている。また、第2被覆層22の外面上には溝状部19hに対応するリブ状部22gと、このリブ状部22gに対応する溝状部22hが形成されている。本実施形態でも、それぞれ複数のリブ状部19g、溝状部19h、リブ状部22g、溝状部22hが並行して被覆範囲20Cを横断するように直線状に形成されている。そして、このように構成された被覆部Dには、複数のリブ状部19g、溝状部19h、リブ状部22g、溝状部22hの間に、並びに、これらと被覆範囲20Cの外縁との間に、それぞれ平坦領域(内面と外面が共に平坦な領域、すなわち凹凸構造を有しない領域)が設けられている。なお、上記平坦領域は、リブ状部19g、溝状部19h、リブ状部22g、溝状部22hの幅よりも広い幅を有している。
本実施形態の被覆部Dにおいては、上記リブ状部19gはMEMS構造体20の上部電極22の可動部15Aと平面的に重なる可動平面範囲20Sを避けて設けられており、被覆部Dの空洞部Cに臨む内面である第1被覆層19Aの内面19xの可動平面範囲20Sが凹凸構造と共に形成される傾斜や段差のない平坦面領域19yとされている。これによって、可動部15Aと被覆部Dとの間隔を高精度かつ再現性良く確保することができ、その結果、寄生容量の増大やばらつき、可動部15Aの被覆部Dに対する接触などの不具合の発生を抑制できる。また、被覆部Dの上記可動平面範囲20Sを避けた領域には上記のリブ状部19g、溝状部19h、リブ状部22g、溝状部22hによる凹凸構造が設けられているので、これによって被覆部Dに十分な剛性を与えることができる。特に、被覆部Dの上記平坦領域(第1被覆層19Aの内面19xの平坦面領域19y)の両側にそれぞれ上記のリブ状部19g、溝状部19h、リブ状部22g、溝状部22hからなる凹凸構造が設けられることで、被覆部Dの剛性をさらに高めることができる。
本実施形態では、上記可動平面範囲20Sにおいて開孔19aが設けられず、複数の開孔19aは可動平面範囲20Sを避けて設けられ、被覆範囲20C内の可動平面範囲20S以外の位置に分散して形成されている。これによって、第2被覆層22によって第1被覆層19Aの開孔19aを閉鎖する際に、第2被覆層22の構成材料が可動部15Aに付着することなどによりMEMS構造体20の特性が悪化したり、特性にばらつきが生じたりすることを防止できる。
本実施形態では、上記可動平面範囲20S内においては被覆部D全体が凹凸構造の設けられていない平坦領域となっているが、少なくとも空洞部Cに臨む内面、すなわち、本実施形態では第1被覆層19Aの内面19x上において上記可動平面範囲20Sが凹凸構造に伴って形成される傾斜や段差が形成されていない平坦面領域19yとされていればよい。
図18は、被覆領域内におけるMEMS構造体20と被覆部Dの空洞部Cに臨む上記内面19xとの関係を示す説明図である。ここで、上記のように内面19xには平坦面領域19yが設けられるとともに、上記凹凸構造によって凹凸面領域19zがもうけられる。この凹凸面領域19zは上記内面19xにおいてリブ状部19gや溝状部19hが形成されることによって内面19xに傾斜や段差が存在する部分に相当する。リブ状部19gや溝状部19hがその幅方向全体に亘って傾斜面や段差面のみで形成される場合には、当該リブ状部19g又は溝状部19hの形成範囲が全て凹凸面領域19zとなり、また、図示例のようにリブ状部19gや溝状部19hの中央に平坦な面部分が存在する場合には凹凸面領域19zは一つのリブ状部や溝状部の両縁部にそれぞれ設けられる。また、上記内面19xのうち凹凸面領域19z以外の部分が上記の平坦面領域19yとなる。
図18に示すように、上記内面19xの上記可動平面範囲20S内には上記凹凸面領域19zは存在せず、全て上記平坦面領域19yとなっている。この場合、図示のように上記可動平面範囲20Sが縦Ma>横Mbの縦長形状とされているときには、凹凸面領域19zが上記可動平面範囲20Sの外側を可動平面範囲20Sの長手方向である縦方向に沿って延びるように、すなわち、上記内面19x上のリブ状部19gや溝状部19hが被覆範囲20Cを上記長手方向(縦方向)に横断するように形成することが好ましい。なお、ここで、凹凸面領域19z或いは上記内面上のリブ状部19gや溝状部19hを上記可動平面範囲20Sの両側に設けることがより望ましい点は上記と同様である。
上記の構成によれば、可動平面範囲20Sに凹凸面領域19zが設けられず、平坦面領域19yのみが存在することにより、被覆範囲20Cにおける被覆部Dの剛性を高めつつ、可動平面範囲20S内の凹凸構造による可動部15Aへの影響を回避できる。特に、図示例のように、縦Ca<横Cbの横長形状とされている被覆範囲20Cの長手方向が上記可動平面範囲20Sの長手方向と交差(直交)する場合には、被覆部D全体の剛性をほとんど低下させることなく構成できる。
一方、図18に破線で示すように、凹凸面領域を含むリブ状部19g′若しくは溝状部19h′を上記可動平面範囲20Sの長手方向と交差(直交する)方向に横断するように設ける場合には、被覆部Dの剛性が低下しやすい。特に、図示例のように、縦Ca<横Cbの横長形状とされている被覆範囲20Cの長手方向に沿ってリブ状部19g′や溝状部19h′が横断するように設けると、凹凸構造による被覆部Dの剛性の向上効果がほとんど期待できなくなる。
実施形態の構造を示す概略縦断面図。 実施形態の空洞部近傍の部分平面図(a)及び部分断面図(b)。 実施形態の他の構造を示す部分平面図(a)及び部分断面図(b)。 実施形態の他の構造を示す部分平面図(a)及び部分断面図(b)。 実施形態の他の構造を示す部分平面図(a)及び部分断面図(b)。 実施形態の被覆部或いはいずれかの被覆層の他の断面形状を示す概略断面図(a)−(f)。 実施形態の製造工程を示す概略工程断面図。 実施形態の製造工程を示す概略工程断面図。 実施形態の製造工程を示す概略工程断面図。 比較例の製造工程を示す概略工程断面図。 比較例の製造工程を示す概略工程断面図。 比較例の製造工程を示す概略工程断面図。 別の実施形態の空洞部近傍を示す拡大部分縦断面図。 別の実施形態の空洞部近傍を示す拡大部分平面図。 さらに別の実施形態の空洞部近傍を示す拡大部分縦断面図。 さらに別の実施形態の空洞部近傍を示す拡大部分平面図。 被覆部の凹凸構造と開孔の位置関係について説明するための模式的な概略平面図。 MEMS構造体と被覆部の凹凸構造の位置関係について説明するための模式的な概略平面図。
符号の説明
11…基板、11A…半導体領域、11B,11C…不純物領域、12…下地層、13A…下部構造部、13B…下部電極、14A…犠牲層、14B…絶縁膜、14C…ゲート絶縁膜、15A…上部構造部、15B…上部電極、15C…ゲート電極、16、18…層間絶縁膜、17A、17B、17C、17D、19B、19C、19D、19E…配線層、19A…第1被覆層、19a…開孔、19b…リブ状部、19c…溝状部、19u…平坦領域、19t…凹凸領域、19x…(空洞部側の)内面、19y…平坦面領域、19z…凹凸面領域、20…MEMS構造体、20C…被覆範囲、20S…可動平面範囲、21…表面保護膜、22…第2被覆層、C…空洞部、D…被覆部

Claims (9)

  1. 基板と、前記基板上に配置された機能構造体と、前記機能構造体が配置された空洞部と、前記空洞部を被覆する被覆部とを具備する機能デバイスにおいて、
    前記被覆部は、少なくとも前記空洞部を覆う被覆範囲を横断するリブ状部若しくは溝状部を含む凹凸構造を備え
    前記被覆部は、
    前記空洞部側に配置され前記空洞部に臨む開孔を備えている第1被覆層と、
    前記第1被覆層の前記開孔を閉塞する第2被覆層と、を有し、
    前記第2被覆層の外面上に、前記リブ状部若しくは溝状部が配置され、
    前記第1被覆層の前記被覆部の前記空洞部に臨む内面、前記第1被覆層の外面、および前記第2被覆層の前記内面は、平坦に構成されていることを特徴とする機能デバイス。
  2. 前記凹凸構造は相互に並行する複数の前記リブ状部若しくは溝状部を含むことを特徴とする請求項1に記載の機能デバイス。
  3. 前記凹凸構造は少なくとも前記被覆範囲において波板状に構成されていることを特徴とする請求項2に記載の機能デバイス。
  4. 前記被覆部には複数の前記開孔が分散配置され、前記リブ状部若しくは溝状部が前記開孔の間を直線状に延在することを特徴とする請求項1乃至3のいずれか一項に記載の機能デバイス。
  5. 前記空洞部が減圧封止されていることを特徴とする請求項1乃至のいずれか一項に記載の機能デバイス。
  6. 前記機能構造体はその機能に伴って動作する可動部を前記被覆部の側に備え、
    前記凹凸構造は、前記可動部と平面的に重なる範囲を前記リブ状部若しくは前記溝状部が横断するように構成されることを特徴とする請求項1乃至のいずれか一項に記載の機能デバイス。
  7. 前記機能構造体はその機能に伴って動作する可動部を前記被覆部の側に備え、
    前記開孔は、前記可動部と平面的に重なる範囲を避けて配置されていることを特徴とする請求項1乃至6のいずれか一項に記載の機能デバイス。
  8. 基板と、前記基板上に形成された機能構造体と、前記機能構造体が配置された空洞部と、前記空洞部を被覆する被覆部とを具備する機能デバイスの製造方法において、
    前記機能構造体を犠牲層とともに形成する構造体形成工程と、
    前記機能構造体上に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜上に開孔を有する第1被覆層を形成する第1被覆層形成工程と、
    前記第1被覆層の前記開孔を通して前記機能構造体上の前記絶縁膜及び前記犠牲層を除去するリリース工程と、
    前記第1被覆層の前記開孔を閉鎖し、リブ状部若しくは溝状部を備えている第2被覆層を形成する被覆工程と、
    を具備し、
    前記第2被覆層の前記第1被覆層側の内面と反対側の外面上に、前記リブ状部若しくは溝状部が形成され、
    前記第1被覆層の前記被覆部の前記空洞部に臨む内面、前記第1被覆層の外面、および前記第2被覆層の前記内面は、平坦に構成されていることを特徴とする機能デバイスの製造方法。
  9. 前記被覆工程で前記第2被覆層が減圧された空間内で気相成長法により成膜されることにより前記空洞部が減圧封止されることを特徴とする請求項に記載の機能デバイスの製造方法。
JP2008300523A 2008-01-11 2008-11-26 機能デバイス及びその製造方法 Expired - Fee Related JP5435199B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008300523A JP5435199B2 (ja) 2008-01-11 2008-11-26 機能デバイス及びその製造方法
CN2009100014516A CN101513989B (zh) 2008-01-11 2009-01-09 功能器件及其制造方法
US12/351,758 US8592925B2 (en) 2008-01-11 2009-01-09 Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
US13/243,916 US20120012950A1 (en) 2008-01-11 2011-09-23 Functional device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008004037 2008-01-11
JP2008004037 2008-01-11
JP2008300523A JP5435199B2 (ja) 2008-01-11 2008-11-26 機能デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009184102A JP2009184102A (ja) 2009-08-20
JP5435199B2 true JP5435199B2 (ja) 2014-03-05

Family

ID=41038625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008300523A Expired - Fee Related JP5435199B2 (ja) 2008-01-11 2008-11-26 機能デバイス及びその製造方法

Country Status (2)

Country Link
JP (1) JP5435199B2 (ja)
CN (1) CN101513989B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2327659B1 (en) * 2009-11-30 2018-07-11 IMEC vzw Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
JP5344175B2 (ja) 2009-12-22 2013-11-20 セイコーエプソン株式会社 Mems発振器及びその製造方法
JP2012096316A (ja) 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
US8906730B2 (en) * 2011-04-14 2014-12-09 Robert Bosch Gmbh Method of forming membranes with modified stress characteristics
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
US9376314B2 (en) * 2014-06-26 2016-06-28 Infineon Technologies Dresden Gmbh Method for manufacturing a micromechanical system
DE102014112672B4 (de) 2014-09-03 2018-05-09 Snaptrack, Inc. Abdeckung für ein Bauelement und Verfahren zur Herstellung einer Abdeckung für ein Bauelement
CN104900540B (zh) * 2015-06-17 2018-04-06 上海集成电路研发中心有限公司 一种晶圆级真空封装的mems晶振及其制备方法
TWI611569B (zh) * 2015-09-29 2018-01-11 精材科技股份有限公司 電子裝置及其製造方法
CN108008149A (zh) * 2016-10-27 2018-05-08 南京理工大学 对应力不敏感的自校准硅微谐振式加速度计

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1251099A3 (en) * 2000-03-24 2004-07-21 Interuniversitair Microelektronica Centrum Vzw Method of improving mechanical strength in micro electro mechanical systems and devices produced thereof
US6508947B2 (en) * 2001-01-24 2003-01-21 Xerox Corporation Method for fabricating a micro-electro-mechanical fluid ejector
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
CN1586653A (zh) * 2004-09-03 2005-03-02 清华大学 压电驱动阵列微喷及其加工方法
US7368803B2 (en) * 2004-09-27 2008-05-06 Idc, Llc System and method for protecting microelectromechanical systems array using back-plate with non-flat portion
US7405924B2 (en) * 2004-09-27 2008-07-29 Idc, Llc System and method for protecting microelectromechanical systems array using structurally reinforced back-plate
JP4724488B2 (ja) * 2005-02-25 2011-07-13 日立オートモティブシステムズ株式会社 集積化マイクロエレクトロメカニカルシステム
FR2901264B1 (fr) * 2006-05-22 2008-10-10 Commissariat Energie Atomique Microcomposant muni d'une cavite delimitee par un capot a resistance mecanique amelioree

Also Published As

Publication number Publication date
CN101513989A (zh) 2009-08-26
CN101513989B (zh) 2012-10-17
JP2009184102A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5435199B2 (ja) 機能デバイス及びその製造方法
US8592925B2 (en) Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
US7994594B2 (en) Electronic device, resonator, oscillator and method for manufacturing electronic device
US7709912B2 (en) Electronic device and method for manufacturing thereof
US8796845B2 (en) Electronic device covered by multiple layers and method for manufacturing electronic device
JP4386086B2 (ja) 電子装置及びその製造方法
KR20160086552A (ko) 음향 공진기 및 그 제조 방법
JP2009188785A (ja) 電子装置、共振子、発振器、及び電子装置の製造方法
JP5401916B2 (ja) 電子装置及びその製造方法
JP2008213061A (ja) 半導体装置及びその製造方法
JP2014155980A (ja) 電気部品およびその製造方法
JP6070435B2 (ja) ファブリペローフィルタ、それを備えたファブリペロー干渉計、および、ファブリペローフィルタの製造方法
JP5408447B2 (ja) 電子装置
JP5526061B2 (ja) Mems及びその製造方法
US11616489B2 (en) Bulk acoustic wave filter having release hole and fabricating method of the same
US8492904B2 (en) Semiconductor device and manufacturing method of the same
JP3129284B2 (ja) 半導集積回路装置の製造方法
WO2022208959A1 (ja) 共振装置の製造方法、及び、共振装置
CN116436437B (zh) 半导体器件及其制造方法
JP5780026B2 (ja) Mimキャパシタ、半導体装置
JP6639042B2 (ja) Mems素子
US10812041B2 (en) Elastic wave device and manufacturing method for same
US9045330B2 (en) MEMS element and method of manufacturing the same
TWI516436B (zh) 微機電系統(mems)裝置及其製造方法
US8502328B2 (en) Micro electronic mechanical system structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees