TW201424039A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201424039A
TW201424039A TW102137139A TW102137139A TW201424039A TW 201424039 A TW201424039 A TW 201424039A TW 102137139 A TW102137139 A TW 102137139A TW 102137139 A TW102137139 A TW 102137139A TW 201424039 A TW201424039 A TW 201424039A
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
mask
gallium nitride
pattern
Prior art date
Application number
TW102137139A
Other languages
English (en)
Other versions
TWI636583B (zh
Inventor
Jeong-Hun Heo
Yeo-Jin Yoon
Joo-Won Choi
Joon-Hee Lee
Chang-Yeon Kim
Su-Young Lee
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120114130A external-priority patent/KR20140047871A/ko
Priority claimed from KR1020120114133A external-priority patent/KR102022658B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of TW201424039A publication Critical patent/TW201424039A/zh
Application granted granted Critical
Publication of TWI636583B publication Critical patent/TWI636583B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本發明的示例性實施例揭露半導體裝置及其製造方法。半導體裝置包括氮化鎵基板、複數個半導體堆疊配置在氮化鎵基板上以及絕緣圖案配置於氮化鎵基板以及複數個半導體堆疊之間，絕緣圖案使半導體堆疊絕緣於氮化鎵基板。

Description

半導體裝置及其製造方法 【相關申請案之交叉引用】
本申請案主張於2012年10月15日申請之韓國專利申請號第10-2012-0114130以及於2012年10月15日申請之韓國專利申請號第10-2012-0114133之優先權，各揭示內容以引用之方式併入。
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種具有絕緣結構用以使半導體堆疊自基板絕緣的半導體裝置及其製造方法。
氮化鎵化合物半導體可使用在可見光或紫外光(ultraviolet,UV)發光裝置、高功率電子裝置以及類似裝置。氮化鎵化合物半導體層一般藉由成長技術生成在基板上，例如分子束磊晶(molecular beam eptiaxy,MBE)、有機金屬化學氣相沈積(metal-orginic chemical vapor deposition,MOCVD)或氫化物氣相磊 晶(hydride vapor phase epitaxy,HVPE)。
一般而言，氮化鎵化合物半導體可生成在異質基板上，例如藍寶石基板。當半導體堆疊生成在藍寶石基板上，不同的半導體裝置可能利用半導體堆疊製造。
近年來，發光裝置可藉由在單一基板上經由互連導線將複數個半導體堆疊彼此以串聯連接而製作，用以高電壓操作製造。上述的發光裝置可使用絕緣基板形成，例如藍寶石基板作為生長基板。因此，半導體堆疊之間的電絕緣可相對地容易藉由把生成在生長基板上的半導體層圖案化而達到，使得基板可從中曝露。
然而，半導體堆疊生成在藍寶石基板上可具有相對地高的結晶體缺陷密度。並且，氮化鎵化合物半導體在具有c平面(c-plane)作為生長平面的藍寶石基板上沿C軸(C-axis)方向生成，可能會表現出自發極性以及壓電極性的極化，且提供電洞與電子之間低重組率，從而限制發光效率的改善。
近年來，為了克服上述藍寶石基板的問題，使用氮化鎵基板作為生長基板來生成氮化鎵化合物半導體的技術已被開發。在此情況下，由於同質基板，也就是氮化鎵基板，被使用作為生長基板，可實現結晶體缺陷密度顯著的減少。再者，當非極性或半極性氮化鎵基板被使用作為生長基板，非極性或半極性氮化鎵化合物半導體可生成具有好的結晶性，從而解決極化引起的問題。
然而，氮化鎵基板具有電傳導性，不同於藍寶石基板。即使當製造一相對高阻值的氮化鎵基板，氮化鎵基板可能較半導體堆疊厚許多，以致發生實質的漏電流通過氮化鎵基板。如前所述，為了在電性傳導的基板，例如氮化鎵基板，上將複數個半導體堆疊彼此串聯連接，需要使複數個半導體堆疊自基板絕緣是。
為了使半導體堆疊絕緣於氮化鎵基板，可使藉由相反的摻雜P型(p-type)雜質來形成氮化鎵半絕緣層。然而，相反的摻雜P型(p-type)雜質在形成均勻的絕緣層時可能具有限制。並且，由於半絕緣層可能無法提供完全地避免電流，可能容易發生漏電流通過半絕緣層。
換句話說，當複數個生成在氮化鎵基板上的半導體晶片被安裝在印刷基板或其類似基板上，氮化鎵基板的電傳導性可能由於通過氮化鎵基板的漏電流而導致半導體晶片之間電路短路。
在此背景技術部份揭露的前述的資料只用以加強理解本發明的背景技術，並因此可能包含一些資訊，既非形成先前技術的任何部分，也非可能建議本技術領域的普通技術人員的先前技術。
本發明的示例性實施例提供有能力避免漏電流通過氮化鎵基板的半導體裝置及其製造方法。
本發明的示例性實施例也提供有能力避免自半導體堆疊 至基板漏電流的半導體裝置，特別是至氮化鎵基板，及其製造方法。
本發明的示例性實施例也提供具備了有能力使基板絕緣於半導體堆疊的絕緣結構的半導體裝置及其製造方法。
本發明的示例性實施例也提供半導體裝置，特別是發光裝置，包含彼此以串聯連接的複數個半導體堆疊，使用氮化鎵(GaN)基板作為生長基板。
本發明的附加特徵將陳述在說明如下，以及自描述中顯而易見的部分，或可能藉由實施本發明而學習。
本發明的示例性實施例揭露半導體裝置，包括氮化鎵基板、複數個半導體堆疊配置在氮化鎵基板上以及絕緣圖案配置於氮化鎵基板以及複數個半導體堆疊之間，絕緣圖案將氮化鎵基板絕緣於半導體堆疊。
本發明的示例性實施例亦揭露半導體裝置的製造方法，方法包括形成具有罩幕區以及開口區的絕緣圖案在氮化鎵基板上，生成氮化鎵半導體層以覆蓋絕緣圖案以及圖案化半導體層使形成彼此分隔的複數個半導體堆疊。複數個半導體堆疊藉由絕緣圖案自氮化鎵基板電性絕緣。
本發明的示例性實施例也揭露半導體裝置，包括複數個半導體晶片配置於晶片安裝基板上，以及絕緣層配置於複數個半導體晶片與晶片安裝基板之間，以將複數個半導體晶片絕緣於晶片安裝基板。複數個半導體晶片各自包括氮化鎵基板以及氮化鎵 半導體堆疊配置於氮化鎵基板上。
本發明的示例性實施例也揭露半導體裝置，包括氮化鎵半導體堆疊配置於基板，以及絕緣結構配置於基板與半導體堆疊之間，絕緣結構使半導體堆疊絕緣於基板。絕緣結構包括具有罩幕區以及開口區的罩幕圖案，以及配置於罩幕圖案的開口區的孔穴。
本發明的示例性實施例也揭露了包括生長基板以及與生長基板隔開的氮化鎵半導體堆疊的半導體裝置的製造方法。方法包括在生長基板上形成犧牲層與罩幕圖案，罩幕圖案具有罩幕區以及開口區，犧牲層曝露於罩幕圖案的開口區，藉由電化學蝕刻(electrochemical etching,ECE)蝕刻犧牲層，且生成氮化鎵半導體堆疊以覆蓋罩幕圖案。
應理解，前面一般的描述以及下面詳細的描述皆為示例與解釋，且旨在提供本發明的專利範圍進一步的解釋。
附圖包括提供本發明的進一步理解且併入並構成本說明書的一部分，說明本發明的實施例可與說明書一起用於解釋本發明的原理。
110‧‧‧基板
130‧‧‧絕緣圖案
160‧‧‧第一氮化物半導體層
170‧‧‧主動層
180‧‧‧第二氮化物半導體層
190‧‧‧透明電極層
200‧‧‧半導體堆疊
200a、200b‧‧‧單元分離區域
210‧‧‧絕緣層
220‧‧‧互相連接導線
230a、230b‧‧‧電極襯墊
300‧‧‧半導體晶片
310‧‧‧晶片安裝基板
330‧‧‧絕緣層
340a、340b‧‧‧電極襯墊
350‧‧‧壓合導線
510‧‧‧基板
520‧‧‧犧牲層
530‧‧‧罩幕圖案
532‧‧‧分離罩幕
540‧‧‧絕緣結構
550、552、554‧‧‧精細孔
550a‧‧‧孔穴
560‧‧‧第一導電型半導體層(第一氮化物半導體層)
570‧‧‧主動層
580‧‧‧第二氮化物半導體層
590‧‧‧透明電極
600‧‧‧半導體堆疊
600a‧‧‧單元分離區域
610‧‧‧絕緣層
620‧‧‧互相連接導線
700a‧‧‧單元分離區域
圖1為根據本發明的第一示例性實施例半導體裝置的剖視圖。
圖2與圖3為根據第一示例性實施例的半導體堆疊彼此以串聯連接的平面圖。
圖4表示為根據第一示例性實施例的製造半導體裝置的方法的剖視圖。
圖5為根據本發明的第二示例性實施例的半導體裝置的剖視圖。
圖6表示為根據第二示例性實施例的製造半導體裝置的方法的剖視圖。
圖7為根據本發明的第三示例性實施例的半導體裝置的剖視圖。
圖8為根據本發明的第四示例性實施例的半導體裝置的剖視圖。
圖9與圖10表示為根據第四示例性實施例的製造半導體裝置的方法的剖視圖。
圖11、圖12以及圖13為根據本發明的示例性實施例的罩幕圖案的平面圖。
圖14為根據本發明的第五示例性實施例的半導體裝置的剖視圖。
圖15與圖16表示為根據第五示例性實施例的製造半導體裝置的方法的平面圖以及剖視圖。
圖17為根據本發明的一示例性實施例，藉由電化學蝕刻形成的孔穴的掃描式電子顯微鏡(scanning electronic microscope, SEM))影像。
在下文中更充分地參照附圖描述本發明，其中示出本發明的示例性實施例。然而，本發明可能以許多不同的形式實施，並且不應該被解釋限制於此陳述的示例性實施例。相反的，提供這些示例性實施例以致徹底的揭露以及充分的傳達本發明的範圍給本領域中的技術人員。在圖示中，為清楚起見，層和區域的尺寸以及相對尺寸可被誇大。在圖示中相同的參考標記表示相同的元件。
此將理解，當元件或是層被稱為"上"或"連接"另一元件或層時，其可直接地或直接連接至另一元件或層，或存在中間元件或層。相反的，當元件被稱為"直接在上"或"直接連接"另一元件或層時，沒有存在中間元件或層。此將理解為用以此揭露的目的，”至少一X、Y與Z”可被解釋如只有X、只有Y、只有Z或X、Y與Z項目任兩個或多個的組合(例如：XYZ、XYY、YZ、ZZ)。
空間相對術語，例如"在...之下"、"下面"、"低於"、"上"、"上面"及其類似，可被於此使用以便於說明書描述如說明圖中一個元件或特徵與另外的元件或特徵的關係。此將被理解為空間相對術語旨在包含裝置在使用或操作中除了在圖中描述的 方位之外的不同方位。例如，若圖中的裝置被翻過來，則元件描述如"下面"或"在...之下"其他元件或特徵，將然後被導向其他元件或特徵"上面"。如此，示例性術語"下面"可包括上面以及下面兩者方位。裝置可被導向到定位(旋轉90度或在其他方位)，並且於此使用的空間相對描述作相對應的解釋。
圖1為根據本發明的第一示例性實施例的半導體裝置的剖視圖。
參照圖1，根據本發明示例性實施例的半導體裝置包含基板110、絕緣圖案130以及半導體堆疊200。半導體裝置可更包括透明電極層190、絕緣層210以及互連導線220。
基板110為生長基板，特別是氮化鎵基板，被使用於生成氮化鎵半導體。氮化鎵基板為具有c平面(c-plane)作為生長平面的極性基板、具有非極性生長平面，例如a平面(a-plane)或m平面(m-plane)，的非極性基板、或半極性基板，其具有半極性生長平面，例如(20-21)、(20-2-1)、(10-11)、(10-1-1)、(11-22)、(11-2-2)、(30-31)、(30-3-1)及其類似平面。
半導體堆疊200配置於基板110上。半導體堆疊200具有傾斜的側表面，寬度逐漸向上減小。傾斜的側表面可在改善光提取效率的同時，增加互連導線220的可靠度。另一方面，如圖1中所示，複數個半導體堆疊200可被配置於單一基板110上，且藉由單元分離區域200a彼此分隔。半導體堆疊200包含生成在基 板110上的氮化鎵半導體層。特別是，半導體堆疊200可包含第一氮化物半導體層160、主動層170以及第二氮化物半導體層180。
第一氮化物半導體層160可為氮化物半導體層摻雜第一導電導電型(conductivity-conductivity-type)雜質，例如III族-N系(Group III-N)化合物半導體層摻雜n型(n-type)雜質，例如(鋁、銦、鎵)N系的氮化物半導體層，並且可包含氮化鎵層。此外，第一氮化物半導體層160可包含無摻雜層。
主動層170可為III族-N系化合物半導體層，例如(鋁、銦、鎵)N半導體層，且可具有單一量子井結構或具有井層(未示出)的多量子井結構以及交替堆疊上述另外一者的避免層(未示出)。
第二氮化物半導體層180可為III族-N系化合物半導體層摻雜第二導電導電型雜質，例如p型(p-type)雜質，像是(鋁、鎵、銦)N系的III族-氮化物半導體層，且可包含例如氮化鎵(GaN)層。
絕緣圖案130配置於基板110以及半導體堆疊200之間，並且將半導體堆疊200電性絕緣於基板110。絕緣圖案130包含罩幕區以及開口區，且半導體堆疊200配置於罩幕區上。如圖1中所示，罩幕區可具有較半導體堆疊200大的寬度，如此，罩幕區的邊緣可自半導體堆疊200凸出。或者，罩幕區以及半導體堆疊 200可具有相同寬度。
絕緣圖案130可為網狀圖案、條紋圖案或島狀圖案。絕緣圖案130以絕緣材料形成，例如二氧化矽或氮化矽。當絕緣圖案130為網狀圖案，罩幕區為彼此連接，且複數個半導體堆疊200配置在相同的罩幕區上。當絕緣圖案130為條紋圖案，複數個半導體堆疊200分別配置在不同條紋上，且也可配置在相同條紋上。當絕緣圖案130為島狀圖案，半導體堆疊200配置於分別的島上。
單元分離區域200a分離半導體堆疊200成複數個單元區域。單元分離區域200a配置成曝露絕緣圖案130的開口區。
然而，在本示例性實施例中示出兩個半導體堆疊200，但半導體堆疊可被單元分離區域200a分離成較大數目的半導體堆疊。
至少一個互連導線220可將彼此分隔的半導體堆疊200電性連接。如圖1中所示，互連導線220可以將半導體堆疊200彼此串聯連接。換句話說，互連導線220的一端電性連接其中一個半導體堆疊200的第一氮化物半導體層160的一端，並且另端電性連接另一個半導體堆疊200的第二氮化物半導體層180。以此方式，兩個或多個半導體堆疊200可彼此電性連接，從而提供在單一基板110上能夠高壓驅動的半導體堆疊的串聯陣列。參照圖2以及圖3，將可更詳細的描述經由互連導線220彼此連接的半 導體堆疊200。
透明電極層190可配置在半導體堆疊200上，例如，在第二氮化物半導體層180上。透明電極層190電性連接至第二氮化物半導體層180。互連導線220可經由透明電極層190在其一端電性連接第二氮化物半導體層180。
為了阻止互連導線220以及半導體堆疊200之間的電路短路，絕緣層210可插入半導體堆疊200與互連導線220之間。此外，絕緣層210在絕緣圖案130的開口區中可插入互連導線220以及基板110之間，以阻止互連導線220與基板110之間電路短路。
圖2以及圖3為根據第一示例性實施例的藉由互連導線將半導體堆疊彼此以串聯連接的平面圖。
參照圖2以及圖3，條紋絕緣圖案130配置於基板110上，且半導體堆疊200配置於各條紋上。此外，電極襯墊230a、230b可配置於條紋上。互連導線220將半導體堆疊200彼此電性連接。為了方便描述，未出示透明電極層190以及絕緣層210。
互連導線220連接電極襯墊230a與230b至半導體堆疊200，以在基板110上形成半導體堆疊200的串聯陣列。電極襯墊230a與230b分別配置於串聯陣列的相對端。在此，一些互連導線220將在不同的條紋上的半導體堆疊200彼此連接，且其他的互連導線220將在相同條紋上的半導體堆疊200彼此連接。在圖2 的示例性實施例中，將在不同條紋上的半導體堆疊200彼此連接的互連導線220的數目大於將在相同條紋的半導體堆疊200彼此連接的互連導線220的數目。相反的，在圖3的示例性實施例，將在相同條紋上的半導體堆疊200彼此連接的互連導線220的數目大於將在不同條紋上的半導體堆疊200彼此連接的互連導線220的數目。大部份互連導線220形成在條紋上，據此可阻止互連導線220斷開，從而改善可靠性。
然而，絕緣圖案130說明如圖2以及圖3中條紋圖案，絕緣圖案130可為網狀圖案，如上描述，且在此情況，全部的互連導線220可配置在罩幕區上。此外，絕緣圖案130可為島狀圖案，且在此情況，互連導線220可將配置於不同罩幕區上的半導體堆疊200彼此連接。
根據本示例性實施例，絕緣圖案130將半導體堆疊200電性絕緣於生長基板110。如此，當導電基板，例如氮化鎵基板，被使用作為生長基板，可將半導體堆疊200自基板110電性絕緣。因此，可阻止自半導體堆疊200漏電流至基板110，從而藉由將複數個半導體堆疊200彼此連接提供了可在高電壓驅動的發光裝置。
圖4表示為根據第一示例性實施例的製造半導體裝置的方法的剖視圖。
首先，參照圖4(a)，製備生長基板110。生長基板110可 為極性、非極性或半極性氮化鎵基板。
絕緣圖案130形成在生長基板110上。絕緣圖案130以絕緣材料形成，例如二氧化矽或氮化矽。絕緣圖案130具有罩幕區以及開口區。絕緣圖案130可為網狀圖案、條紋圖案或島狀圖案。
參照圖4(b)，氮化鎵半導體堆疊200自生長基板110被絕緣圖案130的開口區曝露出來的區域中生成。半導體堆疊200包含第一氮化物半導體層160、主動層170以及第二氮化物半導體層180。半導體堆疊200藉由側向磊晶覆蓋成長技術(epitaxial lateral overgrowth,ELOG)覆蓋絕緣圖案130的罩幕區。因此，部份的半導體層160、170、180具有高結晶體缺陷密度，例如螺紋狀差排(threading dislocations)D1生成在絕緣圖案130的開口區上，且具有高結晶體品質的半導體層160、170、180的部份生成在罩幕區上。
第一氮化物半導體層160可為氮化物半導體層摻雜第一導電型雜質，例如III族-N系化合物半導體層摻雜n型雜質，例如(鋁、銦、鎵)N系的氮化物半導體層，並且可包含氮化鎵層。此外，第一氮化物半導體層160可包含無摻雜層。
主動層170可為III族-N系化合物半導體層，例如(鋁、鎵、銦)N半導體層，且具有單一量子井結構或具有井層(未示出)的多量子井結構以及交替堆疊上述另外一層上的避免層(未示 出)。
第二氮化物半導體層180可為III族-N系化合物半導體層摻雜第二導電型雜質，例如p型雜質，像是(鋁、鎵、銦)N系的III族-氮化物半導體層，且可包含例如氮化鎵層。
參照圖4(c)，生成的半導體堆疊200受圖案化以形成單元分離區域200a。單元分離區域200a可藉由微影以及蝕刻形成。複數個半導體堆疊200藉由單元分離區域200a分離成複數個單元區域。
如此所示，單元分離區域200a曝露出絕緣圖案130的開口區。也就是，藉由圖案化移除開口區內的半導體層160。因此，所有複數個半導體堆疊200自基板110絕緣。另一方面，在開口區下面的基板110的表面可能被曝露於單元分離區域200a。若罩幕區具有條紋外型，單元分離區域200a被形成為交叉條紋外型的罩幕區，從而界定複數個半導體堆疊200。
此外，各半導體堆疊200的第二氮化物半導體層180以及主動層170部分地被蝕刻，從而允許第一氮化物半導體層160的上表面有部分曝露出來。曝露第一氮化物半導體層160的上表面的製程可能在形成單元分離區域200a之前或之後實現。
參照圖4(d)，透明電極層190可形成在第二氮化物半導體層180上。透明電極層190可由透明的氧化物形成，例如銦錫氧化物(indium tin oxide,ITO)，或金屬材料例如鎳/金(Ni/Au)。
雖然在本示例性實施例中說明透明電極層190在分離半導體堆疊200後形成，且部份曝露第一氮化物半導體層160的上表面，但是透明電極層190可在分離半導體堆疊200之前並且曝露第一氮化物半導體層160的上表面之前被形成。
覆蓋半導體堆疊200的側表面的絕緣層210可被形成。絕緣層210也可覆蓋基板110的表面，且可部分地覆蓋透明電極層190。在此，絕緣層210被形成為曝露第一氮化物半導體層160的上表面的至少一部份，以及透明電極層190的上表面的至少一部份。
接著，如圖1中所示，互連導線220被形成以將半導體堆疊200彼此串聯連接。互連導線220被形成在絕緣層210上，且隔絕於半導體堆疊200以及基板110的側表面。各互連導線220在一端電性連接一個半導體堆疊200的第一氮化物半導體層160，以及在另一端電性連接另一半導體堆疊200的第二氮化物半導體層180。
藉由互連導線220，複數個半導體堆疊200可以許多方法彼此連接，如參照圖2以及圖3的描述。如此，在單一基板110上許多類型的連接，例如以串聯連接、並聯連接、反向並聯連接或串並聯結合連接及其類似連接，可在複數個半導體堆疊200之間實現。半導體裝置具有複數個半導體堆疊200，例如發光裝置，可藉由分離基板110製造而成，使得其中可包含這樣的複數 個半導體堆疊200。
圖5為根據本發明的第二示例性實施例半導體裝置的剖視圖。
根據本示例性實施例的半導體裝置一般是類似於圖1的半導體裝置，但是半導體堆疊200藉由單元分離區域200b在絕緣圖案130的罩幕區上額外地分離。為了容易理解，在本示例性實施例半導體裝置以不同的尺度出示。
半導體堆疊200配置於絕緣圖案130的罩幕區上。如在圖1中的示例性實施例，單元分離區域200a分離半導體堆疊200。此外，各罩幕區上，單元分離區域200b將半導體堆疊200彼此分離。單元分離區域200b配置於罩幕區的中心。
互連導線220可將在相同罩幕區上的半導體堆疊200彼此連接，或可將在不同罩幕區上的半導體堆疊200彼此連接。
參照圖1至圖3描述，絕緣圖案130可為網狀圖案、條紋圖案或島狀圖案。例如，當絕緣圖案130如圖2或圖3中所示為條紋圖案，單元分離區域200b被形成在條紋型罩幕區的條紋縱向上。因此，兩個半導體堆疊200在相同罩幕區上被排列於與條紋縱向交叉的方向。
當絕緣圖案130為島狀圖案，兩個半導體堆疊200配置於單一島上。
一般而言，當半導體層經由側向磊晶覆蓋成長技術生成，罩幕區的中央的結晶體缺陷密度可能增加。根據本示例性實施例，藉由單元分離區域200b自罩幕區移除具有高結晶體缺陷密度的半導體層，從而提高裝置性能。
圖6表示為根據本發明的第二示例性實施例的製造半導體裝置的方法的剖視圖。
參照圖6(a)，製備生長基板110，絕緣圖案形成在生長基板110上，且生成氮化鎵半導體堆疊200以覆蓋絕緣圖案，如參照圖4(a)以及圖4(b)描述。
參照圖6(b)，生成的半導體堆疊200受圖案化而形成單元分離區域200a，如參照圖4(c)描述。此外，罩幕區上也形成單元分離區域200b以分離半導體堆疊200。單元分離區域200b與單元分離區域200a可藉由相同製程一起形成，但並不限定於此。換句話說，單元分離區域200b可能在形成單元分離區域200a之前或之後形成。單元分離區域200a、200b可藉由光微影以及蝕刻型成形成。
藉由單元分離區域200a移除在絕緣圖案130的開口區上具有高結晶體缺陷密度的半導體層160、170、180，且藉由單元分離區域200b移除在絕緣圖案130的罩幕區上具有高結晶體缺陷密度的半導體層160、170、180。
參照圖6(c)，形成透明電極層190以及絕緣層210，如參 照圖4(d)描述。絕緣層210覆蓋基板110被曝露的表面，且覆蓋被曝露的罩幕區。接著，如圖5中所示，形成互連導線220。複數個半導體堆疊200可能藉由互連導線220以許多方法彼此連接。具有如圖5中所示的複數個半導體堆疊200的半導體裝置，例如發光裝置，可藉由分離基板而製造使得其中包含這樣的複數個半導體堆疊200。
圖7為根據本發明的第三示例性實施例半導體裝置的剖視圖。上述的實施例揭露在晶片級自氮化鎵基板110絕緣半導體堆疊200的技術。本示例性實施例提供在封裝級或在模組級自晶片安裝基板絕緣半導體晶片的技術。
參照圖7，根據本示例性實施例的半導體裝置包含半導體晶片300、晶片安裝基板310以及絕緣層330，且可更包含壓合導線350。
晶片安裝基板310可能為引線框架、印刷電路板例如金屬基印刷電路板(MC-PCB)、陶瓷基板或及其類似基板。晶片安裝基板310可包含印刷電路板或導電材料，例如反射金屬層。
各半導體晶片300，包含氮化鎵基板110以及生成在氮化鎵基板110上的半導體堆疊200。此外，半導體晶片300可包含透明電極層190以及電極襯墊340a、340b。半導體堆疊200可包含第一氮化物半導體層160、主動層170以及第二氮化物半導體層180，如參照圖1描述。在本示例性實施例，半導體堆疊200連接 至氮化鎵基板110，且因此，可發生漏電流自半導體堆疊200朝向基板110。
絕緣層330插入半導體晶片300以及晶片安裝基板310之間以自晶片安裝基板310絕緣半導體晶片300。絕緣層330可為網狀圖案、島狀圖案或條紋圖案形式。半導體晶片300配置在絕緣層330上且自晶片安裝基板310分隔。
接合導線350彼此電性連接半導體晶片300。接合導線350可直接地將半導體晶片300彼此連接，如圖7中所示。例如，接合導線350可直接地將配置於第一半導體晶片300的透明電極19上的電極襯墊340a連接至配置於第二半導體晶片300的第一氮化物半導體層160上的電極襯墊340b。或者，一條接合導線350可將第一半導體晶片300的電極襯墊340a連接至形成在晶片安裝基板310上的接合襯墊(未示出)，並且另一接合導線350可連接第二半導體晶片300的電極襯墊340b至接合襯墊。因此，兩個半導體晶片300可直接地彼此以串聯連接。
在本示例性實施例中，各半導體晶片300可為發光二極體晶片。因此，在晶片安裝基板310上，可提供彼此以串聯連接的發光二極體晶片300的連續陣列。然而，半導體晶片300可為其他高功率電子裝置。
圖8為根據本發明的第四示例性實施例半導體裝置的剖視圖。
參照圖8，根據本示例性實施例的半導體裝置，包含基板510、絕緣結構540以及半導體堆疊600。半導體裝置可更包含犧牲層520、透明電極590、絕緣層610以及互連導線620。
如基板510，可沒有限制的使用任何生長基板能夠生成氮化鎵半導體層。特別是，基板510可為電性導電基板，例如氮化鎵基板、矽基板、碳化矽(SiC)基板及其類似基板。或者，基板510可為絕緣基板，例如藍寶石基板。
特別是，基板510可為氮化鎵基板。在此情況下，氮化鎵基板可為極性基板、非極性基板或半極性基板，如參照圖1描述。
半導體堆疊600配置在基板510上。如圖8中所示，複數個半導體堆疊600在單一基板510上可藉由單元分離區域600a分離。各半導體堆疊600包括氮化鎵半導體層且特別是可包含第一氮化物半導體層560、主動層570以及第二氮化物半導體層580。第一氮化物半導體層560、主動層570以及第二氮化物半導體層580，相同如參照圖1描述的第一氮化物半導體層160、主動層170以及第二氮化物半導體層180，且因此省略與其重複的描述。
絕緣結構540配置在基板510以及半導體堆疊600之間，且將半導體堆疊600自基板510電性絕緣。絕緣結構540可將複數個半導體堆疊600自基板510電性絕緣。
絕緣結構540包含具有罩幕區以及開口區的罩幕圖案530，且孔穴550a在罩幕圖案530的各開口區中。罩幕圖案530可為凸面圖案或凹面圖案。例如，罩幕圖案530的罩幕區可具有特定外型，例如條紋外型、圓形外型、矩形外型、菱形外型、六角形外型或及其類似外型。或者，罩幕圖案530的開口區可具有特定外型，例如圓形外型、矩形外型、菱形外型、六角形外型或及其類似外型。
罩幕圖案530可以絕緣材料形成。絕緣材料可選自其中，例如二氧化矽、氮化矽、氧化鎂、氧化鉭、二氧化鈦及其組合。
孔穴550a為空的空間且提供電性絕緣。孔穴550a形成在罩幕圖案530的開口區的全部，此罩幕圖案530配置在半導體堆疊600下的區域。如此，半導體堆疊600藉由罩幕圖案530的罩幕區與孔穴550a自基板510電性絕緣。如圖8中所示，各孔穴550a位在較罩幕圖案530低的準位，且孔穴550a的一部分在罩幕區下以便重疊於罩幕區。因此，罩幕區的較低表面可在孔穴550a曝露。
本示例性實施例中，孔穴550a在罩幕圖案530下，且藉由第一氮化物半導體層560覆蓋罩幕圖案530的側表面。或者，罩幕圖案530的側表面可在孔穴550a曝露。
犧牲層520可配置在絕緣結構540以及基板510之間。 換句話說，絕緣結構540可配置在犧牲層520上。犧牲層520可以氮化鎵半導體形成，例如氮化鎵，其具有自每立方公分具有1E17至每立方公分具有1E19的矽摻雜濃度範圍。犧牲層520每立方公分可具有1E18或大於，或每立方公分具有3E18或較大的矽摻雜濃度。
孔穴550a在犧牲層520的上表面上，且自犧牲層520，也就是，自基板510電性絕緣第一導電型化物半導體層560。
單元分離區域600a分離半導體堆疊600成複數個單元區域。單元分離區域600a可不只是分離半導體堆疊600，且分離犧牲層520。雖然在本示例性實施例中表示兩個半導體堆疊600，不過半導體堆疊600可藉由單元分離區域600a分離成較多數目的半導體堆疊。
至少一條互連導線620可將分隔的半導體堆疊600彼此電性連接。如圖8中所示，互連導線620可將半導體堆疊600彼此以串聯連接。換句話說，互連導線620在一端電性連接一個半導體堆疊600的第一氮化物半導體層560而在另一端電性連接另外一個半導體堆疊600的第二氮化物半導體層580。在此方法，兩個或多個半導體堆疊600可彼此電性連接，從而提供在單一基板110上可在高電壓驅動的半導體堆疊的連續陣列。
透明電極590可配置在半導體堆疊600上，例如在第二氮化物半導體層580上。透明電極590電性連接至第二氮化物半 導體層580。互連導線220可能經由透明電極590在其一端電性連接第二氮化物半導體層580。
為了阻止互連導線620與半導體堆疊600之間電路短路，絕緣層610可插入半導體堆疊600與互連導620之間。此外，絕緣層610可插入互連導線620與基板510之間以阻止互連導線620與基板510之間電路短路。
根據本示例性實施例，絕緣結構540提供半導體堆疊600自生長基板510電性絕緣。因此，當導電基板，例如氮化鎵基板，使用作為生長基板，可達到半導體堆疊600與基板510之間電性絕緣。因此，可阻止自半導體堆疊600漏電流至基板510，從而藉由複數個半導體堆疊600彼此連接提供可高電壓驅動的發光裝置。
圖9與圖10為根據本發明的第四示例性實施例示出製造半導體裝置的方法的剖視圖。
首先，參照圖9(a)，製備生長基板510。生長基板510可為藍寶石基板、氮化鎵基板、碳化矽基板、矽基板或及其類似基板。特別是，生長基板510可為極性、非極性或半極性氮化鎵基板。
犧牲層520被形成在生長基板510上。犧牲層520可藉由有機金屬化學氣相沈積(metal-organic chemical vapor deposition,MOCVD)或分子束磊晶(molecular beam epitaxy,MBE)被生成在生長基板510上。犧牲層520可具有範圍自每立方公分1E17至每立 方公分1E19的雜質濃度。犧牲層520可由氮化鎵半導體層形成，例如氮化鎵層，其具有每立方公分1E18或更大的矽摻雜濃度，且具有每立方公分3E18或較大的矽摻雜濃度。下面描述的氮系半導體層也可藉由有機金屬化學氣相沈積或分子束磊晶生成在犧牲層520中，且在此將省略其分別的描述。
參照圖9(b)，罩幕圖案530形成在犧牲層520上。罩幕圖案530可以絕緣材料形成，例如二氧化矽、氮化矽、氧化鎂、氧化鉭、二氧化鈦或上述組合。如圖11(a)中所示，各罩幕圖案530中的罩幕區可具有條紋外型，且如圖11(b)中所示，罩幕圖案530可具有以不同方向延伸的條紋以彼此相交。或者，罩幕圖案530可為凸面圖案，其中罩幕區具有六角形外型如圖12(a)中所示，或菱形外型如圖13(a)中所示。或者，罩幕圖案530可為凹面圖案，其中開口區具有六角形外型如圖12(b)中所示，或菱形外型如圖13(b)中所示。罩幕圖案530可為凸面圖案，其中罩幕區具有圓形或矩形外型，或凹面圖案其中的開口區具有圓形或矩形外型。
參照圖9(c)，藉由電化學蝕刻(electrochemical etching,ECE)部分地蝕刻犧牲層520以在犧牲層520產生精細孔550。
具有犧牲層520以及負電極(例如，鉑電極)的生長基板510浸入電化學蝕刻溶液中，藉由把正電壓施加於犧牲層520以及負電壓施加於負電極以執行電化學蝕刻，同時調節電化學蝕刻溶液的莫耳濃度、製程時間以及施加電壓以調節精細孔550的尺寸。
電化學蝕刻溶液可為電解質溶液中含有例如草酸(oxalic acid)、氫氟酸(HF)或氫氧化鈉(NaOH)。
在本示例性實施例，可藉由單一階段電化學蝕刻通過固定電壓的連續施加來部分地移除犧牲層520，例如在10V至60V的範圍，但並不限定於此。或者，可藉由兩階段電化學蝕刻，部分地移除犧牲層520，其中較低電壓最初施加在第一階段且較高電壓在第二階段施加。圖9(c)示出藉由兩階段電化學蝕刻形成精細孔552、554，其中精細孔552藉由施加較低電壓在第一階段形成，且相對大的精細孔554藉由施加高電壓在第二階段形成。例如為了讓犧牲層520具有每立方公分6E18的矽摻雜濃度，在攝氏20度下0.3使用莫耳濃度的草酸溶液，藉由施加8至9伏特的電壓在第一階段執行電化學蝕刻，且藉由施加15至17伏特的電壓在第二階段。
藉由兩階段電化學蝕刻，相對好的結晶性可被維持在犧牲層520的表面，且相對大的精細孔554可被產生在犧牲層520中，從而提供後續流程有利的條件。
參照圖9(d)，氮化物半導體堆疊600生成在犧牲層520上，犧牲層520作為晶種層使用。在此，氮化物半導體堆疊600包含第一氮化物半導體層560、主動層570以及第二氮化物半導體層580。氮半導體堆疊600經由側向磊晶覆蓋成長技術，不只覆蓋犧牲層520也覆蓋罩幕圖案530。
第一氮化物半導體層560可為單層或多層。多層可包含未摻雜層以及摻雜層。
當生成半導體堆疊600，精細孔552、554彼此組合以產生孔穴550a。在罩幕圖案530的開口區內形成孔穴550a以讓第一氮化物半導體層560電性絕緣犧牲層520。在圖9(d)中，犧牲層520的一部分可留在孔穴550a上。或者，在孔穴550a上的犧牲層520可完全地被移除。
參照圖10(a)，如上所述，在形成半導體堆疊600時，藉由在犧牲層520內的精細孔552、554形成孔穴550a在犧牲層520中。在此，圖10(a)示出如在圖9(d)中除了尺度以外相同的製程。
第一氮化物半導體層560可為氮化物半導體層摻雜第一導電型雜質，例如III族-N系化合物半導體層摻雜n型雜質，例如(鋁、銦、鎵)N系的氮化物半導體層，並且可包含氮化鎵層。此外，第一氮化物半導體層560可包含無摻雜層。
主動層570可為III族-N系化合物半導體層，例如(鋁、鎵、銦)N半導體層，且可具有單一量子井結構或具有井層(未示出)的多量子井結構以及交替堆疊上述另外一避免層(未示出)
第二氮化物半導體層580可為III族-N系化合物半導體層摻雜第二導電型雜質，例如p型雜質，像是(鋁、鎵、銦)N系的III族-氮化物半導體層，且可包含例如氮化鎵層。
參照圖10(b)，生成的半導體堆疊600受圖案化以形成單元分離區域600a。單元分離區域600a可藉由光微影以及蝕刻形成。複數個半導體堆疊600藉由單元分離區域200a分離成複數個單元區域。
如此，單元分離區域600a也可分離犧牲層520，據此基板510的表面可被曝露於單元分離區域600a。
此外，各半導體堆疊600的第二氮化物半導體層580以及主動層570部分地被蝕刻，允許第一氮化物半導體層560的上表面部分曝露。曝露第一氮化物半導體層560的上表面的製程可能在形成單元分離區域600a之前或之後實現。
參照圖10(c)，透明電極層590可形成在第二氮化物半導體層580上。透明電極層590可由透明的氧化物形成，例如銦錫氧化物，或金屬材料例如鎳/金。
在此，雖然透明電極層590被說明在分離半導體堆疊600以及部份曝露第一氮化物半導體層560的上表面後形成，但透明電極層190可能形成在分離半導體堆疊200之前以及曝露第一氮化物半導體層560的上表面之前。
可形成絕緣層610覆蓋半導體堆疊600的側表面。絕緣層610也可覆蓋基板510的表面，且可部分地覆蓋透明電極層590。在此，絕緣層610被形成為曝露第一氮化物半導體層560的上表面的至少部份，以及透明電極層590的上表面的至少部份。
參照圖10(d)，互連導線620被形成以將半導體堆疊600彼此串聯連接。互連導線620被形成在絕緣層610上，且將半導體堆疊600的側表面自基板510絕緣。各互連導線620的一端電性連接一個半導體堆疊600的第一氮化物半導體層560，以及另一端電性連接另一半導體堆疊600的第二氮化物半導體層580。
藉由互連導線620，複數個半導體堆疊600可以許多方法彼此連接。如此，在單一基板510上許多類型的連接，例如以串聯連接、並聯連接、反向並聯連接或串並聯結合連接及其類似連接，可能在複數地半導體堆疊200之間實現。半導體裝置具有複數個半導體堆疊600，例如發光裝置，可能藉由分離基板510製造而成，使得其中可包含這樣的複數個半導體堆疊600。
在本示例性實施例，製造在單一基板510具有複數個半導體堆疊600的半導體裝置的方法已被描述。然而，本示例性實施例也可應用於在單一基板510製造具有單一半導體堆疊600的半導體裝置。
圖14為根據本發明的第五示例性實施例半導體裝置的剖視圖。
參照圖14，根據本示例性實施例的半導體裝置一般近似於參照圖8描述的半導體裝置，且具有的差異在於分離罩幕532配置在單元分離區域700a的底部。如此，犧牲層520可維持連續的狀態而不被單元分離區域700a分離。
分離罩幕532可配置在與罩幕圖案530相同的準位。也就是，分離罩幕532可被形成在犧牲層520上，且配置在半導體堆疊600之間。如圖14中所示，分離罩幕532的邊緣可配置在半導體堆疊600下。
如參照圖8描述，孔穴550a在罩幕圖案530的開口區。此外，孔穴550a可在罩幕圖案530與分離罩幕532之間的開口區。
互連導線620藉由分離罩幕532自犧牲層520電性絕緣。絕緣層610更可插入分離罩幕532與互相連接導線620之間。
根據本示例性實施例，由於單元分離區域700a配置在犧牲層520，如相較先前的示例性實施例，可減少單元分離區域的厚度。因此，可減少互連導線620的厚度，當增加半導體堆疊600的尺寸時，從而避免互連導線620斷開。
圖15與圖16為根據本發明示例性實施例製造半導體裝置的方法的平面圖以及剖視圖。在此，圖15(a)為罩幕圖案530與分離罩幕532的平面圖，且圖15(b)為圖15(a)沿A-A線的剖視圖。
參照圖15(a)以及圖15(b)，如參照圖8(a)的描述，犧牲層520被形成在基板510上。此外，如參照圖8(b)所述，罩幕圖案530被形成在犧牲層520上。在本示例性實施例，罩幕圖案530被分離成複數個區域。罩幕圖案530可藉由，例如分離罩幕532，分離成複數個區域。分離罩幕532可與罩幕圖案530使用相同的材料，且藉由那些相同製程形成。分離罩幕532可替代地由不同 於罩幕圖案530的絕緣材料藉由不同的製程形成。
分離罩幕532被形成對應於單元分離區域700a(見圖14)，且罩幕圖案530被形成對應於單元區域。在此，雖然分離罩幕532被說明如形成對應於單元分離區域700a，分離罩幕532可被形成在裝置分界區域上，也就是刻劃線上。
在此，罩幕圖案530可為條紋圖案、凸或凹面圖案，如參照圖8(b)以及圖11至圖13描述。
參照圖16(a)，如參照圖8(c)的描述，藉由電化學蝕刻部分地蝕刻曝露於罩幕圖案530的開口區的犧牲層520。
參照圖16(b)，氮化物半導體堆疊600生成在犧牲層520上，犧牲層520作為晶種層使用。在此，在本示例性實施例，由於氮化物半導體堆疊600的生成在分離罩幕532上被阻擋，單元分離區域700a藉由生成氮化物半導體堆疊600的製程被形成在分離罩幕532上，以致氮化物半導體堆疊600被分離成複數個單元區域。也就是，單元分離區域700a藉由生成半導體堆疊600的製程自對準，且省略用以形成單元分離區域700a的分離圖案化製程。
參照圖16(c)，各半導體堆疊600的第二氮化物半導體層580以及主動層570部分地被蝕刻，這允許第一氮化物半導體層560的上表面部分曝露。第二氮化物半導體層580以及主動層570可藉由光微影以及蝕刻所蝕刻。
參照圖16(d)，如參照圖10(c)描述，透明電極層590可 形成在第二氮化物半導體層580上。在此，在本示例性實施例儘管透明電極層590被說明在第一氮化物半導體層560的上表面的部分曝露後形成，透明電極層590可在第一氮化物半導體層560的上表面的部分曝露前形成。
此外，如參照圖10(c)描述，絕緣層610可形成覆蓋半導體堆疊600的側表面，以及部分地覆蓋透明電極層590。絕緣層610也可覆蓋分離罩幕532。
接著，如參照圖10(d)描述，形成互連導線620以將半導體堆疊600彼此串聯連接。在此，分離罩幕532可配置在互連導線620以及基板510之間以讓互連導線620自基板510隔離。此外，絕緣層610可配置在分離罩幕532以及互連導線620之間。
藉由互連導線620，複數個半導體堆疊600可以許多方法彼此連接。如此，在單一基板510上許多類型的連接，例如串聯連接、並聯連接、反向並聯連接或串並聯結合連接及其類似連接，可在複數地半導體堆疊200之間實現。半導體裝置具有複數個半導體堆疊600，例如發光裝置，可藉由分離基板510製造而得，使得其中可包含這樣複數個半導體堆疊600。
根據本示例性實施例，不同於參照圖9以及圖10說明的製造半導體裝置的方法，此方法不需要圖案化製程來形成複數個半導體堆疊600。此外，由於單元分離區域700a相較於上述實施例的單元分離區域600a具有較小的厚度，互連導線620可容易的 被形成。如此，可藉由相對地減少單元分離區域700a的寬度增加發光區域，或藉由更傾斜半導體堆疊600的側表面以改善發光效率。
圖17為藉由電化學蝕刻形成的孔穴550a的掃描式掃描電子顯微鏡(scanning electronic microscope,SEM)影像。在此，具有約每立方公分6E18的矽摻雜濃度的氮化鎵層被形成在氮化鎵基板510上作為犧牲層520，且具有約4微米的寬度的條紋外形的二氧化矽罩幕圖案530被形成在犧牲層520上。罩幕圖案的條紋之間的間距約5微米。接著，在攝氏20度下使用0.3莫耳濃度的草酸溶液，藉由施加8伏特電壓在第一階段以及施加15伏特電壓在第二階段以執行電化學蝕刻，接著是生成具有厚度6微米的氮化鎵半導體堆疊600。
如圖17中所示，可看出孔穴550a被形成在罩幕圖案530下的罩幕圖案530的開口區。半導體堆疊600藉由罩幕圖案530以及孔穴550a自犧牲層520電性絕緣，且因而自基板510絕緣。
如圖17中所示，孔穴550a的一部分可延伸在罩幕圖案530的罩幕區下。然而，孔穴550a可通過電化學蝕刻以許多方法形成。例如，孔穴550a可被定義為只在罩幕圖案530的開口區中。
根據本發明的示例性實施例，複數個半導體堆疊可使用絕緣圖案自氮化鎵基板電性絕緣。因此，可提供半導體裝置，特別是光激發裝置，當使用氮化鎵基板作為生長基板時，包含複數 個半導體堆疊以串聯彼此連接。
此外，複數個半導體晶片可使用絕緣層自晶片安裝基板電性絕緣。因此，半導體裝置可避免自半導體晶片至晶片安裝基板的漏電流，從而許多半導體包裝或半導體模組可使用採用氮化鎵基板的複數個半導體晶片製造。
更進一步，根據本發明的示例性實施例，半導體堆疊可使用罩幕圖案以及孔穴自基板絕緣。也就是，可使用罩幕圖案以及孔穴阻止自半導體堆疊至基板的漏電流。因此，可提供一種半導體裝置，特別是發光裝置，當使用電性導電基板，例如氮化鎵基板作為生長基板時，包含複數個半導體堆疊以串聯彼此連接。
並且，由於氮化鎵基板被使用作生長基板，半導體堆疊可表現出良好的結晶性，從而提供高發光效率。更進一歨，由於使用非極性或半極性半導體堆疊，可克服因極性在光效率的限制。
雖然本發明已參照一些示例性實施例並配合圖式說明，在本技術領域的技術人員將可以明顯不脫離本發明的精神以及範圍的情況下，對本發明作出各種修改以及改變。更進一步，應理解在不脫離本發明的精神以及範圍的情況下，某些實施例的一些特徵也可應用至其他實施例。因此，應理解，實施例所提供只為說明的方法並提供完整本發明的揭露，且提供在本領域中的本領域技術人員徹底的理解本發明。因此，其為本發明包含落在所附權利要求以及同等範圍內提供修改以及變化。
110‧‧‧基板
130‧‧‧絕緣圖案
160‧‧‧第一氮化物半導體層
170‧‧‧主動層
180‧‧‧第二氮化物半導體層
190‧‧‧透明電極層
200‧‧‧半導體堆疊
200a‧‧‧單元分離區域
210‧‧‧絕緣層
220‧‧‧互相連接導線

Claims (43)

  1. 一種半導體裝置，包括：一氮化鎵基板；複數個半導體堆疊，配置在該氮化鎵基板上；以及一絕緣圖案，配置於該氮化鎵基板以及該複數個半導體堆疊之間，該絕緣圖案使該些半導體堆疊絕緣於該氮化鎵基板。
  2. 如申請專利範圍第1項所述的半導體裝置，其中該氮化鎵基板包括極性、非極性或半極性基板。
  3. 如申請專利範圍第1項所述的半導體裝置，其中該複數個半導體堆疊的各半導體堆疊包括生成在該氮化鎵基板上的氮化鎵半導體層。
  4. 如申請專利範圍第1項所述的半導體裝置，其中該絕緣圖案包括一罩幕區以及一開口區，且該複數個半導體堆疊配置於該罩幕區中。
  5. 如申請專利範圍第4項所述的半導體裝置，更包括複數條互連導線，分別將該複數個半導體堆疊的半導體堆疊彼此電性連接。
  6. 如申請專利範圍第5項所述的半導體裝置，其中該絕緣圖案包括複數個彼此分隔的罩幕區，其中該複數個半導體堆疊的至少一個半導體堆疊配置在該些罩幕區的每一個中，且其中該些互連導線在該些罩幕區中將該些半導體堆疊彼此以串聯電性連接。
  7. 如申請專利範圍第6項所述的半導體裝置，更包括一絕 緣層配置於該氮化鎵基板以及該些互連導線之間。
  8. 如申請專利範圍第5項所述的半導體裝置，其中該絕緣圖案包括複數個罩幕區，該複數個半導體堆疊的該各半導體堆疊分別配置於各該些罩幕區中，且其中該些互連導線在該罩幕區中將該些半導體堆疊彼此以串聯電性連接。
  9. 如申請專利範圍第6項所述的半導體裝置，其中該絕緣圖案包括條紋圖案或島狀圖案。
  10. 如申請專利範圍第1項所述的半導體裝置，其中該半導體裝置包括一光激發裝置。
  11. 一種製造半導體裝置的方法，該方法包括：形成一絕緣圖案在氮化鎵基板上，該絕緣圖案包括一罩幕區以及一開口區；生成氮化鎵半導體層，以覆蓋該絕緣圖案；以及圖案化該些半導體層，形成彼此分隔的複數個半導體堆疊，該複數個半導體堆疊藉由該絕緣圖案電性隔絕於該氮化鎵基板。
  12. 如申請專利範圍第11項所述的方法，其中該絕緣圖案包括二氧化矽或氮化矽。
  13. 如申請專利範圍第11項所述的方法，其中圖案化該些半導體層的方法包括蝕刻該些半導體層，使該些半導體層自該絕緣圖案的該開口區移除。
  14. 如申請專利範圍第13項所述的方法，其中圖案化該些半導體層的方法更包括蝕刻該些半導體層，使該些半導體層在該罩幕區分離。
  15. 如申請專利範圍第11項所述的方法，更包括形成複數個互連導線，將該複數個半導體堆疊彼此以串聯電性連接。
  16. 一種半導體裝置，包括：複數個半導體晶片，配置於一晶片安裝基板上；以及一絕緣層，配置於該複數個半導體晶片以及該晶片安裝基板之間，該絕緣層使該複數個半導體晶片絕緣於該晶片安裝基板，其中該複數個半導體晶片的各個，包括：一氮化鎵基板；以及一氮化鎵半導體堆疊，配置於該氮化鎵基板上。
  17. 如申請專利範圍第16項所述的半導體裝置，其中該氮化鎵基板包括極性、非極性或半極性基板。
  18. 如申請專利範圍第16項所述的半導體裝置，其中該絕緣層包括網狀圖案、島狀圖案或條紋圖案。
  19. 如申請專利範圍第16項所述的半導體裝置，更包括接合導線，將該複數個半導體晶片彼此電性連接。
  20. 如申請專利範圍第16項所述的半導體裝置，其中該些半導體晶片包括發光二極體晶片。
  21. 一種半導體裝置，包括：一氮化鎵半導體堆疊，配置於一基板；以及一絕緣結構，配置於該基板與該半導體堆疊之間，該絕緣結構使該半導體堆疊絕緣於該基板，其中該絕緣結構，包括：一罩幕圖案，包括一罩幕區以及一開口區；一孔穴，配置於該罩幕圖案的該開口區。
  22. 如申請專利範圍第21項所述的半導體裝置，更包括一犧牲層配置於該絕緣結構與該基板之間。
  23. 如申請專利範圍第22項所述的半導體裝置，其中該孔穴的一部分配置於該罩幕區與該犧牲層之間。
  24. 如申請專利範圍第22項所述的半導體裝置，其中該犧牲層包括範圍在每立方公分有1E17至每立方公分有1E19的矽摻雜濃度。
  25. 如申請專利範圍第21項所述的半導體裝置，其中該基板包括極性、非極性或半極性氮化鎵基板。
  26. 如申請專利範圍第21項所述的半導體裝置，其中該罩幕圖案包括選自二氧化矽、氮化矽、氧化鎂、氧化鉭以及二氧化鈦組成群組的至少一種絕緣材料。
  27. 如申請專利範圍第21項所述的半導體裝置，其中該罩幕圖案包括一凸面圖案，以及其中該罩幕區包括條紋、圓形、矩形、菱形或六角形外型。
  28. 如申請專利範圍第21項所述的半導體裝置，其中該罩幕圖案包括凹面圖案，以及其中該開口區包括圓形、矩形、菱形或六角形外型。
  29. 如申請專利範圍第21項所述的半導體裝置，其中該半導體裝置包括一發光裝置。
  30. 如申請專利範圍第1項所述的半導體裝置，其中該複數個半導體堆疊配置於該氮化鎵基板上，且該絕緣結構配置於該氮化鎵基板與該複數個半導體堆疊之間。
  31. 如申請專利範圍第30項所述的半導體裝置，更包括複 數個互連導線，分別將該複數個半導體堆疊的半導體堆疊彼此連接。
  32. 如申請專利範圍第30項所述的半導體裝置，更包括一分離罩幕配置於該複數個半導體堆疊之間且在與該罩幕圖案相同的面上。
  33. 如申請專利範圍第32項所述的半導體裝置，其中該分離罩幕包括相同於該罩幕圖案的材料。
  34. 一種製造半導體裝置的方法，該半導體裝置包括成長基板以及與該成長基板隔開的氮化鎵半導體堆疊，該方法包括：形成一犧牲層與一罩幕圖案在成長基板上，該罩幕圖案包括一罩幕區以及一開口區，該犧牲層曝露於該罩幕圖案的該開口區；藉由電化學蝕刻(electrochemical etching,ECE)蝕刻該犧牲層；以及生成該氮化鎵半導體堆疊以覆蓋該罩幕圖案。
  35. 如申請專利範圍第34項所述的方法，其中該罩幕圖案形成在該犧牲層上。
  36. 如申請專利範圍第34項所述的方法，其中，在該氮化鎵半導體堆疊成形過程中，在該犧牲層中形成一孔穴。
  37. 如申請專利範圍第34項所述的方法，其中該犧牲層包括氮化鎵半導體層，該氮化鎵半導體層具有範圍在每立方公分有1E17至每立方公分有1E19的矽摻雜濃度。
  38. 如申請專利範圍第34項所述的方法，其中藉由在至少兩階段施加電壓來部份蝕刻該犧牲層，且在第一階段施加的電壓 較低於第二階段施加的電壓。
  39. 如申請專利範圍第34項所述的方法，更包括圖案化該氮化鎵半導體堆疊以形成彼此隔開的複數個半導體堆疊。
  40. 如申請專利範圍第39項所述的方法，更包括形成複數個互連導線，分別將該複數個半導體堆疊的半導體堆疊彼此以串聯電性連接。
  41. 如申請專利範圍第34項所述的方法，更包括：在生成該氮化鎵半導體堆疊前，形成一分離罩幕將該罩幕圖案分離成複數個區域，其中生成在該分離罩幕上的該氮化鎵半導體堆疊包括彼此隔開的複數個氮化鎵半導體堆疊間隔。
  42. 如申請專利範圍第41項所述的方法，其中形成該罩幕圖案同時，該分離罩幕與該罩幕圖案一起形成。
  43. 如申請專利範圍第41項所述的方法，更包括形成複數個互連導線，分別將該複數個半導體堆疊的各半導體堆疊彼此以串聯電性連接。
TW102137139A 2012-10-15 2013-10-15 半導體裝置及其製造方法 TWI636583B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120114130A KR20140047871A (ko) 2012-10-15 2012-10-15 반도체 소자 및 및 그것을 제조하는 방법
??10-2012-0114130 2012-10-15
KR1020120114133A KR102022658B1 (ko) 2012-10-15 2012-10-15 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법
??10-2012-0114133 2012-10-15

Publications (2)

Publication Number Publication Date
TW201424039A true TW201424039A (zh) 2014-06-16
TWI636583B TWI636583B (zh) 2018-09-21

Family

ID=50488454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137139A TWI636583B (zh) 2012-10-15 2013-10-15 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US9111840B2 (zh)
CN (1) CN104737310B (zh)
DE (1) DE112013004996T5 (zh)
TW (1) TWI636583B (zh)
WO (1) WO2014061940A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570881B (zh) * 2014-07-31 2017-02-11 首爾偉傲世有限公司 發光二極體晶片及發光裝置
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9728698B2 (en) 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061906A1 (ko) * 2012-10-15 2014-04-24 서울바이오시스 주식회사 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
KR102231646B1 (ko) 2014-10-17 2021-03-24 엘지이노텍 주식회사 발광 소자
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN104538523B (zh) * 2015-01-09 2018-02-02 南京大学 一种改善电流扩展的半导体器件
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置
CN107132726B (zh) * 2016-02-29 2019-11-26 上海微电子装备（集团）股份有限公司 一种蓝宝石图形衬底掩膜版的图形结构和曝光方法
KR102317874B1 (ko) * 2017-02-09 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI759289B (zh) * 2017-03-21 2022-04-01 晶元光電股份有限公司 發光元件
WO2018174434A1 (ko) * 2017-03-23 2018-09-27 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
KR102382037B1 (ko) * 2017-05-04 2022-04-04 서울바이오시스 주식회사 고 신뢰성의 발광 다이오드
US10615305B1 (en) 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
CN110190158A (zh) * 2019-03-11 2019-08-30 佛山市国星半导体技术有限公司 一种高压led芯片及其制备方法
US11749708B2 (en) 2020-01-03 2023-09-05 Seoul Viosys Co., Ltd. Light emitting device and LED display apparatus including the same
CN112968083B (zh) * 2020-11-04 2022-05-20 重庆康佳光电技术研究院有限公司 发光器件的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284670B1 (en) * 1997-07-23 2001-09-04 Denso Corporation Method of etching silicon wafer and silicon wafer
JP3346735B2 (ja) * 1998-03-03 2002-11-18 日亜化学工業株式会社 窒化物半導体発光素子及びその製造方法
US7880182B2 (en) * 2002-07-15 2011-02-01 Epistar Corporation Light-emitting element array
JP2007529105A (ja) * 2003-07-16 2007-10-18 松下電器産業株式会社 半導体発光装置とその製造方法、照明装置および表示装置
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
KR101138946B1 (ko) * 2005-02-04 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는방법
EP1864338A4 (en) 2005-02-04 2010-01-20 Seoul Opto Device Co Ltd LIGHT-EMITTING COMPONENT WITH SEVERAL LIGHT-EMITTING CELLS AND MANUFACTURING METHOD THEREFOR
KR101203141B1 (ko) * 2005-02-05 2012-11-20 서울옵토디바이스주식회사 기판으로부터 절연된 복수개의 발광셀들을 갖는 발광 소자및 그것을 제조하는 방법
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR100765240B1 (ko) * 2006-09-30 2007-10-09 서울옵토디바이스주식회사 서로 다른 크기의 발광셀을 가지는 발광 다이오드 패키지및 이를 채용한 발광 소자
KR100803162B1 (ko) * 2006-11-20 2008-02-14 서울옵토디바이스주식회사 교류용 발광소자
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
KR101459554B1 (ko) * 2007-10-09 2014-11-07 엘지전자 주식회사 발광 셀 및 그 제조방법
US7985970B2 (en) * 2009-04-06 2011-07-26 Cree, Inc. High voltage low current surface-emitting LED
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
JP5190343B2 (ja) * 2008-12-17 2013-04-24 スタンレー電気株式会社 半導体素子の製造方法
US9093293B2 (en) * 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
CN102468406B (zh) * 2010-11-19 2014-11-05 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9728698B2 (en) 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9941455B2 (en) 2014-06-03 2018-04-10 Seoul Viosys Co., Ltd. Light emitting diode and light emitting device including the same
TWI570881B (zh) * 2014-07-31 2017-02-11 首爾偉傲世有限公司 發光二極體晶片及發光裝置

Also Published As

Publication number Publication date
US9537045B2 (en) 2017-01-03
CN104737310A (zh) 2015-06-24
US9111840B2 (en) 2015-08-18
TWI636583B (zh) 2018-09-21
DE112013004996T5 (de) 2015-07-09
US20150311384A1 (en) 2015-10-29
CN104737310B (zh) 2017-09-01
US20140131729A1 (en) 2014-05-15
WO2014061940A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
TWI636583B (zh) 半導體裝置及其製造方法
US11948980B1 (en) Manufacturable thin film gallium and nitrogen containing devices
CN104011885B (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
US20080230789A1 (en) Light emitting device, method of manufacturing the same and monolithic light emitting diode array
US20140339566A1 (en) Semiconductor device and method of fabricating the same
KR20100079693A (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20100079843A (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US9450141B2 (en) Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods
US20050179042A1 (en) Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
US10147760B2 (en) Light-emitting devices
KR101411256B1 (ko) 반도체 발광소자 및 그의 제조방법
KR20100061131A (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR20140047871A (ko) 반도체 소자 및 및 그것을 제조하는 방법
US20050127388A1 (en) Light-emitting device and forming method thereof
JP4058592B2 (ja) 半導体発光素子及びその製造方法
US10211372B1 (en) Semiconductor light emitting device
US11069845B2 (en) Light emitting device
CN112447892A (zh) 发光元件及其制造方法
US20190074402A1 (en) Method for manufacturing light emitting device
CN114267762B (zh) 一种发光二极管芯片及发光装置
KR102022658B1 (ko) 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법
US11264532B2 (en) Manufacturing method of semiconductor light emitting device
KR101599529B1 (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20110059669A (ko) 발광다이오드 어레이 및 그 제조방법
KR20130031864A (ko) 복수개의 반도체 적층 구조를 갖는 발광 다이오드

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees