CN114267762B - 一种发光二极管芯片及发光装置 - Google Patents

一种发光二极管芯片及发光装置 Download PDF

Info

Publication number
CN114267762B
CN114267762B CN202111395335.4A CN202111395335A CN114267762B CN 114267762 B CN114267762 B CN 114267762B CN 202111395335 A CN202111395335 A CN 202111395335A CN 114267762 B CN114267762 B CN 114267762B
Authority
CN
China
Prior art keywords
light emitting
layer
region
area
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111395335.4A
Other languages
English (en)
Other versions
CN114267762A (zh
Inventor
蔡琳榕
廖生地
连文黎
杨力勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202111395335.4A priority Critical patent/CN114267762B/zh
Priority to CN202311000412.0A priority patent/CN116979000A/zh
Publication of CN114267762A publication Critical patent/CN114267762A/zh
Application granted granted Critical
Publication of CN114267762B publication Critical patent/CN114267762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种具有高可靠性的发光二极管芯片,包括:半导体外延叠层,从上至下依次包括第一导电类型半导体层、发光层以及第二导电类型半导体层;凹陷区域,位于所述半导体外延叠层的边缘,至少贯穿所述第一导电类型半导体层和发光层以裸露出凹陷表面;至少一电极,配置在所述凹陷表面上;以半导体外延叠层所在水平面的法线方向为俯视方向,从俯视方向观之,所述电极与所述凹陷区域的侧壁之间具有第一间距,所述第一间距大于等于30μm。非主动发光区域,位于所述半导体外延叠层的边缘,贯穿所述第一导电类型半导体层和发光层以裸露出非主动发光表面;波长转换层,至少覆盖于半导体外延叠层的上面区域及侧壁区域。

Description

一种发光二极管芯片及发光装置
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管芯片及发光装置。
背景技术
发光二极管(英文Light Emitting Diode,简称LED)包含有不同的发光材料及发光部件,是一种固态半导体发光元件。它因成本低、功耗低、光效高、体积小、节能环保、具有良好的光电特性等优点而被广泛应用于照明、可见光通信及发光显示等各种场景。
发明内容
本发明提供一种具有高可靠性的发光二极管芯片。
本发明所采用的技术方案具体如下:
具体来说,本发明一实施例提供一种发光二极管芯片,包括:
半导体外延叠层,从上至下依次包括第一导电类型半导体层、发光层以及第二导电类型半导体层;
凹陷区域,位于所述半导体外延叠层的边缘,至少贯穿所述第一导电类型半导体层和发光层以裸露出凹陷表面;
至少一电极,配置在所述凹陷表面上;
以半导体外延叠层所在水平面的法线方向为俯视方向,从俯视方向观之,所述电极与所述凹陷区域的侧壁之间具有第一间距,所述第一间距大于等于30μm;
非主动发光区域,位于所述半导体外延叠层的边缘,贯穿所述第一导电类型半导体层和发光层以裸露出非主动发光表面;
波长转换层,至少覆盖于半导体外延叠层的上面区域及侧壁区域。
在一实施例中,所述非主动发光区域的侧壁到相邻发光二极管芯片上的电极之间的第二间距大于等于所述第一间距。
在一实施例中,所述第一间距大于等于50μm,或者所述第一间距大于等于85μm。
在一实施例中,至少一所述非主动发光区域由所述半导体外延叠层的侧壁向内凹陷形成。
在一实施例中,所述非主动发光区域与所述凹陷区域以轴对称和/或中心对称的方式设置在半导体外延叠层的边缘。
在一实施例中,从俯视方向观之,所述非主动发光区域的面积占所述凹陷区域的面积的25%以下。
在一实施例中,所述发光二极管芯片包括一凹陷区域以及三非主动发光区域,所述三非主动发光区域包括与凹陷区域中心对称的第一非主动发光区域、以及与凹陷区域分别轴对称的第二非主动发光区域、第三非主动发光区域。
在一实施例中,从俯视方向观之,所述第一非主动区域的面积小于等于所述第二非主动发光区域和第三非主动发光区域的面积之和的25%。
在一实施例中,所述第二非主动发光区域的面积或者第三非主动发光区域的面积均大于所述第一非主动区域的面积。
在一实施例中,所述发光二极管芯片包括二凹陷区域以及二非主动发光区域,分别配置在所述半导体外延叠层的四角,且所述二凹陷区域则分别位于所述半导体外延叠层的同一侧边上。
在一实施例中,所述非主动发光区域的侧壁到所述发光二极管芯片的边缘的距离在15μm以上。
在一实施例中,从俯视方向观之,所述非主动发光区域小于等于主动发光区域总面积的10%。
在一实施例中,从俯视方向观之,所述非主动发光区域的面积小于等于所述凹陷区域的面积的25%,或者所述非主动发光区域的面积小于等于所述凹陷区域的面积的20%。
在一实施例中,从俯视方向观之,所述电极的面积小于等于所述凹陷区域的面积的40%。
本发明另一实施例提供一种发光二极管芯片,包括:
半导体外延叠层,从上至下依次包括第一导电类型半导体层、发光层以及第二导电类型半导体层;
第一电连接层,与第一导电类型半导体层电性连接;
第二电连接层,与第二导电类型半导体层电性连接并部分裸露于所述半导体外延叠层之外;
所述半导体外延叠层具有至少一凹处,所述凹处至少贯穿所述第二导电类型半导体层、发光层延伸至第一导电类型半导体层;
所述第一电连接层经由所述凹处电连接至第一导电类型半导体层,并通过绝缘层与发光层、第二导电类型半导体层以及第二电连接层彼此电绝缘;
至少一电极,配置在所述第二电连接层裸露部分的表面上并与第二导电类型半导体层电性连接;
以半导体外延叠层所在水平面的法线方向为俯视方向,从俯视方向观之,所述电极与所述凹陷区域的侧壁之间具有第一间距,所述第一间距大于等于30μm;
非主动发光区域,位于所述半导体外延叠层的边缘,贯穿所述第一导电类型半导体层和发光层以裸露出非主动发光表面;
波长转换层,至少覆盖于半导体外延叠层的上面区域及侧壁区域。
本发明一实施例提供一种发光装置,具有如上所述的发光二极管芯片。
基于上述,与现有技术相比,本发明提供的发光二极管芯片可以有效解决波长转换层偏移导致的漏光现象。
本发明的其它特征和有益效果将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他有益效果可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图;在下面描述中附图所述的位置关系,若无特别指明,皆是图示中组件绘示的方向为基准。
图1为本发明一实施例提供的一种发光二极管芯片的俯视图;
图1A为图1所示实施例的一种发光二极管芯片的俯视图及X-X’处的侧视剖面图;
图1B为图1所示实施例的一种发光二极管芯片的俯视图及Y-Y’处的侧视剖面图;
图1C为图1所示实施例上表面具有波长转换层的发光二极管芯片的侧视剖面图;
图1D为本发明另一实施例提供的一种发光二极管芯片的俯视图;
图2为本发明另一实施例提供的一种发光二极管芯片的俯视图;
图2A为图2所示实施例虚线框内结构的放大示意图;
图3为本发明一实施例提供的发光二极管芯片的俯视图;
图3A为图3所示实施例提供的发光二极管芯片构成的发光二极管阵列的俯视图
图3B为图3A中虚线框内结构的放大示意图;
图4为本发明另一实施例提供的发光二极管芯片的俯视图;
图4A为图4所示实施例提供的发光二极管芯片构成的发光二极管阵列的俯视图;
图4B为图4A所示实施例虚线框内结构的放大示意图;
图4C为图4A所示发光二极管阵列的第一排发光二极管芯片的侧视剖面图;
图5为本发明另一实施例提供的发光二极管芯片的俯视图;
图5A为图5所示实施例提供的发光二极管芯片构成的发光二极管阵列的俯视图;
图6为本发明另一实施例提供的发光二极管芯片的俯视图;
图6A为图6所示实施例提供的发光二极管芯片构成的发光二极管阵列的俯视图;
图7为本发明另一实施例提供的发光二极管芯片的俯视图;
图7A为图7所示实施例提供的发光二极管芯片构成的发光二极管阵列的俯视图;
图8为本发明又一实施例提供的一种发光二极管芯片的剖面图;
图9为图8所示实施例上表面具有波长转换层的发光二极管芯片的剖面图。
附图标记:
基板:10
上表面:11
下表面:12
半导体外延叠层:20、320、420、520、620、720、820
第一表面:20a、820a
第二表面:20b
第一导电类型半导体层:21、821
发光层:22、822
第二导电类型半导体层:23、823
凹处:24
电极:30、330、430A、430B、530A、530B、530C、630、730A、730B、830
第一电极:31、831
第二电极:32
波长转换层:40、840
第一电连接层:51
第二电连接层:52
凹陷区域:A、A1、A2、A3、A4、
凹陷表面:A’、A1’、A2’、A3’、A4’
非主动发光区域:B、3B1、3B2、3B3、4B1、4B2、5B、6B、7B1、7B2
非主动发光表面:B’
间距/距离:D1、D2、D3、D4、D5、D6、D1’、D2’、D3’、D21、D22
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例;下面所描述的本发明不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合;基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义,不能理解为对本发明的限制;应进一步理解,本发明所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义,并且不应以理想化或过于正式的意义来理解,除本发明中明确如此定义之外。
以下所公开的不同实施例可能重复使用相同的参考符号和/或标记。这些重复是为了简化与清晰的目的,并非用以限定所讨论的不同实施例和/或结构之间有特定的关系;
另外,在以下的说明中,为了方便,定义正交坐标系xyz,并将z方向的正侧设为上方,即半导体外延叠层所在水平面的法线方向,而所述半导体外延叠层则位于由x轴、y轴、z轴所形成的坐标系的具有正值的区域内。除非另有说明,一般而言,术语“约”意为包括±10%的范围,与获得所述值相关的实验或仪器误差,并且优选地包括这些数值中的较大者;
以下,介绍的发光二极管芯片、发光装置是半导体工序中使用的普通含义,意指通过单体化工序而从晶片分离的裸片(die)。并且,可在单体化前或单体化后,将波长转换部提供到所述发光二极管芯片。“发光装置”是指将发光二极管芯片安装到二次基板或基底而成的装置。只要是在基底安装有发光二极管芯片的装置,则可命名为任意装置、例如包括特定应用品在内而命名为发光装置。
图1所示出的为本发明一实施例的一种发光二极管芯片的俯视示意图。
请参考图1,为达本发明欲实现的优点至少其中之一或其他优点,本发明的一实施例提供一种发光二极管芯片,所述发光二极管芯片可为常规尺寸的发光二极管芯片。发光二极管芯片可具有约90000μm2以上且约2000000μm2以下的水平截面积。
发光二极管芯片也可为小尺寸或者微尺寸的发光二极管芯片。发光二极管芯片可具有约90000μm2以下的水平截面积。例如,发光二极管芯片的可具有100μm以上至300μm以下的长度和/或宽度,进而可具有40μm以上至100μm以下的厚度。
发光二极管芯片还可为更小尺寸的微型发光二极管芯片。发光二极管芯片可具有约10000μm2以下的水平截面积的发光二极管芯片。例如,发光二极管芯片可具有2μm以上至100μm以下的长度和/或宽度,进而可具有2μm以上至100μm以下的厚度。本实施例的发光二极管芯片可以具有上述水平截面积及厚度,因此所述发光二极管芯片可容易地应用到要求小型和/或微型发光装置的各种电子装置。
图1A和图1B所示出的分别为图1的发光二极管芯片不同位置处的侧视剖面示意图。在此需要说明的是,图1A的发光二极管芯片是沿图1的X-X’剖线所示出的,图1B的发光二极管芯片是沿图1的Y-Y’剖线所示出的,图1C的发光二极管芯片为覆盖有波长转换层的侧视剖面示意图。
请同时参考图1、图1A与图1B,本实施例的发光二极管芯片包括基板10、半导体外延叠层20、第一电极31、第二电极32、凹陷区域A(图1中示意性的示出有一个)、非主动发光区域B(图1中示意性的示出有多个)以及波长转换层40。基板10,具有位于相反两侧的一上表面11与一下表面12;基板10可以例如是塑料基板、玻璃基板或蓝宝石基板等可具有固定性且表面平整的临时基板,但不以此为限。半导体外延叠层20位于所述基板10的上表面11上。
请再参考图1A和图1B,半导体外延叠层20配置在所述基板10的上表面11上。半导体外延叠层20具有第一表面20a和与第一表面20a相对的第二表面20b。所述半导体外延叠层20从上至下依次包括第一导电类型半导体层21、可以产生第一波长的第一光的发光层22以及第二导电类型半导体层23,其中,第一表面20a的一部分由第一导电类型半导体层21的上表面提供,第二表面20b则由第二导电类型半导体层23的下表面提供,但本公开的实施例并非以此为限。
所述第一导电类型半导体层21、发光层22与第二导电类型半导体层23可通过磊晶成长制程形成于生长衬底之上。举例来说,磊晶成长制程可包含金属有机化学气相沉积(metal organic chemical vapor deposition,MOCVD)、氢化物气相磊晶法(hydridevapor phase epitaxy,HVPE)、分子束磊晶法(molecular beam epitaxy,MBE)、其他适用的方法或其组合,但本公开实施例并非以此为限。在另一些实施例中,半导体外延叠层20也可以从生长衬底上剥离,并通过一粘结层(图中未视出)与基板10连接,该粘结层优选为透光或者半透光的材料,例如可以为二氧化硅、氧化铝等。
在本发明的一些实施例中,第一导电类型半导体层21的掺杂为N型。举例来说,第一导电类型半导体层21可为Ⅱ-Ⅵ族材料(例如,硒化锌(ZnSe))或Ⅲ-Ⅴ氮族化合物材料(例如,氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))制作形成,且第一导电类型半导体层21的材料可包含硅(Si)或锗(Ge)等掺杂物,但本公开实施例并非以此为限。在本公开的实施例中,第一导电类型半导体层21可以是单层或多层结构。
在本发明的一些实施例中,依据发光层22的材料可以产生不同波长的光,举例来说,当外延结构20的材料为InGaN系列时,发光层22可发出波长介于400nm及490nm之间的蓝光、深蓝光,或是波长介于490nm及550nm之间的绿光。当外延结构20的材料为AlGaN系列时,发光层22可发出波长介于250nm及400nm之间的紫光;在本发明的一些实施例中,所述发光层22可包含至少一无掺杂(un-doped)半导体层或是至少一低掺杂层。举例来说,所述发光层22可以是一量子阱(quantum well,QW)层,借由增加电子空穴碰撞机率,因而增加电子空穴结合率与发光效率,其可包含氮化铟镓(indium gallium nitride,InxGa1-xN)或氮化镓(gallium nitride,GaN),但本公开实施例并非以此为限。在本发明的一些实施例中,所述发光层22可为单异质结构(single heterostructure,SH),双异质结构(doubleheterostructure,DH),双侧双异质结构(double-sidedouble heterostructure,DDH),或多层量子阱结构(multi-quantumwell,MQW),但本公开实施例并非以此为限。
在本发明的一些实施例中,所述第二导电类型半导体层23的掺杂为P型。举例来说,所述第二导电类型半导体层23为Ⅲ-Ⅴ氮族化合物材料(例如,氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN)),且所述第二导电类型半导体层23的材料可包含镁(Mg)、碳(C)等掺杂物,但本公开实施例并非以此为限。在本公开的实施例中,所述第二导电类型半导体层23可以是单层或多层结构。
需要指明的是,本发明的发光二极管芯片并不局限于只包含一个半导体发光叠层20,亦可包含多个半导体发光叠层20位于衬底10上,其中多个半导体发光叠层20间可具有一导线结构使多个半导体发光叠层20于此衬底10上以串联、并联、串并联等方式彼此电连接。
请继续参考图1、图1A及图1B,凹陷区域A位于所述半导体外延叠层20的边缘,至少贯穿第一导电类型半导体层21和发光层22而露出凹陷表面A’。可以理解的是,所述凹陷区域A也可以理解为从所述半导体外延叠层20的侧面凹陷形成,并且至少移除第一导电类型半导体层21和发光层22,由此所述凹陷区域A至少由两侧面及一底面所构成,该两侧面可以理解为所述凹陷区域A的侧壁,而该底面则为凹陷表面A’,当然,请参考图X所示出的实施例提供的发光二极管芯片,可以得到一包含三侧面以及一底面所形成的凹陷区域A;在一些实施例中,也可以包括多个凹陷区域A。因此,在图1、图1A及图1B所示的实施例中,半导体外延叠层20上包括有:一凹陷区域A,在凹陷区域A中的第一导电类型半导体层21、发光层22和第二导电类型半导体层23的一部分被去除,但本公开实施例并非以此为限。在一些其他的实施例中,所述凹陷区域A中的第二导电类型半导体层23则被完全保留。而在另一些实施例中,所述凹陷区域A中的第一导电类型半导体层21、发光层22和第二导电类型半导体层23均被完全去除。在本发明的一些实施例中,凹陷区域A的侧壁可以在向上的方向上逐渐变窄,由此,凹陷区域A可以具有倾斜的侧壁表面。所述凹陷区域A的俯视形状包括方形或类方形(例如图1所示)、矩形或类矩形(例如图1D所示)、圆形、扇形、马蹄形或椭圆形等。
请继续参考图1、图1A及图1B,非主动发光区域B位于所述半导体外延叠层20的边缘,所述非主动发光区域B与所述凹陷区域A以轴对称和/或中心对称的方式设置在半导体外延叠层20的边缘,该中心可以指代半导体外延叠层的在俯视方向观看下的几何中心,以半导体外延叠层20所在水平面的法线方向朝向半导体外延叠层20的方向为俯视方向,而轴则可以是穿过该中心的直线为对称轴,从而进行对称设置,例如是位于凹陷区域A在半导体外延叠层20上的对角位置上(例如是图1中的B2)、又或者位于凹陷区域A在半导体外延叠层20上的同一侧边的角落位置上(例如是图1中的B1或B3),亦或者与凹陷区域A分别对称设置在半导体外延叠层20的边缘位置上(例如是图1中的B1或B3),还或者上述位置中多种的组合,但本公开的实施例并非以此为限。在一些实施例中,所述非主动发光区域的侧壁到所述发光二极管芯片的边缘的距离在15μm以上,以确保在波长转换层40覆盖后,不会出现漏光的现象。可选地,所述非主动发光区域的侧壁到所述发光二极管芯片的边缘的距离在20μm以上。在一些实施例中,从俯视方向观之,所述非主动发光区域的面积小于等于所述凹陷区域的面积的25%,以实现不漏光的情形下,尽可能的保证发光二极管芯片的出光面积,以提高整体的发光效率。在一些其他实施例中,所述非主动发光区域的面积小于等于所述凹陷区域的面积的20%。
非主动发光区域B至少贯穿第一导电类型半导体层21和发光层22而露出非主动发光表面B’。可以理解的是,所述非主动发光区域B也可以理解为从所述半导体外延叠层20的侧壁向内凹陷形成,并且至少移除第一导电类型半导体层21和发光层22,由此所述非主动发光区域B至少由两侧面及一底面所构成,该两侧面可以理解为所述非主动发光区域B的侧壁,而该底面则为非主动发光表面B’,当然,请参考图6所示出的实施例提供的发光二极管芯片,可以得到一包含三侧面以及一底面所形成的非主动发光区域B。在图1、图1A及图1B所示的实施例中,半导体外延叠层20上包括有:三个非主动发光区域B1、B2、B3,三个非主动发光区域B1、B2、B3中的第一导电类型半导体层21、发光层22和第二导电类型半导体层23的一部分被去除,但本公开实施例并非以此为限。在一些其他的实施例中,非主动发光区域B中的第二导电类型半导体层23则被完全保留。而在另一些实施例中,三个非主动发光区域B中的第一导电类型半导体层21、发光层22和第二导电类型半导体层23均被完全去除,当然。因此,在图1、图1A及图1B所示的实施例中,各非主动发光区域B1、B2、B3可以具有相同的外延叠层移除实施方式,也可以是基于上述三种外延叠层移除实施方式的任意组合,本公开的实施例并非以此为限。
在一些实施例中,从俯视方向观之,所述非主动发光区域小于等于主动发光区域总面积的10%,在确保不出现漏光的情况下,尽可能的提高发光二极管芯片的出光面积,以提高整体的发光效率。
需要说明的是,“非主动发光区域”、“主动发光区域”所应理解为发光半导体领域中使用的普通含义;例如“非主动发光区域”可以理解为该区域内不具有可发光结构或可发光材料等,使得其无法在后续应用过程中直接产生光;而“主动发光区域”则可以理解为在该区域内为具有可发光结构或可发光材料等,使其在后续应用过程中能够产生光。
请继续参考图1、图1A及图1B,一第二电极32配置在所述凹陷表面A’上并且直接或间接地电连接至第二导电类型半导体层23,以及一第一电极31位于第一导电类型半导体层21上并且直接或间接地电连接至第一导电类型半导体层21;在本发明的一些实施例中,自发光二极管芯片的一俯视图观之,第一电极31、第二电极32的俯视形状包括方形或类方形(例如图1所示)、矩形或类矩形(例如图1D所示)、圆形、扇形、马蹄形或椭圆形等。需要指明的是,为了传导电流,增进电流扩散,提升发光二极管芯片的发光效率,所述第一电极31、第二电极32也可以包含有延伸部分(图中未示出),该延伸部分的形状包括条形、矩形或多边形等。而在图1所示实施例中,所述第二电极32为省略延伸部分,以有效地保证发光面积更大化,但本公开的实施例并非以此为限。
第一电极31和第二电极32可在同一工艺中利用相同的材料同步形成,也可以分布形成。例如,第一电极31和第二电极32可以是金属电极,采用镍、金、铬、钛、铂、钯、铑、铱、铝、锡、铟、钽、铜、钴、铁、钌、锆、钨、钼及其一种或多种材料的组合,因此可具有彼此相同的层构造,但本公开的实施例并非以此为限。
请同时参考图1、图1A和图1C,一波长转换层40形成并覆盖半导体外延叠层20的第一表面20a,在图示本实施例中,所述第一表面20涵盖第一导电类型半导体层21的上表面、部分凹陷表面A’、部分非主动发光表面B’以及部分半导体外延叠层20的侧壁;波长转换层40可以吸收从半导体外延叠层20发射的第一光并至少发射具有与第一波长不同的第二波长的第二光。波长转换层40可以为荧光粉、荧光胶中的一种或多种的任意组合。其中,波长转换层40主要为荧光粉、荧光胶,则波长转换层40的厚度范围在30μm~100μm,但本公开实施例并非以此为限。
请继续参考图1、图1A及图1C,第二电极32到所述凹陷区域A的侧壁之间具有一第一间距D1,所述第一间距D1大于等于30μm,在覆盖波长转换层40时,可以使得凹陷表面A’上预留足够的空间,让波长转换层40充分覆盖到凹陷区域A的侧壁上,也即半导体外延叠层20的该部分侧壁上。进一步地,所述第一间距D1大于等于50μm。进一步地,所述第一间距D1大于等于85μm,该非主动发光区域B与第一间距D1的结构设计,可以避免该发光二极管芯片因层压过程中导致波长转换层40出现偏移,该偏移容易导致在切膜后,使得半导体外延叠层20的第一表面20a上的部分区域存在波长转换层40的缺失,进而漏出部分半导体外延叠层20,使得在该漏出部分的区域中发出光为具有第一波长的第一光,而非第二光,从而影响发光二极管的发光一致性;以此同时,考虑到尽可能使发光二极管芯片具有更多的出光面积,使所述非主动发光区域B与所述凹陷区域A以轴对称和/或中心对称的方式设置在半导体外延叠层20的边缘,可以在避免漏光的同时,使发光二极管芯片具有更大的出光面积。
请再参考图1C,所述波长转换层40覆盖至凹陷区域A的侧壁后,部分可延伸覆盖至凹陷表面A’,当然也可以仅覆盖所述凹陷区域A的侧壁,在这些情况下,使得所述波长转换层40与第二电极32之间具有一间距D6,所述D6的距离可以在0μm以上且100μm以下,但本公开的实施例并非以此为限。
请参考图2和图2A,在一些实施例中,为进一步提升发光二极管的发光一致性,使所述非主动发光区域B的侧壁到相邻发光二极管芯片上的电极之间的第二间距D2可以大于等于第一间距D1,具体来说,在该实施例中,所述第二间距D2由两部分组成,即电极230到切割道60的距离D21与切割道60到相邻发光二极管芯片的非主动发光区域B的侧壁的距离D22之和。在一些实施例中,所述电极230到切割道60的距离D21约等于所述切割道60到相邻发光二极管芯片的非主动发光区域B的侧壁的距离D22,当然,需要说明的是,该处的“约等于”是考虑到可能存在的生产仪器设备所存在的误差,该误差范围一般在±5%以内,不排除部分仪器设备的误差达到±10%。
图3为本发明另一实施例提供的发光二极管芯片的俯视图,图3A为一包含4个图3所示发光二极管芯片的发光二极管阵列的俯视图;图3B所示出的为图3A虚线框中结构的放大结构示意图。
在图3所示实施例中,所述发光二极管芯片包括一电极330,以及三个非主动发光区域3B1、3B2、3B3,所述三非主动发光区域3B1、3B2、3B3包括与凹陷区域中心对称的第一非主动发光区域3B2、以及与凹陷区域分别轴对称的第二非主动发光区域3B1、第三非主动发光区域3B3,并且从俯视方向观之,所述第一非主动区域3B2的面积小于等于所述第二非主动发光区域3B1和第三非主动发光区域3B3的面积之和的25%,以此使发光二极管芯片具有更多的出光面积,并且避免漏光;
进一步地使所述第二非主动发光区域3B1的面积或者第三非主动发光区域3B3的面积均大于所述第一非主动区域3B2的面积,实现更好的提高发光二极管芯片的出光效率。
请继续参考图3A以及图3B,电极330到相邻发光二极管芯片上的非主动发光区域3B的侧壁之间的第二间距D2大于等于电极330到凹陷区域3A的侧壁之间的第一间距D1,具体来说,电极330到凹陷区域3A的侧壁之间的第一间距D1具有一第一最小间距D1’,而电极330到相邻发光二极管芯片上的非主动发光区域3B1、3B2、3B3的侧壁之间的第二间距D2也具有一第二最小间距D2’。在图3B所示实施例的放大示意图中,该第一最小间距D1’约等于第二最小间距D2’;由此可以避免发光二极管芯片以及相邻发光二极管芯片的因层压过程中导致波长转换层40出现偏移,该偏移容易导致在切膜后,使得半导体外延叠层320的第一表面320a上的部分区域存在波长转换层40的缺失,进而漏出部分半导体外延叠层20,使得在该漏出部分的区域中发出光为具有第一波长的第一光,而非第二光,从而影响发光二极管的发光一致性。
图4为本发明另一实施例提供的发光二极管芯片的俯视图,图4A为一包含4个图4所示发光二极管芯片的发光二极管阵列的俯视图;图4B所示出的为图4A虚线框中结构的放大结构示意图;图4C为截取图4A中第一排2个发光二极管芯片,并以该2个发光二极管芯片沿Z-Z’剖线所示出的侧面剖视图。
在图4所示实施例中,所述发光二极管芯片包括二第二电极430A、430B,以及两个非主动发光区域4B1、4B2,分别配置在所述半导体外延叠层420的四角,且所述二第二电极430A、430B则分别位于所述半导体外延叠层420的同一侧边上。
请继续参考图4A以及图4B,电极430A(左侧)、430B(右侧)到相邻发光二极管芯片上的非主动发光区域4B的侧壁之间的第二间距D2大于等于电极430到凹陷区域A的侧壁之间的第一间距D1,具体来说,电极430A、430B到凹陷区域4A的侧壁之间的第一间距D1具有一第一最小间距D1’,而电极430A、430B到相邻发光二极管芯片的非主动发光区域4B1、4B2的侧壁之间的第二间距D2同样具有一第二最小间距D2’。在图4B所示实施例的放大示意图中,左上角发光二极管芯片的电极430B到凹陷区域4A的侧壁之间的第一最小间距D1’约等于所述左上角发光二极管芯片的电极430B到左下角发光二极管芯片的非主动发光区域4B的侧壁之间的第二最小间距D2’,而所述左上角发光二极管芯片的电极430B到右上角发光二极管芯片的非主动发光区域4B的侧壁之间的距离则明显大于第二最小间距D2’;而在一些实施例中,请再参考图4、图4A及图4B,图4所示实施例的发光二极管芯片其左上角发光二极管芯片的电极430B到右上角发光二极管芯片的电极430A之间的第三距离D3具有一第三最小间距D3’,所述D3’约等于D1’。
图5为本发明另一实施例提供的发光二极管芯片的俯视图,图5A为一包含4个图5所示发光二极管芯片的发光二极管阵列的俯视图。
请参考图5、图5A,在图5所示实施例中,所述发光二极管芯片包括三电极530A、530B、530C,以及一非主动发光区域5B,分别配置在所述半导体外延叠层520的四角,且所述一非主动发光区域5B位于半导体外延叠层520的左上角,三电极530A、530B、530C则分别位于所述半导体外延叠层420其余三个角落位置。
图6为本发明另一实施例提供的发光二极管芯片的俯视图,图6A为一包含4个图6所示发光二极管芯片的发光二极管阵列的俯视图。
请参考图6、图6A,在图6所示实施例中,所述发光二极管芯片包括一电极630,以及一非主动发光区域6B,所述电极630与所述非主动发光区域6B以所述半导体外延叠层620的中线对称设置在其两侧的非角落位置上。
图7为本发明另一实施例提供的发光二极管芯片的俯视图,图7A为一包含4个图7所示发光二极管芯片的发光二极管阵列的俯视图。
请参考图7、图7A,在图7所示实施例中,所述发光二极管芯片包括二第二电极730A、730B,以及两个非主动发光区域7B1、7B2,分别配置在所述半导体外延叠层720的四角,且所述二第二电极730A、730B以及两个非主动发光区域7B1、7B2分别采用对角的方式进行设置。
图8为本发明又一实施例提供的发光二极管芯片的剖面图;图9为图8所示实施例提供的发光二极管芯片结构上覆盖有一波长转换层40的剖面图。
请参考图2、图8和图9,在该实施例中,提供一种发光二极管芯片,例如是一种白光二极管,包括半导体外延叠层820,从上至下依次包括第一导电类型半导体层821、发光层822以及第二导电类型半导体层823;
第一电连接层51,与第一导电类型半导体层21电性连接;
第二电连接层52,与第二导电类型半导体层823电性连接并部分裸露于所述半导体外延叠层820之外;
所述半导体外延叠层820具有至少一凹处24,所述凹处24至少贯穿所述第二导电类型半导体层823、发光层822延伸至第一导电类型半导体层821;
所述第一电连接层51经由所述凹处24电连接至第一导电类型半导体层821,并通过绝缘层与发光层822、第二导电类型半导体层823以及第二电连接层52彼此电绝缘;在如图8所示实施例中,第二电连接层52完全覆盖半导体外延叠层820的第二表面20b,第一电连接层51则完全覆盖用于与第一电连接层51绝缘的绝缘层以构成第一电极831。第一电连接层51、第二电连接层52的材料包括但不限于金属、半导体、金属氧化物或者以上的任意组合,而在本实施例中,优选的,第一电连接层51由硅基板和填充金属组成,填充金属填充到凹处中,将硅基板与第一导电类型半导体层821之间构建电连接。在本实施例中,第一导电类型半导体层821包括N型半导体层,第一导电类型半导体层822包括P型半导体层
至少一电极830,配置在所述第二电连接层52裸露部分的表面上并与第二导电类型半导体层823电性连接;
以半导体外延叠层820所在水平面的法线方向为俯视方向,从俯视方向观之,所述电极830与所述凹陷区域A的侧壁之间具有第一间距D1,所述第一间距D1大于等于50μm;
非主动发光区域B,位于所述半导体外延叠层820的边缘,至少贯穿所述第一导电类型半导体层821和发光层822以裸露出非主动发光表面B’,以使相邻发光二极管芯片上的电极到所述非主动发光区域B的侧壁25之间的第二间距D2大于等于所述第一间距D1;
波长转换层840,至少覆盖于半导体外延叠层820的上面区域及侧壁区域。在图示本实施例中,一波长转换层840形成并覆盖半导体外延叠层820的第一表面820a,所述第一表面820涵盖第一导电类型半导体层821的上表面、部分凹陷表面A’、部分非主动发光表面B’以及部分半导体外延叠层820的侧壁;波长转换层840可以吸收从半导体外延叠层820发射的第一光并至少发射具有与第一波长不同的第二波长的第二光。其中,波长转换层840主要为荧光粉、荧光胶,则波长转换层840的厚度范围在30μm~100μm,波长转换层840主要为荧光陶瓷时,则波长转换层840的厚度范围为100μm~300μm,但本公开实施例并非以此为限。
电极830到所述凹陷区域A的侧壁之间具有一第一间距D1,所述第一间距D1大于等于30μm,在覆盖波长转换层840时,可以使得凹陷表面A’上预留足够的空间,让波长转换层840充分覆盖到凹陷区域A的侧壁上,也即半导体外延叠层820的该部分侧壁上。进一步地,所述第一间距D1大于等于50μm。进一步地,所述第一间距D1大于等于85μm,该非主动发光区域B与第一间距D1的结构设计,可以避免该发光二极管芯片因层压过程中导致波长转换层840出现偏移,该偏移容易导致在切膜后,使得半导体外延叠层820的第一表面820a上的部分区域存在波长转换层840的缺失,进而漏出部分半导体外延叠层820,使得在该漏出部分的区域中发出光为具有第一波长的第一光,而非第二光,从而影响发光二极管的发光一致性。
需要说明的是,在图8所示实施例的发光二极管芯片的技术方案,还可以显而易见地与前述多个实施例的特点相结合形成新的作用相同的技术方案,如凹陷区域A与非主动发光区域B的位置关系等,从而进一步提升发光二极管芯片的可靠性,再次不做过多赘述。
另外,本领域技术人员应当理解,尽管现有技术中存在许多问题,但是,本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进,而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解,对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
尽管本文中较多的使用了诸如基板、上表面、下表面、半导体外延叠层、第一表面、第二表面、第一导电类型半导体层、发光层、第二导电类型半导体层、凹处、第一电极、第二电极、波长转换层、第一电连接层、第二电连接层、凹陷区域、凹陷表面、非主动发光区域、非主动发光表面、间距、距离等术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质;把它们解释成任何一种附加的限制都是与本发明精神相违背的;本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种发光二极管芯片,包括:
半导体外延叠层,从上至下依次包括第一导电类型半导体层、发光层以及第二导电类型半导体层;
凹陷区域,位于所述半导体外延叠层的边缘,至少贯穿所述第一导电类型半导体层和发光层以裸露出凹陷表面;
至少一电极,配置在所述凹陷表面上;
以半导体外延叠层所在水平面的法线方向为俯视方向,从俯视方向观之,所述电极与所述凹陷区域的侧壁之间具有第一间距, 所述第一间距大于等于30μm;
非主动发光区域,位于所述半导体外延叠层的边缘,贯穿所述第一导电类型半导体层和发光层以裸露出非主动发光表面;
波长转换层,至少覆盖于半导体外延叠层的上面区域及侧壁区域;
其中,至少一所述非主动发光区域由所述半导体外延叠层的侧壁向内凹陷,所述非主动发光区域与所述凹陷区域的相对位置关系是轴对称和/或中心对称。
2.根据权利要求1所述的发光二极管芯片,其特征在于:所述非主动发光区域的侧壁到相邻发光二极管芯片上的电极之间的第二间距大于等于所述第一间距。
3.根据权利要求1所述的发光二极管芯片,其特征在于:所述第一间距大于等于50μm,或者所述第一间距大于等于85μm。
4.根据权利要求1所述的发光二极管芯片,其特征在于:从俯视方向观之,所述非主动发光区域的面积占所述凹陷区域的面积的25%以下。
5.根据权利要求1所述的发光二极管芯片,其特征在于:所述发光二极管芯片包括一凹陷区域以及三非主动发光区域,所述三非主动发光区域包括与凹陷区域中心对称的第一非主动发光区域、以及与凹陷区域分别轴对称的第二非主动发光区域、第三非主动发光区域。
6.根据权利要求5所述的发光二极管芯片,其特征在于:从俯视方向观之,所述第一非主动发光区域的面积小于等于所述第二非主动发光区域和第三非主动发光区域的面积之和的25%。
7.根据权利要求5所述的发光二极管芯片,其特征在于:所述第二非主动发光区域的面积或者第三非主动发光区域的面积均大于所述第一非主动发光区域的面积。
8.根据权利要求1所述的发光二极管芯片,其特征在于:所述发光二极管芯片包括二凹陷区域以及二非主动发光区域,分别配置在所述半导体外延叠层的四角,且所述二凹陷区域则分别位于所述半导体外延叠层的同一侧边上。
9.根据权利要求1所述的发光二极管芯片,其特征在于:所述非主动发光区域的侧壁到所述发光二极管芯片的边缘的距离在15μm以上。
10.根据权利要求1所述的发光二极管芯片,其特征在于:从俯视方向观之,所述非主动发光区域小于等于主动发光区域总面积的10%。
11.根据权利要求1所述的发光二极管芯片,其特征在于:从俯视方向观之,所述非主动发光区域的面积小于等于所述凹陷区域的面积的25%,或者所述非主动发光区域的面积小于等于所述凹陷区域的面积的20%。
12.根据权利要求1所述的发光二极管芯片,其特征在于:从俯视方向观之,所述电极的面积小于等于所述凹陷区域的面积的40%。
13.一种发光二极管芯片,包括:
半导体外延叠层,从上至下依次包括第一导电类型半导体层、发光层以及第二导电类型半导体层;
第一电连接层,与第一导电类型半导体层电性连接;
第二电连接层,与第二导电类型半导体层电性连接并部分裸露于所述半导体外延叠层之外;
所述半导体外延叠层具有至少一凹处,所述凹处至少贯穿所述第二导电类型半导体层、发光层延伸至第一导电类型半导体层;
所述第一电连接层经由所述凹处电连接至第一导电类型半导体层,并通过绝缘层与发光层、第二导电类型半导体层以及第二电连接层彼此电绝缘;
至少一电极,配置在所述第二电连接层裸露部分的表面上并与第二导电类型半导体层电性连接;
凹陷区域,位于所述半导体外延叠层的边缘,至少贯穿所述第一导电类型半导体层和发光层以裸露出凹陷表面;
以半导体外延叠层所在水平面的法线方向为俯视方向,从俯视方向观之,所述电极与所述凹陷区域的侧壁之间具有第一间距,所述第一间距大于等于30μm;
非主动发光区域,位于所述半导体外延叠层的边缘,贯穿所述第一导电类型半导体层和发光层以裸露出非主动发光表面;
波长转换层,至少覆盖于半导体外延叠层的上面区域及侧壁区域;
其中,至少一所述非主动发光区域由所述半导体外延叠层的侧壁向内凹陷,所述非主动发光区域与所述凹陷区域的相对位置关系是轴对称和/或中心对称。
14.一种发光装置,其特征在于:具有权利要求1至权利要求13中任一项所述的发光二极管芯片。
CN202111395335.4A 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置 Active CN114267762B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111395335.4A CN114267762B (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置
CN202311000412.0A CN116979000A (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111395335.4A CN114267762B (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311000412.0A Division CN116979000A (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置

Publications (2)

Publication Number Publication Date
CN114267762A CN114267762A (zh) 2022-04-01
CN114267762B true CN114267762B (zh) 2023-08-15

Family

ID=80825497

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311000412.0A Pending CN116979000A (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置
CN202111395335.4A Active CN114267762B (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311000412.0A Pending CN116979000A (zh) 2021-11-23 2021-11-23 一种发光二极管芯片及发光装置

Country Status (1)

Country Link
CN (2) CN116979000A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245231A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
CN103390720A (zh) * 2012-05-07 2013-11-13 三星电子株式会社 发光器件
CN108630793A (zh) * 2018-04-26 2018-10-09 厦门市三安光电科技有限公司 一种发光二极管
WO2019022427A1 (ko) * 2017-07-24 2019-01-31 서울바이오시스주식회사 자동차 헤드램프용 발광 다이오드
JP2019117905A (ja) * 2017-12-27 2019-07-18 ローム株式会社 半導体発光装置
CN110603639A (zh) * 2017-11-27 2019-12-20 首尔伟傲世有限公司 用于显示器的发光二极管和具有该发光二极管的显示设备
JP6635206B1 (ja) * 2018-02-16 2020-01-22 日亜化学工業株式会社 発光素子および発光装置
CN112531083A (zh) * 2020-11-16 2021-03-19 厦门三安光电有限公司 Led芯片、led芯片封装模组和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10126831B2 (en) * 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245231A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
CN103390720A (zh) * 2012-05-07 2013-11-13 三星电子株式会社 发光器件
WO2019022427A1 (ko) * 2017-07-24 2019-01-31 서울바이오시스주식회사 자동차 헤드램프용 발광 다이오드
CN110603639A (zh) * 2017-11-27 2019-12-20 首尔伟傲世有限公司 用于显示器的发光二极管和具有该发光二极管的显示设备
JP2019117905A (ja) * 2017-12-27 2019-07-18 ローム株式会社 半導体発光装置
JP6635206B1 (ja) * 2018-02-16 2020-01-22 日亜化学工業株式会社 発光素子および発光装置
CN108630793A (zh) * 2018-04-26 2018-10-09 厦门市三安光电科技有限公司 一种发光二极管
CN112531083A (zh) * 2020-11-16 2021-03-19 厦门三安光电有限公司 Led芯片、led芯片封装模组和显示装置

Also Published As

Publication number Publication date
CN116979000A (zh) 2023-10-31
CN114267762A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
EP2590235B1 (en) Light emitting device
EP3131129B1 (en) Light-emitting element
US8450762B2 (en) Light emitting device
US9537045B2 (en) Semiconductor device and method of fabricating the same
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
US20140008665A1 (en) Semiconductor light emitting device having multi-cell array and method of manufacturing the same
KR20140022640A (ko) 반도체 발광소자 및 발광장치
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
US9142722B2 (en) Semiconductor light emitting device and illumination apparatus including the same
US9698305B2 (en) High voltage LED flip chip
KR20130097363A (ko) 반도체 발광소자 및 그 제조방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102477250B1 (ko) 발광 소자
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR101411256B1 (ko) 반도체 발광소자 및 그의 제조방법
CN114267762B (zh) 一种发光二极管芯片及发光装置
US20210036049A1 (en) Light emitting device and manufacturing method thereof
KR20120019750A (ko) 발광 소자
CN112447892A (zh) 发光元件及其制造方法
KR100644215B1 (ko) 발광소자와 그 제조방법
KR20150142737A (ko) 발광소자 및 조명시스템
US11069845B2 (en) Light emitting device
CN115411163A (zh) 发光元件
KR101906427B1 (ko) 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231018

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361008 No. 1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.