TW201417252A - 減少影像記憶效應之帶負電層 - Google Patents

減少影像記憶效應之帶負電層 Download PDF

Info

Publication number
TW201417252A
TW201417252A TW102125984A TW102125984A TW201417252A TW 201417252 A TW201417252 A TW 201417252A TW 102125984 A TW102125984 A TW 102125984A TW 102125984 A TW102125984 A TW 102125984A TW 201417252 A TW201417252 A TW 201417252A
Authority
TW
Taiwan
Prior art keywords
layer
polarity
disposed
etch stop
charge
Prior art date
Application number
TW102125984A
Other languages
English (en)
Other versions
TWI518888B (zh
Inventor
Howard E Rhodes
Dajiang Yang
Gang Chen
Duli Mao
Vincent Venezia
Original Assignee
Omnivision Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Tech Inc filed Critical Omnivision Tech Inc
Publication of TW201417252A publication Critical patent/TW201417252A/zh
Application granted granted Critical
Publication of TWI518888B publication Critical patent/TWI518888B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明揭示一種影像感測器像素,其包含安置於一半導體層中之具有一第一極性摻雜類型之一光電二極體區。具有一第二極性摻雜類型之一釘紮表面層安置於該半導體層中之該光電二極體區上方。該第二極性與該第一極性相反。一第一極性電荷層接近於該光電二極體區上方之該釘紮表面層而安置。一觸點蝕刻停止層接近於該第一極性電荷層而安置於該光電二極體區上方。該第一極性電荷層安置於該釘紮表面層與該觸點蝕刻停止層之間以使得第一極性電荷層抵消在該觸點蝕刻停止層中感應之具有一第二極性之電荷。一鈍化層亦安置於該光電二極體區上方在該釘紮表面層與該觸點蝕刻停止層之間。

Description

減少影像記憶效應之帶負電層
本發明一般而言係關於成像。更特定而言,本發明之實例係關於基於互補金屬氧化物半導體之影像感測器。
落至一互補金屬氧化物半導體(CMOS)影像感測器上之具有高亮度位準之一影像之電特徵可保持嵌入於隨後所獲取影像之隨後所讀出電特徵中。保持於影像感測器中之一先前所感測影像之電特徵已稱作一「重影假影」或一「記憶效應」。此不期望效應可因靜態影像(尤其高強度影像或亮影像)至影像感測器之重複曝光而加劇。重影影像之保留表示使隨後所獲取影像模糊並減小信號雜訊比且若存在正成像之移動則可導致模糊之雜訊。
已發現在已使用進階製作技術(特別採用使金屬互連件密度最大化之措施之彼等技術)製作之CMOS影像感測器中尤其存在記憶效應問題。例如,已發現採用所謂的「無邊界觸點」之彼等製作技術與此問題之根本原因相關聯。
100‧‧‧成像系統
102‧‧‧實例性像素陣列/像素陣列
104‧‧‧讀出電路
106‧‧‧功能邏輯
108‧‧‧控制電路
202‧‧‧實例性像素陣列/像素陣列
210‧‧‧半導體基板/半導體層
212‧‧‧光電二極體
214‧‧‧像素陣列
302‧‧‧實例性像素陣列/像素陣列
310‧‧‧實例性半導體層/半導體層
312‧‧‧鄰近光電二極體區/光電二極體區/經N摻雜光電二極體區
313‧‧‧釘紮表面層
315‧‧‧光/亮光
317‧‧‧正電荷
318‧‧‧淺溝渠隔離
319‧‧‧電子/所感應電子
320‧‧‧鈍化層
322‧‧‧所得觸點蝕刻停止層/觸點蝕刻停止層
402‧‧‧實例性像素陣列/像素陣列/影像感測器
410‧‧‧實例性半導體層/半導體層
412‧‧‧鄰近光電二極體區/光電二極體區
413‧‧‧釘紮表面層/釘紮層
415‧‧‧光/亮光
417‧‧‧正電荷/所感應正電荷
418‧‧‧淺溝渠隔離
420‧‧‧鈍化層
420A‧‧‧鈍化物
420B‧‧‧鈍化層
421‧‧‧帶電層
422‧‧‧觸點蝕刻停止層
423‧‧‧固定負電荷
424‧‧‧金屬互連層
425‧‧‧正電荷
426‧‧‧金屬互連件
530‧‧‧原始影像
535‧‧‧影像
540‧‧‧影像
A-A'‧‧‧線
C1至Cx‧‧‧行
P1、P2...、Pn‧‧‧像素
R1至Ry‧‧‧列
參考以下各圖闡述本發明之非限制性及非詳盡實施例,其中貫穿各個視圖,相似元件符號指代相似部件,除非另有規定。
圖1係根據本發明之教示圖解說明包含一實例性影像感測器之一 成像系統之一項實例之一圖式。
圖2根據本發明之教示圖解說明一實例性像素陣列之一項實例之一俯視圖。
圖3A圖解說明安置於用光照射之不具有一帶負電層之一半導體層中之一影像感測器像素之一項實例之一剖面圖。
圖3B圖解說明安置於在已用光照射之後處於一低光條件中之不具有一帶負電層之一半導體層中之一影像感測器像素之一項實例之一剖面圖。
圖4A根據本發明之教示圖解說明包含於用光照射之一影像感測器之一項實例中之具有一帶負電層之一影像感測器像素之一項實例之一剖面圖。
圖4B根據本發明之教示圖解說明包含於用光照射之一影像感測器之一項實例中之具有一帶負電層之一影像感測器像素之另一實例之一剖面圖。
圖4C根據本發明之教示圖解說明包含於用光照射之一影像感測器之一項實例中之具有一帶負電層之一影像感測器像素之又一實例之一剖面圖。
圖4D根據本發明之教示圖解說明包含於在已用光照射之後處於一低光條件中之一影像感測器之一項實例中之具有一帶負電層之一影像感測器像素之一項實例之一剖面圖。
圖5A展示由一成像系統獲取之一原始影像之一實例。
圖5B展示由不具有一帶負電層之一成像系統獲取之一影像之一實例,其展示記憶效應之症狀(symptom)。
圖5C根據本發明之教示展示由包含一帶負電層之一成像系統獲取之一影像之一實例。
貫穿圖式之數個視圖,對應參考字元指示對應組件。熟習此項 技術者將瞭解,各圖中之元件係出於簡單及清晰目的而圖解說明且未必按照比例繪製。舉例而言,為幫助改良對本發明之各種實施例之理解,各圖中之元件中之某些元件之尺寸可相對於其他元件被放大。此外,通常未繪示在一商業上可行之實施例中有用或必需之常見而眾所周知之元件以便促進對本發明之此等各項實施例之一較不受妨礙之觀察。
在以下說明中,陳述眾多特定細節以便提供對本發明之一透徹理解。然而,熟習此項技術者將明瞭,無需採用特定細節來實踐本發明。在其他例項中,為避免使本發明模糊,未詳細闡述眾所周知之材料或方法。
在本說明書通篇中對「一項實施例」、「一實施例」、「一項實例」或「一實例」之提及意指結合該實施例或實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例中。因此,在本說明書通篇中之各個地方出現之片語「在一項實施例中」、「在一實施例中」、「一項實例」或「一實例」未必全部指代同一實施例或實例。此外,該等特定特徵、結構或特性可以任何適合組合及/或子組合方式組合於一或多項實施例或實例中。特定特徵、結構或特性可包含於一積體電路、一電子電路、一組合邏輯電路或提供所闡述功能性之其他適合組件中。另外,應瞭解,隨本文提供之各圖係出於向熟習此項技術者闡釋之目的且圖式未必按比例繪製。
根據本發明之教示之實例解決互補金屬氧化物半導體(CMOS)影像感測器中之記憶效應之根本原因當中之一促成因素,並提供減少或消除包含觸點蝕刻停止層之CMOS影像感測器中之記憶效應之解決方案。根據本發明之教示之實例性CMOS影像感測器包含一觸點蝕刻停止層,其使得具有經減少或不具有記憶效應之CMOS影像感測器中之 無邊界觸點元件成為可能。如下文將更詳細地論述,根據本發明之教示,在CMOS影像感測器之觸點蝕刻停止層與光電二極體之一釘紮層之間形成一額外帶電層。例如,根據本發明之教示,在一項實例中,所添加電荷層之負電荷將遮蔽在影像感測器之下伏光電二極體上之觸點蝕刻停止層中感應之正電荷之不期望效應,此減少影像感測器中之重影假影或記憶效應。
圖1係根據本發明之教示圖解說明包含一實例性像素陣列102之一成像系統100之一項實例之一圖式,像素陣列102包含接近於一觸點蝕刻停止層形成之一額外電荷層,該額外電荷層遮蔽在該觸點蝕刻停止層中感應之正電荷之不期望效應。如所繪示之實例中所展示,成像系統100包含耦合至控制電路108之像素陣列102及耦合至功能邏輯106之讀出電路104。
在一項實例中,像素陣列102係成像感測器或像素(例如,像素P1、P2...、Pn)之一個二維(2D)陣列。在一項實例中,每一像素係一CMOS成像像素。如所圖解說明,每一像素經配置至一列(例如,列R1至Ry)及一行(例如,行C1至Cx)中以獲取一人、地點、物件等之影像資料,然後可使用該影像資料再現該人、地點、物件等之一影像。
在一項實例中,在每一像素已獲取其影像資料或影像電荷之後,該影像資料由讀出電路104讀出且然後傳送至功能邏輯106。在各項實例中,讀出電路104可包含放大電路、類比轉數位(ADC)轉換電路或其他電路。功能邏輯106可僅儲存該影像資料或甚至藉由應用後影像效應(例如,剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他操作)來操縱該影像資料。在一項實例中,讀出電路104可沿讀出行線(所圖解說明)一次讀出一列影像資料或可使用多種其他技術(未圖解說明)讀出影像資料,諸如一串列讀出或所有像素同時之一全並列讀出。
在一項實例中,控制電路108耦合至像素陣列102以控制像素陣列102之操作特性。舉例而言,控制電路108可產生用於控制影像獲取之一快門信號。在一項實例中,該快門信號係用於同時啟用像素陣列102內之所有像素以在一單個獲取窗期間同時擷取其各別影像資料之一全域快門信號。在另一實例中,快門信號係一滾動快門信號以使得在連續獲取窗期間順序地啟用每一像素列、每一像素行或每一像素群組。
圖2根據本發明之教示圖解說明一實例性像素陣列202之一半導體基板210之一項實例之一俯視圖。應瞭解,在一項實例中,像素陣列202係提供圖1之實例性像素陣列102之經增加細節之一圖解說明。如圖2中所繪示之實例中所展示,像素陣列202包含其中配置有一像素(例如,P1、P2、P3、P4、P5、P6、P7、P8、P9、...)陣列之半導體層210。如該實例中所展示,每一像素(諸如,舉例而言,如圖2中所圖解說明之像素P5)包含配置於像素陣列202中半導體層210中之一光電二極體212以及耦合至光電二極體212之相關聯像素電路214。在一項實例中,像素電路214可包含像素電路元件,諸如,舉例而言但不限於一傳送電晶體及一浮動擴散部。在一項實例中,一或多個像素亦可包含或共用一電荷至電壓轉換浮動二極體及一放大器電晶體。
如下文將進一步詳細地論述,在一項實例中,亦在像素陣列202上方形成一帶電層以及一觸點蝕刻停止層。在一項實例中,該帶電層係形成於每一像素之光電二極體之釘紮表面層上方之一帶負電層。觸點蝕刻停止層之沈積係可在提供無邊界觸點時利用之一製作技術,該等無邊界觸點可用於增加像素陣列202中之金屬互連件密度。在一項實例中,根據本發明之教示,包含於帶負電層中之負電荷抵消因強光照射而可在觸點蝕刻停止層中感應之正電荷之效應,此減少像素陣列202中之重影假影或記憶效應。
為圖解說明,圖3A根據本發明之教示展示包含於不具有一帶電層之一CMOS影像感測器之一實例性像素陣列302中之一實例性半導體層310之一剖面圖。注意,在一項實例中,像素陣列302對應於圖2之像素陣列202之沿線A-A'之一剖面圖。如所繪示之實例中所展示,像素陣列302包含其中配置有複數個光電二極體區312之一半導體層310,在一項實例中,半導體層310包含P型矽。在該實例中,複數個光電二極體區312中之每一者包含於像素陣列302之一單獨像素中。在一項實例中,每一光電二極體區312包含形成於半導體層310之P型矽中之一經N摻雜區。如所繪示之實例中所展示,存在分離半導體層310中之鄰近光電二極體區312之淺溝渠隔離(STI)318區且因此其界定像素陣列302之像素之間的邊界。
圖3A中所圖解說明之實例亦展示存在安置於光電二極體區312之表面處之一釘紮表面層313。在一項實例中,釘紮表面層313包含覆蓋像素光敏區域之一經P摻雜釘紮區,其延伸至STI 318絕緣邊界且上覆經N摻雜光電二極體區312,如所展示。圖3A亦根據本發明之教示展示一鈍化層320沈積於配置於實例性像素陣列302之半導體層310中之每一像素之釘紮表面層313上方。在一項實例中,鈍化層320可包含絕緣材料,諸如,舉例而言,一基於氧化矽之介電層或諸如此類。
圖3A中所圖解說明之實例亦根據本發明之教示圖解說明一觸點蝕刻停止層322沈積於鈍化層320上方,鈍化層320沈積於包含於實例性像素陣列302中之釘紮表面層313上方,如所展示。在一項實例中,觸點蝕刻停止層322係將用於幫助提供待在像素陣列302中製作之無邊界觸點之一觸點蝕刻停止層。如此,觸點蝕刻停止層322將用於在稍後將用於形成觸點開口之一乾式蝕刻程序期間保護下伏結構不受損壞。因此,觸點蝕刻停止層322具有比(舉例而言)基於氧化矽之介電層慢之一蝕刻速率。
在一項實例中,觸點蝕刻停止層322可包含一基於氮化矽之介電質,舉例而言,包含氮氧化矽、碳化矽或諸如此類。在一項實例中,可使用一電漿增強化學汽相沈積(PECVD)來沈積觸點蝕刻停止層322,此沈積採用一電驅動之電漿來分解諸如矽烷(SiH4)、氨(NH4)及氧(O2)等源氣體以提供矽、氮及氧源以用於形成觸點蝕刻停止層322之氮化矽及/或氮氧化矽。
在一項實例中,因此,所得觸點蝕刻停止層322可由包含顯著量之移動電荷表徵,此歸因於原子之間的殘餘氫或不良形成之結晶鍵結,諸如,舉例而言,Si-Si鍵或Si-H鍵。在一項實例中,所得觸點蝕刻停止層322亦由具有與所選沈積程序參數或反應氣體之所選相對數量相關聯之殘餘機械應力表徵。
觸點蝕刻停止層322之PECVD氮化矽及/或氮氧化矽中之移動電荷可由電力(諸如,跨越觸點蝕刻停止層322放置之電場)移動,此可導致附近半導體區(諸如光電二極體區312及/或包含於像素陣列302之像素中之像素電路)中之不期望效應。舉例而言,觸點蝕刻停止層322之上覆PECVD氮化矽中之移動電荷可藉由更改一下伏經輕度摻雜源極或汲極區之空乏特性而影響包含於像素陣列302之像素中之像素電路中所包含之一電晶體之源極至汲極電阻。另外,注意,觸點蝕刻停止層322之PECVD氮化矽及/或氮氧化矽與諸如二氧化矽膜之其他膜之間的界面能夠通常以該等界面處之各種原子之間的斷鍵來保持電荷。
此外,注意,可因曝露於可通過觸點蝕刻停止層322之可見光(尤其在成像時用亮光照射像素陣列302之光電二極體區312時)在觸點蝕刻停止層322之PECVD氮化矽及/或氮氧化矽中直接感應淨正電荷。特定而言,與Si-Si及Si-H晶體結構之聲子模式相關聯之能量可參與電載子之光學激發。因此,在強光照射下在(舉例而言)上覆光電二極體區312之觸點蝕刻停止層322之SiON膜中產生正電荷導致記憶效應。
為圖解說明,圖3A展示照射光電二極體區312之光315,因此其照射並通過觸點蝕刻停止層322,如所展示。此可在光電二極體區正擷取一影像時發生。由於用光315進行之此照射,因此在觸點蝕刻停止層322中感應正電荷317,其在光電二極體區312之表面處感應電子319,如所展示。
圖3B展示在不再存在光315且光電二極體區312在已用亮光315照射之後且在已擷取影像之後使一較暗景物成像或處於一低光條件中之後,光電二極體區312之表面處之所感應電子319經注入至光電二極體區312中,從而導致不期望記憶效應。換言之,當包含光電二極體區312之像素使一較暗景物成像時,光電二極體區312之表面處的作為先前所擷取影像之一結果之所感應電子319經注入至光電二極體區312中,此產生局域化暗電流,從而致使先前所擷取影像之一不期望「重影影像」作為一記憶效應顯現於像素陣列302中。
為解決與記憶效應有關之問題,圖4A根據本發明之教示展示包含於一CMOS影像感測器之一實例性像素陣列402中之一實例性半導體層410之一剖面圖。注意,在一項實例中,像素陣列402對應於圖2之像素陣列202之沿線A-A'之一剖面圖。在所圖解說明實例中,出於解釋目的而將像素陣列402展示為一前側照射式像素陣列。在另一實例中,應瞭解,根據本發明之教示,像素陣列402可組態為一背側照射式像素陣列。注意,圖4A之像素陣列402與圖3A及圖3B之像素陣列302共用某些相似性。例如,如圖4A中所繪示之實例中所展示,像素陣列402包含其中配置有複數個光電二極體區412之一半導體層410,在一項實例中,半導體層410包含P型矽。在該實例中,複數個光電二極體區412中之每一者包含於像素陣列402之一單獨像素中。在一項實例中,每一光電二極體區412包含形成於半導體層410之P型矽中之一經N摻雜區。如所繪示之實例中所展示,存在分離半導體層410中之 鄰近光電二極體區412之STI 418區且因此其界定像素陣列402之像素之間的邊界。一釘紮表面層413安置於光電二極體區412之表面處。在一項實例中,釘紮表面層413包含覆蓋像素光敏區域之一經P摻雜釘紮區,其延伸至STI 418絕緣邊界且上覆經N摻雜光電二極體區412,如所展示。
根據本發明之教示,圖4A之像素陣列402與圖3A及圖3B之像素陣列302之間的一個差異為,圖4A之像素陣列402包含接近於釘紮表面層413安置之一帶電層421,如所展示。在一項實例中,帶電層421係一帶負電層且因此包含固定負電荷423,如所展示。在各項實例中,帶電層421可由氧化鉿(HfOx)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉭(Ta2O5)及/或氧化鈦(TiO2)構成。在各項實例中,可藉由化學汽相沈積(CVD)、濺鍍及/或原子層沈積(ALD)來形成帶電層421。注意,ALD提供良好膜品質且減少界面狀態。
圖4A中所繪示之實例根據本發明之教示展示觸點蝕刻停止層422接近於帶電層421而安置於光電二極體區412上方,如所展示。另外,圖4A展示一鈍化層420亦在光電二極體區412上方在釘紮表面層413與觸點蝕刻停止層422之間,如所展示。在一項實例中,觸點蝕刻停止層422可包含一基於氮化矽之介電質,舉例而言,包含氮氧化矽、碳化矽或諸如此類。在一項實例中,鈍化層420可包含絕緣材料,諸如,舉例而言,一基於氧化矽之介電層或諸如此類。在圖4A中所圖解說明之特定實例中,鈍化層420安置於光電二極體區412上方在帶電層421與觸點蝕刻停止層422之間,如所展示。
在所圖解說明實例中,圖4A根據本發明之教示展示一金屬互連層424然後安置於觸點蝕刻停止層422上方。在一項實例中,金屬互連層424係包含複數個金屬互連件426之一金屬堆疊層,金屬互連件426提供至像素陣列402中之像素電路之電連接。在一項實例中,根據本 發明之教示,金屬互連件426包含一或多個無邊界觸點。在另一實例中,根據本發明之教示,金屬互連件426中之任一者皆不係無邊界觸點。
圖4B根據本發明之教示圖解說明包含於用光照射之一影像感測器之一項實例中之具有一帶負電層之一影像感測器像素之另一實例之一剖面圖。應瞭解,圖4B中所展示之實例性剖面圖與圖4A中所展示之實例性影像感測器像素之實例性剖面圖共用諸多相似性。例如,在圖4B中之影像感測器像素之實例性剖面圖中,帶電層421及鈍化層420兩者皆安置於光電二極體區412上方在釘紮表面層413與觸點蝕刻停止層422之間。然而,一個差異係:在圖4B中所圖解說明之特定實例中,鈍化層420安置於光電二極體區412上方在釘紮表面層413與帶電層421之間,如所展示。
圖4C根據本發明之教示圖解說明包含於用光照射之一影像感測器之一項實例中之具有一帶負電層之一影像感測器像素之又一實例之一剖面圖。應瞭解,圖4C中所展示之實例性剖面圖與圖4A中所展示之實例性影像感測器像素之實例性剖面圖以及圖4B中所展示之實例亦共用諸多相似性。例如,在圖4C中之影像感測器像素之實例性剖面圖中,帶電層421安置於光電二極體區412上方在釘紮表面層413與觸點蝕刻停止層422之間。然而,一個差異係:在圖4C中所圖解說明之實例中,存在安置於光電二極體區412上方在釘紮表面層413與觸點蝕刻停止層422之間的至少兩個鈍化層。例如,在圖4C中所圖解說明之特定實例中,一個鈍化層420B安置於光電二極體區412上方在釘紮表面層413與帶電層421之間,如所展示。另外,另一鈍化物420A安置於光電二極體區412上方在帶電層421與觸點蝕刻停止層422之間,如所展示。
圖4A圖4B及/或圖4C所圖解說明之所有實例中,光415穿過 觸點蝕刻停止層422照射光電二極體區412,此在像素陣列402擷取一影像時發生。然而,在如圖4A圖4B及/或圖4C中所展示之觸點蝕刻停止層422與釘紮表面層413之間存在帶電層421之情況下,帶電層421中之固定負電荷423抵消回應於光415而在觸點蝕刻停止層422中感應之正電荷417。換言之,根據本發明之教示,帶電層421中之固定負電荷423防止觸點蝕刻停止層422中之所感應正電荷417在光電二極體區412中感應負電荷。此外,根據本發明之教示,帶電層421中之固定負電荷423有助於維持正電荷425之存在或甚至可在釘紮表面層413之一電洞積累層中感應額外電洞。
為圖解說明,圖4D根據本發明之教示展示在不再存在光415且光電二極體區412在已用亮光415照射之後且在已擷取一影像之後使一較暗景物成像或處於一低光條件中之後之圖4A中所展示之實例性剖面圖,先前在觸點蝕刻停止層422中感應之正電荷417由於帶電層421中存在固定負電荷423而不在光電二極體區412中感應負電荷。此外,如圖4B中所繪示之實例中所展示,根據本發明之教示,維持釘紮表面層413之電洞積累層中之正電荷425。因此,根據本發明之教示,在存在形成於影像感測器402中之觸點蝕刻停止層422與一釘紮層413之間的帶電層421之情況下,實質上消除記憶效應。
圖5A圖5C係根據本發明之教示幫助圖解說明一像素陣列中之記憶效應及包含一帶電層之一像素陣列中之彼記憶效應之減少之實例性影像。特定而言,圖5A展示由一成像系統獲取之一原始影像530之一實例。圖5B展示來自不具有一帶電層之一成像系統之一影像535之一實例且因此展示記憶效應之症狀。圖5C根據本發明之教示展示包含一帶電層之一成像系統中之一影像540之一實例。如圖5C中所展示,在根據本發明教示之影像540中不存在記憶效應。
包含發明摘要中所闡述內容之本發明之所圖解說明實例之以上 說明並非意欲係窮盡性的或限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述本發明之特定實施例及實例,但可在不背離本發明之較寬廣精神及範疇之情況下做出各種等效修改。實際上,應瞭解,特定實例性電壓、電流、頻率、功率範圍值、時間等係出於闡釋目的而提供,且亦可在根據本發明之教示之其他實施例及實例中採用其他值。
402‧‧‧實例性像素陣列/像素陣列/影像感測器
410‧‧‧實例性半導體層/半導體層
412‧‧‧鄰近光電二極體區/光電二極體區
413‧‧‧釘紮表面層/釘紮層
415‧‧‧光/亮光
417‧‧‧正電荷/所感應正電荷
418‧‧‧淺溝渠隔離
420‧‧‧鈍化層
421‧‧‧帶電層
422‧‧‧觸點蝕刻停止層
423‧‧‧固定負電荷
424‧‧‧金屬互連層
425‧‧‧正電荷
426‧‧‧金屬互連件

Claims (31)

  1. 一種影像感測器像素,其包括:一光電二極體區,其具有一第一極性摻雜類型,其安置於一半導體層中;一釘紮表面層,其具有一第二極性摻雜類型,其安置於該半導體層中之該光電二極體區上方,其中該第二極性與該第一極性相反;一第一極性電荷層,其接近於該光電二極體區上方之該釘紮表面層而安置;一觸點蝕刻停止層,其接近於該第一極性電荷層而安置於該光電二極體區上方,其中該第一極性電荷層安置於該釘紮表面層與該觸點蝕刻停止層之間,以使得第一極性電荷層抵消在該觸點蝕刻停止層中感應之具有一第二極性之電荷;及一鈍化層,其安置於該光電二極體區上方在該釘紮表面層與該觸點蝕刻停止層之間。
  2. 如請求項1之影像感測器像素,其中該鈍化層安置於該光電二極體區上方在該釘紮表面層與該第一極性電荷層之間。
  3. 如請求項1之影像感測器像素,其中該鈍化層安置於該光電二極體區上方在該第一極性電荷層與該觸點蝕刻停止層之間。
  4. 如請求項1之影像感測器像素,其中該鈍化層係安置於該光電二極體區上方之複數個鈍化層中之一者,其中該複數個鈍化層中之一第一者安置於該釘紮表面層與該第一極性電荷層之間,且其中該複數個鈍化層中之一第二者安置於該第一極性電荷層與該觸點蝕刻停止層之間。
  5. 如請求項1之影像感測器像素,其中該觸點蝕刻停止層包括氮化 矽及氮氧化矽中之一者。
  6. 如請求項1之影像感測器像素,其中該第一極性電荷層包括氧化鉿、氧化鋁、氧化鋯、氧化鉭及氧化鈦中之一者。
  7. 如請求項1之影像感測器像素,其中安置於該釘紮表面層與該觸點蝕刻停止層之間的該第一極性電荷層防止在該觸點蝕刻停止層中感應之具有該第二極性之該電荷在該光電二極體區中感應具有一第一極性之電荷。
  8. 如請求項1之影像感測器像素,其中該鈍化層包括一種氧化矽。
  9. 如請求項1之影像感測器像素,其中該第一極性為負,且該第二極性為正。
  10. 如請求項1之影像感測器像素,其中該半導體層包括矽。
  11. 一種設備,其包括:一像素陣列,其配置於一半導體層中,其中該像素陣列之該等像素中之每一者包含:一光電二極體區,其具有一第一極性摻雜類型,其安置於該半導體層中;及一釘紮表面層,其具有一第二極性摻雜類型,其安置於該半導體層中之該光電二極體區上方,其中該第二極性與該第一極性相反;一第一極性電荷層,其接近於該像素陣列之該等像素中之每一者之該釘紮表面層而安置於該像素陣列上方;一觸點蝕刻停止層,其接近於該第一極性電荷層而安置於該像素陣列上方,其中該第一極性電荷層安置於該像素陣列之該等像素中之每一者之該釘紮表面層與該觸點蝕刻停止層之間,以使得第一極性電荷層抵消在該觸點蝕刻停止層中感應之具有一第二極性之電荷;及 一鈍化層,其安置於該像素陣列上方在該像素陣列之該等像素中之每一者之該釘紮表面層與該觸點蝕刻停止層之間。
  12. 如請求項11之設備,其中該鈍化層安置於該陣列上方在該像素陣列之該等像素中之每一者之該釘紮表面層與該第一極性電荷層之間。
  13. 如請求項11之設備,其中該鈍化層安置於該陣列上方在該第一極性電荷層與該觸點蝕刻停止層之間。
  14. 如請求項11之設備,其中該鈍化層係安置於該光電二極體區上方之複數個鈍化層中之一者,其中該複數個鈍化層中之一第一者安置於該像素陣列之該等像素中之每一者之該釘紮表面層與該第一極性電荷層之間,且其中該複數個鈍化層中之一第二者安置於該第一極性電荷層與該觸點蝕刻停止層之間。
  15. 如請求項11之設備,其進一步包括接近於該像素陣列上方之該觸點蝕刻停止層而安置之一金屬互連層。
  16. 如請求項15之設備,其中該金屬層包含安置於其中之無邊界觸點。
  17. 如請求項11之設備,其中該觸點蝕刻停止層包括氮化矽及氮氧化矽中之一者。
  18. 如請求項11之設備,其中該第一極性電荷層包括氧化鉿、氧化鋁、氧化鋯、氧化鉭及氧化鈦中之一者。
  19. 如請求項11之設備,其中安置於該像素陣列之該等像素中之每一者之該釘紮表面層與該觸點蝕刻停止層之間的該第一極性電荷層防止在該觸點蝕刻停止層中感應之具有該第二極性之該電荷在該像素陣列中感應具有一第一極性之電荷。
  20. 如請求項11之設備,其中該鈍化層包括一種氧化矽。
  21. 如請求項11之設備,其中該第一極性為負,且該第二極性為正。
  22. 如請求項11之設備,其中半導體材料包括矽。
  23. 如請求項11之設備,其中該設備包括於一互補金屬氧化物半導體(CMOS)影像感測器中。
  24. 一種成像系統,其包括:一像素陣列,其配置於一半導體層中,其中該像素陣列之該等像素中之每一者包含:一光電二極體區,其具有一第一極性摻雜類型,其安置於該半導體層中;一釘紮表面層,其具有一第二極性摻雜類型,其安置於該半導體層中之該光電二極體區上方,其中該第二極性與該第一極性相反;一第一極性電荷層,其接近於該光電二極體區上方之該釘紮表面層而安置;一觸點蝕刻停止層,其接近於該第一極性電荷層而安置於該像素陣列上方,其中該第一極性電荷層安置於該釘紮表面層與該觸點蝕刻停止層之間,以使得第一極性電荷層抵消在該觸點蝕刻停止層中感應之具有一第二極性之電荷;及一鈍化層,其安置於該像素陣列上方在該像素陣列之該等像素中之每一者之該釘紮表面層與該觸點蝕刻停止層之間;控制電路,其耦合至該像素陣列以控制該像素陣列之操作;及讀出電路,其耦合至該像素陣列以自該像素陣列讀出影像資料。
  25. 如請求項24之成像系統,其中該鈍化層安置於該像素陣列上方在該像素陣列之該等像素中之每一者之該釘紮表面層與該第一極性電荷層之間。
  26. 如請求項24之成像系統,其中該鈍化層安置於該像素陣列上方在該第一極性電荷層與該觸點蝕刻停止層之間。
  27. 如請求項24之成像系統,其中該鈍化層係安置於該像素陣列上方之複數個鈍化層中之一者,其中該複數個鈍化層中之一第一者安置於該像素陣列之該等像素中之每一者之該釘紮表面層與該第一極性電荷層之間,且其中該複數個鈍化層中之一第二者安置於該第一極性電荷層與該觸點蝕刻停止層之間。
  28. 如請求項24之成像系統,其進一步包括耦合至該讀出電路以儲存自該像素陣列讀出之該影像資料之功能邏輯。
  29. 如請求項24之成像系統,其中該觸點蝕刻停止層包括氮化矽及氮氧化矽中之一者。
  30. 如請求項24之成像系統,其中該第一極性電荷層包括氧化鉿、氧化鋁、氧化鋯、氧化鉭及氧化鈦中之一者。
  31. 如請求項24之成像系統,其中安置於該像素陣列之該等像素中之每一者之該釘紮表面層與該觸點蝕刻停止層之間的該第一極性電荷層防止在該觸點蝕刻停止層中感應之具有該第二極性之該電荷在該像素陣列中感應具有一第一極性之電荷。
TW102125984A 2012-10-25 2013-07-19 減少影像記憶效應之帶負電層 TWI518888B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/660,774 US8816462B2 (en) 2012-10-25 2012-10-25 Negatively charged layer to reduce image memory effect

Publications (2)

Publication Number Publication Date
TW201417252A true TW201417252A (zh) 2014-05-01
TWI518888B TWI518888B (zh) 2016-01-21

Family

ID=50546255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125984A TWI518888B (zh) 2012-10-25 2013-07-19 減少影像記憶效應之帶負電層

Country Status (4)

Country Link
US (3) US8816462B2 (zh)
CN (3) CN103779366B (zh)
HK (1) HK1194856A1 (zh)
TW (1) TWI518888B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709235B (zh) * 2013-11-29 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件、其製造方法及電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816462B2 (en) * 2012-10-25 2014-08-26 Omnivision Technologies, Inc. Negatively charged layer to reduce image memory effect
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP6879919B2 (ja) * 2015-09-17 2021-06-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
JP2017139286A (ja) * 2016-02-02 2017-08-10 ソニー株式会社 撮像素子、及び、カメラシステム
CN107994044A (zh) * 2017-12-15 2018-05-04 上海华力微电子有限公司 Cmos图像传感器及其制作方法
CN108428712A (zh) * 2018-05-14 2018-08-21 德淮半导体有限公司 图像传感器及其制造方法
CN110473888A (zh) * 2019-08-26 2019-11-19 上海华力集成电路制造有限公司 Bsi结构图像传感器中氧化铝薄膜的形成方法及氧化铝薄膜
CN110444556B (zh) * 2019-08-30 2021-12-03 上海华力微电子有限公司 Cmos传感器及cmos传感器的形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840624A (en) 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US6083824A (en) 1998-07-13 2000-07-04 Taiwan Semiconductor Manufacturing Company Borderless contact
US6809359B2 (en) 2001-05-16 2004-10-26 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, method for manufacturing the same, and method for driving the same
JP4075797B2 (ja) * 2003-12-25 2008-04-16 ソニー株式会社 固体撮像素子
US7271430B2 (en) * 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
US7214974B2 (en) * 2004-06-04 2007-05-08 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of manufacturing the same
US8446508B2 (en) * 2005-07-27 2013-05-21 Sony Corporation Solid state imaging device with optimized locations of internal electrical components
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
KR101463609B1 (ko) 2008-02-15 2014-11-21 삼성전자 주식회사 이미지 센서 및 그 제조 방법
JP5136110B2 (ja) * 2008-02-19 2013-02-06 ソニー株式会社 固体撮像装置の製造方法
JP5365033B2 (ja) * 2008-03-12 2013-12-11 ソニー株式会社 固体撮像装置
JP4924634B2 (ja) * 2009-03-04 2012-04-25 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
JP5651976B2 (ja) * 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2011228648A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 撮像素子
US8338856B2 (en) * 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
JP2013012551A (ja) 2011-06-28 2013-01-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8816462B2 (en) * 2012-10-25 2014-08-26 Omnivision Technologies, Inc. Negatively charged layer to reduce image memory effect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709235B (zh) * 2013-11-29 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件、其製造方法及電子機器

Also Published As

Publication number Publication date
US9147776B2 (en) 2015-09-29
CN105932033A (zh) 2016-09-07
US9105767B2 (en) 2015-08-11
CN105932033B (zh) 2018-02-16
US20140319639A1 (en) 2014-10-30
US8816462B2 (en) 2014-08-26
HK1194856A1 (zh) 2014-10-24
TWI518888B (zh) 2016-01-21
CN103779366A (zh) 2014-05-07
CN105845699A (zh) 2016-08-10
CN103779366B (zh) 2016-05-18
US20140117485A1 (en) 2014-05-01
US20140327102A1 (en) 2014-11-06
CN105845699B (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
TWI518888B (zh) 減少影像記憶效應之帶負電層
TWI458085B (zh) 具有應力膜之背側照明影像感測器
US9202839B2 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus to form high-concentration impurity region in semiconductor substrate
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
TWI509696B (zh) 用於影像感測器之經改良雷射退火
TWI435445B (zh) 用於互補金氧半導體影像感測器之無損害雜質摻雜之方法
US8669135B2 (en) System and method for fabricating a 3D image sensor structure
CN111987114B (zh) 用于图像传感器中的全局快门的竖直转移栅极存储装置
US11626433B2 (en) Transistors having increased effective channel width
US20170148838A1 (en) Solid-state image capturing element, manufacturing method thereof, and electronic device
US11616088B2 (en) Transistors having increased effective channel width
TWI559513B (zh) 具有透過含隔離區之接觸蝕刻終止層耦接之金屬接點之影像感測器
US20150060964A1 (en) Mechanisms for forming image sensor device
TW201411819A (zh) 具有片段蝕刻停止層之影像感測器
US9431446B2 (en) Mechanisms for forming image sensor device
TW202143464A (zh) 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物
JP2010267748A (ja) 撮像装置、撮像システム、及び撮像装置の製造方法
US20230307484A1 (en) Pixel Cell Having Anti-Blooming Structure and Image Sensor
US20160064441A1 (en) Solid imaging device
JP2010171042A (ja) 半導体装置及びその製造方法