TW201417182A - 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法 - Google Patents

包含溼蝕刻製程以移除氮化矽之半導體結構形成方法 Download PDF

Info

Publication number
TW201417182A
TW201417182A TW102126235A TW102126235A TW201417182A TW 201417182 A TW201417182 A TW 201417182A TW 102126235 A TW102126235 A TW 102126235A TW 102126235 A TW102126235 A TW 102126235A TW 201417182 A TW201417182 A TW 201417182A
Authority
TW
Taiwan
Prior art keywords
tantalum nitride
semiconductor structure
etchant
gate electrode
cerium oxide
Prior art date
Application number
TW102126235A
Other languages
English (en)
Other versions
TWI517251B (zh
Inventor
Berthold Reimer
Sven Beyer
Kluge Johannes Von
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201417182A publication Critical patent/TW201417182A/zh
Application granted granted Critical
Publication of TWI517251B publication Critical patent/TWI517251B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

揭示於本文的方法包括：提供包含電晶體的半導體結構，該電晶體包含閘極電極與形成於該閘極電極的氮化矽側壁間隔體。執行溼蝕刻製程。該溼蝕刻製程移除該氮化矽側壁間隔體之至少一部份。該溼蝕刻製程包括應用包含氫氟酸與磷酸中之至少一者的蝕刻劑。

Description

包含溼蝕刻製程以移除氮化矽之半導體結構形成方法
本揭示內容大體有關於積體電路的領域，且更特別的是，有關於包含氮化矽之材料的選擇性蝕刻。
積體電路通常包含許多電路元件，特別是，包括數個場效電晶體。在場效電晶體中，閘極電極可用閘極絕緣層與通道區分開，該閘極絕緣層提供閘極電極與通道區之間的電氣絕緣。形成鄰接通道區的源極區及汲極區。
通道區、源極區及汲極區可形成於半導體材料中，其中通道區的摻雜與源極區及汲極區的摻雜相反。因此，在源極區、通道區之間以及在通道區、汲極區之間有PN過渡(PN transition)。取決於施加於閘極電極的電壓，場效電晶體可在開啟狀態(此時源極區與汲極區之間有相對高電導率)與關閉狀態(此時源極區與汲極區之間有相對低電導率)之間切換。
第1a圖的示意橫截面圖圖示在製造場效電晶體102之方法之第一階段的半導體結構100，其係包含場效電晶體102。
半導體結構100包含基板101以及形成於基板101 上的半導體層103。場效電晶體102更包括形成於半導體層103中的源極區104與汲極區105，以及用閘極絕緣層107與半導體層103分開的閘極電極108。半導體層103在源極區104與汲極區105之間以及在閘極108下面的部份形成場效電晶體102的通道區。
源極區104、汲極區105及閘極電極108可各自包含矽化物部分120、121及110。可提供與閘極電極108鄰接的二氧化矽側壁間隔體112及氮化矽側壁間隔體114。第一襯裡層(liner layer)111可形成於二氧化矽側壁間隔體112、閘極電極108之間，以及第二襯裡層113可形成於氮化矽側壁間隔體114、二氧化矽側壁間隔體112之間。第一襯裡層111可包含氮化矽，以及第二襯裡層113可包含二氧化矽。
第1a圖的半導體結構100可用習知製程形成，特別是，可包括用於加入摻雜材料於半導體層103、源極區104及汲極區105的離子植入製程，使得源極區104及汲極區105的摻雜與通道區的摻雜相反。被二氧化矽側壁間隔體112及/或氮化矽側壁間隔體114吸收的離子可用來提供源極區104及汲極區105的所欲摻雜物分布。
源極區104、汲極區105及閘極電極108之中的矽化物部分120、121、110可各自改善源極區104、汲極區105及閘極電極108的導電率。矽化物部分120、121、110的形成可藉由在半導體結構100上面沉積金屬層以及引發金屬與層103及閘極電極108中之半導體材料的化學反應，例如，用熱活化法。
在源極區104、汲極區105及矽化物部分120、121、110形成後，可執行選擇性地移除氮化矽側壁間隔體114之一部份 的反應性離子蝕刻(RIE)製程，如第1a圖以箭頭122示意圖示者。
反應性離子蝕刻為乾蝕刻製程，其中用在反應氣體中產生的輝光放電(electric glow discharge)提供離子及自由基。在半導體結構100的表面上，可發生半導體結構100之材料與離子及/或自由基的化學反應。另外，半導體結構100的表面可用高能離子轟擊，這可造成該表面的濺射(sputtering)。由於該等化學反應以及該濺射，可移除半導體結構100之表面的材料。
可藉由適當地選擇反應氣體、以及調整參數(例如反應氣體的壓力以及放電的功率)來選擇反應性離子蝕刻製程122。為了選擇性地移除氮化矽側壁間隔體114，反應性離子蝕刻製程122可經調適而以大於半導體結構100之其他材料的蝕刻速率移除氮化矽側壁間隔體114的氮化矽。因此，在反應性離子蝕刻製程122中，可減少氮化矽側壁間隔體114的尺寸，如第1b圖所示。
第1b圖的示意橫截面圖圖示在製程之後面階段的半導體結構100。
在反應性離子蝕刻製程122後，在半導體結構100上面可形成應力介電層(stressed dielectric layer)116。應力介電層116可包含氮化矽以及可具有拉伸應力。可包含二氧化矽的蝕刻終止襯裡115可形成於應力介電層116下面。
有拉伸應力的應力介電層116可改善電子在場效電晶體102之通道區中的移動率(mobility)，如果場效電晶體102為N型通道電晶體，這特別有利。用包括微影及蝕刻的製程可移除半導體結構100之P型通道電晶體的應力介電層116，以及在P型 通道電晶體上面，可形成有壓縮應力的應力介電層(未圖示)用以改善電洞在P型通道電晶體之通道區中的移動率。
藉由在形成應力介電層116之前移除部份氮化矽側壁間隔體114，可加大半導體結構100之相鄰場效電晶體的側壁間隔體之間的間距。這允許產生較厚的應力介電層116，同時避免空穴在應力介電層116中形成。在形成場效電晶體102的電接觸時，此類空穴可能被導電材料填滿，例如鎢，而導致電氣短路。較厚的應力介電層116在場效電晶體102的通道區中可產生較高的應力。此外，藉由移除部份氮化矽側壁間隔體114，可在離通道區較小的距離處可提供應力介電層116。這也有助於在通道區中提供較高的應力。
不過，如上述，用反應性離子蝕刻製程蝕刻氮化矽側壁間隔體114可能有與其關連的特定問題，下文會解釋。
取決於用以形成如第1a圖所示之電晶體102的技術，氮化矽側壁間隔體114可具有小懸突(small overhang)119，其中氮化矽側壁間隔體114由閘極電極108伸出的距離比第二襯裡層113多一點，如第1a圖所示。在懸突119下面，半導體層103的部份半導體材料可暴露於鄰近的矽化物部分120、121。由於用於蝕刻氮化矽的典型反應性離子蝕刻製程對於半導體材料(例如，矽)沒有選擇性，所以在半導體層103材料的暴露位置可能形成凹坑(pit)118，如第1b圖所示。凹坑118可能使矽化物部分120、121與電晶體102的通道區之間的電阻增加，這對於電晶體102的效能有不利影響。
此外，在反應性離子蝕刻製程122期間，矽化物在 矽化物部分120、121、110中可能發生濺射，使得矽化物輕微地被攻擊而劣化，以及來自矽化物的金屬粒子被納入應力介電層116在閘極電極108附近的部份。因此，可能形成矽化物冠體(corona)117，其中應力介電層116的材料包含濺射自部份120、121、110之矽化物的材料。矽化物冠體117可能增加在閘極電極108與經形成成用以提供電連接至源極區104及汲極區105的電接觸之間的邊際容量(fringe capacity)，特別是不移除應力介電層116的N型通道電晶體。這對於N型通道電晶體的AC效能有不利影響。此外，矽化物的劣化作用可能導致矽化物與接觸源極區104及汲極區105的接觸通孔(contact via)之間有較大的接觸電阻，甚至損失至源極區104及/或汲極區105的電接觸。
鑑於上述情況，本揭示內容係有關於允許改善電晶體之品質的技術，其中形成此類電晶體的製造技術是用蝕刻製程部份或完全移除包含氮化矽的特徵。
為供基本理解本發明的一些態樣，提出以下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要識別本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
揭示於本文的一示範方法包括：提供包含電晶體的半導體結構。該電晶體包含閘極電極與形成於該閘極電極的氮化矽側壁間隔體。執行移除該氮化矽側壁間隔體之至少一部份的溼蝕刻製程。該溼蝕刻製程包括應用包含氫氟酸與磷酸中之至少一者的蝕刻劑。
揭示於本文的另一示範方法包括：提供半導體結構，其係包含由包含氮化矽之第一材料形成的第一特徵，以及由包含二氧化矽、氧化鉿、氮氧矽鉿(hafnium silicon oxynitride)、矽、矽/鍺、金屬、矽化物及矽鍺化物(germano-silicide)中至少一者之第二材料形成的第二特徵。對於該第二特徵有選擇性地蝕刻該第一特徵。該蝕刻步驟包括以在約40至100℃範圍內的溫度暴露該第一特徵及該第二特徵於包含濃度在約0.0057至0.057質量百分比範圍內之氫氟酸的蝕刻劑。
揭示於本文的又一示範方法包括：提供半導體結構，其係包含由包含氮化矽之第一材料形成的第一特徵，以及由包含二氧化矽、氮氧矽鉿、矽、矽/鍺、矽化物及矽鍺化物中之至少一者之第二材料形成的第二特徵。對於該第二特徵有選擇性地蝕刻該第一特徵。該蝕刻步驟包括暴露該第一特徵及該第二特徵於蝕刻劑。在約110至150℃範圍內的溫度，該蝕刻劑包含濃度在約60至85質量百分比範圍內的磷酸。
100‧‧‧半導體結構
101、201‧‧‧基板
102、202‧‧‧場效電晶體
103、203‧‧‧半導體層
104、204‧‧‧源極區
105、205‧‧‧汲極區
107、207‧‧‧閘極絕緣層
108、208‧‧‧閘極電極
110、210‧‧‧矽化物部分
111、211‧‧‧第一襯裡層
112、212‧‧‧二氧化矽側壁間隔體
113、213‧‧‧第二襯裡層
114、214‧‧‧氮化矽側壁間隔體
115‧‧‧蝕刻終止襯裡
116、216‧‧‧應力介電層
117‧‧‧矽化物冠體
118‧‧‧凹坑
119‧‧‧小懸突
120、121、220、221‧‧‧矽化物部分
122‧‧‧箭頭
200‧‧‧半導體結構
206‧‧‧絕緣結構
215‧‧‧蝕刻終止層
219‧‧‧懸突
222‧‧‧預清洗製程
223‧‧‧物理氣相沉積製程
224‧‧‧金屬層
225‧‧‧液體蝕刻劑
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件係以相同的元件符號表示。
第1a圖及第1b圖的橫截面圖示意圖示在習知形成半導體結構方法之階段的半導體結構；以及第2a圖至第2d圖的示意橫截面圖根據示範具體實施例圖示在方法之階段的半導體結構。
儘管本發明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過， 應瞭解本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入由隨附申請專利範圍定義之本發明精神及範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，不過對本技藝一般技術人員而言在閱讀本揭示內容後將會是例行工作。
此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、系統及裝置係僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解之普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
本揭示內容提供數種方法，其中用溼蝕刻製程對於半導體結構之其他材料有選擇性地蝕刻半導體結構中的氮化矽。 由於該溼蝕刻製程的選擇性，暴露於溼蝕刻製程所用之蝕刻劑的氮化矽之蝕刻速率可大於其他材料的蝕刻速率。蝕刻速率的定量表示可用特徵(例如，由特定材料形成的材料層)在該材料暴露於蝕刻劑時在單位時間被移除的部份厚度。通常蝕刻速率的單位為埃/分鐘。
在數個具體實施例中，用於該溼蝕刻製程的蝕刻劑可包含稀釋氫氟酸。在相對高濃度的氫氟酸及相對低的溫度，使用氫氟酸之溼蝕刻製程所得到的氮化矽蝕刻速率可小於二氧化矽的蝕刻速率。不過，在相對低濃度的氫氟酸(例如，可用相對大量的水稀釋濃氫氟酸得到)，以及在相對高的溫度，該溼蝕刻製程所得到的氮化矽蝕刻速率可大於二氧化矽的蝕刻速率，藉此可對於二氧化矽有選擇性地移除氮化矽。
在其他具體實施例中，用於該溼蝕刻製程的蝕刻劑可包含磷酸，其中可使用以相對高濃度之磷酸及相對高溫執行的溼蝕刻製程。
在數個具體實施例中，如上述的溼蝕刻製程可用來選擇性地移除在形成於半導體結構內之場效電晶體的閘極電極形成的氮化矽側壁間隔體。
由於用於如上述之溼蝕刻製程的蝕刻劑對於用以形成電晶體之半導體材料(例如，矽及/或矽/鍺)可提供相對低蝕刻速率，可避免或至少減少在電晶體中該半導體材料暴露於蝕刻劑的部份形成凹坑。此外，用溼蝕刻製程移除氮化矽側壁間隔體或彼之一部份有助於避免與材料濺射於半導體結構表面上有關的問題，例如，形成於電晶體之源極區、汲極區及/或閘極電極之一部 份中的矽化物。
第2a圖的示意橫截面圖根據一具體實施例圖示處於第一製程階段的半導體結構200。半導體結構200包含基板201，在基板201上方形成半導體層203。基板201可為任何適當的承載材料，例如半導體材料、結合絕緣材料的半導體材料及其類似者。
在數個具體實施例中，半導體層203與基板201可形成絕緣體上覆矽(SOI)組構，其中半導體層203係形成於基板201的絕緣表面部份上，例如形成出半導體晶圓片上之絕緣層的部份表面。
在其他具體實施例中，半導體層203與基板201可形成塊體組構，其中半導體層203係形成於基板201的實質結晶半導體材料上，及/或半導體層203與基板201係為一體。
半導體層203及/或基板201中的半導體材料可包含矽，例如實質純矽。在其他具體實施例中，半導體層203可包含除實質純矽以外的半導體材料，例如矽/鍺，這有助於提供半導體層203的應變。該應變可增加電子及/或電洞在半導體層203中的移動率。
半導體結構200更可包含絕緣結構206，在數個具體實施例中，其形式可為分開半導體層203被絕緣結構206圍封的部份與半導體層203之其他部份(未圖示)的淺溝槽隔離。
半導體層203被絕緣結構206圍封的部份可形成場效電晶體202的主動區，以及可包含特定的阱摻雜(well doping)，這種摻雜係根據場效電晶體202的類型來選定。為了形成N型通 道場效電晶體202，半導體層203被圍封絕緣結構206的部從可摻雜P型摻雜物，以及如果形成P型通道場效電晶體202，可摻雜N型摻雜物。
場效電晶體202包含用閘極絕緣層207與半導體層203分開的閘極電極208。
閘極絕緣層207可包含電介質常數大於二氧化矽之電介質常數的高k材料。在數個具體實施例中，閘極絕緣層207或彼之一部份可由氧化鉿及/或氮氧矽鉿形成。在其他具體實施例中，閘極絕緣層207可由二氧化矽形成。
閘極電極208可包含多晶矽及/或一或更多金屬。在數個具體實施例中，閘極電極208可包含由氮化鈦及/或鋁形成的一或更多層。例如，閘極電極208可具有氮化鈦-鋁-氮化鈦組構。在其他具體實施例中，閘極電極208可由多晶矽形成。
在閘極電極208，可形成二氧化矽側壁間隔體212及氮化矽側壁間隔體214，其中二氧化矽側壁間隔體212可形成於閘極電極208、氮化矽側壁間隔體214之間。可包含氮化矽的第一襯裡層211可形成於閘極電極208、二氧化矽側壁間隔體212之間，以及可包含二氧化矽的第二襯裡層213可形成於二氧化矽側壁間隔體212、氮化矽側壁間隔體214之間。
部份第一襯裡層211可在二氧化矽側壁間隔體212下面延伸，藉此用第一襯裡層211分開二氧化矽側壁間隔體212與半導體層203。部份第二襯裡層213可在氮化矽側壁間隔體214下面延伸，藉此用第二襯裡層213分開氮化矽側壁間隔體214與半導體層203。
場效電晶體202更可包含源極區204與汲極區205。源極區204及汲極區205的摻雜可與場效電晶體202中設於閘極電極208下面之通道區的摻雜相反。因此，在場效電晶體202為P型通道場效電晶體的具體實施例中，通道區包含N型摻雜物，以及源極區204與汲極區205包含P型摻雜物。在場效電晶體202為N型通道電晶體的具體實施例中，通道區包含P型摻雜物，以及源極區204與汲極區205包含N型摻雜物。
閘極電極208可在與第2a圖至第2d圖之圖紙平面垂直的方向延伸。在一些具體實施例中，閘極電極208可延伸越過圍封場效電晶體202之主動區的絕緣結構206，以及可與鄰接場效電晶體202之場效電晶體(未圖示)的閘極電極形成一體。因此，閘極電壓可同時施加至場效電晶體202及鄰近場效電晶體的閘極電極。
如第2a圖所示的半導體結構200可用公認有效用於形成半導體結構的方法形成，包括微影技術、蝕刻技術、離子植入技術以及沉積及平坦化製程。
可在源極區204中形成矽化物部分220、221，以及視需要，在閘極電極208中形成矽化物部分210(參考第2c圖)。
矽化物部分220、221、210的形成可包含預清洗製程，如在第2a圖中以箭頭222示意圖示者。該預清洗製程可自源極區204、汲極區205及/或閘極電極208移除污染物。此外，預清洗製程222可移除源極區204、汲極區205以及閘極電極208(閘極電極208包含矽的具體實施例)的原生氧化矽。
預清洗製程222可包括暴露半導體結構200於還原 氣體(例如，氫或氨)以及惰性氣體(例如，氬、氦或氮)。另外或替換地，預清洗製程222可包含遠距電漿預清洗，其中提供半導體結構200於反應室中以及暴露於在與該反應室分開之電漿產生室中產生的電漿。在數個具體實施例中，在包含CF4、SF6及/或NF3的蝕刻氣體中可用放電來產生電漿。替換地或附加地，可進行直接在反應室中產生電漿的電漿預清洗製程。在其他的具體實施例中，預清洗製程222可包括利用氫氟酸的溼清洗製程。
為了移除半導體結構200的原生氧化矽，預清洗製程222可適合移除二氧化矽。因此，在第二襯裡層213包含二氧化矽的具體實施例中，預清洗製程222可影響第二襯裡層213。
預清洗製程222可為實質等向性，使得二氧化矽由半導體結構200之部份表面移除的速率不取決於該表面部份的取向，或與該表面部份之取向的依賴程度相對低。因此，在預清洗製程222中，可移除第二襯裡層213在氮化矽側壁間隔體214下面的部份，以及可形成氮化矽間隔體214的懸突219(參考第2b圖)。在懸突219下面，可暴露源極區204及汲極區205的半導體材料。
第2b圖的示意橫截面圖在預清洗製程222後之製程階段的半導體結構200。在半導體結構200上面可形成金屬層224。特別是，金屬層224可覆蓋源極區204、汲極區205及閘極電極208。金屬層224可包含鎳。在其他具體實施例中，金屬層224可包含除鎳以外的金屬，例如鈦或鈷。
金屬層224可用物理氣相沉積製程形成，如第2b圖中以箭頭223示意圖示者。物理氣相沉積製程223可包含濺鍍沉 積製程，其中係使用由金屬形成供用於金屬層224的靶電極(target electrode)。
用於形成金屬層224的製程223可為非等向性沉積製程，其中金屬沉積於半導體結構200之實質水平部份(例如，源極區204及汲極區205的表面)及閘極電極208之正面上的速率大於金屬沉積於傾斜表面部份(例如，氮化矽側壁間隔體214的側表面)的速率。甚至在氮化矽側壁間隔體的懸突219下面可得到更低的沉積速率，或實質完全沒有金屬沉積。因此，金屬層224在半導體結構200之表面的實質水平部份有大於傾斜表面部份的厚度，以及在氮化矽側壁間隔體214的懸突219下面可能形成空穴。
第2c圖的示意橫截面圖圖示處於製程之後面階段的半導體結構200。
在形成金屬層224後，可引發金屬層224之金屬與源極區204、汲極區205及閘極電極208(視需要)之半導體材料的化學反應。化學反應的引發可包括熱製程，例如，快速退火製程，其中在例如包含氮的惰性氣體環境中，半導體結構200暴露於例如在約300至800℃範圍內的溫度，持續一段相對短的時間，例如約30秒。
在半導體層203包含矽的具體實施例中，層224之金屬與層203中之矽的化學反應可在源極區204中產生矽化物部分220以及在汲極區205中產生矽化物部分221。在層203之半導體材料包含矽/鍺的具體實施例中，層224之金屬與矽/鍺的化學反應可產生矽鍺化物，使得矽化物部分220、221包含矽鍺化物。此外，在閘極電極208包含矽或矽/鍺的具體實施例中，矽或矽/鍺與 金屬的化學反應可各自形成矽化物或矽鍺化物，使得閘極電極208包含含有矽化物及/或矽鍺化物的矽化物部分210。
在金屬層224的金屬與半導體層203及視需要之閘極電極208的材料化學反應後，可移除未反應金屬。在金屬層224包含鎳的具體實施例中，這可用硫酸與過氧化氫的混合物完成。如果金屬層224包含鈦或鈷，氫氧化銨水溶液與過氧化氫的混合物可用來移除未反應金屬。
在由半導體結構200移除金屬層224的未反應金屬後，源極區204及汲極區205之矽化物部分220、221的各自矽化物在半導體結構200的表面露出。在閘極電極208包含多晶矽或矽/鍺的具體實施例中，以及金屬層224的金屬與多晶矽或矽/鍺反應，閘極電極208的矽化物部分210在半導體結構200的表面露出。除了矽化物以外，溝槽絕緣結構206、二氧化矽側壁間隔體212及第二襯裡層213的二氧化矽也可在半導體結構的表面露出。此外，氮化矽側壁間隔體214的氮化矽可在半導體結構200的表面露出。
如果在金屬層224的形成期間在氮化矽側壁間隔體214的懸突219下面形成空穴，如上述，源極區204及汲極區205的矽化物部分220、221不須延伸至第二襯裡層213。反而，在第二襯裡層213與矽化物部分220之間可能存在暴露半導體層203之半導體材料的一或更多部份，特別是在懸突219下面。
可執行用以移除氮化矽側壁間隔體214之至少一部份的溼蝕刻製程。在該溼蝕刻製程中，使半導體結構200暴露於液體蝕刻劑225，例如把半導體結構200插入液體蝕刻劑225，或 噴灑液體蝕刻劑225於半導體結構200的表面。因此，在半導體結構200(特別是，絕緣結構206)之表面的特徵，源極區204及汲極區205中的矽化物部分220、221，閘極電極208，二氧化矽側壁間隔體212，襯裡層211、213，以及氮化矽側壁間隔體214都暴露於該蝕刻劑。如果部份半導體層203在氮化矽側壁間隔體214的懸突219下面露出，這些部份也可暴露於該蝕刻劑。
藉由提供有適當溫度的蝕刻劑225及/或溼蝕刻製程在其中進行之環境的溫度可調整溼蝕刻製程的執行溫度。在半導體結構200插入蝕刻劑225的具體實施例中，可提供溫度可控蝕刻劑浴槽。在蝕刻劑225噴灑至半導體結構200表面的具體實施例中，在溫度可控室中可進行蝕刻製程。
蝕刻劑225可經調適成以大於半導體結構200中在半導體結構200表面暴露之其他特徵之材料的蝕刻速率移除氮化矽，藉此以對於在半導體結構200表面暴露之一或更多其他材料有選擇性地移除氮化矽。
特別是，溼蝕刻製程可經調適成以對於二氧化矽、矽、矽/鍺、矽化物及/或矽鍺化物有選擇性地移除氮化矽側壁間隔體214的氮化矽。在數個具體實施例中，蝕刻劑225也經調適成以對於可能存在於閘極電極的金屬(例如，氮化鈦及鋁)以及可能存在於閘極絕緣層207的高k介電材料(例如，氧化鉿及/或氮氧矽鉿)有選擇性地蝕刻氮化矽。
在數個具體實施例中，蝕刻劑225可包含氫氟酸。得到對於如上述在半導體結構200表面暴露之其他材料有選擇性地蝕刻氮化矽的蝕刻劑225可藉由調整氫氟酸的濃度以及溼蝕刻 製程的執行溫度藉此有所欲選擇性的蝕刻製程，下文會有更詳述的解釋。
調整氫氟酸的濃度可藉由用水稀釋濃氫氟酸，其中係選擇稀釋比(為了稀釋濃氫氟酸而混合之水與濃氫氟酸的容積比)，藉此得到有所欲濃度的稀釋氫氟酸。
在數個具體實施例中，藉由稀釋濃度約49質量百分比的濃氫氟酸可得到用作蝕刻劑225的稀釋氫氟酸。
表1列出實驗結果，其中用許多氫氟酸的稀釋比以及許多執行蝕刻製程的不同溫度測量氮化矽側壁間隔體與第2c圖之氮化矽側壁間隔體214類似的蝕刻速率以及二氧化矽襯裡層 與第2c圖之第二襯裡層213類似的蝕刻速率。
稀釋氫氟酸是用第一欄的稀釋比稀釋濃度有49質量百分比的濃氫氟酸。蝕刻製程的執行溫度列於第二欄。第三欄為氮化矽側壁間隔體的蝕刻速率，以及第四欄為二氧化矽襯裡層的蝕刻速率。表1的第五欄為蝕刻製程的選擇性，其係氮化矽側壁間隔體之蝕刻速率與二氧化矽襯裡層之蝕刻速率的比例。
由表1可見，氮化矽側壁間隔體的蝕刻速率與二氧化矽襯裡層的蝕刻速率隨著氫氟酸的稀釋增加而遞減。不過，二氧化矽襯裡層之蝕刻速率的減少比氮化矽側壁間隔體的蝕刻速率還快，使得蝕刻製程的選擇性隨著氫氟酸的稀釋增加而增加。
此外，由表1可見，氮化矽及二氧化矽兩者在較高的溫度可得到較大的蝕刻速率。在蝕刻製程的執行溫度增加時，氮化矽蝕刻速率的增加程度大於二氧化矽蝕刻速率，使得在以較高的溫度進行蝕刻製程時，可得到氮化矽的蝕刻相對於二氧化矽的蝕刻有較大的選擇性。
因此，用有相對低濃度的氫氟酸與相對高溫的蝕刻製程，可得到氮化矽的蝕刻相對於二氧化矽有相對高的選擇性。不過，由於氮化矽的蝕刻速率隨著氫氟酸的濃度減少而減少，在一些具體實施例中，中低濃度的氫氟酸可用來完全或部份移除氮化矽側壁間隔體214，使得相較於使用濃度極低之氫氟酸的具體實施例，可減少完全或部份移除氮化矽側壁間隔體214所需要的加工時間。
在數個具體實施例中，氫氟酸的濃度可在約0.0057至0.057質量百分比範圍內，這對應至濃度有49質量百分比之濃 氫氟酸在約1000：1至約10000：1範圍內的稀釋比，以及溼蝕刻製程的溫度可在約40至100℃範圍內。
在數個具體實施例中，可調整氫氟酸的濃度與溼蝕刻製程的執行溫度使得氮化矽的蝕刻速率大於二氧化矽的蝕刻速率、5倍於二氧化矽的蝕刻速率、10倍於二氧化矽的蝕刻速率及/或20倍於二氧化矽的蝕刻速率。為了得到有所欲選擇性的蝕刻製程，氫氟酸的合適濃度及溫度可取決於表1，或做實驗，其中係以氫氟酸濃度及溫度為函數來測出氮化矽及二氧化矽的蝕刻速率。取決於用於沉積氧化矽及氮化矽的製程類型，以及沉積製程的參數，在一些具體實施例中，氧化矽及氮化矽的所得蝕刻速率可能與列於表1的數值有程度相對低的偏差。在該等具體實施例中，可基於實驗來調整氫氟酸的溫度及/或濃度以提供有所欲選擇性的蝕刻製程。
在數個具體實施例中，氫氟酸的濃度可在約0.0095至0.032質量百分比範圍內及/或在約0.0095至0.014質量百分比範圍內，這對應至濃度有49%之濃氫氟酸與水以在約1800：1至約6000：1範圍內及/或在約4000：1至約6000：1範圍內的水與氫氟酸之容積比的稀釋。蝕刻製程的執行溫度可在約60至100℃範圍內及/或在約70至90℃範圍內。在數個具體實施例中，濃氫氟酸以5000：1的稀釋比用水稀釋，以及以約80℃的溫度執行溼蝕刻製程。
表2列出移除厚300埃之氮化矽層所需要的加工時間，鎳矽化物層及鎳矽鍺化物層在鎳矽化物或鎳矽鍺化物層暴露於蝕刻劑有用以移除厚300埃之氮化矽層所需之時間間隔後得到的片電阻增量，以及可用來形成場效電晶體之閘極電極及閘極絕緣層之材料的蝕刻速率，其中溼蝕刻製程是以60℃及80℃進行以及使用濃度有49質量百分比的濃氫氟酸以水：濃氫氟酸有4000：1及5000：1之容積比稀釋得到的氫氟酸。
由表2可見，鎳矽化物及鎳矽鍺化物的片電阻只得到中低的增量，這表示蝕刻製程影響鎳矽化物及鎳矽鍺化物的程度相對低。因此，溼蝕刻製程用包含氫氟酸的蝕刻劑來移除氮化矽側壁間隔體214，可避免或至少減少用以移除氮化矽側壁間隔體214之溼蝕刻製程各自對於源極區204、汲極區205及閘極電極208之矽化物部分220、221、210之導電率的不利影響。此外，由於蝕刻劑影響氮氧矽鉿、氧化鉿以及氮化鈦與鋁閘極電極的程度 相對低，可避免或至少減少溼蝕刻製程對於包含閘極絕緣層207之高k材料及/或金屬閘極電極208之電晶體的不利影響。
在其他具體實施例中，蝕刻劑225可包含磷酸。磷酸可具有在約60至85質量百分比範圍內的濃度以及在約110至150℃範圍內的溫度，其中可選擇磷酸的溫度使得在各個濃度的磷酸有低於沸點的溫度。在數個具體實施例中，磷酸的濃度可在約65至70質量百分比範圍內，以及磷酸的溫度可在約110至130℃範圍內。例如，磷酸有約120℃的溫度。
表3列出與第2c圖之氮化矽側壁間隔體214類似的氮化矽側壁間隔體以及與第2c圖之第二襯裡層213類似的二氧化矽襯裡層的蝕刻速率，氮化矽相對於二氧化矽的蝕刻選擇性，移除厚300埃氮化矽層所需的加工時間，在鎳矽化物及鎳矽鍺化物在鎳矽化物及鎳矽鍺化物暴露於蝕刻劑有移除厚300埃之氮化矽 層所需之加工時間後得到的片電阻增量，以及用於金屬閘極電極及高k閘極絕緣層之材料對於在120℃之溫度濃度有65、70、75及85質量百分比之磷酸的蝕刻速率。
由表3可見，執行使用包含磷酸之蝕刻劑的溼蝕刻製程允許對於二氧化矽、鎳矽化物、鎳矽鍺化物及氮氧矽鉿有選擇性地移除氮化矽。
因此，在數個具體實施例中，使用包含磷酸之蝕刻劑的溼蝕刻製程可用來完全或部份移除氮化矽側壁間隔體214。由於包含磷酸之蝕刻劑可得到有相對高蝕刻速率的氧化鉿及氮化鈦-鋁-氮化鈦閘極電極，使用包含磷酸之蝕刻劑的溼蝕刻製程可用於其中半導體結構200有其他材料及/或用特徵(例如，覆蓋層)保護閘極電極208的具體實施例。
由於使用包含氫氟酸及/或磷酸之蝕刻劑225的溼蝕刻製程影響矽及矽-鍺的程度相對低，可避免或至少減少與源極區204及汲極區205之矽化物部分220、221鄰接的凹坑形成，即使部份半導體層203在氮化矽側壁間隔體214的懸突219下面露出。
此外，利用使用包含氫氟酸及/或磷酸之蝕刻劑225的溼蝕刻製程可避免矽化物及/或矽鍺化物在部份220、221、210的濺射，如果使用以上在說明第1a圖及第1b圖時提及的反應性離子蝕刻製程，這可能發生。這有助於避免或至少降低閘極電極208與用於提供至源極區204及汲極區205之電接觸的接觸結構之間的寄生電容增加。此外，可避免或至少減少鎳矽化物泡沫缺陷(foam defect)的形成，相較於使用反應性離子蝕刻的具體實施例，可減少製程複雜度，以及溼蝕刻製程可實作成為工作台製程 (bench process)，這可帶來更大的產出量及減少的成本。
此外，相較於以上在說明第1a圖及第1b圖時提及的反應性離子蝕刻製程，用包含氫氟酸及/或磷酸之蝕刻劑225移除氮化矽側壁間隔體214的溼蝕刻製程對於氮化矽蝕刻與二氧化矽蝕刻可提供較大的選擇性。這有助於避免或至少減少第二襯裡層213及/或二氧化矽側壁間隔體212的蝕刻，以及在絕緣結構206包含二氧化矽的具體實施例中，有助於避免或至少減少絕緣結構206的蝕刻。絕緣結構206的蝕刻減少有助於避免半導體結構200的拓樸增加，這可能在沉積層間電介質於半導體結構200上面時導致空穴形成。
第2d圖的示意橫截面圖圖示在製程之後面階段的半導體結構200。在用溼蝕刻製程移除氮化矽側壁間隔體214或彼之一部份後，在場效電晶體202上方可形成蝕刻終止層215及應力介電層216。蝕刻終止層215及應力介電層216可用用以形成蝕刻終止層及應力介電層的習知製程形成，例如，電漿增強化學氣相沉積。在一些具體實施例中，應力介電層216可包含氮化矽，以及可能有固有的拉伸或壓縮應力。
在一些具體實施例中，應力介電層216可從一種類型之場效電晶體(例如，P型通道電晶體)移除，以及在該一種類型的場效電晶體上面，可形成應力類型與應力介電層216不同的另一應力介電層(未圖示)。在數個具體實施例中，在N型通道場效電晶體上面可形成有拉伸應力的應力介電層，以及在P型通道場效電晶體上面形成有壓縮應力的應力介電層。因此，在N型通道場效電晶體及P型通道場效電晶體中可提供不同的應變。
之後，可執行用以形成半導體結構的其他習知製程，這可包括沉積介電層以及形成用於接觸源極區204、汲極區205及閘極電極208的接點。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。
200‧‧‧半導體結構
201‧‧‧基板
202‧‧‧場效電晶體
203‧‧‧半導體層
204‧‧‧源極區
205‧‧‧汲極區
206‧‧‧絕緣結構
207‧‧‧閘極絕緣層
208‧‧‧閘極電極
210‧‧‧矽化物部分
211‧‧‧第一襯裡層
212‧‧‧二氧化矽側壁間隔體
213‧‧‧第二襯裡層
215‧‧‧蝕刻終止層
216‧‧‧應力介電層
220、221‧‧‧矽化物部分

Claims (20)

  1. 一種方法，係包含：提供包含電晶體的半導體結構，該電晶體包含閘極電極與形成於該閘極電極的氮化矽側壁間隔體；以及執行移除該氮化矽側壁間隔體之至少一部份的溼蝕刻製程，其中，該溼蝕刻製程包括應用包含氫氟酸與磷酸中之至少一者的蝕刻劑。
  2. 如申請專利範圍第1項所述之方法，其中，該半導體結構更包括鄰接該氮化矽側壁間隔體的源極區及汲極區，以及其中，該源極區、該汲極區及該閘極電極在該溼蝕刻製程中暴露於該蝕刻劑。
  3. 如申請專利範圍第2項所述之方法，其中，該源極區、該汲極區及該閘極電極中之至少一者包含矽化物與矽鍺化物中之至少一者。
  4. 如申請專利範圍第2項所述之方法，其中，該閘極電極包含金屬。
  5. 如申請專利範圍第2項所述之方法，其中，該半導體結構更包括絕緣結構，以及其中，該絕緣結構在該溼蝕刻製程中暴露於該蝕刻劑。
  6. 如申請專利範圍第2項所述之方法，其中，該電晶體更包括在該氮化矽側壁間隔體下方的襯裡層，以及其中，該方法更包括：執行自該源極區及該汲極區移除污染物的等向性預清洗製程，該等向性預清洗製程更移除該襯裡層在該氮化矽側壁間隔體下方的一部份，藉此暴露半導體材料在該氮化矽側壁間隔 體下方的一部份；在該半導體結構上方非等向性沉積金屬；以及引發該金屬與該源極區及該汲極區之半導體材料的化學反應；其中，該等向性預清洗製程、該金屬之該非等向性沉積以及該化學反應之該引發均在該溼蝕刻製程之前執行。
  7. 如申請專利範圍第1項所述之方法，其中，該半導體結構更包括二氧化矽側壁間隔體，該二氧化矽側壁間隔體係形成於該閘極電極與該氮化矽側壁間隔體之間。
  8. 如申請專利範圍第1項所述之方法，更包括在該溼蝕刻製程後，在該電晶體上方形成應力介電層。
  9. 如申請專利範圍第8項所述之方法，其中，該半導體結構更包括絕緣結構，其中，在該絕緣結構上方形成該閘極電極之一部份。
  10. 如申請專利範圍第1項所述之方法，其中，該蝕刻劑包含氫氟酸，以及其中，該氫氟酸的濃度以及執行該溼蝕刻製程的溫度經調適成使氮化矽的蝕刻速率大於二氧化矽的蝕刻速率、5倍於二氧化矽之蝕刻速率、10倍於二氧化矽之蝕刻速率以及20倍於二氧化矽之蝕刻速率中之至少一者。
  11. 如申請專利範圍第1項所述之方法，其中，該蝕刻劑包含磷酸，以及其中，該磷酸的濃度及執行該溼蝕刻製程的溫度經調適成使氮化矽的蝕刻速率大於二氧化矽的蝕刻速率、5倍於二氧化矽之蝕刻速率、10倍於二氧化矽之蝕刻速率以及20倍於二氧化矽之蝕刻速率中之至少一者。
  12. 如申請專利範圍第1項所述之方法，其中，該蝕刻劑包含濃度在約0.0057至0.057質量百分比、約0.0095至0.032質量百分比以及約0.0095至0.014質量百分比中之至少一個範圍內的氫氟酸。
  13. 如申請專利範圍第12項所述之方法，其中，該溼蝕刻製程以在約40至100℃、約60至100℃以及約70至90℃中之至少一個範圍內的溫度執行。
  14. 如申請專利範圍第1項所述之方法，其中，該蝕刻劑包含濃度在約60至85質量百分比範圍內的磷酸，以及該溼蝕刻製程以在約110至150℃範圍內的溫度執行。
  15. 如申請專利範圍第1項所述之方法，其中，該蝕刻劑為氟化氫的實質純的水溶液。
  16. 如申請專利範圍第1項所述之方法，其中，該蝕刻劑為磷酸的實質純的水溶液。
  17. 一種方法，係包含：提供半導體結構，係包含由包含氮化矽之第一材料形成的第一特徵，以及由包含二氧化矽、氧化鉿、氮氧矽鉿、矽、矽/鍺、金屬、矽化物及矽鍺化物中之至少一者之第二材料形成的第二特徵；以及對於該第二特徵有選擇性地蝕刻該第一特徵，該蝕刻包括以在約40至100℃範圍內的溫度暴露該第一特徵及該第二特徵於包含濃度在約0.0057至0.057質量百分比範圍內之氫氟酸的蝕刻劑。
  18. 如申請專利範圍第17項所述之方法，其中，該氫氟酸的該濃 度在約0.0095至0.032質量百分比範圍內，以及該溫度在約60至100℃範圍內。
  19. 如申請專利範圍第17項所述之方法，其中，該氫氟酸的該濃度在約0.0095至0.014質量百分比範圍內，以及該溫度在約70至90℃範圍內。
  20. 一種方法，係包含：提供半導體結構，係包含由包含氮化矽之第一材料形成的第一特徵，以及由包含二氧化矽、氮氧矽鉿、矽、矽/鍺、矽化物及矽鍺化物中之至少一者之第二材料形成的第二特徵；以及對於該第二特徵有選擇性地蝕刻該第一特徵，該蝕刻包括以在約110至150℃範圍內的溫度暴露該第一特徵及該第二特徵於包含濃度在約60至85質量百分比範圍內之磷酸的蝕刻劑。
TW102126235A 2012-10-19 2013-07-23 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法 TWI517251B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/655,844 US8716136B1 (en) 2012-10-19 2012-10-19 Method of forming a semiconductor structure including a wet etch process for removing silicon nitride

Publications (2)

Publication Number Publication Date
TW201417182A true TW201417182A (zh) 2014-05-01
TWI517251B TWI517251B (zh) 2016-01-11

Family

ID=50485713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126235A TWI517251B (zh) 2012-10-19 2013-07-23 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法

Country Status (3)

Country Link
US (1) US8716136B1 (zh)
CN (1) CN103779207B (zh)
TW (1) TWI517251B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578396B (zh) * 2013-12-11 2017-04-11 斯克林集團公司 基板處理方法及基板處理裝置
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10157736B2 (en) 2016-05-06 2018-12-18 Lam Research Corporation Methods of encapsulation
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10510850B2 (en) * 2016-08-03 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10454029B2 (en) * 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
CN108231778B (zh) * 2016-12-09 2022-07-12 联华电子股份有限公司 半导体元件及其制作方法
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US10636797B2 (en) 2018-04-12 2020-04-28 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
US10872788B2 (en) * 2018-11-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch apparatus and method for using the same
FR3113770A1 (fr) 2020-08-31 2022-03-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication de composants micro-électroniques
CN113322071A (zh) * 2021-05-28 2021-08-31 长江存储科技有限责任公司 刻蚀用组合物及其使用方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
JP2009010107A (ja) * 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140113455A1 (en) 2014-04-24
CN103779207A (zh) 2014-05-07
TWI517251B (zh) 2016-01-11
CN103779207B (zh) 2017-06-09
US8716136B1 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
TWI517251B (zh) 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法
JP5154222B2 (ja) 置換金属ゲート形成のための半導体構造の平坦化
US9147614B2 (en) Transistor device and fabrication method
TW495876B (en) Semiconductor integrated circuit device and its manufacture method
WO2011027481A1 (ja) 半導体装置及びその製造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US8722485B1 (en) Integrated circuits having replacement gate structures and methods for fabricating the same
CN104810368A (zh) Cmos晶体管及其形成方法
TWI478246B (zh) 藉由形成硬遮罩層堆疊及採用基於電漿的遮罩圖案化製程以形成通道半導體合金
US20130023104A1 (en) Method for manufacturing semiconductor device
US9934975B2 (en) N-type MOSFET and method for manufacturing the same
CN104183477B (zh) 一种制作半导体器件的方法
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
CN105448730A (zh) 半导体结构及其形成方法
US9484204B2 (en) Transistor and method for forming the same
CN104752180A (zh) 半导体器件的形成方法
CN104752205B (zh) 半导体器件及其形成方法
US10056261B2 (en) P type MOSFET
CN106711034B (zh) 半导体结构的形成方法
CN105261566A (zh) 半导体结构的形成方法
CN104103502A (zh) 晶体管的形成方法
CN104733303B (zh) 伪栅的去除方法和mos晶体管的形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN105826175A (zh) 晶体管的形成方法
CN111489972B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees