CN103779207B - 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法 - Google Patents

包含湿蚀刻制程以移除氮化硅的半导体结构形成方法 Download PDF

Info

Publication number
CN103779207B
CN103779207B CN201310486485.5A CN201310486485A CN103779207B CN 103779207 B CN103779207 B CN 103779207B CN 201310486485 A CN201310486485 A CN 201310486485A CN 103779207 B CN103779207 B CN 103779207B
Authority
CN
China
Prior art keywords
processing procedure
silicon nitride
semiconductor structure
wet etching
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310486485.5A
Other languages
English (en)
Other versions
CN103779207A (zh
Inventor
B·赖默
S·拜尔
J·冯克卢格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103779207A publication Critical patent/CN103779207A/zh
Application granted granted Critical
Publication of CN103779207B publication Critical patent/CN103779207B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及包含湿蚀刻制程以移除氮化硅的半导体结构形成方法，揭示于本文的方法包括：提供包含晶体管的半导体结构，该晶体管包含栅极电极与形成于该栅极电极的氮化硅侧壁间隔体。执行湿蚀刻制程。该湿蚀刻制程移除该氮化硅侧壁间隔体的至少一部分。该湿蚀刻制程包括应用包含氢氟酸与磷酸中的至少一个的蚀刻剂。

Description

包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
技术领域
本揭示内容大体有关于集成电路的领域，且更特别的是，有关于包含氮化硅的材料的选择性蚀刻。
背景技术
集成电路通常包含许多电路组件，特别是，包括数个场效晶体管。在场效晶体管中，栅极电极可用栅极绝缘层与信道区分开，该栅极绝缘层提供栅极电极与信道区之间的电气绝缘。形成邻接信道区的源极区及漏极区。
信道区、源极区及漏极区可形成于半导体材料中，其中信道区的掺杂与源极区及漏极区的掺杂相反。因此，在源极区、信道区之间以及在信道区、漏极区之间有PN过渡(PNtransition)。取决于施加于栅极电极的电压，场效晶体管可在开启状态(此时源极区与漏极区之间有相对高电导率)与关闭状态(此时源极区与漏极区之间有相对低电导率)之间切换。
图1a的示意横截面图图标在制造场效晶体管102的方法的第一阶段的半导体结构100，其包含场效晶体管102。
半导体结构100包含基板101以及形成于基板101上的半导体层103。场效晶体管102更包括形成于半导体层103中的源极区104与漏极区105，以及用栅极绝缘层107与半导体层103分开的栅极电极108。半导体层103在源极区104与漏极区105之间以及在栅极108下面的部分形成场效晶体管102的信道区。
源极区104、漏极区105与栅极电极108可各自包含硅化物部分120、121及110。可提供与栅极电极108邻接的二氧化硅侧壁间隔体112及氮化硅侧壁间隔体114。第一衬里层(liner layer)111可形成于二氧化硅侧壁间隔体112、栅极电极108之间，以及第二衬里层113可形成于氮化硅侧壁间隔体114、二氧化硅侧壁间隔体112之间。第一衬里层111可包含氮化硅，以及第二衬里层113可包含二氧化硅。
图1a的半导体结构100可用现有制程形成，特别是，可包括用于加入掺杂材料于半导体层103、源极区104及漏极区105的离子植入制程，使得源极区104及漏极区105的掺杂与信道区的掺杂相反。被二氧化硅侧壁间隔体112及/或氮化硅侧壁间隔体114吸收的离子可用来提供源极区104及漏极区105的所欲掺杂物分布。
源极区104、漏极区105与栅极电极108之中的硅化物部分120、121、110可各自改善源极区104、漏极区105与栅极电极108的导电率。硅化物部分120、121、110的形成可通过在半导体结构100上面沉积金属层以及引发金属与层103与栅极电极108中的半导体材料的化学反应，例如，用热活化法。
在源极区104、漏极区105及硅化物部分120、121、110形成后，可执行选择性地移除氮化硅侧壁间隔体114的一部分的反应性离子蚀刻(RIE)制程，如图1a以箭头122示意图标者。
反应性离子蚀刻为干蚀刻制程，其中用在反应气体中产生的辉光放电(electricglow discharge)提供离子及自由基。在半导体结构100的表面上，可发生半导体结构100的材料与离子及/或自由基的化学反应。另外，半导体结构100的表面可用高能离子轰击，这可造成该表面的溅射(sputtering)。由于该等化学反应以及该溅射，可移除半导体结构100的表面的材料。
可通过适当地选择反应气体、以及调整参数（例如反应气体的压力以及放电的功率）来选择反应性离子蚀刻制程122。为了选择性地移除氮化硅侧壁间隔体114，反应性离子蚀刻制程122可经调适而以大于半导体结构100的其它材料的蚀刻速率移除氮化硅侧壁间隔体114的氮化硅。因此，在反应性离子蚀刻制程122中，可减少氮化硅侧壁间隔体114的尺寸，如图1b所示。
图1b的示意横截面图图标在制程的后面阶段的半导体结构100。
在反应性离子蚀刻制程122后，在半导体结构100上面可形成应力介电层(stressed dielectric layer)116。应力介电层116可包含氮化硅以及可具有拉伸应力。可包含二氧化硅的蚀刻终止衬里115可形成于应力介电层116下面。
有拉伸应力的应力介电层116可改善电子在场效晶体管102的信道区中的移动率(mobility)，如果场效晶体管102为N型信道晶体管，这特别有利。用包括微影及蚀刻的制程可移除半导体结构100的P型信道晶体管的应力介电层116，以及在P型信道晶体管上面，可形成有压缩应力的应力介电层(未图标)用以改善电洞在P型信道晶体管的信道区中的移动率。
通过在形成应力介电层116之前移除部分氮化硅侧壁间隔体114，可加大半导体结构100的相邻场效晶体管的侧壁间隔体之间的间距。这允许产生较厚的应力介电层116，同时避免空穴在应力介电层116中形成。在形成场效晶体管102的电接触时，此类空穴可能被导电材料填满，例如钨，而导致电气短路。较厚的应力介电层116在场效晶体管102的信道区中可产生较高的应力。此外，通过移除部分氮化硅侧壁间隔体114，可在离信道区较小的距离处可提供应力介电层116。这也有助于在信道区中提供较高的应力。
不过，如上述，用反应性离子蚀刻制程蚀刻氮化硅侧壁间隔体114可能有与其关连的特定问题，下文会解释。
取决于用以形成如图1a所示的晶体管102的技术，氮化硅侧壁间隔体114可具有小悬突(small overhang)119，其中氮化硅侧壁间隔体114由栅极电极108伸出的距离比第二衬里层113多一点，如图1a所示。在悬突119下面，半导体层103的部分半导体材料可暴露于邻近的硅化物部分120、121。由于用于蚀刻氮化硅的典型反应性离子蚀刻制程对于半导体材料(例如，硅)没有选择性，所以在半导体层103材料的暴露位置可能形成凹坑(pit)118，如图1b所示。凹坑118可能使硅化物部分120、121与晶体管102的信道区之间的电阻增加，这对于晶体管102的效能有不利影响。
此外，在反应性离子蚀刻制程122期间，硅化物在硅化物部分120、121、110中可能发生溅射，使得硅化物轻微地被攻击而劣化，以及来自硅化物的金属粒子被纳入应力介电层116在栅极电极108附近的部分。因此，可能形成硅化物冠体(corona)117，其中应力介电层116的材料包含溅射自部分120、121、110的硅化物的材料。硅化物冠体117可能增加在栅极电极108与经形成成用以提供电连接至源极区104及漏极区105的电接触之间的边际容量(fringe capacity)，特别是不移除应力介电层116的N型信道晶体管。这对于N型信道晶体管的AC效能有不利影响。此外，硅化物的劣化作用可能导致硅化物与接触源极区104及漏极区105的接触通孔(contact via)之间有较大的接触电阻，甚至损失至源极区104及/或漏极区105的电接触。
鉴于上述情况，本揭示内容是有关于允许改善晶体管的品质的技术，其中形成此类晶体管的制造技术是用蚀刻制程部分或完全移除包含氮化硅的特征。
发明内容
为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要识别本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。
揭示于本文的一示范方法包括：提供包含晶体管的半导体结构。该晶体管包含栅极电极与形成于该栅极电极的氮化硅侧壁间隔体。执行移除该氮化硅侧壁间隔体的至少一部分的湿蚀刻制程。该湿蚀刻制程包括应用包含氢氟酸与磷酸中的至少一个的蚀刻剂。
揭示于本文的另一示范方法包括：提供半导体结构，其包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氧化铪、氮氧硅铪(hafnium siliconoxynitride)、硅、硅/锗、金属、硅化物及硅锗化物(germano-silicide)中至少一个的第二材料形成的第二特征。对于该第二特征有选择性地蚀刻该第一特征。该蚀刻步骤包括以在约40至100℃范围内的温度暴露该第一特征及该第二特征于包含浓度在约0.0057至0.057质量百分比范围内的氢氟酸的蚀刻剂。
揭示于本文的又一示范方法包括：提供半导体结构，其包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氮氧硅铪、硅、硅/锗、硅化物及硅锗化物中的至少一个的第二材料形成的第二特征。对于该第二特征有选择性地蚀刻该第一特征。该蚀刻步骤包括暴露该第一特征及该第二特征于蚀刻剂。在约110至150℃范围内的温度，该蚀刻剂包含浓度在约60至85质量百分比范围内的磷酸。
附图说明
参考以下结合附图的说明可明白本揭示内容，其中类似的组件是以相同的组件符号表示。
图1a及图1b的横截面图示意图标在现有形成半导体结构方法的阶段的半导体结构；以及
图2a至图2d的示意横截面图根据示范具体实施例图标在方法的阶段的半导体结构。
尽管本发明容易做成各种修改及替代形式，本文仍以附图为例图标几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本发明限定成本文所揭示的特定形式，反而是，本发明是要涵盖落入由随附权利要求书定义的本发明精神及范畴内的所有修改、等价及替代性陈述。
符号说明
具体实施方式
以下描述本发明的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，不过对本技艺一般技术人员而言在阅读本揭示内容后将会是例行工作。
此时以参照附图来描述本发明。示意图标于附图的各种结构、系统及装置仅供解释以及避免熟谙此艺者所现有的细节混淆本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及词组。本文没有特别定义的术语或词组(即，与熟谙此艺者所理解的普通惯用意思不同的定义)是想要用术语或词组的一致用法来暗示。在这个意义上，希望术语或词组具有特定的意思时(即，不同于熟谙此艺者所理解的意思)，则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或词组的特定定义。
本揭示内容提供数种方法，其中用湿蚀刻制程对于半导体结构的其它材料有选择性地蚀刻半导体结构中的氮化硅。由于该湿蚀刻制程的选择性，暴露于湿蚀刻制程所用的蚀刻剂的氮化硅的蚀刻速率可大于其它材料的蚀刻速率。蚀刻速率的定量表示可用特征(例如，由特定材料形成的材料层)在该材料暴露于蚀刻剂时在单位时间被移除的部分厚度。通常蚀刻速率的单位为埃/分钟。
在数个具体实施例中，用于该湿蚀刻制程的蚀刻剂可包含稀释氢氟酸。在相对高浓度的氢氟酸及相对低的温度，使用氢氟酸的湿蚀刻制程所得到的氮化硅蚀刻速率可小于二氧化硅的蚀刻速率。不过，在相对低浓度的氢氟酸(例如，可用相对大量的水稀释浓氢氟酸得到)，以及在相对高的温度，该湿蚀刻制程所得到的氮化硅蚀刻速率可大于二氧化硅的蚀刻速率，借此可对于二氧化硅有选择性地移除氮化硅。
在其它具体实施例中，用于该湿蚀刻制程的蚀刻剂可包含磷酸，其中可使用以相对高浓度的磷酸及相对高温执行的湿蚀刻制程。
在数个具体实施例中，如上述的湿蚀刻制程可用来选择性地移除在形成于半导体结构内的场效晶体管的栅极电极形成的氮化硅侧壁间隔体。
由于用于如上述的湿蚀刻制程的蚀刻剂对于用以形成晶体管的半导体材料(例如，硅及/或硅/锗)可提供相对低蚀刻速率，可避免或至少减少在晶体管中该半导体材料暴露于蚀刻剂的部分形成凹坑。此外，用湿蚀刻制程移除氮化硅侧壁间隔体或彼的一部分有助于避免与材料溅射于半导体结构表面上有关的问题，例如，形成于晶体管的源极区、漏极区及/或栅极电极的一部分中的硅化物。
图2a的示意横截面图根据一具体实施例图标处于第一制程阶段的半导体结构200。半导体结构200包含基板201，在基板201上方形成半导体层203。基板201可为任何适当的承载材料，例如半导体材料、结合绝缘材料的半导体材料及其类似者。
在数个具体实施例中，半导体层203与基板201可形成绝缘体上覆硅(SOI)组构，其中半导体层203是形成于基板201的绝缘表面部分上，例如形成出半导体晶圆片上的绝缘层的部分表面。
在其它具体实施例中，半导体层203与基板201可形成块体组构，其中半导体层203是形成于基板201的实质结晶半导体材料上，及/或半导体层203与基板201为一体。
半导体层203及/或基板201中的半导体材料可包含硅，例如实质纯硅。在其它具体实施例中，半导体层203可包含除实质纯硅以外的半导体材料，例如硅/锗，这有助于提供半导体层203的应变。该应变可增加电子及/或电洞在半导体层203中的移动率。
半导体结构200更可包含绝缘结构206，在数个具体实施例中，其形式可为分开半导体层203被绝缘结构206围封的部分与半导体层203的其它部分(未图标)的浅沟槽隔离。
半导体层203被绝缘结构206围封的部分可形成场效晶体管202的主动区，以及可包含特定的阱掺杂(well doping)，这种掺杂是根据场效晶体管202的类型来选定。为了形成N型信道场效晶体管202，半导体层203被围封绝缘结构206的部从可掺杂P型掺杂物，以及如果形成P型信道场效晶体管202，可掺杂N型掺杂物。
场效晶体管202包含用栅极绝缘层207与半导体层203分开的栅极电极208。
栅极绝缘层207可包含电介质常数大于二氧化硅的电介质常数的高k材料。在数个具体实施例中，栅极绝缘层207或彼的一部分可由氧化铪及/或氮氧硅铪形成。在其它具体实施例中，栅极绝缘层207可由二氧化硅形成。
栅极电极208可包含多晶硅及/或一或更多金属。在数个具体实施例中，栅极电极208可包含由氮化钛及/或铝形成的一或更多层。例如，栅极电极208可具有氮化钛-铝-氮化钛组构。在其它具体实施例中，栅极电极208可由多晶硅形成。
在栅极电极208，可形成二氧化硅侧壁间隔体212及氮化硅侧壁间隔体214，其中二氧化硅侧壁间隔体212可形成于栅极电极208、氮化硅侧壁间隔体214之间。可包含氮化硅的第一衬里层211可形成于栅极电极208、二氧化硅侧壁间隔体212之间，以及可包含二氧化硅的第二衬里层213可形成于二氧化硅侧壁间隔体212、氮化硅侧壁间隔体214之间。
部分第一衬里层211可在二氧化硅侧壁间隔体212下面延伸，借此用第一衬里层211分开二氧化硅侧壁间隔体212与半导体层203。部分第二衬里层213可在氮化硅侧壁间隔体214下面延伸，借此用第二衬里层213分开氮化硅侧壁间隔体214与半导体层203。
场效晶体管202更可包含源极区204与漏极区205。源极区204及漏极区205的掺杂可与场效晶体管202中设于栅极电极208下面的信道区的掺杂相反。因此，在场效晶体管202为P型信道场效晶体管的具体实施例中，信道区包含N型掺杂物，以及源极区204与漏极区205包含P型掺杂物。在场效晶体管202为N型信道晶体管的具体实施例中，信道区包含P型掺杂物，以及源极区204与漏极区205包含N型掺杂物。
栅极电极208可在与图2a至图2d的图纸平面垂直的方向延伸。在一些具体实施例中，栅极电极208可延伸越过围封场效晶体管202的主动区的绝缘结构206，以及可与邻接场效晶体管202的场效晶体管(未图标)的栅极电极形成一体。因此，栅极电压可同时施加至场效晶体管202及邻近场效晶体管的栅极电极。
如图2a所示的半导体结构200可用公认有效用于形成半导体结构的方法形成，包括微影技术、蚀刻技术、离子植入技术以及沉积及平坦化制程。
可在源极区204中形成硅化物部分220、221，以及视需要，在栅极电极208中形成硅化物部分210(参考图2c)。
硅化物部分220、221、210的形成可包含预清洗制程，如在图2a中以箭头222示意图标者。该预清洗制程可自源极区204、漏极区205及/或栅极电极208移除污染物。此外，预清洗制程222可移除源极区204、漏极区205以与栅极电极208(栅极电极208包含硅的具体实施例)的原生氧化硅。
预清洗制程222可包括暴露半导体结构200于还原气体(例如，氢或氨)以及惰性气体(例如，氩、氦或氮)。另外或替换地，预清洗制程222可包含远距电浆预清洗，其中提供半导体结构200于反应室中以及暴露于在与该反应室分开的电浆产生室中产生的电浆。在数个具体实施例中，在包含CF4、SF6及/或NF3的蚀刻气体中可用放电来产生电浆。替换地或附加地，可进行直接在反应室中产生电浆的电浆预清洗制程。在其它的具体实施例中，预清洗制程222可包括利用氢氟酸的湿清洗制程。
为了移除半导体结构200的原生氧化硅，预清洗制程222可适合移除二氧化硅。因此，在第二衬里层213包含二氧化硅的具体实施例中，预清洗制程222可影响第二衬里层213。
预清洗制程222可为实质等向性，使得二氧化硅由半导体结构200的部分表面移除的速率不取决于该表面部分的取向，或与该表面部分的取向的依赖程度相对低。因此，在预清洗制程222中，可移除第二衬里层213在氮化硅侧壁间隔体214下面的部分，以及可形成氮化硅间隔体214的悬突219(参考图2b)。在悬突219下面，可暴露源极区204及漏极区205的半导体材料。
图2b的示意横截面图在预清洗制程222后的制程阶段的半导体结构200。在半导体结构200上面可形成金属层224。特别是，金属层224可覆盖源极区204、漏极区205与栅极电极208。金属层224可包含镍。在其它具体实施例中，金属层224可包含除镍以外的金属，例如钛或钴。
金属层224可用物理气相沉积制程形成，如图2b中以箭头223示意图标者。物理气相沉积制程223可包含溅镀沉积制程，其中是使用由金属形成供用于金属层224的靶电极(target electrode)。
用于形成金属层224的制程223可为非等向性沉积制程，其中金属沉积于半导体结构200的实质水平部分(例如，源极区204及漏极区205的表面)与栅极电极208的正面上的速率大于金属沉积于倾斜表面部分(例如，氮化硅侧壁间隔体214的侧表面)的速率。甚至在氮化硅侧壁间隔体的悬突219下面可得到更低的沉积速率，或实质完全没有金属沉积。因此，金属层224在半导体结构200的表面的实质水平部分有大于倾斜表面部分的厚度，以及在氮化硅侧壁间隔体214的悬突219下面可能形成空穴。
图2c的示意横截面图图标处于制程的后面阶段的半导体结构200。
在形成金属层224后，可引发金属层224的金属与源极区204、漏极区205与栅极电极208(视需要)的半导体材料的化学反应。化学反应的引发可包括热制程，例如，快速退火制程，其中在例如包含氮的惰性气体环境中，半导体结构200暴露于例如在约300至800℃范围内的温度，持续一段相对短的时间，例如约30秒。
在半导体层203包含硅的具体实施例中，层224的金属与层203中的硅的化学反应可在源极区204中产生硅化物部分220以及在漏极区205中产生硅化物部分221。在层203的半导体材料包含硅/锗的具体实施例中，层224的金属与硅/锗的化学反应可产生硅锗化物，使得硅化物部分220、221包含硅锗化物。此外，在栅极电极208包含硅或硅/锗的具体实施例中，硅或硅/锗与金属的化学反应可各自形成硅化物或硅锗化物，使得栅极电极208包含含有硅化物及/或硅锗化物的硅化物部分210。
在金属层224的金属与半导体层203及视需要的栅极电极208的材料化学反应后，可移除未反应金属。在金属层224包含镍的具体实施例中，这可用硫酸与过氧化氢的混合物完成。如果金属层224包含钛或钴，氢氧化铵水溶液与过氧化氢的混合物可用来移除未反应金属。
在由半导体结构200移除金属层224的未反应金属后，源极区204及漏极区205的硅化物部分220、221的各自硅化物在半导体结构200的表面露出。在栅极电极208包含多晶硅或硅/锗的具体实施例中，以及金属层224的金属与多晶硅或硅/锗反应，栅极电极208的硅化物部分210在半导体结构200的表面露出。除了硅化物以外，沟槽绝缘结构206、二氧化硅侧壁间隔体212及第二衬里层213的二氧化硅也可在半导体结构的表面露出。此外，氮化硅侧壁间隔体214的氮化硅可在半导体结构200的表面露出。
如果在金属层224的形成期间在氮化硅侧壁间隔体214的悬突219下面形成空穴，如上述，源极区204及漏极区205的硅化物部分220、221不须延伸至第二衬里层213。反而，在第二衬里层213与硅化物部分220之间可能存在暴露半导体层203的半导体材料的一或更多部分，特别是在悬突219下面。
可执行用以移除氮化硅侧壁间隔体214的至少一部分的湿蚀刻制程。在该湿蚀刻制程中，使半导体结构200暴露于液体蚀刻剂225，例如把半导体结构200插入液体蚀刻剂225，或喷洒液体蚀刻剂225于半导体结构200的表面。因此，在半导体结构200(特别是，绝缘结构206)的表面的特征，源极区204及漏极区205中的硅化物部分220、221，栅极电极208，二氧化硅侧壁间隔体212，衬里层211、213，以及氮化硅侧壁间隔体214都暴露于该蚀刻剂。如果部分半导体层203在氮化硅侧壁间隔体214的悬突219下面露出，这些部分也可暴露于该蚀刻剂。
通过提供有适当温度的蚀刻剂225及/或湿蚀刻制程在其中进行的环境的温度可调整湿蚀刻制程的执行温度。在半导体结构200插入蚀刻剂225的具体实施例中，可提供温度可控蚀刻剂浴槽。在蚀刻剂225喷洒至半导体结构200表面的具体实施例中，在温度可控室中可进行蚀刻制程。
蚀刻剂225可经调适成以大于半导体结构200中在半导体结构200表面暴露的其它特征的材料的蚀刻速率移除氮化硅，借此以对于在半导体结构200表面暴露的一或更多其它材料有选择性地移除氮化硅。
特别是，湿蚀刻制程可经调适成以对于二氧化硅、硅、硅/锗、硅化物及/或硅锗化物有选择性地移除氮化硅侧壁间隔体214的氮化硅。在数个具体实施例中，蚀刻剂225也经调适成以对于可能存在于栅极电极的金属(例如，氮化钛及铝)以及可能存在于栅极绝缘层207的高k介电材料(例如，氧化铪及/或氮氧硅铪)有选择性地蚀刻氮化硅。
在数个具体实施例中，蚀刻剂225可包含氢氟酸。得到对于如上述在半导体结构200表面暴露的其它材料有选择性地蚀刻氮化硅的蚀刻剂225可通过调整氢氟酸的浓度以及湿蚀刻制程的执行温度借此有所欲选择性的蚀刻制程，下文会有更详述的解释。
调整氢氟酸的浓度可通过用水稀释浓氢氟酸，其中是选择稀释比(为了稀释浓氢氟酸而混合的水与浓氢氟酸的容积比)，借此得到有所欲浓度的稀释氢氟酸。
在数个具体实施例中，通过稀释浓度约49质量百分比的浓氢氟酸可得到用作蚀刻剂225的稀释氢氟酸。
表1
表1列出实验结果，其中用许多氢氟酸的稀释比以及许多执行蚀刻制程的不同温度测量氮化硅侧壁间隔体与图2c的氮化硅侧壁间隔体214类似的蚀刻速率以及二氧化硅衬里层与图2c的第二衬里层213类似的蚀刻速率。
稀释氢氟酸是用第一栏的稀释比稀释浓度有49质量百分比的浓氢氟酸。蚀刻制程的执行温度列于第二栏。第三栏为氮化硅侧壁间隔体的蚀刻速率，以及第四栏为二氧化硅衬里层的蚀刻速率。表1的第五栏为蚀刻制程的选择性，其是氮化硅侧壁间隔体的蚀刻速率与二氧化硅衬里层的蚀刻速率的比例。
由表1可见，氮化硅侧壁间隔体的蚀刻速率与二氧化硅衬里层的蚀刻速率随着氢氟酸的稀释增加而递减。不过，二氧化硅衬里层的蚀刻速率的减少比氮化硅侧壁间隔体的蚀刻速率还快，使得蚀刻制程的选择性随着氢氟酸的稀释增加而增加。
此外，由表1可见，氮化硅及二氧化硅两者在较高的温度可得到较大的蚀刻速率。在蚀刻制程的执行温度增加时，氮化硅蚀刻速率的增加程度大于二氧化硅蚀刻速率，使得在以较高的温度进行蚀刻制程时，可得到氮化硅的蚀刻相对于二氧化硅的蚀刻有较大的选择性。
因此，用有相对低浓度的氢氟酸与相对高温的蚀刻制程，可得到氮化硅的蚀刻相对于二氧化硅有相对高的选择性。不过，由于氮化硅的蚀刻速率随着氢氟酸的浓度减少而减少，在一些具体实施例中，中低浓度的氢氟酸可用来完全或部分移除氮化硅侧壁间隔体214，使得相较于使用浓度极低的氢氟酸的具体实施例，可减少完全或部分移除氮化硅侧壁间隔体214所需要的加工时间。
在数个具体实施例中，氢氟酸的浓度可在约0.0057至0.057质量百分比范围内，这对应至浓度有49质量百分比的浓氢氟酸在约1000：1至约10000：1范围内的稀释比，以及湿蚀刻制程的温度可在约40至100℃范围内。
在数个具体实施例中，可调整氢氟酸的浓度与湿蚀刻制程的执行温度使得氮化硅的蚀刻速率大于二氧化硅的蚀刻速率、5倍于二氧化硅的蚀刻速率、10倍于二氧化硅的蚀刻速率及/或20倍于二氧化硅的蚀刻速率。为了得到有所欲选择性的蚀刻制程，氢氟酸的合适浓度及温度可取决于表1，或做实验，其中是以氢氟酸浓度及温度为函数来测出氮化硅及二氧化硅的蚀刻速率。取决于用于沉积氧化硅及氮化硅的制程类型，以及沉积制程的参数，在一些具体实施例中，氧化硅及氮化硅的所得蚀刻速率可能与列于表1的数值有程度相对低的偏差。在该等具体实施例中，可基于实验来调整氢氟酸的温度及/或浓度以提供有所欲选择性的蚀刻制程。
在数个具体实施例中，氢氟酸的浓度可在约0.0095至0.032质量百分比范围内及/或在约0.0095至0.014质量百分比范围内，这对应至浓度有49%的浓氢氟酸与水以在约1800：1至约6000：1范围内及/或在约4000：1至约6000：1范围内的水与氢氟酸的容积比的稀释。蚀刻制程的执行温度可在约60至100℃范围内及/或在约70至90℃范围内。在数个具体实施例中，浓氢氟酸以5000：1的稀释比用水稀释，以及以约80℃的温度执行湿蚀刻制程。
表2
表2列出移除厚300埃的氮化硅层所需要的加工时间，镍硅化物层及镍硅锗化物层在镍硅化物或镍硅锗化物层暴露于蚀刻剂有用以移除厚300埃的氮化硅层所需的时间间隔后得到的片电阻增量，以及可用来形成场效晶体管的栅极电极与栅极绝缘层的材料的蚀刻速率，其中湿蚀刻制程是以60℃及80℃进行以及使用浓度有49质量百分比的浓氢氟酸以水：浓氢氟酸有4000：1及5000：1的容积比稀释得到的氢氟酸。
由表2可见，镍硅化物及镍硅锗化物的片电阻只得到中低的增量，这表示蚀刻制程影响镍硅化物及镍硅锗化物的程度相对低。因此，湿蚀刻制程用包含氢氟酸的蚀刻剂来移除氮化硅侧壁间隔体214，可避免或至少减少用以移除氮化硅侧壁间隔体214的湿蚀刻制程各自对于源极区204、漏极区205与栅极电极208的硅化物部分220、221、210的导电率的不利影响。此外，由于蚀刻剂影响氮氧硅铪、氧化铪以及氮化钛与铝栅极电极的程度相对低，可避免或至少减少湿蚀刻制程对于包含栅极绝缘层207的高k材料及/或金属栅极电极208的晶体管的不利影响。
在其它具体实施例中，蚀刻剂225可包含磷酸。磷酸可具有在约60至85质量百分比范围内的浓度以及在约110至150℃范围内的温度，其中可选择磷酸的温度使得在各个浓度的磷酸有低于沸点的温度。在数个具体实施例中，磷酸的浓度可在约65至70质量百分比范围内，以及磷酸的温度可在约110至130℃范围内。例如，磷酸有约120℃的温度。
表3
表3列出与图2c的氮化硅侧壁间隔体214类似的氮化硅侧壁间隔体以及与图2c的第二衬里层213类似的二氧化硅衬里层的蚀刻速率，氮化硅相对于二氧化硅的蚀刻选择性，移除厚300埃氮化硅层所需的加工时间，在镍硅化物及镍硅锗化物在镍硅化物及镍硅锗化物暴露于蚀刻剂有移除厚300埃的氮化硅层所需的加工时间后得到的片电阻增量，以及用于金属栅极电极及高k栅极绝缘层的材料对于在120℃的温度浓度有65、70、75及85质量百分比的磷酸的蚀刻速率。
由表3可见，执行使用包含磷酸的蚀刻剂的湿蚀刻制程允许对于二氧化硅、镍硅化物、镍硅锗化物及氮氧硅铪有选择性地移除氮化硅。
因此，在数个具体实施例中，使用包含磷酸的蚀刻剂的湿蚀刻制程可用来完全或部分移除氮化硅侧壁间隔体214。由于包含磷酸的蚀刻剂可得到有相对高蚀刻速率的氧化铪及氮化钛-铝-氮化钛栅极电极，使用包含磷酸的蚀刻剂的湿蚀刻制程可用于其中半导体结构200有其它材料及/或用特征(例如，覆盖层)保护栅极电极208的具体实施例。
由于使用包含氢氟酸及/或磷酸的蚀刻剂225的湿蚀刻制程影响硅及硅-锗的程度相对低，可避免或至少减少与源极区204及漏极区205的硅化物部分220、221邻接的凹坑形成，即使部分半导体层203在氮化硅侧壁间隔体214的悬突219下面露出。
此外，利用使用包含氢氟酸及/或磷酸的蚀刻剂225的湿蚀刻制程可避免硅化物及/或硅锗化物在部分220、221、210的溅射，如果使用以上在说明图1a及图1b时提及的反应性离子蚀刻制程，这可能发生。这有助于避免或至少降低栅极电极208与用于提供至源极区204及漏极区205的电接触的接触结构之间的寄生电容增加。此外，可避免或至少减少镍硅化物泡沫缺陷(foam defect)的形成，相较于使用反应性离子蚀刻的具体实施例，可减少制程复杂度，以及湿蚀刻制程可实作成为工作台制程(bench process)，这可带来更大的产出量及减少的成本。
此外，相较于以上在说明图1a及图1b时提及的反应性离子蚀刻制程，用包含氢氟酸及/或磷酸的蚀刻剂225移除氮化硅侧壁间隔体214的湿蚀刻制程对于氮化硅蚀刻与二氧化硅蚀刻可提供较大的选择性。这有助于避免或至少减少第二衬里层213及/或二氧化硅侧壁间隔体212的蚀刻，以及在绝缘结构206包含二氧化硅的具体实施例中，有助于避免或至少减少绝缘结构206的蚀刻。绝缘结构206的蚀刻减少有助于避免半导体结构200的拓朴增加，这可能在沉积层间电介质于半导体结构200上面时导致空穴形成。
图2d的示意横截面图图标在制程的后面阶段的半导体结构200。在用湿蚀刻制程移除氮化硅侧壁间隔体214或彼的一部分后，在场效晶体管202上方可形成蚀刻终止层215及应力介电层216。蚀刻终止层215及应力介电层216可用用以形成蚀刻终止层及应力介电层的现有制程形成，例如，电浆增强化学气相沉积。在一些具体实施例中，应力介电层216可包含氮化硅，以及可能有固有的拉伸或压缩应力。
在一些具体实施例中，应力介电层216可从一种类型的场效晶体管(例如，P型信道晶体管)移除，以及在该一种类型的场效晶体管上面，可形成应力类型与应力介电层216不同的另一应力介电层(未图标)。在数个具体实施例中，在N型信道场效晶体管上面可形成有拉伸应力的应力介电层，以及在P型信道场效晶体管上面形成有压缩应力的应力介电层。因此，在N型信道场效晶体管及P型信道场效晶体管中可提供不同的应变。
之后，可执行用以形成半导体结构的其它现有制程，这可包括沉积介电层以及形成用于接触源极区204、漏极区205与栅极电极208的接点。
以上所揭示的特定具体实施例均仅供图解说明，因为熟谙此艺者在受益于本文的教导后显然可以不同但等价的方式来修改及实施本发明。例如，可用不同的顺序完成以上所提出的制程步骤。此外，除非在权利要求书有提及，不希望本发明受限于本文所示的构造或设计的细节。因此，显然可改变或修改以上所揭示的特定具体实施例而所有此类变体都被认为仍然是在本发明的范畴与精神内。因此，本文提出权利要求书寻求保护。

Claims (20)

1.一种形成集成电路的方法，包含：
提供包含形成于半导体层中及上方的晶体管的半导体结构，该晶体管包含栅极电极与形成于该栅极电极的氮化硅侧壁间隔体，其中，至少一个的悬突形成于该氮化硅侧壁间隔体下面且形成于该半导体层的暴露部分的上方；以及
执行移除该氮化硅侧壁间隔体的至少一部分的湿蚀刻制程，其中，该湿蚀刻制程包括应用包含氢氟酸与磷酸中的至少一个的蚀刻剂。
2.根据权利要求1所述的方法，其中，该半导体结构更包括邻接该氮化硅侧壁间隔体的源极区及漏极区，以及其中，该源极区、该漏极区及该栅极电极在该湿蚀刻制程中暴露于该蚀刻剂。
3.根据权利要求2所述的方法，其中，该源极区、该漏极区及该栅极电极中的至少一个包含硅化物与硅锗化物中的至少一个。
4.根据权利要求2所述的方法，其中，该栅极电极包含金属。
5.根据权利要求2所述的方法，其中，该半导体结构更包括绝缘结构，以及其中，该绝缘结构在该湿蚀刻制程中暴露于该蚀刻剂。
6.根据权利要求2所述的方法，其中，该晶体管更包括在该氮化硅侧壁间隔体下方的衬里层，以及其中，该方法更包括：
执行自该源极区及该漏极区移除污染物的等向性预清洗制程，该等向性预清洗制程更移除该衬里层在该氮化硅侧壁间隔体下方的一部分，借此暴露半导体材料在该氮化硅侧壁间隔体下方的一部分；
在该半导体结构上方非等向性沉积金属；以及
引发该金属与该源极区及该漏极区的半导体材料的化学反应；
其中，该等向性预清洗制程、该金属的该非等向性沉积以及该化学反应的该引发均在该湿蚀刻制程之前执行。
7.根据权利要求1所述的方法，其中，该半导体结构更包括二氧化硅侧壁间隔体，该二氧化硅侧壁间隔体是形成于该栅极电极与该氮化硅侧壁间隔体之间。
8.根据权利要求1所述的方法，更包括在该湿蚀刻制程后，在该晶体管上方形成应力介电层。
9.根据权利要求8所述的方法，其中，该半导体结构更包括绝缘结构，其中，在该绝缘结构上方形成该栅极电极的一部分。
10.根据权利要求1所述的方法，其中，该蚀刻剂包含氢氟酸，以及其中，该氢氟酸的浓度以及执行该湿蚀刻制程的温度经调适成使氮化硅的蚀刻速率大于二氧化硅的蚀刻速率、5倍于二氧化硅的蚀刻速率、10倍于二氧化硅的蚀刻速率以及20倍于二氧化硅的蚀刻速率中的至少一个。
11.根据权利要求1所述的方法，其中，该蚀刻剂包含磷酸，以及其中，该磷酸的浓度及执行该湿蚀刻制程的温度经调适成使氮化硅的蚀刻速率大于二氧化硅的蚀刻速率、5倍于二氧化硅的蚀刻速率、10倍于二氧化硅的蚀刻速率以及20倍于二氧化硅的蚀刻速率中的至少一个。
12.根据权利要求1所述的方法，其中，该蚀刻剂包含浓度在0.0057至0.057质量百分比、0.0095至0.032质量百分比以及0.0095至0.014质量百分比中的至少一个范围内的氢氟酸。
13.根据权利要求12所述的方法，其中，该湿蚀刻制程以在40至100℃、60至100℃以及70至90℃中的至少一个范围内的温度执行。
14.根据权利要求1所述的方法，其中，该蚀刻剂包含浓度在60至85质量百分比范围内的磷酸，以及该湿蚀刻制程以在110至150℃范围内的温度执行。
15.根据权利要求1所述的方法，其中，该蚀刻剂为氟化氢的实质纯的水溶液。
16.根据权利要求1所述的方法，其中，该蚀刻剂为磷酸的实质纯的水溶液。
17.一种形成集成电路的方法，包含：
提供包含半导体层的半导体结构，该半导体结构包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氧化铪、氮氧硅铪、硅、硅/锗、金属、硅化物及硅锗化物中的至少一个的第二材料形成的第二特征，其中，至少一个的悬突形成于该第一特征下面且形成于该半导体层的暴露部分的上方；以及
对于该第二特征有选择性地蚀刻该第一特征，该蚀刻包括以在40至100℃范围内的温度暴露该第一特征及该第二特征于包含浓度在0.0057至0.057质量百分比范围内的氢氟酸的蚀刻剂。
18.根据权利要求17所述的方法，其中，该氢氟酸的该浓度在0.0095至0.032质量百分比范围内，以及该温度在60至100℃范围内。
19.根据权利要求17所述的方法，其中，该氢氟酸的该浓度在0.0095至0.014质量百分比范围内，以及该温度在70至90℃范围内。
20.一种形成集成电路的方法，包含：
提供包含半导体层的半导体结构，该半导体结构包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氮氧硅铪、硅、硅/锗、硅化物及硅锗化物中的至少一个的第二材料形成的第二特征，其中，至少一个的悬突形成于该第一特征下面且形成于该半导体层的暴露部分的上方；以及
对于该第二特征有选择性地蚀刻该第一特征，该蚀刻包括以在110至150℃范围内的温度暴露该第一特征及该第二特征于包含浓度在60至85质量百分比范围内的磷酸的蚀刻剂。
CN201310486485.5A 2012-10-19 2013-10-17 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法 Expired - Fee Related CN103779207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/655,844 2012-10-19
US13/655,844 US8716136B1 (en) 2012-10-19 2012-10-19 Method of forming a semiconductor structure including a wet etch process for removing silicon nitride

Publications (2)

Publication Number Publication Date
CN103779207A CN103779207A (zh) 2014-05-07
CN103779207B true CN103779207B (zh) 2017-06-09

Family

ID=50485713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310486485.5A Expired - Fee Related CN103779207B (zh) 2012-10-19 2013-10-17 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法

Country Status (3)

Country Link
US (1) US8716136B1 (zh)
CN (1) CN103779207B (zh)
TW (1) TWI517251B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578396B (zh) * 2013-12-11 2017-04-11 斯克林集團公司 基板處理方法及基板處理裝置
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10157736B2 (en) 2016-05-06 2018-12-18 Lam Research Corporation Methods of encapsulation
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10510850B2 (en) * 2016-08-03 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10454029B2 (en) * 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
CN108231778B (zh) * 2016-12-09 2022-07-12 联华电子股份有限公司 半导体元件及其制作方法
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
CN112005343A (zh) 2018-03-02 2020-11-27 朗姆研究公司 使用水解的选择性沉积
US10636797B2 (en) 2018-04-12 2020-04-28 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
US10872788B2 (en) * 2018-11-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch apparatus and method for using the same
FR3113770A1 (fr) 2020-08-31 2022-03-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication de composants micro-électroniques
CN113322071A (zh) * 2021-05-28 2021-08-31 长江存储科技有限责任公司 刻蚀用组合物及其使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335296A (zh) * 2007-06-27 2008-12-31 冲电气工业株式会社 半导体装置及其制造方法
CN102034859A (zh) * 2009-10-02 2011-04-27 富士通株式会社 化合物半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335296A (zh) * 2007-06-27 2008-12-31 冲电气工业株式会社 半导体装置及其制造方法
CN102034859A (zh) * 2009-10-02 2011-04-27 富士通株式会社 化合物半导体装置及其制造方法

Also Published As

Publication number Publication date
US20140113455A1 (en) 2014-04-24
CN103779207A (zh) 2014-05-07
TW201417182A (zh) 2014-05-01
US8716136B1 (en) 2014-05-06
TWI517251B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
CN103779207B (zh) 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
JP4056195B2 (ja) 半導体集積回路装置の製造方法
CN101872742B (zh) 半导体装置及其制造方法
CN104299909B (zh) 热调整半导体器件中的应力
JP4384988B2 (ja) 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
CN105470132A (zh) 鳍式场效应管的形成方法
US8691696B2 (en) Methods for forming an integrated circuit with straightened recess profile
JP2011054878A (ja) 半導体装置及びその製造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103871856B (zh) 金属栅极的形成方法
CN106486350B (zh) 半导体结构的形成方法
CN105448730B (zh) 半导体结构及其形成方法
CN104616980B (zh) 金属栅极的形成方法
CN109148296B (zh) 半导体结构及其形成方法
CN105261566A (zh) 半导体结构的形成方法
CN104681424A (zh) 晶体管的形成方法
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
CN104465486A (zh) 半导体器件的形成方法
CN105826364B (zh) 晶体管及其形成方法
CN103972173B (zh) Cmos晶体管的形成方法
CN103137559A (zh) 伪多晶硅的移除方法及cmos金属栅极的制作方法
CN102856179A (zh) 半导体器件的形成方法
US11244868B2 (en) Method for manufacturing microelectronic components
CN109103102A (zh) 半导体结构及其形成方法
CN110890279B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20191017