TW201362B - - Google Patents

Download PDF

Info

Publication number
TW201362B
TW201362B TW081106220A TW81106220A TW201362B TW 201362 B TW201362 B TW 201362B TW 081106220 A TW081106220 A TW 081106220A TW 81106220 A TW81106220 A TW 81106220A TW 201362 B TW201362 B TW 201362B
Authority
TW
Taiwan
Prior art keywords
gate
layer
area
transistor
pole
Prior art date
Application number
TW081106220A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW201362B publication Critical patent/TW201362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Description

201362 Λ 6 Π 6 經濟部屮央櫺準局貞工消费合作社印製 五、發明説明（1) 〔告示〕 (C )著作權，* Μ *德州儀器 示之一部分資料偽受著作權 護。該箸作權及光罩著作所 利文件或本專利掲示資料， 專利檔案或記錄中，但在任 權及光罩著作權。 〔相關申請案之相互參照〕 下列共同讓與申請人之專 考： 案 號 申請曰 _ 11/21/90 _ 11/21/90 _ 11/21/90 _ 11/21/90 〔發明之技術領域〕 概言之，本發明有關於積 造之積體電路，且特別有關 體裝置，含有該裝置之積體 〔發明之背景] 在不限制本發明範圍之情 汽車電氣糸統之舉例而予以 至今，在此領域中，髙功 -3 公司1 9 9 0。本專利文件所掲 及光罩箸作（mask work)保 有權人同意任何人複印本專 因其公開呈現在專利商標局 何其他方面則保留所有著作 利申請案偽併於此處供作參 申請人编號 T I - 1 4 0 8 9 T I - 1 5 ϋ 9 4 Τ I - 1 5 0 9 5 Τ I - 1 5 0 9 6 體電路製程與依此製程所製 於同時製造高壓及低壓半導 電路，条統及方法。 況下，本發明之背景傜結合 説明。 率電子元件必須與用於低功 (請先閱讀背而之注意枣項再填寫^y 本紙張尺度遑用中B國家«準(CNS) T4規格(210x297公*) 81. 7. 20,000^(11) 201362 Λ 6 Π 6 經濟部屮央標準局EX工消费合作杜印製 五、發明説明（2 ) 率，邏輯元件之1C晶Η分開製造在積體電路晶片上。依 傳統方式，高功率電晶體具有不同之處理需求，其不易與 低功率邏輯裝置，例如5伏特絶緣閘極場效電晶體，整 合。在一方面，-電壓電調整器與功率裝置要求直接與 通常12伏特傳統汽車電氣条統連接之功率電晶體能夠承 受可能高至60伏特之暫態電壓。在另一方面，此等裝置 之植入（implantation)、隔離與摻雜特性使得其不易與 較小、製程易變化之裝置共同製造。然而，吾人意欲汽 車条統之撤控制器俗一單晶片，亦即，製造在一半導體 晶片之表面上，而非具有一用於電壓調整與其他高功率 應用之晶Η以及另一用於實施邏輯與類似者之晶片。 在半導體晶片製造中所産生之另一個問題在於電氣可 擦拭、電氣可規劃程式唯讀記億（E E P R 0 Μ )元，其係利用一 種所諝”堆疊（s t a c k )"式製程予以製造。根據此製程，將 一聚矽（Ρ ο 1 y s i 1 i c ο η )導體之第一平面予以沉積並摻雜 以形成該E E P R 0 Μ元之浮動閘極，但僅在一第一蝕刻中部 分界定。於該第一平面聚合物上形成絶緣體，例如一種 氧化物/氮化物/氣化物之夾層，之後，一第二平面聚 合物層偽予以沅積在該記億元上。接著，第一及第二平 面聚合物層係在-單一"堆叠”中予以反向蝕刻，此使得 控制閘極之横向邊緣與E E P R 0 Μ元之浮動閘極完全相合。 此種型式之記憶元會産生一個問題，即當第二聚合物 層亦用以形成列選擇閘控電晶體之控制閘極時。於此例 -4 - (諳先閲讀背而之注意—項再填寫k 裝· 訂_ 線- 本紙張尺度遑用中《«家榣準(CNS)甲4規格(210X297公；«：) 81. 7. 20,000^(11) 201362 Λ 6η 6 經濟部屮央標準局A工消费合作社印製 五、發明説明（3) 中，記億元傾向於聚合物之過度蝕刻，其在列選擇電晶 體閘極兩側之任一側上形成溝槽從而破壞記憶元。更且 ，所謂"堆叠"式雙平面聚合物EEPR0M元因高電場之緣故 較傾向於在較暴露之浮動閘極橫向邊緣破裂。因為此等 "堆叠’'式記億元之可靠度較低，所以在例如高雜訊或有 應力之汽車条統環境中使用之記億體偽以三重或其它多 位元之表決記億體方式予以配置，而非單一位元記億體 方式。 K.Y. Chang等尺已製造出一種非堆叠式記億元，其俗 在 JLLLLI J .8 S (； u 一LC , C ο n k 2 5 . 5 . 1 .之"A d v a n c e d High Voltage CMOS Process for Custom Logic Circuits with Embedded EEPROM"中予以描述。然而， 此記億元並非位元可程式者且在源/汲極植入後沉積第 二平面聚合物。如此之記億元，當使用於具有其他裝置 之積體電路之上時，會促使製造者在各處使用高壓電晶 體，因第一平面聚合物需用於列電晶體。一典型之”堆 叠"式記億元製程係由Dumitru Cioaca等人在IRRR ,1 of Solid State Circuits. V 22， N 5, p 684, 1987之"A Million-Cycle CMOS 256K EEPROM"中掲示。此記億元 因利用冗餘（redundancy) (Q記億元之每一記億元具有 兩値位元）以及氮化氧（oxynitride)於透納二極體而達 成高可靠度。此記億元利用堆叠樣式（P a t t e r η )以形成 高密度，但並非位元可規剷程式者。 (請先閲讀背而之注意苹項再填寫< 裝- 訂< 線· 紙張尺度逍用中國《家楳準(CNS)甲4規格（2]0χ297公;¢) 81. 7. 2(),000¾ (II) 201362 Λ 6 Η 6 經Μ部屮央標準局员工消费合作杜印製 五、發明説明（4) 據此，吾人意欲利用一種非堆叠式製程以製造高可靠度 ,位元可程式之記億元，該製程可容許單一位元之記億 體，並且吾人意欲設計一種積體式製程，其在一單一晶 片上同時製造低壓與高壓半導體裝置。 〔發明之概要〕 根據本發明，其在一具有一第一導電型式半導體層之 表面形成一種電氣可擦拭、電氣可規劃程式之唯讀記億 元。此記億元含有一與在該半導體層表面形成之第一導 電型式相反之第二導電型式之透納二極體摻雜區。一第 二導電型式之第-高度摻雜區偽形成在該表面中。一第 二導電型式之第二高度摻雜區亦形成在該表面中，一第 一導電型式之感測電晶體通道區將該第一高度摻雜區與 第二高度摻雜區分開。至少該第一與第二高度摻雜區兩 者之一係與透納二極體區間隔。 一薄透納絶緣體傜形成在該表面上且覆蓋透納二極體 摻雜區，以及一閛極絶緣體偽形成在該表面上並覆蓋感 測電晶體通道區。一浮動閘極導體之部分偽形成在透納 絶緣體層與閛極絶緣體層上並具有横向邊緣。一導電控 制閘極偽以絶緣方式安置於蓋浮動閘極之上以便與浮動閑 極以電容方式锅合〇控制閘極之横向邊緣與相對應之浮 動閘極之橫向邊緣完全重叠。 依據本發明之’非堆叠"式電氣可擦拭電氣可規割程式 之唯讀記億元較’'堆疊”式EEPR0M元者具有顯著增強之可 -6 - (請先閲讀背而之注意事項#填寫 本紙ft尺度逍用中a Η家樣準(CNS) Τ 4規格(210X297公；Jt) 81. 7. 20,000^(11) 201362 Λ 6 η 6 五、發明説明（5 經濟部中央標準局员工消赀合作杜印製 元可陣額程於體溝過記等 ， 説火 種 控 顯 位元元 C 製，導等刻式該 明 利點 各 徹 其 三億位積元者半此蝕»除 說 專車 至 之 ， 較記一面億再在。fiiill消 列 本汽 接 造 圖 性式單模記。處去堆卩可 下 依制 連 製 塊 久S之之式現«除之 1 求 考 個控 器 所 方 耐堆者 ％«實堆或II在需 參 數以 制 程 路 拭非似 5 堆以極少堆 *之 可 多用 控 製 電 擦以類-2隨得閘減極此刻 ，：有其 撤 之 略 \ 所或15伴而製以閘因蝕 點中具器 一 逑 簡 寫，路省常刻控予制。β優其其制 ·，示 描 之 之佳電節通蝕 \ 上控果堆 其 ，車控能顯 書 Η 元為體可去漿極質 \ 結行 及之汽徹功其.，明 晶 億元積此除電閘實極之施 明為一之他画件說 中 記億器如由 動已閘成於 發而示造其路元利 ；3 式記制，經ft-浮槽動造免 3本式顯製行電動專局圖 β式控用像驟元溝浮所之 明解围其所執之驅本佈於 堆«微使程步憶之定刻中 說瞭之圖程並化遴據片示 非堆動中製化記成界蝕程 略整附簡製、簡周依晶顯 為> 自組與式式形在度過 概完随一之錶一他一體一 因式於模省樣叠中偽過造 之較合偽述儀偽其偽實係 。決用憶節II堆面常之製。圖能配 1 描轉 2 與 3 之3a 度表一記之堆近表通中元槽附為偽圖書蓮圖錶圖器圖 靠 {在列外之接層槽程億溝 ί 其 明、 儀 制 (諳先閱讀背而之注意事項再塡寫44) 本紙张尺度逍用中國國家樣準(CNS)Τ4規格(210x297公*) 8]. 7. 20,000張（II) 201362 Λ 6 η 6 經洧部中央標準局貝工消费合作社印製 五、發明説明（6 ) 示条統架構； 圖4偽一併人顯示於圖3中之徹控制器之EEPR0M記億 體矩陣之簡略之功能方塊圖； 圖5傜一與徹控制器晶片製程結合之高階製程流程圖 ，該製程在画6a至6g中較詳細説明； 圖6 a - 6 g傜一徹控制晶片不同部分之高度放大之簡略 剖視圖其顯示數個不柑同半導體裝置之同時製造中之連 鑛階段，以彼此緊密結合方式顯示該等裝置之目的僅為 説明在該等裝置上積體式製程之效果； 圖6g-l係一顯示於圖6a-g中垂直式DM0S電晶體之較詳 細剖視圖； 圖6h-l傜一顯示於圖6g-l中垂直式DM0S電晶體之平梘 画； 圖6g-l實質上偽沿箸圖6h-l之線g-1-g-l所繪製； 圖7a-7b與7d-7g傜利用本專利説明書所描述之積體式 製程製造一 P通道、低電壓、反向閘控式場效電晶體諸 步驟之高度放大簡略剖視圖； 圖7h係一顯示於圖7g中電晶體之簡略平視圖，圖7g實 質上係沿著圖7 h之線7 g - 7 g所繪製； 圖8b-8g偽依據本專利說明書所描述之積體式製程製 造一低電壓、反向閘控式η通道場效電晶體連缠階段之 高度放大簡略剖視圖； 圖8h係一顯示於圖8g中電晶體之簡略平視圖，圖8g實 (請先閱讀背而之注意事項#填寫κ_ ; 本紙張尺度遑用中國國家標準(CNS)肀4規格（210x297公*) 81. 7. 20,000^ (II) 201362 Λ 6 Π 6 經濟部屮央檫準局A工消份合作杜印製 五、發明説明（7) 質上係沿著圖8h之線8g-8g所繪製； 圖9a-9b與9d-9g偽依據本專利說明書所描述之積體式 製程製造一高壓、反向閘控式P通道場效電晶體連鑛階 段之高度放大簡略剖視画； 圖9h像一顯示於圖9g中電晶體之簡略平視圖，圖9 g實 質上僳沿箸圖9h之線9g-9g所繪製； 圖10b-10g係依據本專利說明書所描述之積體式製程 製造一高壓、反向閘控式η通道場效電晶體連續階段之 高度放大簡略剖視圖； 画lQh係一顯示於圖lQg中電晶體之簡略平視圖，圖l〇g 實質上係沿著圖lOh之線10g - 1 Qg所繪製； 圖lla-llg係依據本專利說明書所描述之積體式製程 製造一横向擴散式MOS(LDMOS) η通道電晶體連缠階段之 高度放大簡略剖視圖； 圖llh僳一顯示於圖llg中LDM0S電晶體之簡略平視圖 ，圖llg實質上係沿著圖llh之線llg-llg所繪製； 圖1 2 a - 1 2 b , 1 2 d及1 2 f - 1 2 g俱依據本專利說明書所描 述之積體式製程製造一垂直式ηρη雙極性電晶體連鑛階 段之高度放大簡略剖視圖； 圖12 h偽一顯示於圖12g中垂直式ηρη雙極性電晶體之 簡略平視画，画〖2g實質上係沿著圖12h之線12g-12g所 繪製； 圖1 3 a與1 3 c - g傜製造一具有減少閛極氣化物應力之反 -9 - (請先閲讀背而之注意事項再填寫y 本紙張尺度遑用中B B家榣準(CNS)甲4規格(210x297公*) 81. 7. 20,000^(11) 201362 Λ 6 Β6 經洧部中央標準局貞工消费合作社印製 五、發明説明（8) 向閘控式延伸汲極η通道場效電晶體連績階段之高度放 大簡略剖視圖； 圖13h偽一顯示於圖13g中電晶體之簡略平視圖，圖13g 實質上傜沿著圖1 3 h之線1 3 g - 1 3 g所繪製； 圖14g偽依據本專利説明書所描述之積體式製程製造 之具有減少閘極氣化物應力之反向閘控式η通道延伸汲 極場效電晶體之高度放大簡略剖視圖； 圖14h係一顯示於匯14g中場效電晶體之簡略平視圖， 圖14g實質上係沿著圖14h之線14g-14g所繪製； 圖15 g係依據本專利說明書所描述之積體式製程製造 之具有減少閘極氧化物應力之反向閘控式延伸汲極P通 道場效電晶體之高度放大簡略剖視圖； 画1 5 h偽一顯示於画1 5 g中場效電晶體之簡略平視圖， 顯示於圖1 5 g中之剖視圖實質上係沿著圖1 5 h之線1 5 g - 1 5 g 所繪製； 圖1 6 g偽依據本專利説明書所描述之積體式製程製造 之反向閘控、垂直式η通道場效電晶體之高度放大簡略 剖視圖； 圖16h傜一顯示於圖16g中垂直式場效電晶體之簡略平 視圖，顯示於圓16g中之剞視圖實質上偽沿箸圖I6h之線 16g-16g所繪製； 圖17傜一依據"堆叠蝕刻"製程所製造之雙平面聚合物 EEPR0M元之簡略電路圖； -1 0 - (請先閲讀背而之注意事項洱填寫4/、 本紙張尺度遑用中β國家«準（CNS)肀4規格(210X297公*) 81. 7. 20,000¾ (丨|) 經濟部中央標準局兵工消费合作社印製 201362___iv6_ 五、發明説明（9) 圖1 8係一依據”非堆叠蝕刻”製程所製造之雙平面聚合 物EEPR0M元之簡略電路圖； 圖19偽一與顯示於圖17中電路圖一致且依據”堆叠蝕 刻’’製程製造之雙平面EEPR0M元之高度放大簡略平視圖； 圖19g偽一實質上沿画19之線19g-19g所繪製之正面剖 視圖，其說明製造”堆叠蝕刻"雙平面聚合物EEPR0M元之 可能缺點； 圖2 0傜一與顯示於圖1 8中電路圖一致且依據”非堆叠 蝕刻"製程製造之雙平面聚合物EEPR0M元之高度放大簡 略平視圖； 圖2 Q g僳一顯示於圖2 0中"非堆叠蝕刻"元之高度放大 簡略剖視圖，圖20g實質上係沿圖20之線2Gg-20g所繪製； 圖2 0 h係一類似顯示於圖1 8與2 0 g中元之非堆叠記憶元 陣列一部分之平視圖； 圖2 1 a - b , 2 1 d與2 1 f - g係依據本專利説明書所描述之 積體式製程製造之埋入式集極、垂直式η ρ η雙極性電晶 體連續階段之高度放大簡略剖視圖； 圖2 1 h倦一顯示於圖2 1 g中埋人式集極、垂直式η ρ η電 晶體之簡略平視圖，圖2Ig實質上傜沿圖21h之線2 1g-21g 所繪製； 圖22像一依據本專利説明書所描述之積體式製程製造 之垂直式D Μ 0 S電晶體之高度放大簡略剖視圖，其說明利 用一溝槽與一埋入層連接； ~ 1 1 ~
(請先閲讀背而之注意事項再填寫I 本紙張尺度遑用中Β國家楳準(CNS)甲4規格（2丨0x297公教) 81. 7. 20,0005k (II) 201362 Λ 6 Π 6 經濟部中央標準局员工消费合作杜印製 五、發明説明（1Q 圖23偽一用於隔離目的之聚矽填充溝槽之高度放大簡 略剖視圖； 圖24傜一用於裝置隔離目的之另一聚矽填充溝槽之高 度放大簡略剖視圖；以及 圖25a-25g像製造槽隔離式場效電晶體以及具有初期 源極/汲極處理之横向與垂直式DMflS功率電晶體連缠階 段之高度放大簡略剖視圖。 〔發明之詳細說明〕 參考圖式之圖1至画2 5 g ,對於本專利說明書所描述 之製程、裝置及糸統之較佳實施例及其優點可獲致最佳 之瞭解，相同之數字傜用於各値圖式中之相同及一致之 剖分。 首先，參考圖1,其顯示一汽車1Q之立體圖，其中可 應用依據本專利説明書所描述之積體式製程製造之一個 或多値徹控制器。撤控制器可用於，例如，暖氣、通風 及空調（Η V A C )条統1 2以控制相關之空氣流量並控制是否 空調条統應予使用。徹控制器亦可用於汽車之儀錶14, 其中撤控制器之作用傷驅動類比計量器、視頻（V F )顯示 、液晶顯示以及抬頭（h e a d s - u p )顯示。徹控制器可用於 底盤1 6以控制，例如，防鎖死煞車条統、限滑差速器牽 引、差動式動力方向盤以及燃油泵。在驅動条列1 8中， 微控制器可用以控制點火、燃油噴射、傳動、變速器之 換檔、以及巡航電腦。徹控制器亦可用以控制數種流行 -12 私紙張尺度遑用中a B家樣準（CNS) T4規格(210x297公釐） 81. 7. 20,_張（II) (請先閲讀背而之注意事項再填寫k 裝- - 線. 201362 Λ 6 Π 6 經濟部中央標準局員工消份合作杜印製 五、發明説明（ιι) 之汽車選用配備20,其包含電動座椅、電動窗及鎖、安 全条統、安全裝置例如氣囊及安全帶威測器以及用於此 等配備之一與所有之多工接線。 其次參考圖2，其顯示一簡略之微控制器晶片22,其 偽用作為一儀表驅動器以驅動一組類比計量器24及液晶 里程顯示2 6。 一 12伏特汽車電池28係連接至位於晶片22上之電壓調 整器及電源供應2 9。位於晶Η上之調整器使得此晶Η上 之一些高壓功率電晶體能夠承受汽車電氣系統中之可能 高至60伏特之暫態電壓。因此，該等功率電晶體具有與 低壓邏輯電晶體不間之製程需求。傳統上，該等功率電 晶體之不同製程需求使其必須置於値別之積體電路中。 然而，在本專利說明書中所描述之積體式製程能夠將功 率電晶髏，例如在電壓調整器2 9中者以及其他在晶Η 2 2 上之高壓或高功率元件，配合晶Η 2 2上之其餘裝置以單 一製程予以製造。調整器29供應各種電壓予晶Η 22之其 他部分，包含1 8伏特、5伏特及零伏待。 各種滅測器3 0、3 2、3 4及3 6提供資料予晶Η 2 2以更新 各種顯示。感測器3 0 - 3 4係連接至一類比/數位轉換器 3 8。感測器3 0 - 3 4可，例如，傳送有關於油壓、汽油位 準、引擎溫度以及交流發電機電壓之類比訊號。雖然僅 顯示三個感測器3 G - 3 4 ,但可連接數個其他感測器至晶 片2 2以感測引擎之各種功能，例如引擎轉速及類似者。 -1 3 - (請先閱讀背而之注意事項#填寫^f j 本紙張尺度遑用中國B家楳準(CNS) T 4規格（210X297公*) 81. 7. 20,000¾ (11) 201363 Λ 6 η 6 經濟部屮央標準局员工消伢合作杜印製 五、發明説明（12) 感測器3 6計算輪轉數並將此轉數形成脈衝再送至位於 晶Η 22上之脈衝接收器40。晶片22亦併入LCD驅動器電 路4 2用以驅動里程表及行程表液晶顯示2 6。晶片2 2含有 各種計時器4 4 ,其包含一”監視”計時器用以自動地將目 前運轉之程式重新設定至一啓始狀態以回應内部或外部 臧應之錯誤。計時器44亦包含時鐘産生器（見圖3及3a )以供應同步訊號至晶Η 2 2之其餘部分。 徹控制器晶片2 2亦含有一較佳為1 6位元之C P U 4 6用以 執行程式指令、一程式記億體4 8用以儲存此程式指令、 一隨機存取記憶體50以及一電氣可擦拭與可規崖式唯讀記 憶體5 2。C P U 4 6含有一控制器。由C Ρ ϋ 4 6執行指令之結 果可儲存在RAM 50中。EEPR0M 52可用於，例如，記億 在C Ρ ϋ 4 6上蓮轉之程式、資料儲存、或有關於晶Η 2 2或 由使用者供給之汽車10之操之常數。 徹控制器晶片2 2之另一摘主要部分像計量器驅動器5 4 其傷用以驅動類比儀表2U計量器驅動器54包含多値類 比線性功率模組其需要輸出功率電晶體。計量器驅動器 54亦包含HSD、LSD及Η-橋接電路。 圖2係徹控制器晶H22之高階功能方塊圖。於圖3中 則顯示徹控制器晶片2 2之實際之實體佈局。圖3僅傜一 示範性之平面佈局。徹控制器22具有60個接腳56用於外 部連接。晶片22適於在接腳56之兩個接腳上接受一標準 之汽車1 2伏特電源供應。該1 2伏特電源供應偽連接至一 -1 4 - (請先閲讀背而之注意事項再塡寫< 裝- 訂_ 線- 冬紙ft尺度遑用中國Η家楳準(CNS) T4規格(210X297公;¢) 81. 7. 20,0()0¾ (Π) 201362 Λ 6 Π 6 經洧部中央標準局貝工消费合作社印Μ 五、發明説明（13) 主電壓調整器5 8與一副電壓調整器6 0。主及副電壓調整 器58及60係於圖2中以調整器29予以表示。電壓調整器 5 8及6 0産生晶片2 2上所需之所有電壓，例如Vpp、Vdd及 Vss。顯示於圖3之C Ρ ϋ 4 6亦包含如顯示於圖2中之程 式記億體48。CPU 46偽由適當之匯流排及通訊線（見圖 3a)交互連接至微控制器晶片22之其餘部分。一隨機存 取記億體（R A Μ ) 5 ϋ及一電氣可擦式與可規剷程式唯讓記 億體（E E P R 0 Μ )陣列5 2在晶Η之較低部分佔據個別之方塊 。該晶片2 2亦提供空間以容納用於類比/數位轉換器3 8 及脈衝接收器40之串列通訊介面62用以串連連接至外部 裝置。 晶Η 22之右上角部分傜由數個計量器驅動器電路所佔 據，在圖2中係以方塊54表示。此包含一個135°之類 比計量器驅動器64以及兩個360°之計量器驅動器電路 66及68。每一該等計量器驅動器電路64-68傜類比線性 功率模組其偽由C P U 4 6所控制以回應接收來自類比/數 位介面電路38及脈衝接收器40 (見圖2 )之感測訊號。 在圖2中之計時器44在圖3中進一步細分為一時鐘産生 器電路7 (3、一 P L L振盪器電路7 2以及一位於C Ρ ϋ 4 6之上 之模數計時器電路74。模數計時器74包含兩個計時器元 件。 晶片2 2亦包含一數位輸出電路7 6。數位輸出電路7 6允 許將數位訊號並列輸出至其他裝置，例如另一値撤控制 -1 5 - (請先閲請背而之注意事項#项寫^ 裝· 線· 本紙》尺度遑用中a Β家楳準（CNS)甲4規格(210x297公;it) 81. 7. ^0,0()0¾ (II) 201362 Λ 6 η 6 經濟部中央標準局员工消#合作社印Μ 五、發明説明（14) 器22或（如一匯流排擴充裝置）至電路板外之記億晶Μ 或其他外部装置。雖此画示之較佳實施例僅具有一個數 位輸出埠7 6 ,但可容易地含有其他類似之數位輸出埠7 6 。最後，晶Η 2 2包含四値開關介面電路7 8以便允許使用 者選擇各種操作模式。 除了各種低壓電晶體，電容器以及其他邏輯裝置，晶 Η22尚包含數種電路其需要高功率電晶體。此等電路包 含類比/數位轉換器38、脈衝接收器40、主及副電壓調 整器5 8及6 0、以及計量器驅動器6 4、 6 6及6 8。本專利説 明書中所描述之積體式製程允許此等功率電路與呈現在 晶Μ 2 2上之其餘邏輯裝置能夠合併在同一基底上。 現在參考圖3a,其顯示晶Η22之簡略架構方塊画。一 内部匯流排8 9 4在C P U 4 6、E E P R 0 Μ記億體5 2與R A Μ 5 0之 間提供資料及位址線。一周邊匯流排8 9 6將含有一控制 器之CPU 46連接至第一及第二計時器74、類比/數位轉 換器38、串列通訊介面62、計量器驅動器64、 66及68、 數位輸出介面7 6以及開關介面7 8。主及副電壓調整器5 8 及60將各種預定之電壓經由個別之線（以其方塊之輸出 箭號表示）供應至晶Η之其他元件處。類似地，時鐘産 生器70及PLL隔離器72經由其擁有之如圖示之獨立線供 給訊號至晶片2 2之其餘部分。 圖4係安置於晶片2 2上之E E P R 0 Μ記億體5 2架構之簡略 方塊画。吾人應瞭解EEPR0M陣列可為一獨立之積體電路 -1 6 - (請先閲讀背而之注意事項再瑱寫 裝· 線. 本紙張尺度遑用中國困家樣準（CNS)肀4規格(210X297公*) 81. 7. 20,000^(11) 201362 Λ 6 Π 6 經濟部屮央櫺準局貝工消费合作社印製 五、發明説明（15) 並合併本專利説明書所描述之新穎元件，以及可為積體 電路徹控制器晶片2 2上之一模組。 陣列5 0 Q具有η列及m行，形成一 η X m位元之陣列。 用於此處描述之微控制器2 2之適當大小之陣列可具有 2 5 6字，每字8位元，全部為2 0 4 8位元。其可組織為一 陣列，例如，3 2列X 6 4行，或6 4列X 3 2行。 為能使用此處描述之單一平面聚合物E E P R 0 Μ元，陣列 5 〇 〇需提供四種線至每一 E E P R 0 Μ元：一感潮線、一列線 、一行線以及一虛接地線。一列解碼器及位準移位器 5 0 2提供多數値感測線，其與列線以下述方式配對：感 測〇 、列0 、_測1 、列1 ，等等至感測η與列η 。一 行解碼器，位準移位器以及感測放大器5 0 4提供多數個 行線 col 0、 col 1、 col 2、 col 3...col m。每一對行 線共用一介於其間之虛接地（V G )線。 方塊5 0 6包含電路其控制E E P R 0 Μ陣列5 0 0之存取定時並 包含充電泵其提供適當電壓之控制訊號至陣列5 0 ϋ以及 方塊502與504。控制及充電泵506偽連接至輸入/輸出 介面5 0 8 ,其提供與晶片之其他部分或，如果欲製造之 E E P R 0 Μ記憶體5 2並未與其他功能整合，與其他晶片之介 面。輸入/輸出介面晶Η 5 0 8傺經由一位址匯流排5 1 0 連接至列解碼器5 0 2及行解碼器5 0 4。一資料匯流排5 1 2 連接輸人/輸出介面5 ϋ 8與行解碼器5 ϋ 4。經由此路徑 5 1 2 ,可自陣列5〔I 0寫入或讀取資料。 -1 7 - (請先間讀背而之注意事項洱蜞寫t 裝- * 線， 本紙张尺度逍用中明B家樣準(CNS)肀4規格(210X297公*) 201362 Λ 6 Π 6 經济部中央標準局貝工消费合作杜印製 五、發明説明（lb) 穑體式製程 晶Η 2 2傜依據一種新穎之賴體式製程所製造，其中功率 及非功率裝置兩者可利用最少之製程步驟及最少數目之 光罩製造在同一晶Η上。製程流程係予以安排以提供最 小量之熱循環至每一完整裝置。亦即，高溫製程步驟傜 儘可能移至製程之開始處，從而不致破漿後續所製造之 其他装置結構。 圖5傜製程流程圖其提供用於製造徹控制器晶片22之 製程步驟之簡略概要。於配合画5中流程圖之簡略高階 式製程描述後，將配合其後之圖6 a至6 g詳細討論該製程。 雖然該製程偽配合在一（P )型矽基底及外延（e p i t a X i a 1 ) 層中製造裝置而描述，但是該製程可應用於（n)型半導 體材料及其他半導體。第一主製程步驟100偽選擇性地 製造一（η + )埋入層形成在一 p -型矽層中。該（η + )埋入層 係安置於兩個（Ρ -)外延層之間，該較低之（Ρ -)外延層在 一（Ρ+)基底上延伸覆蓋。此U+)埋入層需用於垂直雙擴 散之金屬氧化物半導體（VDM0S) η -通道功率電晶體其用 在，例如，電壓調整器5 8及6 0、脈衝接收器/驅動器4 0 、類比/數位轉換器3 8以及計量器驅動器6 4、 6 6及6 8 ( 見圖3 )。一埋入（η + )層亦用作為垂直式n ρ η雙極性電 晶體之集極，如將於後面所描述者。一横向値別之（η + ) 埋入層亦可用於每一 V D Μ 0 S電晶體，或一該層可用於數 個V D Μ 0 S電晶體如果此等電晶體欲以並列方式連接。 (請先閲讀背而之注意事項再填寫乂 裝- 線· 本紙ft尺度逍用中國國家«準(CNS)T 4規格（210x297公；ft) 81. 7. 20,000ife (II) 201362 Λ 6 Π 6 經濟部中央標準局β工消费合作杜印製 五、發明説明（17) 於製造（η〇埋入層後，步驟102製造用於高壓功率電 晶體之（η -)電晶體槽。此等槽係大量擴散區域其中卽製 造功率電晶體本身。本發明之一技術優點係用於製造功 率電晶體高壓槽之相同植入可用於製造其他装置，例如 η -通道1 8伏特E E P R (1 Μ閛控電晶體，之槽。 在步驟1 0 4 ,至少一脑別之深入（η + )植入係予以利用 以便將每一（η + )埋入層連接至垂直式電晶體之表面接點 度。在步驟1 〇 6 ,係製造低壓裝置（η -)槽以包圍傳統之 低壓（Vd<J盖5伏特）邏輯場效電晶體，以及進一步包圍垂 直式與横向式DMOS η -通道功率電晶體、汲極延伸式n-通道功率電晶體、及汲極延伸式P-通道功率電晶體之元 件。低壓η -槽亦用以包圍蕭特基（S c h 〇 1.1 k y )二極體。此 處描述之高壓與低壓槽在用以製造該等槽之摻雜劑 (d 〇 p a n t )濃度上不相同，因此愾於不同之時間植人該晶 Η。高壓槽之中具有較少之摻雜劑濃度以保持高pn接合 二極體崩潰，但其較深入。低壓槽則較淺，但具有較高 之摻雜劑濃度。 在步驟1 0 7 ，多數痼高壓P槽係製造在外延層中。高 壓P槽傜用作為槽以用於1 8伏恃Ε Ε Ρ () Μ閘控電晶體、E E P R 0 Μ 陣列本身中之？〇;^16 1—《〇1、(11^1111透納式££?1^0^1元、用作 為通道區域以用於汲極延伸式Ρ -通道電晶體、以及用作為槽以用 於浮動閘極突崩（a ν a丨a n c e )注入（i II j e c t. i ο η )式電氣可 規劃程式唯讀記億體（F A Μ 0 S t’ P丨ί 0 Μ )元。步驟1 Q 8係製造 ~ 1 9 ~ (請先閲讀背而之注意事項寫良 本紙張尺度遑用中Β國家樣準(CNS)肀4規格(210X297公放) 81. 7. 2i)t00(Hk (11) Λ 6 η 6 經濟部屮央標準局貝工消费合作社印製 五、發明説明（工8) 低壓Ρ槽其用作為，例如，低壓η-通遒場效遍輯電晶醴 之包園、用作為延伸汲極式Ρ -通道場效霄晶黼之延伸汲 極、以及用作為η -通道LDM0S舆VDM0S霣晶黼之通道匾域。 在步驟1 0 9 ,俗執行深（Ρ +)植入，例如，用以形成横向 式及垂直式DMOS η -通道功率電晶體之反向閘極。 在步驟110,偽以一光罩界定溝或隔離之氣化物區域 其環繞主動裝置區。在步驟112,偽實施通道止檔植入 其進一步將該等装置彼此隔離。在同一步驟1 1 2中，先 前界定之隔離氧化物區域偽局部生長在半導體外延層上。 步驟1 1 4係ί形成一第一平面多晶 (聚合物〗）導體其用於，例如，浮動閘極突崩注入式 金屬氣化物半導體（F A Μ 0 S ) E E P R 0 Μ元，及/或雙平面聚 合物EEPR0M元。 其次，在步驟1 1 6 ,係形成高壓及高功率電晶體控制 閘極之閘極氣化物，並實施此等電晶體之臨限電壓（V、） 調整植入。在步驟1 1 8 ,偽經由高壓閘極氣化物層實施 類似之低壓V t調整植入。就低壓電晶體而言，在步驟 1 1 8中偽除去較厚之高壓閘極氣化物並形成一薄閘極氧 化物。 步驟1 2 0僳製造E E P R 0 Μ元之一部分，並包含植入（n + ) Fowler-No rdheint透納二極體與形成一薄透納氣化物覆 於該植入之上。在步驟1 2 2 —第二平面聚矽（聚合物 2 )層傜予沉積、摻雜、樣式化並蝕刻以界定閘極用於 - 2 ΰ _ (請先閲讀背而之注意事項洱填寫灰 j 本紙»•尺度遑用中國國家榣準（CNS)肀4規格（210X297公釐) «1. 7. 2(),00()張（II) 201362 Λ 6η 6 五、發明説明（19) 經濟部中央標準局员工消费合作社印製 並 Mi 道式 $於物擴汲 I 步極道 予性積在刻般其 ) P 该 與 ,以«-'通刻 i 成化度 \DI一源通 傜電沉。蝕一在 元EPgn-Mt 形氣密極LD進+)n-上導中孔並但金 OM道 ts漬 ㈣其狀低源將偽(P於 本之8觸化，合 PR通 lMO««Μ 物帽 一面 >0^0 基界12接式»_ EEn-#FA«^化之將表後步且極 分外驟造樣之鋁 物 S4,成1,—氣上偽之入入並閘 部與步製、體一 合 M12完 j U 式面前體植植 ，向 體間在以積極及 聚FA驟以 B 1 壁表之晶與極體反 導此。刻沉:::以 面於步刻 f U 側矽入電化汲晶成 半彼置蝕以基金 平 f 在練S1/有聚植效式極電形 之置裝及予特合 一@。與^#I/具之極場樣源道以 置裝體化 m 蕭鎮 單閘元化 U 極露汲道極型通用 裝等極式屬.1 鈦 4 一原 I S 'f!Jo5c在 罾 /®®ηρφ-N®n«^t-N 體控PR樣Γf 元他極η-\ 該於一 造係基以面(ρ} 晶定 Ε 之—,1憶其源至極 c用進 製者待予平鉑el 與 偽 } t 電界物積S5。 記與 + 入源火極傜 ，r觭並一化 t 效地合堆 Μ 定申及緣(η植+)退閘驟 中留了物第矽PU 場整聚極Jr界 6 體邊之型(Ρ以向步 8 有除化一於(S 壓完面閘 U 之12晶向要η)在予反入12所，氣，用鍍 高或平物 π 元驟電横主)(。入成植。驟且接層 ϋ 僅濺 及地雙合ΜπΟΜ步物其 一DD域植形極體步成連間13含一 壓分與聚ROPR在合近在(L區+)以汲晶在完互中驟包、含 低部元面ΕΡΕΕ聚鄰。散極(η用 \ 電 以交一步-*包 (請先閱讀背而之注意事項再塥寫t 本紙51尺度遑用中ΒΒ家楳準(CNS)T4規格(210X297公Λ) 81. 7. 20,000張（II) 201362 Λ 6 η 6 五、發明説明（ 3 1X 驟 步 在 0 部 頂 第 於 覆 體 線 絶 面 平 二 第 - 積 沉 偽 驟丨 步驟 在步 〇 在 颶 。 金身 一 本 第屬 至金 道二 通第 成該 形刻 並蝕 上並 屬化 金式 樣保 ' 一 積入 沉加 係係 罩 C 外理 護處 驟 步 於 並 之 後 以 室 淨 潔 i 種 各 施 實 上 片 晶 在 圖 用 利 程 流 之 程 製 式 體 積 述 描 細 詳 將 肋 輔 之 I 遶 種 各 中 程 製 在T 域6a 區画 種於 各示 )顯 3 然 圖雖 /IV 22圖 ；!Γ 視 晶刮 係略 示簡 圖之 等段 該階 ，鑛 程 製 此 在 中 半式 之方 成之 完合 於結 但密 ，緊 近此 鄰彼 此以 彼 〇 係況 置狀 裝此 種偽 各需 之無 成則 形中 所22 間Η 期晶 程體 流導 夠分 能域 置區 裝之 些闊 一 廣 解以 瞭中 應22 者 Η 讀晶 〇 導 便半 方之 之際 者實 讀在 了 1 為能 僅可 置常 裝非 示且 顯ί 時置 同裝 解之 瞭造 可製 人所 吾程 ，製 置明 裝發 之本 合據 結依 密一 緊每 種至 各驟 見步 看程 ，製 而 一 然每 。用 開應 ms ο 並置 ，裝 即之 亦示 ， 圖 式有 方所 化造 組製 模Η 係晶 程路 製電 式體 體積 積之 之別 述待 描一 處任 此為 在要 須 製 些 一 要 之需 中不 5 路 圖電 於體 示積 顯一 以果 所如 要如 需例 不 〇 並去 置略 裝以 等予 該係 些驟 一 步 因程
(請先閲讀背而之注意事項#填寫I <一*" 丁 經濟部屮央標準局β工消费合作杜印製 極 集 或 域 區 2 ο 1 極10 驟汲驟 步入步 體埋層 極有入 二具埋 納需ο 透不U 則片略 ， 晶省 元殊可 ΟΜ特則 R Ρ 之 ， ΕΕ造體 去 略 予 可 深 及 以 力驟 如>11步 之.- 0 欲 果
晶 C 電04 率I 要 需 不 程11 製驟 果步 如極 及 以 元 驟 步 « ,111 堆 閘者 動説 浮解 OS述 AM後 F 、 略fc β 將 省Ξ ΰτδ 則。 本紙ft尺度遑用中曲國家樣準(CNS)肀4規格(2丨0x297公Λ) 81. 7. 20,000¾ (II) 201362 Λ 6 η 6 經濟部中央櫺準局只工消费合作杜印製 五、發明説明（21) ，為修飾該等元件，可於積體式製程中加入一些步驟。 本發明之一痼主要技術優點係提供一組一致之製程參數 其可應用於多數個顯著不同裝置之每一裝置。每一裝置 之設計規則可儲存在資料庫中。因此，積體電路設計者 能夠自此資料庫選擇不同裝置並確保積體式製程可用於 製造該等裝置，以及如此選擇之装置偽相容於此製程。 如此大量減少設計具有新架構晶片之時間。 _ 6 a係-簡略之剖視圖其説明本製程之初始階段。該 初始材料較佳係一 P型矽基底1 5 0其，例如，可具有一 大約0 . Q 1 5之電阻係數與一 [1 ϋ 0〗之結晶結構 (crystallography)。一（Ρ-)外延層152像生長在矽基底 1 5 0之頂部。本發明製程傜在圖6 a - 6 g中配合製造1 1値不 同裝置（每一裝置形成在其値別之裝置區域中）而予以 描述。下列描述將詳細說明製造一低壓P通道場效電晶 體139、 一低壓邏輯η通道場效電晶體140 (裝置139及 1 4 0僳設計為用於電壓在或低於大約5伏特）、一 ρ通 道隔離或閘控式場效電晶體1 4 1用於一 E E P R 0 Μ陣列、一 η通道隔離或閘控式場效電晶體1 4 2用於一 E E P R 0 Μ陣列 、電氣可程式唯讀記億體Fowler-Nordheim透納元143、 一汲極延伸式η通道場效電晶體1 4 4，一汲極延伸式p 通道場效電晶體145、一横向擴散式源極/汲極金屬氧 化物半導體（LDMOS)n通道場效電晶體146、一垂直擴散 式源極/汲極金靥氣化物半導體（V β Μ 0 S ) η通道場效電 -2 3 - (請先閲讀背而之注意事項#填寫^丨y 本紙張尺度逍用中Β困家樣準(CNS)T4規格(210X297公龙） 81. 7. 20,000¾ (II) 201362 Λ 6 Π 6 經试部中央標準局貞工消费合作社印製 五、發明説明（22) 晶體1 4 7、一蕭特基二極體1 4 8以及一浮動閘極突崩式金 屬氣化物半導體（FAM0S)電氣可規割程式唯讀記億體 (EPROM)元149。該等裝置將予以製造之個別裝置區域以 及裝置之本身在整値該等圖式中偽以相同之數字予以標 記。裝置141-147及149係設計為較低壓邏輯電晶體139 與140受限於電壓及/或電流密度之程度為大者β 欲製造在晶片22上之第一主要裝置結構偽一（Π + )埋入 層154。此製程步驟對應至圖5中之（η+)埋入層製造步 驟1 0 —氣化物層（未圖示）傜沉積在（Ρ -)外延層1 5 2 之表面，並樣式化及蝕刻以界定一區域其中將植入該 (η + )埋入層。此 植 入 可，例如，以一 η型摻雜劑 如銻，在大約4 X I 0 β離子/平方公分之劑量與大約4 0 Κ電 子伏特下實族^此植入之摻雜劑偽隨後在惰性環境中以高溫步 驟予以擴散。於形成埋入層1 5 4之後，進一步在埋入層 1 5 4之頂部及該晶片表面之其餘部分之上生長半導體基 底之外延層部分1 5 6。此最後之外延層沉積傜實施至一 大約1 1微米之深度。 --旦形成並埋入該（η +)埋入層1 5 4後，在此較佳製程 中之次一步驟偽形成用於各種裝置之高壓11槽。此”高 壓” 一詞表示形成在此等槽中之裝置將承受之電壓；此 等較高電壓，例如1 2伏待及1 8伏特以及高至6 0伏待之暫 態電壓，須要較大及較深之槽其中裝置偽値別形成，但 具有較小之摻雜劑濃度。此高壓（11 -)槽之製造對應至画 -2 4 - (請先閲讀背而之注意事項洱填寫良、 本紙张尺度遑用中ΒΒ家«準(CNS)T4規格(210x297公;it) 81. 7. 2(),000¾ (II) 201362 Λ 6 Π 6 五、發明説明（23) 物 化 氮 〇 長 生 以 予 愾 6 6 層 物 化 氮 ο 一 02及 1 4 6 驟 1 步層 階物 高化 之氧 中 一 5 槽 ， η 碟 壓用 高使 入為 植佳 將較 定 ， 界化 以電Μ和 並係 化箸 式接 樣入 以植 予槽 係 η 著此 接 〇 6 域 6 1 區 層之 量 2 能 約之 大特 以伏
X 子 雜 壓 高 7 造 製 此 如 子 電 、 Κ 9 ο 6 8 1 約 、 大68 與丨 量 劑 之 分 公 方 平 域 區 槽 及及 之 體 及 體晶 晶電 電OS 道ΡΜ 通成 Ρ 形 成別 形分 HJ 5 貝 分171 將丨 分 部17 之槽h 9 分 6οβ 1或§ 及 ί 極 8 Μ Μ 6 I 汲 1道 M 之 槽通 7 及 (請先閲讀背而之注意事項#填寫支' 該 式 直 垂 為 作 用 4 5 1A 層 入 mn 埋 之 7 4 -_1 體 晶 電 效 場 其 將深 以由 處經 4傷 15式 層方 入之 埋上 在式 造画 製 。 須置 必裝 接他 連其 電之 導上 2 ο 2 極 Η 源晶 或至 極接 汲連 驟 步 中 5 圖 至 應 對 係 造 製 此 成 完 裝- 在 後 稍 接 1- « 槽 溝 性 電 導 由 經 傜 式 方 DR 而>-2 之 7f· 1 接 入連 植此 +)行 U執 圖 0 述 描 中 用 應 此 中 例 施 實 佳 較 之 示 圖 所 深 _ 線· 胆 光 以 面 表 片 晶 在 係 式 JA< 樣 定 界 以 予 )公 示方 圖平 未 \ < 子 漿離 電 6 以01 偽丨 分 部 1 下約 剩大 何在 任磷 之用 6 利 1P箸 層接 物 〇 化刻 氣触 且以 ， 予
X 經濟部中央榣準局只工消t合作社印製 1/ rc ^· 1 大域 及區 分槽 壓Π 高約 後大 然在 。驟 入步 植熱 +)用 (η利 深72 施1 實 下 特 伏 子 電 深 及 域 區 圖刻 至蝕 應並 對化 此式 Ο 榇 〇 入以 入植予 驅槽傜 以型 6 予 Ν丨 時之 小置 數裝 續壓 持低60 中施10 境實驟 環傜步 性 ，階 惰次高 之其之 Ρ 中 層 物 化 氮 本紙張尺度遑用中B Η家«準(CNS) 規格(210X297公釐） 81. 7. 20,000?fe(ll) ο 2
C Ci C ΛΠ 經濟部屮央標準局貝工消t合作社印製 五、發明説明（24 且其與一用於界定氮化物蝕亥之光阻層（未圖示）像用 作為低壓（η -)槽1 7 5、1 7 6及1 7 7植入之光罩。N槽1 7 5將 用作為低壓Ρ通道場效邏輯電晶體139之包圍槽。Ν槽 1 7 6將用作為汲極延伸式η通道功率電晶體1 4 4汲極之一 部分。Ν槽1 7 7將用作為蕭待基二極體1 4 8之包圍槽。此 處描述之製程之技術優點之一係汲極延伸式η通道場效 電晶體1 4 4之汲極1 7 6與η槽1 7 5及1 7 7同時製造。如此將 本製程簡化，因為減少所需光罩之數目並減輕由於不必 要之植入、蝕刻、熱處理及清潔步驟對於晶Η 2 2之破壊。 吾人應注意該剖視圖所示之概略之植入界限係在完成 所有熱步驟之後所得之界限。在本製程之較早階段，界 限並非如此深或寛，但其在晶Η 2 2上實施進一步之熱步 驟之後達到圖示之界限。 於低壓η型植入步驟1 0 6 (圖5 )之後，在先前蝕刻 之區域中生長一襯墊氧化物1 7 8 。接箸氮化物光罩1 6 6 偽以熱磷酸蝕刻方式予以除去，作為：大一製程步驟之預 備。 現在參考圖6 b ,其顯示較佳製程中之進一步步驟。本 製程中接著立刻進行之步驟係對應至圖5中之高壓ρ槽 形成步驟1 〇 7。高壓P槽，其分別用作為E E P R Ο Μ元1 4 3之 隔離槽、用作為汲極延伸式π通道功率場效電晶體1 4 4 之通道區域、以及用作為F A Μ 0 S Ε Ρ Κ Ο Μ元i 4 9之槽，傜利 用一光阻（未圖示）層予以樣式化。其次，傺利用硼， _ 2 6 ~ (請先閲讀背而之注意事項再项寫4<{ 本紙張尺度遑用中B國家楳準(CNS)肀4規格(210X297公釐） 81. 7. 20,000張（II) 201362 經濟部中央櫺準局E3：工消费合作社印製 五、發明説明（25) 在大約1 . 4 X 1 0 12離子/平方公分之劑量及大約4 Ο K電子 伏待能量下實施- < P -)植入。如此製造了高壓P槽區域 180、 182、 184及186。高壓p槽180之植人改變如圖示 之介於其與低壓η槽1 7 6間之ρ / η二極體界限。 繼缠至圖5之步驟1 0 8 ,接著利用一光阻層1 8 8將低壓 Ρ槽予以樣式化並且較佳係利用硼，在大約2 . 5 X 1 0 12 離 子/平方公分之劑量及大約4 Q Κ電子伏待能量下實施一 Ρ型植入。此植人製造低壓η通道場效電晶體1 4 0之低 壓Ρ槽1 9 G、作為延伸汲極式ρ通道電晶體i 4 5汲極之區 域1 9 2、作為橫向式[)Μ 0 S η通道電晶體1 4 6通道區域之 區域1 9 4、以及作為垂直式D Μ 0 S η通道功率電晶體1 4 7 通道區域之區域1 9 6。然後除去光阻層1 8 8。 現在參考圖6 c，將解説進一步之製程步驟，其對應至 圖5中之深（Ρ + )製造步驟109。一光阻層1 9 8偽予以樣式 化作為深（Ρ + )植入之光罩，該深（Ρ + )植入傲用於製造横 向式D Μ 0 S η通道電晶體1 4 6及垂直式D Μ 0 S η通道電晶體 1 4 7之反向閘極。該植入較佳偽利用硼，在約1 X 1 () u離 子/平方公分之劑量及大約4 0 Κ電子伏待能量下實施。 於高壓Ρ槽、低壓Ρ槽及深（ρ + )植入之後，在大約i i 〇 〇 °C之惰性環境中持鑛5 ϋ ϋ分鐘實施一熱槽驅入步驟。此 深（Ρ +)植入步驟在横向式D Μ 0 S η通道電晶體1 4 6中産生 一深（Ρ +)反向閘極區域2 0 0 ,以及在垂直式1) Μ 0 S η通道 電晶體1 4 7之中心産生一深（ρ +)反向閘極區域2 ϋ 2。然後 -2 7 - (請先閱讀背而之注意事項#填寫^, 裝* 本紙張尺度逍用中ΒΒ家«準(CNS)甲4規格（210X25)7公釐） 81. 7. 20,000^(11) 201362_lie_ 五、發明説明（26) 除去光阻層1 9 8 。 （ P -)槽1 9 4及1 9 6傜定位為分別利用遠 離高壓η槽1 7 (3及高壓η槽1 7 1之實質邊緣而予以分開。 Ρ槽196亦顯著地與深（η+)擴散172分開，其在一較佳實 施例中採取一環狀或無接縫形式。深（Ρ +)植入2 0 0及2 0 2 較佳傺分別位於Ρ槽1 9 4及1 9 6之中心並在内部與個別之 Ρ槽1 9 4與1 9 6分開。 現在製程進行至如画5之製程流程画所示之溝步驟 1 1 〇。此部分之製程係以圖6 d之一部分予以説明。一溝 襯墊氧化物層（未圖示）係利用過氧化氫作為作用物於 橫越晶片2 2之表面處形成為大約4 ϋ Q埃（$ )之深度。其後 ,--氮化物層（在圖6 d中可用層2 0 4表示氮化物及襯墊 氧化物兩者）偽利用氮化矽沅積条統，例如氨與二氣矽 烷（d i c h 1 〇 r 〇 s i 1 a n e )之組合，以熱步驟方式在8 0 0 °C形 成為大約1 4 Q Q埃之深度。此合成之氮化物/氧化物溝層 2 0 4接著偽樣式化並以電漿蝕刻以便留下如圖示之溝光 罩2 0 4。該溝氮化物/氧化物層2 0 4係留置於η及ρ槽之 中心區域作為保護以避免隨後之植入與局部氣化（L [) C 0 S ) 步驟。 (請先閲讀背而之注意|項#填寫^ 經濟部中央標準局負工消费合作社印製 晶通中止 一 於欲域道用 將意區通利 等人之多 ， 該吾露許如 就，暴定例 〇 古口而界 , 2 而下以可 11置留化入 驟裝所式植 步之 4 樣檔 檔中20以止 止槽 層予道 道-)溝傜通 通(11由6 此 之在λ20β 5 成植層緣 圖形不阻邊 施而劑光向 實造雜一横 偽製摻，之 次上檔此域 其22止因區 片道。檔 本紙ft尺度遑用中a a家楳毕(CNS)T4規格(210x297公釐) 81 _ 7. 20,0()()張（II) 201362 Λ 6 Π 6 經濟部屮央標準局貝工消费合作社印製 五、發明説明（27) (p)型摻雜劑例如硼，在一大約3 X 1 ϋ13離子/平方公分 之劑量及大約3 (I K電子伏特之能量F實施。此將製造在 圖6d中以+號208所表示之通道止檔區域。該通道止檔 區域2 0 8在隨後之圖6 e - 6 g剖視圖中為了清晰之目的而予 以省略。通道止檔植入之作用為增加（P -)外延層1 5 2之 導電型式至植入之通道止檔區域208中之（p)型式。此可 避免在裝置間形成寄生電晶體。隨後自晶Η 2 2之表面處 將光阻層2 Q 6予以清除。 現在參考圖6e,將描述在如圖5中所顯示之高階通道 止檔步驟f之進-步步驟。其次，局部氧化（L 0 C 0 S )在 氧化環境例如過氧化氫中持缠大約9至1 ϋ小時之大約9 0 0 °C下形成大約7 6 ()()埃之厚度（顯示於圖6 a - 6 g中之剖面 厚度並未依比例標示）。形成在該等區域之氣化作用由 於顯示於圖6 d中之氮化物/氯化物光罩2 0 4而留下開口 。此形成顯示於圖6 e中之隔離氣化物區域2 1 Q。該光罩 層2 G 4之氧化物部分傜在氫氟酸中浸泡兩分鐘而予以除 去，且該層2 0 4之氮化物部分偽在熱磷酸溶液中以大約 1 8 5 °C持續大約1 8 5分鐘而予以除去。 於一清潔步驟之後，在暴露之矽表面上生長一假 (d u m m y )氣化物層（未圖式）以除去損壞之材料。随 後，此假氣化物層利用氪酸濕蝕刻方式予以除去。 繼缅參考圖6e.傜顯示製程中進一步步驟。此等步驟 對應至圖5中顯示之"透納二極體"步驟1 1 3以及"F A Μ 0 S -2 9 - (請先閲讀背而之注意事項洱填寫本^ 本紙張尺度遑用中國國家樣準（CNS)T4規格（210x297公*) 81. 7. 20,0()0^ (II) 叫 1362_!lJ_ 五、發明説明（28) 浮動閘極"步驟1 1 4。一 E P R Ο Μ浮動閘極氧化物層2 1 2偽 予以生長用於浮動閘極突崩金屬氧化物半導體（F A Μ 0 S ) E P R Ο Μ元1 4 9。此氧化物層2 1 2係在氣環境之大約9 0 0°C下 生長至大約3 5 0埃之深度。一光阻層2 2 2係沉積在晶片2 2 之表面上並予以樣式化以界定一植入區域用於透納二極 體。接著經由氣化物層218實施磷植入，接箸存在於將 予以植入以産生（η -)透納區域2 2 4之區域之上。存在於 透納區域2 2 4之上之氧化物層2 1 2之部分接箸係予以反向 蝕刻至半導體表面處。接著，除去光阻層2 2 2。其次， 一透納氣化物層2 2 6傜在氣環境之大約8 5 (3 aC下反向生長 在暴露區域至大約9 0埃之深度（見圖6 f :)。 然後，在晶片表面利用，例如，矽烷作為氣體矽載子 在大約6 2 5 °C下沉積一多晶矽（聚合物1 )之第一層2 1 4 至大約2 0 Q G埃之深度。聚合物1層2 1 4偽利用磷，在氮-氧-P 0 C 1 3環境之大約9 ϋ D Ό持缠2 G分鐘下予以摻雜而使 其導電。接箸，聚合物1層2 1 4偽予以去除瓷釉 (d e g 1 a z e )、樣式化並蝕刻以製造如圖6 e中所顯示之 F A Μ 0 S浮動閘極2 1 4及閘極氧化物2 1 2。 (請先閲讀背而之注意事項再塥寫本{ 裝· 線. 經濟部中央標準局员工消t合作社印製 1 在 2 積 層沉 物係 化層 氣 1 極物 蘭合 成聚 形’ 在間 期 物 合 聚 積 沉 與 層 Η 驟 < 步分 之部 4 1 列 非 他 其 之 之在後 刻長隨 独生 。 及下度 化 Ρ 深 式 G 之 樣 cn 埃 積約10 沉大 之之 4 境 21環 層氧 1 在 物傜 合 層 聚物 該化 在氣 2 。 間 層 } 層 1 示一物 圖 ，合 未後聚 約 大 至 上 面 表 露 暴 之 本紙張尺度逍用中《明家«準（CNS)肀4規格（210x297公；¢) «1. 7. 20,000張（II) Λ 6 Π 6 - 五、發明説明（28厶 ，一層間氮化.物層偽在氨及二氯矽烷之環境F以大約 8 0 Q°C生長至大約2 5 0埃之深度。該組合之氮化物/氧化 物夾層偽以圖6e中之用於元149之單一層216所說明者。 在形成氮化物，氣化物絶緣體層2 1 6之步驟後，一光 阻層（未圖示）係用以覆蓋所有F AMOS η通道EEPROM元 1 4 9之層2 1 6 。然而，氮化物層2 1 6之非陣列部分傷留下 未予覆蓋。氮化物層2 1 6之非陣列部分接著傜予以蝕刻 並除去。 暫時回至圖5 ,次一高階製程步驟傜高壓裝置V t調 整步驟1 1 6。在此步驟下，在晶Η上沉積一光阻層（未 圖示）並樣式化以暴露高壓η槽1 5 8、 1 6 (]、 1 6 2及1 6 4。 此等槽偽利用硼以一足夠將Ρ通道臨限電壓改變約一伏 特之濃度及能量予以植入。該光阻層（未画示丨接著予 以除去。一第二臨限電壓調整植入偽予以實施其用於利 用高壓Ρ槽結構182、 184、 180及186之裝置。在晶片22 上沉積一光阻層（未画示）並樣式化以選擇性地暴露此 等區域而覆蓋所有其他區域。接著，利用硼實施一 η通 道V t調整植入以將臨限電壓改變約ϋ . 8 5伏待。 (請先IV.1讀背而之注意事項再填寫本{ 經濟部屮央標準局貝工消费合作社印製 後 入 植 整 調 層 物 化 氧 極 閘 壓 高 在自 偽到 18達 2 以 上 分 部 露 暴 之 矽 在 長 生 °c0 ο 度 9 深 t 約之 V.大埃 壓之00 高境5 於環 氧 至 8 片 Μ晶 驟在 步 ， Θ 程 6 製圖 階考 高參 一 绩 次繼 壓 低 偽 5 画 積 沉 面 表 之 入未 植 { 整層 調阻 t 光 Λ 本紙張尺度遑用中國困家«準(CNS)甲4規格(2丨0X297公；《：) 81. 7. 20,000張（Η) 201362 Λ 6 Β 6 經濟部中央標準局貞工消费合作社印製 五、發明説明（29) 圖式）並樣式化以暴露低壓槽175、 190、 182、176、 192、194及196。接箸，經由高壓閘極氧化物層218實施 一硼植入，然後存在於低壓槽區域之上。於此植入步驟 實施後，利用相同之樣式化光阻層，自上述剛描述之低 壓η及p槽之表面處蝕刻閘極氧化物層2 1 8 。於此蝕刻 步驟之後，閘極氧化物層218偽予以留置在高壓槽168 、182、 184、 18 ti、 169、 170、 171 及 186 之上。 其次，去除舊的光阻層並於場效電晶體1 3 9及1 4 ϋ之低 壓槽上生長一低壓閘極氣化物層2 2 ϋ以取代經由蝕刻方 式除去之高壓閘極氧化物層2 1 8 ^低壓閘極氣化物層2 2 0 係在氧環境之熱步驟F生長至大約2 ϋ ()埃之深度。 圖5之次一高階製程步驟1 2 2有關於多數個導電平面 2聚合物閘極之沉積、摻雜及界定。參考圖6 f ,其說明 製程中之此等步驟。一第二多晶矽層（聚合物2 )係沉 積至大約4 5 0 0埃之深度。此可，例如，利用矽烷作為沉 積劑在大約6 2 5 °C下完成。接著，聚合物2層傜利用磷 予以摻雜以使其導電，此像利用，例如，P 0 C 1 3在大約 9 0 0 °C之氫及氧環境中之熱步驟下菁施。然後將聚合物 2層去除瓷釉。樓越該表面沉積一光阻層（未圖示）並 樣式化。接著，將此第二聚合物層蝕刻以界定下列聚合 物2之閘極·· 一低壓p通道電晶體閘極2 2 8 、 一低壓η 通道電晶體閘極2 3 Q、 一 ρ通道E E P R 0 Μ電晶體閘極2 3 2、 一 η通道EEPR0M電晶體閘極234 、 一 η通道EEPR0M控制 -3 1 - (請先閲讀背而之注意事項再填寫表 本紙張尺度遑用中國國家楳準(CNS)甲4規格（210x297公釐） 81. 7. 20,000^(11) 201362 Λ 6 η 6 經^:部中央標準局員工消费合作社印製 五、發明説明（30) 閘極2 3 6、一 Ε Ε Ρ β 0 Μ浮動閘極2 3 8、一汲極延伸式η通道 電晶體閛極2 4 0、 一汲極延伸式ρ通道電晶體極2 4 2、一 環狀或無接縫之横向式DM0S η通道電晶體閘極244、一 環狀或無接縫之垂直式D Μ 0 S η通道電晶體閘極2 4 6、以 及一 F A Μ 0 S η通道控制閘極2 4 8 (此最後之閘極在此處 僅偽部分界定）。 現在參考圖6g，其說明積體式製程之基餘主要步驟。 暫時回至圖5,圖5中之其次步驟俗EPROM堆積蝕刻步 驟1 2 4、源極/汲極製造步驟1 2 6、以及接觸步驟1 2 8。 一光阻層（未画示）係予以沉積覆於晶Η 2 2之表面上並 樣式化以暴露E P R 0 Μ區域1 4 9中第二聚合物層2 4 8之不需 要部分。該樣式化之光阻界定一堆積其包含EPROM浮動 閘極氣化物2 1 2、E P R 0 Μ浮動閘極2 1 4、氮化物/氧化物 夾層2 1 6以及第二聚合物控制閘極2 4 8。利用相同之光阻 光罩，所有此等層係成功地予以蝕刻製造如圖6 g中所示 之”堆積” 2 1 2、 2 1 4、 2 1 6及2 4 8。然後除去樣式化之光阻 層。 在堆叠蝕刻之後，一 2000埃厚度之氧化物層（未圖示 )俗予以沉積於晶Η 2 2之上並以各向異性方式 (a n i s 〇 1 .1· 〇 p i c a U y )反向蝕刻以産生側壁式氣化物區域 2 5 0 。因為具有垂直起伏形狀表面持徴之氣化物最初厚 度通常較氣化物層之厚度為厚，所以自反向蝕刻處留下 區域2 5 Q 〇在反向蝕刻之後，一 3 0 Q埃之帽狀氣化物層傜 -3 2 - (請先閲讀背而之注意事項再填寫本{ 裝- 訂- 線- 本紙張尺度遑用中B «家«準(CNS) T4規格(210X297公*) 81. 7. ‘20,000張（II) 201362 Λ 6 η 6 經濟部中央標準局员工消赀合作社印製 五、發明説明（33) 在氣環境下以熱步驟予以生長以將閘極2 2 8、2 3 0、2 3 2 、2 3 4、 2 3 6、 2 3 8、 2 4 0、 2 4 2、 2 4 4、 2 4 6 及 2 4 8 之表面絶 緣。 其次，一光阻層（未圖示）傜予以沉積覆於晶Μ 2 2之 表面上並樣式化以暴露裝置區14Q、 142及143。裝置區 1 4 4、 U 5、 1 4 6及i 4 7之選擇部分亦留下開U。E P R 0 Μ裝 置區1 4 9亦留下開口。接著，一低密度擴散（L D D )植入係 利用移動（m ◦ b i 1 e ) η型摻雜劑例如磷在大約4 . Q X 1 0 14 離子/平方公分之劑量及大約8 0 Κ電子伏特之能量下實 施。此製造了源極/汲極區域2 4 5、2 5 6、2 5 8、2 6 ϋ、 2 6 2及2 6 4，用於汲極延伸式η通道電晶體1 4 4之源極區 域2 6 6、用於電晶體1 4 4汲極之接觸區域2 6 8、用於橫向 式D Μ 0 S η通道電晶體1 4 6之汲極接觸區域2 7 2及環狀源極 /汲極區域2 74、用於垂直式I) Μ 0 S電晶體1 4 7之深（η +)接 觸區域2 7 6及環狀源極/汲極區域2 7 8、用於蕭特基二極 體1 4 8之接觸區域2 7 8、以及用於F A Μ 0 S E P R 0 Μ元1 4 9之源 極/汲極區域2 8 0及2 8 2。 在L D D植入之後，-第二（ίΐ +)源極/汲極植入相同區 域，使其成為（η + ),此偽利用砷在大約5 X 1 ϋ 15離子/ 平方公分之劑量及大約1 2 0 Κ電子伏特之植入能量下實施 。其後，上述兩種植入傜在氮環境之大約9 0 (TC下予以 退火以産生圖示之棺入界限。特別地，在（η +)區域2 7 4 及2 7 8中磷摻雜劑之一部分偽在L D Η 0 S電晶體1 4 6與V 1) Μ 0 S -3 3 - (請先閲讀背而之注意事項再填寫本( 本紙》尺度逍用中β國家《準(CNS) Τ4規格(210X297公*) 81. 7. 20,000ik (II) 201362 Λ 6 η 6 經濟部屮央標準局员工消费合作社印製 五、發明説明（32) 電晶體1 4 7之値別閘極氣化物2 1 8之下部分擴散。 該（η +)源極/汲極樣式化之光阻層（未圖示）傜予以 除去並以一光阻層替代，此光阻層偽樣式化以界定多數 値（Ρ + )源極/汲極區域。一（Ρ + )源極/汲極植入傜利用 硼在大約2 X 1 Q b離子/平方公分之劑量及大約2 5 Κ電子 伏持之能量下實施。此植入步驟製造分別用於低壓 E E P R 0 Μ閘控p通道場效電晶體1 3 9及1 4 1之（p + )源極/汲 極區域284、286、288及290;製造用於汲極延伸式ρ通 道電晶體1 4 5之源極2 9 2與汲極接觸區域2 9 4 ;以及製造 分別用於横向式D Μ 0 S電晶體1 4 6及垂直式13 Μ 0 S電晶體1 4 7 之中央反向閘極接觸區域2 9 6及2 9 8。 上述之步驟對應至圖5中之源極/汲極製造步驟126 。次一製程偽"接觸"步驟1 2 8。於一清潔步驟之後，沉 積硼碟矽玻璃（borophosphate silicon glass, BPSG) 並予以強化。一光阻層（未圖示）係予以樣式化並蝕刻 以用於裝置139-149之每一接觸（未圖示）。該BPSG僅 在蕭特基二極體装置區域1 4 8處顯示，其標示為3 Q 0。該 樣式化之光阻偽用作為接觸孔，包含蕭特基二極體1 4 8 之孔3 0 2，之連續濕與電漿蝕刻之光罩。 於另一清潔步驟之後，僅在蕭特基二極體孔3 0 2中沉 積鉑並予以燒結（s i n t e 1’）以製造矽化粕層3 0 4 。除去未 反應之鉛。然後，在孔3 0 2及其他接觸孔（未圖示）中 濺鍍耐高溫金靨例如鈦-鎢合金至大約3 3 0 0埃之深度。 -3 4 - (請先閲讀背而之注意事項再填寫本f 裝- 訂* 線< 本紙張尺度遑用中B國家«毕(CNS) 規格(210X297公龙) 81. 7. 20,000^(1!) 201362 Λ 6 Π 6 經濟部中央標準局IS：工消费合作社印製 五、發明説明（33) 此偽於另一大約埃之鋁銅合金之後實施以完成第一 階段之金屬噴敷。接著，將此第一層金屬（金屬1)樣 式化，蝕刻並燒結。匯6g中傜以306表示金屬1接觸； 裝置139-149之各種裝置終端之每一終端皆製造相同之 金屬接觸。一些該等接觸並未顯示在圖6 g中之剖面中， 並為清晰之目的而省略其他部分。 其餘製程步驟並未以画6g中之任何結構予以表示，因 其偽此領域中具有一般技藝之人士所易思及者。一中間 平面絶緣層係予以沉積覆於第一階段之金屬噴敷上，並 將溝樣式化且予以蝕刻。 接箸，將一經由連缠濺鍍鈦鎢合金與鋁銅合金而形成 之第二金屬層予以樣式化並蝕刻。一氛氣化物/氣化物 層係予以沉積覆於晶片2 2之表面上。此氮氣化物/氧化 物層形成一保護外罩，其偽予以樣式化並蝕刻以暴露晶 片2 2之引線墊5 6 (見圖3 )。隨後傜圖5中步驟1 3 8之 潔淨室以後之步驟。 圖6 g - 1傜垂直式D Μ 0 S電晶體1 4 7之較詳細剖視圖。如 前所述，源極/汲極區域2 7 8俱用以接受磷之L D D (低密 度擴散）植入以及較重之U )型摻雜劑例如砷之（η + )植 入。低壓Ρ槽1 9 6係利用例如硼之摻雜劑而製造。 根據習知技Μ，與該Ρ槽1 9 6及源極/汲極區域2 7 8等 效之結構係以自調方式植入至聚合物閘極2 4 6之内部橫 向邊緣處，如同由側壁氣化物區域2 5 0所擴增者。因為 -3 5 - (請先閱讀背而之注意苹項再填寫本{ 本紙ft尺度遑用中曲B家楳準(CNS)甲4規格(2〗0><297公;«：) 81. 7. 2(),000ifc (II) 201363 Λ 6 η 6 經濟部中央標準局EX工消费合作社印製 五、發明説明（34) 磷偽易於移動之摻雜劑，所以源極/汲極區域278傾向 於以較該界定（P -)通道區域之硼為快之速率在閘極2 7 6 下横向擴散，此減少或除去冶金（metallurgical)通道 長度ϋ i及A 2 。為避免此問題，源極/汲極區域2 7 8 之摻雜劑濃度偽設定為頗低於最佳者，大約為10 18離子 /平方公分。 因為積體式製程在製造聚合物閘極246之前形成低壓 P槽196，所以在源極/汲極區域278中之摻雜濃度會增 加到至少1 0 2Q離子/平方公分之等级。因為（η +)區域 2 7 8係自調於聚合物閘極2 4 6處，所以通道長度1 1及 Jl2偽由聚合物對於低壓Ρ槽196之校準而定。LDM0S電 晶體1 4 6之結構及優點像類似者。 圖6 h - 1偽L D Μ 0 S電晶體1 4 6之平梘圖。溝氧化物界限 2 1 0形成一矩形ί圖框）邊界圍繞主動裝置區域。高壓 η槽之界限係以一設置於溝氧化物2 1 0内部之矩形邊界 線1 7 〇顯示。就垂直式D Μ 0 S結構1 4 7而言，其須要深擴散 區域，此内部界限係以假想之1 7 2 b顯示。此亦係深擴散 接觸區域2 7 6之概略界限。圖6 h - 1顯示設置於（η -)槽I 7 0 中之L D Μ 0 S或V [) Μ 0 S結構之箪一 ”條狀物”。外部橢圓線 2 4 4 a標示聚合物閘極2 4 4之外部界限。於L D Μ 0 S中次一内 部線表示横向式外部（η + )源極/汲極區域2 7 2之内部界 限，該區域自溝氧化物2 1 ϋ (以2 7 2 a標示）之内部界限 延伸至位於聚合物閘極2 4 4之下在2 7 2 b之一點處。於 -3 6 - (請先閲讀背而之注意事項#填寫本{ 本紙張尺度遑用中a B家«準(CNS) T4規格(210x297公;¢) 81. 7. 20,000^(11) 201362 Λ 6 Π 6 經濟部中央標準局負工消费合作杜印製 五、發明説明（35) V D Μ 0 S中，此外部源極/汲極區域之内部界限偽保持在 以1 7 2 b標示之深擴散區域之内部界限處。 繼績向内所見到之次一界限係一金屬導體區域者。内 部環狀（n+)源極/汲極區域之外部界限係接箸在2 74a處 所見到者。低壓P槽1 9 4之外部界限可相同於外部源極 /汲極區域272b之内部界限。向内之次一界限傜環狀聚 合物閘極2 4 4之内部橫向邊緣2 4 4 b。其次呈現深（p +)擴 散表面接觸區域296之外部横向邊緣。此邊緣之徑向向 内者係深（P +)反向閘極2 0 0之外部界限。繼續向内所見 到之最後界限傜U +)源極/汲極區域2 7 4之内部界限 2 7 4 b 〇 僅該L D Μ 0 S電晶體1 4 6平視圖之一部分偽予以顯示。雖 然，在典型狀況中，以聚合物2 4 4 a之外部邊線定出界限 ，電晶體1 4 6之直徑可大約為3 2徹米，但電晶體1 4 6之f 度可逹5 Q 0至1 0 1 I)徹米。又，數値此類”條狀物"可置於 同一 η槽1 7 ϋ中且以並接方式連接。類似地，此等相同 並接之’’條狀物"可共用同一無接缝環形之深（η 〇擴散區 域1 2 2 ,於垂直式D Μ 0 S電晶體結構中，以及可共用同一 (η + )埋入層】5 4 (見圖6 g )。 雖然經由舉例方式説明裝置1 3 9 - 1 4 9以顯示用於製造 每一裝置之積體式製程，但是進一步之裝置亦可利用相 同之製程流程予以製造。下列画7 - 1 4之糸列偽全部以類 似方法予以規劃。例如，圖7 a - 7 h全部顯示一低壓p通 -3 7 - (請先閲讀背而之注意事項再塡寫夫 本紙張尺度遑用中a困家樣準(CNS) Ή規格（2丨0x297公*) 81. 7. 20,000^(11) 201362 Λ 6 η 6 經濟部屮央橾準局®:工消t合作社印製 五、發明説明（36) 道場效電晶體3Q3,其類似於顯示於圖6a-6g中之電晶體 1 3 9 ,並增加一反向閘極連接。在該等圖中，圖7 a - 7 g係 概略剖視圖其分別對應於圖6 a - 6 g ^圖7 h偽電晶體3 0 3之 概略平視圖。此態樣偽重覆遍及於其他裝置之圖8 - 1 4。 在所有画7 - 1 4中，相同之記號標示對應於任何顯示在圖 6a-6g中之結構。 待別參考画7 a ,通常以3 ϋ 3指示之具有反向閘極連接 之低壓Ρ通道電晶體可在與顯示於圖6 a - 6 g中裝置相同 之製程流程期間予以製造。低壓η槽3 0 4偽在與槽1 7 5 ( 圖6 a)相同之時間予以植入。一光阻層1 6 6已予以樣式 化並用作為低壓η槽3 04之光罩。在圖7 b中，η槽3 ϋ 4與 覆蓋之氣化物層178未予變動。因裝置區域3Q3在圖6c之 步驟中並未有顯箸之變化，所以省略圖7 c。在圖7 d中， 利用氮化物/氧化物層2 ϋ 4與樣式化之通道止檔-界定光 阻層2 0 6之組合物掩蔽η槽3 (] 4與氣化物層1 7 8。然後， 植入Ρ型通道止檔區域2 ϋ 8 ,如該圖中以+號所示者。 於圖7 e中，在除去光阻層2 0 6之後，利用局部氧化 (L 0 C 0 S )製程在氮化物/氣化物層2 0 4 (圖7 d )未予覆蓋 之區域中製造隔離氣化物區域2 1 ϋ 。在蝕刻高壓閘極氣 化物（未圓示）且實施低壓V t調整植入後，在槽3 ϋ 4之 表面上生長閘極氧化物層2 2 ϋ ^圖7 e顯示裝置3 0 3在植入 透納二極體2 2 4 (圖6 e )時候之狀態；圖示之裝置3 0 3之 全部係由光阻層2 2 2予以掩蔽。 -38- (請先閲讀背而之注意亊項洱填寫本f 本紙張尺度遑用中明國家«準(CNS) T4規格(210x297公*) 81. 7. 20,000^(11) 201362 Λ 6 Β6 經濟部中央標準局貝工消费合作杜印製 五、發明説明（37) 圖7 f中顯示一聚合物2閘極3 0 6之沉積、摻雜、樣式 化與蝕刻。在圖7 g中，以側壁氣化物區域2 5 0及帽狀氧 化物2 5 2將閘極3 0 6絶緣。於圖6 g所描述之L D D植人製造 一（II -)植入區3 Q 3。電晶體區域3 () 3之其餘部分偽以用於 此植入步驟之後阻予以掩蔽。緊隨其後者係一（η +)植入 其係於步驟1 2 6 (圖5 )期間實施（η +)源極/汲極砷植 入之同一時間實施。此製造（η +)區域3 1 Q。區域3 Q 8及 3 1 0像用作為連接至η槽3 ϋ 4之反向閘極。在圖6 g中所描 述之（P +)源極/汲極植入期間，以類似於電晶體1 3 9 ( 圖6 g )之區域2 8 4及2 8 6之方式製造源極/汲極區域3 I 2 及 3 1 4。 現在參考圖7 h ,其顯示完成之裝置3 0 3之平視圖。低 壓η槽3 ϋ 4偽以圍繞主動裝置區域之矩形實線予以標示 。源極/汲極植入像以標示為3 1 2及3 1 4之點狀包圍線予 以顯示。反向閘極連接區域3[ί 8偽以點狀包圍線予以顯 示。區域3 ϋ 8之頂部、底部及左倒邊界、區域；Π 2之頂部 及底部、以及區域3 1 4之頂部、底部及右側邊界偽由溝 氣化物層2 1 ϋ之横向邊線予以界定。植入3 1 2及；Π 4係自 調於L 0 C 0 S氧化物2 1 ϋ之邊緣與第二平面聚合物閘極3 0 6 之邊緣，如由側壁氣化物2 5 0 (見圖7 g >所擴大者。第 二平面聚合物閘極3 ϋ 6係延伸至襯墊3 1 6， 一接觸3 1 8偽 自第一平面金颶處製造於該襯塾3 1 ti上。此第一平面金 屬亦用以在電晶體3 () 3之反向閘極區域3 Q 8、源極/汲極 (請先閲讀背而之注意事項再堝寫本{ 裝- 訂_ 線. 本《張尺度遑用中國國家楳準(CNS) T4規格（210X297公釐) 81. 7. 20,000ifc (II) Λ 6 η 6 五、發明説明（38) 區域3 1 2以及源極/汲極區域3 1 4之上製造接觸3 2 0。 (請先閲讀背而之注意事項再蜞寫本( 圖8 b - 8 h説明製造具有一反向閘極連接之低壓η通道 場效電晶體3 2 2之連續階段。因為顯示於画6 a中製程階 段之將成為反向閘極電晶體3 2 2之装置區域未發生重要 事項，所以未顯示圖8 a。圖8 b顯示在與圖6 b中形成p槽 1 9 0相同之時間植入低壓p槽3 2 4。P槽3 2 4係由一樣式 化之光阻層1 8 8予以界定。在圖8 c中，裝置區域3 2 2傜以 一光阻層1 9 8予以掩蔽。在圖8 d中，氮化物/氧化物層 2 0 4本身係用作為用於植入通道止檔物2 0 8之光罩，在後 續其餘圖示中未顯示該止檔物2 0 8。隔離氣化物區域2 1 0 偽在圖8 e中氮化物/氣化物層2 0 4 (圖8 d )未覆蓋之區 域中生長。一高壓閘極氣化物2 1 8 (未在圖8 a中顯示） 傜在槽3 2 4之表ffi上生長。槽3 2 4僳予以掩蔽以防止高壓 V t調整植入，但予以樣式化以接受低壓V t調整植入。 然後，於一清潔步驟後，生長一閘極氧化物層2 2 G。如 圖示，装置區域3 U傜在E E P R Ο Μ透納二極體植人步驟期 間以光阻層2 2 2予以掩蔽。 經濟部中央標準局CX工消#合作社印製 在圖8 f中，一多晶矽閘極3 2 6偽予以沉積、摻雜、樣 式化並蝕刻。此閛極3 2 6具有在圖8 g中加入之側壁氣化 物區域2 5 U以及一帽狀氣化物2 5 2。此閘極/側壁氣化物 結構3 2 (5、 2 5 0係用以部分地自調一對（n )植入：一低密 度（η -)植入其形成源極/汲極區域：i 2 8與源極/汲極區 域3 2 9 ,其偽利用磷而實施者，以及一髙密度植入其形 81. 7. 20,000¾ (II) 本紙張尺度遑用中明國家«準(CNS)肀4規格(210X297公:¢) 201362 Λ 6 Π 6 經濟部中央標準局EK工消费合作社印製 五、發明説明（39) 成區域3 3 G及3 3 1 ,其係利用砷而實施者。在製程結束時 ，區域3 2 8及3 2 9在閘極3 2 6之下擴散延伸，然而界定區 域3 3 0及3 3 1之珅卻保持在定位。最後，在（p +)源極/汲 極植入步驟期間-區域3 3 2偽予以樣式化並以磷植入以 製造一連接至（P -)槽324^反向閘極。 圖8 h像低壓η通道電晶體3 2 2之概畋平視圖。p槽界 限係以3 2 4標示。源極/汲極區域3 2 8及3 2 9偽由隔離 L 0 C 0 S氣化物2 1 0在兩側（區域3 2 8 )或在三側（區域3 2 9 )予以界定。植人區域3 2 8、 3 2 9、 3 3 0及3 3 1 (最後兩値 區域見圖8 g ,該兩個區域在画8 h中予以省略以求清晰） 偽自調於閘極與伴隨之側壁氣化物區域2 5 0處（在圖8 h 中未顯示 > 。反向閘極擴散區域3 3 2偽在其左側自調於 L 0 C 0 S氧化物2 1 0。其右侧傜利用光阻界定。聚合物2閘 極3 2 6係延伸至·襯墊3 3 4 ,並且一接觸3 3 6傜自第一金 屬層（未圖示）製造在該襯墊上。此第一金屬層之導體 亦在反向閘極連接3 3 2與源極/汲極區域3 2 8及3 2 9上經 由相對應之接觸：U 8形成連接。 現在參考画9 a - 9 h ,將描述本發明製程應用於一 1 8伏 待反向閘控式N M G S場效電晶體3 4 ϋ。電晶體3 4 Q類似於高 壓Ν Μ 0 S電晶體1 4 1 ，此兩者可用於閘控加至E E P R 0 Μ陣列 之擦拭電壓或規劃程式電壓。圖9 a ,在主要順序中對應 至圖6 a ,說明製造一高壓η槽3 4 2其係在與高壓η槽1 6 8 、16 9、 1 7 0及1 7 1形成之同時而形成。裝置區域3 4 G之周 -4 1 - (請先間讀背而之注意亨項洱填寫本{ 裝- 線* 本紙張尺度遑用中a Β家樣準(CNS)甲4規格(210x297公Α) 81. 7. 20,000^(11) Λ 6 η 6 2〇±θβ^ 五、發明説明（40) 邊部分係由一氮化物層1 6 6在圖6 a中形成低壓η槽之期 間予以掩蔽，且槽3 4 2係以一光阻層（未圖式）予以掩 蔽。如部分顯示於9b者，在圖6b及6c所顯示之步驟期間 裝置區域3 4 0未實施任何製程步驟。因此，圖9 c係予以 省略。 參考圖9d,槽34 2傜部分地由氮化物/氣化物層204掩 蔽且此掩蔽係由樣式化之光阻層2 G 6予以完成。此光阻 層2 D 6偽用於植入通道止檔區域，其以2 G 8並以"符號 標示。為清晰起見，通道止檔區域2 0 8傜於後绩其他圖 示中予以省略。在_ 9 e中，隔離或溝氧化物區域2 1 0偽 選擇性地在氮化物/氣化物層2ΰ4 (見圖9d)未覆蓋之 半導體層表面部分生長。槽3 4 2係予以暴露以接受高壓 V t調整植入。其後，一高壓閘極氣化物層2 1 8像生長至 大約5 0 ϋ埃之深度。 在画9 f中，第二多晶矽層傜予以沉橫、摻雜、樣式化 並蝕刻以製造一導電閘極3 4 在圖9 g中，加入側壁氧 化物區域2 5 0以及帽狀氣化物層2 5 2。在帽狀氣化物2 5 2 形成後一槽連接區域3 4 6像於（11 -)低密度擴散植入步驟 (請先閲讀背而之注意事項#填寫本f 裝. 線- 經濟部屮央標準局員工消费合作社印製
入 4 植 3 磷域 由區 間+) 期U 與 施 實 而 雜 摻 為 作 磷 以 傜 此 Ο 成 形 而 成 形 極 源 〇 罩 光 之 同 相 用 利 偽 入 植 砷 之 極 源35 +)置 ( 裝 於 示 傜'to顯 2 4 5 3 其 -3 極 ， 閘中 5"、 h 3 fi 9 與調画 域自在 區且 極 成 形 間 期 驟 步 入 植 極 汲 置 裝 隹 0 圖 視 平 略 概 之 本紙張尺度遑用中a因家榣準(CNS)肀4規格(210X297公釐) 81. 7. 20,000¾ (II) 2043^2. 經濟部中央標準局员工消费合作杜印製 五、發明説明（41) 之概略圖示看起來與顯示於圖7 h及8 h中之圖示相似，但 有尺寸上之差異，此偽由於該電晶體340預定用於處理 跨於其通道上1 8伏待V 之事實所致之。η槽界限3 4 2係 較顯示於圖7 h及8 h中之槽界限為大且較深。溝氣化物 2 1 0之突出部分較寬且閛極3 4 4亦較寬。閘極3 4 4延伸至 一襯墊354其由一適當之接觸356與一第一金屬導體連接 。如前述，源極/汲極區域3 5 0係由隔離L 0 C 0 S氧化物 2 1 ϋ在其上側及下側，由光阻在其左側、以及由浮動閘 極3 4 4與伴隨該閘極之側壁氣化物2 5 ()(見画9 g )在其右 側予以界定。源極/汲極區域3 5 2在其三側自調於隔離 氧化物2 1 0且在其左側自調於側壁氧化物閘極3 4 4。反向 閘極連接區域3 4 6係在其三側由氧化物2 1 G並在其右側由 樣式化之光阻予以界定。在個別之金屬1導體（未圖示 )與區域3 4 6、 3 5 0及3 5 2之間形成適當之接觸3 5 8。 其次，參考圖1 G b - 1 Q h，其顯示製造一反向閘控式1 8 伏特N Μ 0 S場效電晶體：i 6 (1之連鑛階段。場效電晶體3 6 0像 類似於顯示於圖6 a - 6 g中之η通道F E T 1 4 2。此1 8伏待電 晶體偽用以閘控加至E E P R⑽元，例如由元14 3 (見圖6 g KM 之無 , 中 者列 成序 1 匕 "虫 所在 壓 高 之 列 tp 園 成 形 在 為 因 (請先閲讀背而之注意事項#填寫本( 3 時 Η 域此晶 區在施 成 V*/ » b ο 1A 圖 在 ο 槽 成 形 中 層 阻 光 - 與 入 植 槽 P 壓 低 6 - 1 之 層分 物部 化他 氧其 一 上 置。實高 裝 6 以 ， 在ΓΙ62中 未 尚 時 槽 “ P 槽10 壓蔽圖 高掩在 本紙張尺度遑用中a Β家樣準(CNS)甲4規格(210x297公龙） 81. 7. 20,000¾ (II) 2Q1362 Λ 6 Π 6 五、發明説明（42) 蔽 掩 以 予 8 9 IX 層 阻 光 I 另 β 8 7 lx 層 物 化 氧 由 仍 2 6 3 槽 P 壓 式 直 医 囊 於 用 入 植 便 以 圖 見 深 之 中 之 刻 蝕 且 化 式 0 P /IV 定 界 以 用 利 身 10本 圖其 在由 〇 偽 2 4 ο ο 2 2 域層 區物 極化 閘氣 向 \ 反物 +)化 (P氮 道 通 圖 在 限 界 之 但物 ，化 域氣 區離 該隔 示 。 表示 號顯 + 不 以中 中 示 d Ϊ ο 圖 * IX 他 其 之 列 系 示 圖 20此 域在 區域 檔區 止該 圖 在 俗 長 生 上 面 表 層 延 外 之 蓋 2 覆 域未 區 } 層 物 化 氣 \ 物 化 0 中 d 物 ο 匕 1 /1 圖氧 見 \ ί 物 34-U ο 氮 去 除 在 (請先閲讀背而之注意事項#填寫本f' 閘晶 36壓個。 槽高整 } 在之蔽6e ,埃掩画 後00以見 之 2 ί 4 一 2 4 20長層22 層生阻域 壓 高 施 實 上 層 了 物除 化面 氧表 極 Η 積 沉 以 予 係 層 物 合 聚 面 平10 二 圖 第於 以 極 閘 電 導 造 中 入 植 整 調 後 然 極 二 納 透 則一區 後卩入 其 ，东體 光 裝· 雜圖 摻在 刻 蝕 並 化 式 樣 氧 壁 偾 中 極 閘 至 加 係 2 5 2 層 物 化 氣 狀 帽 及 ο 5 2 域 區 物 化 然 訂_ 線- 散 36擴 及向 6 6 横 3 F 域之 >~^ 14 6 成.3 形物 以化 入氧 植極 磷閘 之在 低 會 當中 相程 度過 濃火 將退 ，之 後後 隨 在 其 利 經濟部中央標準局員工消费合作社印製 與生 用産 以極 砷汲 入與 植極 ，源 罩+) Ρ 光丨 之入 同fl 相在 者 ， 用後 使 最 所 。 8 2 6 7 3 及及 6 Π 6 7 3 MO 入域 植區 光 用 利 〇 地緣 分邊 部之 偽10 2 其物 4 化 3 氧 域離 區隔 觸於 接調 槽自 P 地 一 分 入部 植且 ，定 間界 期以 之阻 圖以 在傜 限 中 圖 視 平 略 概 之 二-* 顯 所 示 標 線 實 形 矩 物 化 氧 場 界裝 向壓 橫低 之較 一 6 3 供 槽提 本紙張尺度遑用中B S家«準(CNS) T4規格(210X297公釐) 8!. 7. 20,0()0ίΜ (II) 201362 Λ 6 η e 經濟部中央標準局貝工消费合作社印製 五、發明説明（43) 置為寛之邊界。同樣地，聚合物閘極3 6 4較寬以便界定 一足以處理大電壓之通道寬度並防止在源極/汲極區域 366及368之間衝穿（punch-through)。源極/汲極區域 3 6 8偽在三側由溝氧化物2 1 0且在剩餘之側由閘極3 6 4予 以界定。源極/汲極區域3 6 (3係在上側及下側由溝氧化 物2 1 C1，在右側由閛極3 6 4以及在左側由樣式化之光阻予 以界定。反向閘極連接區域3 7 4係在三側由隔離氧化物 2 1 0且在右側由樣式化之光阻予以界定。自反向閘極連 接區域3 7 4、源極/汲極區域3 6 6以及潁極/汲極區域 3 6 4處形成對應於金屬1之線（未圖示）之適當接觸3 8 0。 其次，參考匯1 1 a - 1 1 g ,其說明製造一横向擴散式源 極/汲極η通道”金屬”氧化物半導體（L 1) Μ 0 S )場效電晶 體3 8 2之連續步驟，如此等步驟整合於此處所描述之製 程中般。首先，横向式D Μ 0 S電晶體3 8 2係設置一高壓η槽 3 8 4其在與圖6 a中形成高壓η槽_1 7 !)相同之時間形成。在 植入低壓η槽之期間（見圖6 a) ， η槽3 8 4係由一氣化 物層1 7 8予以掩蔽，且装置區域之周邊部分偽由一氮化 物層1 6 6予以覆蓋。在此時，光阻（未圖示）覆蓋中央 槽區域3 8 4。參考圖1 1 b，在其他低壓ρ槽]9 0 - 1 9 6 (見 圖6 b )植入時，將一光阻層1 8 8樣式化並植入一低壓p槽 3 8 6。然後，除去光阻層1 8 8且一深（p + )擴散偽由-一樣式 化之光阻層1 9 8予以界定並植入，如圖1 i c中所示者。在 圖1 1 d中，一氮化物與氧化物層2 0 4與一光阻層2 0 6結合 -4 5 - (請先閲讀背而之注意事項洱填寫本^ 本紙张尺度逍用中a國家樣準(CNS)T4規格(210X297公Λ) 81. 7. v〇(〇〇〇^ (]|) 201362 Λ 6 Π 6 五、發明説明（44) 物 化 2 氮 檔之 止刻 道蝕 通與 於化 用式 供 樣 提在 以且 罩 光 之 後 然 罩 光 物 化 氣 層圖 阻見 光ί 去04 除 1 次 與其 物 化 氧 部 局 長 生 中 2 8 3 域 區 置 裝 之 蓋 覆 未 層 物 化 氧 及 4 ο 2 層 物 化 氣 \ 物 化 氮 去 除 著 接 極 t R V 壓壓 高 低 1 入 將植 ，在 後 。 然度 〇 深 中之 84埃 3 ο 槽50 於約 λ大 植至 整長 諝生 8 t 1 V 2 壓層 高物 將化 ，氣 物置 化裝 氧蔽 極掩 9— VI. 壓示 低圖 成未 形丨 且 層 整阻 調光 時 2 ; 層 6e阻 圖光 見 用 利 俗 榜 以 予 傜 (請先閱讀背而之注意事項再堝寫本f 該 在 且 並 4 2 2 體 極 二 纳 透 定 - 8 界 3 以置 化裝 式於 上 之 後 之 驟 步 入 植 體 極11 二 圖 納 。 透段 於階 程 物 合 聚 示 顯 置 留 時 成 形 體 画 以 入 進 積 沉 以 予 係 層 "樣 之 ' 示雜 表摻 蝕 並 化 式 圖 在 極矽 閘晶 一 多 造在 製成 上形 面傺 表50 • 2 之 ί 8 域 2 區 層物 物化 化氣 氧壁 極側 閘 ， 在中 以lg 刻丨 晶以 多用 在偽 長 } 生示 傜圖 物未 化 I 氣層 狀阻 帽光 1 1 a〇 ， 上 上部 綠頂 邊露 向暴 横之 之90 ο 3 39極 極閘 閘矽 或 ο 9 3 極 亥 --^ 定 界 之 定 界 未 緣 邊 之 ϋ 域 區 物 化 氣 經濟部屮央標準局貞工消费合作杜印製 造 製 39以 域散 區擴 入雜 植摻 極度 汲低 \ 之 極磷 源用 緣域 邊區 之 - 後 然 及 利示 一 '圖 入如 植 〇 側極 向源 限之 界同 入相 棺用 之利 初並 起入 自 植 會珅 間一 期用 "f 退 ， 之後 後隨 隨 。 在散 域擴 區方 等下 此及 ，方 及 間 期 段 9 3 階 域入 區植 造極 製汲 罩 \ 光極 入源 植型 極 P 汲在 層 阻 光 示 圖 未 本紙張尺度遑用中國國家標準(CNS)甲4規格(210X297公*) 81. 7. 20,000^(11) 201362 A 6 Η 6 五、發明説明（45) 之 入 植 定 界 以 化 式 樣 以 予 係 域 區 接 I 遘 極 ms B蚵 向 反 緣示 邊顯 一lh 之ί 3 示 體表 晶形 電矩 OS線 DM實 L以 偽 限 一—I 界 画入 植 之 6 4 像 8 3 限 槽界 η 覃 。光 函入 視植 . 6 平 8 略； 概 之 槽 示物 表化 線氣 點該 以 ， 罩 光 λ 植 物 化 氣 溝 之 域 區 Go置 LO裝 在動 6 . 8 主 於 用 供 提 伸擴 延+) 下(Ρ 之深 域域 區區 散極 汲側 \ 左 極其 源在 ο \iy 分式 部画 側未 左丨 之 層 域阻 區光 入之 植化 6 8 式 3 β- 槽 ρ ί 據由 佔係 (請先間讀背而之注意事項再塡寫本{ 溝ili右 soli其 、39在 2JI定 彻 二 π 氣 側 極 閘示物 2 顯化 物中氣 合111溝 聚豸由 3 圖 β 由…β 及 -HU 俚 ο '卜 5 飞 2 及域 側區 上物 其 化 在氣 域 區 極 汲 \ 極 源 圖 在 未 由 及 以39 側極 Η 閘 其物 在合 至 伸 延 層且 阻 -光02 ϋ 之 化 式 0 墊 襯 定 界 傍 所 4 值 4 左觸 其接 墊 襯 在 成丨 t. 开 3 處¾ 2 Q0 3 示 〇 画°) 未 4 示 ί 域圖 屬區未 金自 'ί 成 形 處 係 I 6 線 40屬 觸金 接面 之平 當 一 適第 0 之 上別 2 ! ο 値 澧 皆 積造 之製 述08 4± 描 所 處 此 在 示 顯 «-ηρ ，式 QC 直 2 i 1 W1 a 之 2 1 造 圖製 考所 參間 ， 期 次程 其製 式 體 晶 gml IpST 性 極 雙 經濟部中央標準局员工消费合作社印製 高 3 画 也 E 彳由 其 於〇0 示41 顯槽 > I I η i±- ( a 之 12成 圖形 在所 。時 圖之 視成 Ηυ is ώ口 开 弋 ! 放6a 度 _ 高見 續< 連槽 之 η 段壓 ，1 入 時ί4植 之&之 ,π區ϋ 槽 4 初 1 槽 之 *1 fal :J 0許 示 掩允 表 4 ) P ap示刻 12圖蝕 層層 物物 化化化 氣氮氮 6 11 層 物 未並 ( 化 層式 阻樣 光以 一 予 與偽 式 JAK 0 以 予 刻 此 在 本紙張尺度逍用中《困家«準（CNS)甲4規格(210x297公*) 81. 7. 20,000^(11) 201363 A 6 η 6 五、發明説明（46) 驟域 步區 入置 植裝 槽蔽 η 掩 壓刻 低此 於在 用 } 以 示 刻画18 蝕未層 並丨阻 化層光 圖 見 於與 用 9 以1 化2、 式19 j-ly 梼 、 並 9 積1 沉 以 予 傜 阻一入 光，植 一2b之 1 2 •， 1 圖 4 ,a,考槽 參 - ο 體 9 3 i 晶 槽電 η ρ Ρ •壓； 低 形 Β. ο 係41 槽槽 該 η ， 壓 極 0 之 高其 〇 成 造形 製12 4 時 同 槽 圖 考 參 。次 極其 基 裝 間 期 之 程 製 體 積 之 示 表 C 6 圖 因 項 -事層 大阻 重光 生一 發及 未04 並12 8 層 ηυ»1^ 4 物 置化 画 無 以 所 氣 \ 物 化 0 入 植 便 以 ο 4 槽 Π 0 掩 以 用 傺 圖 如 (請先閲讀背而之注意事項再填寫本！f 以 示 中顯 Id中 丨式 圖 他 8,其 20之 檔列 止序 道式 通圖 成等 >/./ fc 开此 其在 ，未 物其 檔但 止 ， 道者 通示 表 號 次 實未 間在 時以 之用 示偽 表化 所氣 6f部 画局 由 -在刻 偽此 驟於 步 0 造中 製2f IX 之 8 圖 40在 體示 晶顯 電且 饗 , 影施 1 C 物 L 化成 氮 形 由上 罩 光 物 化 氣 域 區 物 ib 氧 裝- 訂_ 及 面區 表物 之化 2 - « 1 氧 1之 示 41顯 槽中 之 蔽 掩 所 2 I1 画 線· 域極 源 於 ο 調 0 之 域 區 接 極 1— 與 極 射 極 基 於 用 偽 利 間 期 之 成 形 分 部 他 其 2 2 Η 晶 在 入 植 之 極 汲 經濟部中央橾準局员工消费合作社印製 偽極 者源 後型 其 Ρ 隨於 緊 ， 。次 入其 植 〇 6 ο 1 2 4 4 極及 射18 與4 5域 41區 域+) 區(ίι 觸造 接製 極以 集入 將植 磷砷 將 硼 用 利 間 期 分 RM Λϋ 他 其 之 2 2 Η 晶 在 現 出 段 皆 Β— 入 直 2 fi 4 極域 汲區 人 植 1 壓 圖高 式 直 垂 示 顯 體 4 晶線 電形 性矩 極實 雙以 pn係 限 界 罩 光 槽 圖 視 平 略 概 之 示 表 槽 P 且 本紙ft尺度遑用中《國家楳準(CNS)T4規格(210x29/公龙） 81. 7. 20,000^(11) 201362 經濟部中央標準局员工消费合作社印製 五、發明説明（47) 之相對應界限偽以虛線表示。集極接觸區域4 1 4 、射極 4 1 6與基極接觸區域4 2 2傜由L 0 C 0 S氧化物2 1 0之横向邊緣 所界定。適當之接觸424係個別形成在集極接觸區域414 、射極4 1 6與基極4 Z 2上用以連接至膣別之金屬1導體處 (未画示）。 圖13a與13c-〗3g偽依本發明積體式製程所製造之高壓 P通道場效電晶體之高度放大簡略剖視圖。此電晶體， 通常以4 2 6表示，可減少閘極氧化物應力，如將於下文 較詳細描述者。因於圖6 B顯示之製程相對應階段其間在 晶片2 2之此區域中並無重要事項發生，所以無圖1 3 b。 如圖1 3 a所顯；者，一低壓η槽4 2 8像在與圖6 a顯示之 低壓η槽1 7 5、〗7 6及1 7 7之相同時間且利用與其相同之 摻雜劑在裝置區域4 2 6中製造一低壓η槽4 2 8。當到逹由 麵1 3 c表示之階段時，一高壓ρ槽4 3 ϋ傜植入裝置區域 4 2 6中以圍繞η槽。因為ρ槽4 3 Q之導電型式與容納該槽 之（Ρ -)外延層1 5 2者相同，所以ρ槽4 3 0在層1 5 0中之深 度界限會不太確定，其以點線顯示。此亦偽事實，因為 ,如本積體式製程所製造之所有槽中者般，當一槽移動 而遠離外延層表面時摻雜劑濃度會減少。Ρ槽4 3 0之深 度傜略大於η槽4 2 8之深度。 圖1 3 c顯示η槽4 2 8與ρ槽4 3 ϋ係由値別之氧化物層1 6 4 與1 7 8，以及一光阻層1 9 8所覆蓋。光阻層1 9 8係予以樣 式化以界定深（Ρ +)擴散於晶片2 2其他部分之上。 -4 9 ~ (請先閲讀背而之注意事項再填寫本Wf 本紙張尺度遑用中國國家«準(CNS)T4規格(210X297公釐） 8丨.7. 20,00(1張（1丨) 201362 Λ 6 Π 6 經濟部屮央標準局员工消费合作杜印製 五、發明説明（48) 其次，參考圖1 3 d ，一樣式化且蝕刻之氮化物/氣化 物層2 0 4結合一樣式化之光阻層2 ϋ 6傜用以界定（p )通道 止檔區域2 G 8之植入，該區域在圖1 3 d中以+號表示，但 並未在此圖式糸列之其他画式中顯示。然後，除去光阻 層2Q6並在氮化物/氣化物層204未覆蓋之裝置區域426 上生長L 0 C 0 S氣化物區域2 1 0及4 3 2 (圖U e )。區域4 3 2 較佳係安置於朝向但未超過低壓η槽4 2 8之左端。其次 ，除去氮化物/氣化物層2Q4以及氣化物層166與178。 一高壓閘極氣化物層2 1 8係在未由局部氧化物區域2 1 0及 4 Η所覆蓋之槽4 2 8與4 3 Q之區域上生長至大約5 0 0埃之深 度。在沉積高壓閘極氣化物層2 1 8之後，實施高壓η槽 V t調整植入。 其次，參考画1 3 f，聚合物2層偽予以沉積，摻雜， 樣式化並蝕刻以形成導電閘極4 3 4。閘極4 3 4係部分安置 於溝氧化物區域4 3 2上且部分安置.於氣化物區域4 3 2左側 之閘極氧化物2 1 8之上。 在圖1 3 g中，在閘極4 3 4之側邊上形成側壁氣化物區域 2 5 0，且在閘極4 3 4之上部表面形成帽狀氧化物2 5 2。其 次，將底密度擴散（η -)植入樣式化且植入磷而最後擴散 以形成源極/汲極區域4 3 6及4 3 8。利用相同之樣式化光 阻光罩，利用砷植入形成區域4 4 ϋ及4 4 2。利用一樣式化 之光阻層（未圖吞）實施（Ρ )型源極/汲極植入以形成 (Ρ + )反向閘極連接區域4 4 4。 -50- (請先閲讀背而之注意事項洱構寫本( 本紙張尺度逍用中Β Β家標準(CNS) Τ4規格(210x297公釐) 81. 7. 20,000^(11) 201362 Λ 6 Π 6 五、發明説明（49) 體 晶 效 場 道 通44 P 域 之區 力接 應連 物極 化閘 氣向 極反 ββ 〇£ ο 少圖 減視 該平 偽略 3h概 II之 圖 6 側 上 之 側 下 於 調 自 係 惻域 ， 左區定 及接界 物 化 氣 溝 Τ3- τη 係 側 右 之 6 極 J 閘示 向圖 反未 〇 緣層 邊阻 向光 横之 之化 10式 樣 另 且 區 極 汲 \ 極 源 定 界 以 用 傺 層 阻 光 之 化 式 樣 極 源 0 側 左 之 物 化 氧 溝 之 別 傾 於 3 HW 4 誃 域自 4 0 域邊 區之 極 1 I-S.1 汲 傷 緣 邊 側 下 及 側 上 之 自 傜 緣 邊 偵 右 其 然 U 化 2 物溝 化於 氧調 壁自 側部 之全 上係 端38 邊S4 域 ®區 最 4F極 43汲 極 / 閘極 於源 調 。 圖 見
S (請先閲讀背而之注意事項#填寫本if 域 區 物 及 題 問 之 43壞 域破 區物 物化 化氣 氣極 OS鬧 OC免 :U 避 以 h,端 013極 綠與汲 邊3g之 _ 1* 4X 向^3 1 B 4^ ^ 0 2 參蘭 3 I 4 該 導 於 置 安 向 裝- 題 間 之 壞 破 物 化 氣 極 閘 - 4 4 避域 以區 端極 極汲 汲0 之(η 34至 4 4 極43 閘極 壓 Β 高 生 産 會 間 閘 向 壓 高 壓 此 線- 大 壞 破 以 足 至 -Ϊ 3 高 4 壓域 電區 此物 ，化 此 除 消 可 與 氧 用 y 禾 ο 物 化 氧 薄 之 常 正 分 部 題 問 絶例 極施 閘實 少佳 減較 有之 明行 説可 具 一 明 ΠΡ 説之 其體 , 晶 h 4 II 效 場 14率 圖功 考高 參之 ，力 次應 其體 緣 經濟部屮央標準局Εϋ工消费合作社印Μ 於 應13 對圖 相於 。施 圖 4 4 J 5 1 視 4 圖剖槽 在大 η 放壓 圖 與中 實 考 參 為 因 略 省 予 係 驟 步 程 製 之 瞭 明 可 即 驟 步 之 中 度低 ϋ 高 I 2 之入物 52植化 ί ’氣 f β. ϊ υ/. ώρ 日日 g 5 s 3局 Ι5ΏΓ 1 效圖 CO 場見45 之丨槽 成26P 完140 ag 半3r_ 大曰日一 ,電、 <-、入 示U植 類 , 隨 本紙張尺度逍用中國《家«準(CNS)甲4規格(210x297公*) 81. 7. 20,0()0¾ (II) 201362 經濟部中央標準局ΕΣ：工消费合作社印製 五、發明説明（50) 界定用於主動裝置區域452之溝。 於生長高壓閘極氣化物2 1 8與V t調整植入之後，沉積 聚合物2層其將形成閘極，通常以458標示。然而，閘 極4 5 8並非全面性之摻雜，該閘極之一區段4 6 2係以一光 罩，例如樣式化之光阻，覆蓋，以使得閘極4 5 8之區段 4 6 2不會接受任何磷摻雜劑。閘極4 5 8之剩餘區段4 6 0則 在P 0 C 1 3摻雜步驟期間接受磷。然後，閘極4 5 8偽在一 蝕刻步驟中予以界定。 另一形成閘極4 5 8之方法偽在P 0 C ] 3聚合物摻雜步驟 期間完金掩蔽閘極4 5 8 ,並摻雜閘極4 5 8 ,而非於（η +)源 極/汲極植入階段。在此替代之較佳實施例中，（η +)源 極/汲極光罩係延伸以覆蓋聚合物閘極4 5 8之部分4 6 2， 但並未覆蓋部分4 6 ϋ以接受磷及砷摻雜劑。本質，亦即 ，未摻雜之部分1 6 2偽用作為絶緣體。 不論在閘極4 5 8完成期間或之後，（η +)源極/汲極區 域4 6 4及4 6 6傜植入外延層1 5 2中。用以界定此步驟之光 罩將控制源極區域4 6 4最後剩下邊緣之定位。汲極區域 4 6 6可自調於溝氧化物2 1 0與側壁氣化物2 5 ϋ之邊緣，或 汲極區域4 6 6可利用適當之樣式化光阻層與閘極4 5 8分開 遠離。圖1 4 g顯示源極/汲極植入4 6 6係與閘極4 5 8分開 遠離，然顯示於圖1 4 h中之平視圖則顯示植入4 6 6傜自調 於閘極4 5 8。 植入4 6 4與4 6 6偽利用磷而實施，該磷之原子在隨後之 (請先閲讀背而之注意事項#填寫本^ 裝- 訂- 線· 本紙張尺度遑用中B困家樣毕（CNS)甲4規格（210x297公*) 81. 7. 20,000張（Π) 201362 Λ 6 Π 6 經濟部中央標準局员工消费合作社印製 五、發明説明（51) 熱步驟中會自其初始之位置横向擴散一相當之量。在磷 植入4 6 4及4 6 6之後，俱砷植入4 6 8及4 7丨），此産生相對應 之（η +)區域。砷離子之移動性遠不及磷離子般會在源極 與汲極區域中産生漸進之擴散。 隨後，利用一光罩以界定（Ρ +)匾域4 7 2其用於接觸ρ 槽4 5 6 ,以當作反向閘極連接。 圖14h偽装置452之平視圖，圖14g實質上偽沿箸圖14 h 之線1 4 g - 1 4 g而繪製。溝氧化物2 1 0偽用以界定反向閘極 連接區域4 7 2之h側、下側及左側，源極區域4 6 4之上側 及下側，以及汲極區域4 6 6之上側、下側及右側。與顯 示於画1 3 g及1 3 h中之相對應装置不同之點係此處在閘極 4 5 8之下無厚氣化物。閘極4 5 8之摻雜部分4 6 G係延伸至 一概墊4 7 4，該襯墊4 7 4傜經由適當之接觸4 7 6而與第一 金屬接觸。接觸4 7 8偽用以將電晶體4 5 2之端子連接至此 裝置之外部接點。 暫時回至圖1 4 g，因本質聚合物閘極區域4 6 2係用作為 絶緣體，所以其電位將隨閘極/汲極電位之變化而改變 。閘極氧化物層2 1 8之區域4 8 ϋ會具有高電場其通常會破 壞一般（摻雜之閛極 > 電晶體中之閘極氧化物。然而， 因為未摻雜之閘極部分4 6 2僅係電容性耦合至汲極4 6 6， 並與摻雜之閘極部分4 6 U形成高電阻性接觸，在部分4 8 ϋ 所承受之電壓現在可低於氣化物破壞電壓。以未摻雜之 閘極部分4 6 2取代場氣化物區域4 3 2 (見圖1 3 g)使得電 -5 3 - (請先閲讀背而之注意事項洱填寫本ί 本紙張尺度遑用中國《家楳準(CNS)肀4規格(210><297公;》：) 8!. 7. 2(),001)¾ (II) 201362 A 6 I] 6 經濟部屮央標準局兵工消费合作社印製 五、發明説明（52) 晶體4 5 2使用之面積減少，並且因此增加晶片2 2每單位 面積之功率效率。又，因為在整値[閘極4 5 8之下形成薄 氣化物2 1 8 ,所以電晶體4 5 2之增益或互導 (t r a n s c ο n d u c t a n c e )較高。電晶體4 5 2在汽車微控制器 中特別有用處，其用於電壓調整器5 8或其他直接暴露於 I 2伏待電池電壓之徹控制器元件，因其較能承受6 (I伏待 暫態電壓，此等電壓有時候會出現在汽車電源供應中。 現在參考圖1 5 g與]5 h，其説明g ·通常以6 0 0標示之 絶緣場效電晶體，電晶體6 G ()有些類似顯示於圖1 3 a與 U c - ] 3 h中者 電晶體6 0 0係場效電晶體4 2 6之p通道型 態。對應於圖6 a - 6 f之剖視圖予以省略，因其大部分相 似於圖1 3 a與1 3 t' - 1 3 f。顯示於画1 5 g中之高度放大概略 剖視圖對應於圖6 g，且圖1 5 h傜同一記億元之平視圖， 圖1 5 g實質上係沿替圖1 5 h之線1 5 g - 1 5 g所繪製。與顯示 於圖1 3 a與1 3 c - ] 3 h中之記憶元4 2 6類似者，場效電晶體 6 01)具有增加之承受Β ϋ伏恃暫態電壓之容許變，此電壓 通常出現在汽車電氣条統中，因為此記億元6 (3 0之閘極 絶緣體2 ] 8於承受此電壓時可減少施加其上之應力。 於高壓η槽植人之期間，在裝置區域6 ϋ ()中植入高壓 η槽6 ϋ 2。然後，植入低壓ρ槽6 ϋ 4 ,其位於有些偏離高 壓η槽6 ϋ 2中心之區域。隨後，在晶Η 2 2上其他高壓II槽 植入高壓V t調整之同時，於高壓η槽6 ϋ 2上植入高壓 U調整（未圖示）。 (請先閲讀背而之注意事項再塡寫本！{ 本紙張尺度逍用中a Β家榣準(CNS)甲4規格(210X297公龙） 81. 7. 20,000^(11) 201362 經济部中央櫺準局员工消费合作社印製 五、發明説明（53) 在η槽6 0 2之周邊植入適當之通道止檔區域（未圖示 )。氮化物/氧化物光罩2 0 4 (見，例如，圖1 3 d )係予 以樣式化並蝕刻以便暴露槽6 0 2及6 0 4中之中心區域。隨 後，當實施局部氧化步驟時（見圖6 e , 1 3 e ), —較厚 之中心氧化物區域fi 0 6將在溝氣化物2 1 0生長之同時予以 生長，該溝氣化物較佳係安置於（P -)槽6 G 4界限之右側。 在槽6 0 2及6 ϋ 4之其餘暴露之矽表面上生長一高壓閘極 氧化物層21 8。然後，一導電之聚合物2閘極6 ϋ 8偽予以 沉積、摻雜、樣式化並蝕刻以形成如圖示之導電閘極結 構ti Q %導電閘極6 ϋ 8越過氧化物島6 (I 6之橫向邊緣6 0 9， 並在氣化物島6 0 6之頂面6 1 1延伸一段相當的距離。導電 閘極6 Q 8之另一段相當部分越過（ρ -)槽6 0 4之最左側横向 邊緣且延伸至槽6 U 2上。 如先前所描述之在本積體式製程期間製造其他裝置之 方式，加入側壁式氣化物2 5 ()及帽狀氣化物2 5 2。於（η + ) 源極/汲極區域植入期間，一光阻層（未圖示）係用以 界定低密度U -)擴散6 1 2之右側植入界限，較佳係使用 磷植入。隨後，實施一砷之（》+ )植入6 1 ϋ。區域fi 1 0及 6 1 2構成與（η -)槽6 2連接之反向閘極。在（ρ +)源極/汲 極植入步驟中，一光阻層（未圖示）偽用以界定源極區 域6 1 4之最左側横向邊緣。源極區域6 1 4之其餘横向邊緣 與汲極區域6 1 6傜自調於導電閘極（Π) 8之最左側橫向邊緣 (如由側壁式氧化物2 5 (J所擴大者），或者自調於氣化 -5 5 - (請先閲讀背而之注意事項再填寫本一{ 本紙張尺度逍用中Β國家樣準(CNS)T4規格(210X297公龙） 81. 7. 20,000¾ (I!) 201362 A 6 Π 6 五、發明説明（54) 極 閘 Ε 〇導 緣 。 邊圖 向視 横平 應略 對概 相之 之 ϋ ο 6 21體 物晶 化電 氣效 溝場 及像 6 h ο 5 ¢0 U 島圖 物 之 ί 接 6視S ο J3I 6句口極 物該Μπ , ί fcK B- _~~ 0 0 ^ 或狀)/ 物島n+ 化 一 { 氣如。 於現丨 伸 呈 延中 上圖 向視 製 繪 所 2 示 物画 化未 氣 ί 溝層 由阻 係光 側之 定 界 所 定 界 剖 該 在 其 /IV 面 表 部 頂 左 g 及 15側 線下 沿 ， 係側 上上 質之 實12 _ .ΓΓΊ 圖 緣 遴 側 右 其 由 域 區 極 源 化側 式上 樣之 定 界 所 層 6 阻極 光閘 散電 21擴導 物極於 化汲調 氧 \ 自 溝極係 由源限 傜+)界 緣(Ρ側 邊之右 側化最 下式其 及樣 ， 由 係 限 界 宿 *. _ 其 定 界 。 所綠 ) 邊 示側 圖左 未之 (請先閲讀背而之注意事項#埸寫本{ I ( 1 ^66 區區墊 極伸襯 汲延一 7 其至 (Ρ與限 2 界 物之 匕 2 /1 ο 氧； 溝 於 調 自 槽屬 η 金 過自 越係 伸20 1.1延S6 線 „ 觸 俗 邊 〇〇 接 有60之 所極當 其閘適 在電 ' 係導且 觸 接 又 0 處 8 ο 6 -k- 極 «ft 於 成 形 示 圖導 未 1 ί 屬 1 金 痼 多 白 以 傜 分 部 雜 摻 無 及 物 狀 CD 條 及物 4 b ]- /1 6 氣 2 、/L 6 中 域之 區極 入閘 植制 於控 成然 形雖 體 處 經濟部中央標準局员工消费合作社印製 aw B π— 少效 減場 以之 用壓 等高 此常 是異 但受 ，承 明何 說任 以於 予 用 體可 晶術 電技 效之 場力 式應 伸物 極化 。 汲氧體 一 極晶 直 6 垂 1 囊 圖道 通 與 式
η 圖 之視 造平 製及 程画 製視 式剖 體略 積概 之大 述放 描度 所高 處之 此體 據晶 依電 係0S 易 能 驟 步 造 ¾ 之 置 裝 他 其 述 上 ΛΖ 6 β 1 似圖 類 。 其略 因省 f 以 6 , 1 予 a-而 6 1 解 圖瞭 〇 於 圖 於 應 對 像 上 質 實 其 且 本紙張尺度逍用中B國家樣準(CNS)甲4規格（210x297公*) 81. 7. 20,00U張（Π) 201362 Λ 6 η 6 經濟部中央標準局貝工消费合作社印製 五、發明説明（55) 沿圖16h之線16g-16g所繪製。 (η +)埋入源極/汲極區域6 2 5偽在顯示於圖6 a中形成 (η + )埋入層1 5 4之同時予以形成。一第二（p -)外延層1 5 6 傜形成在（η +)埋入層6 2 5之上側。一（η -)高壓η槽6 2 6係 植入外延層1 5 6之表面中以用於此裝i 6 2 4。其次，形成 深（η +)擴散6 2 8以將（η +)埋入層6 2 5連接至裝置6 2 4之外 部接點。 一高壓（Ρ -)槽區域6 3 0傜由樣式化之光阻（未圖式） 所界定並植入外延層1 5 6中以使得該區域偽由（ρ -)槽6 2 6 所圍繞。U -)槽6 Ml偽位於（η -)槽（5 2 6表面之左側部分。 然後，深（Ρ + )擴散3 2傷植入U -)槽6 3 0中，其較佳傺完 全貫穿（P -)槽6 3 ϋ。如此形成之深（p + )區域6 3 2將用作為 反向閘極以控制由（Ρ -)槽6 3 0所形成之通道區域之電導。 局部氯化物2】I)係生長在裝置6 2 4之周邊以界定用於各 種隨後植入之源極/汲極區域之溝並將電晶體6 2 4與鄰 近装置隔離。閘極氣化物2 1 8係生長至大約5 () 0埃之深度 以承受將施加於電晶體6 2 4上之高壓應力。於高壓V t調 整植入之後，一聚合物2層，其係用於晶片2 2上大部分 其他裝置之控制閘極，偽予以沉積、摻雜、樣式化並蝕 刻以形成一控制閘極6 3 4其延伸覆於（η -)槽6 3 ϋ之右側橫 向邊緣。控制閛極6 3 4之相當部分安置於（η -)槽6 2 6與 (Ρ -)槽6 3 ϋ兩者之上。 於形成側壁氣化物區域2 5 0與帽狀氣化物2 5 2之後，控 -5 7 -
(請先閲讀背而之注意事項再填寫本A 本紙Λ尺度遑用中B國家樣準（CNS)肀4規格(210x297公*) «1. 7. 2(),0()()張（II) 201362 Λ 6 Η 6 經濟部屮央標準局K3C工消费合作社印製 五、發明説明（5句 制閘極6 3 4係用以部分自調一低密度植入6 3 6其較佳懍使 用磷以産生源極區域6 3 6 。於此同時，形成一（11 -)接觸 區域6 3 8以接觸深（η + )區域6 2 8。 緊隨其後者偽一砷植入，其偽利用與用以界定U -)區 域6 3 6與6 3 8之非自調邊緣之光罩相同光罩而實施。利用 砷之第二U + )植入係予以實施以製造區域6 4 0及6 4 2。用 以形成低密度擴散區域6 3 6之磷向外擴散而達到如圖示 之界限。用以界定區域6 3 8之磷亦係如此，但於此處， 其僅係摻雜劑之額外部分以使得深（η +)接觸區域之導電 性更佳。區域6 3 8與6 4 2之最右侧邊綠偽自調於溝氣化物 2 1 0之横向邊緣。 於（η + )源極/ ?及極植入之後，一（ρ + )植人傜利用光阻 予以樣式化並植Κ，其偽部分自調於溝氧化物2 1 0之右 側内部邊緣。此形成一反向閘極接觸區域6 4 4。 画1 6 h傜電晶體6 2 4之概略平視圖，圖1 6 g實質上係沿 圖16h之線16g-16g所繪製。η槽擴散626傜以環繞之宵 矩形線表示。（η Ο埋入層¢5 2 5之左側及右側界限係以點 線及破折線表示，3埋入層6 2 5之上側及下制界限可選擇 為相同於或實質t相同於對應之高壓η槽6 2 (;之界限。 (Ρ -)槽6 3 0之横向界限傺全部在（η -)高壓槽6 2 6之中，且 係以画1 6 h中之點線表示。深（η + )擴散6 2 8傑在聚合物2 閛極6 3 4之右側以長矩形表示。深（η +)擴散6 2 8之左側邊 緣亦可係U + )接觸區域6 3 8之左側邊緣，因此區域6 3 8未 -5 8 - (請先閱讀背而之注意事項#塥窍本I ' 裝· 線· 本紙》尺度逍用中a國家«毕(CNS)甲4規格(210x297公;«：> 81. 7. 20,0()0¾ (II) 201362 Λ 6 Π 6 經濟部屮央標準局员工消费合作社印製 五、發明説明（57) 在圖1 6 h中表示。深（p + )區域6 3 2具有類似於（p 〇接觸區 域之植入界限。然而，如上述之解説，深（P +)區域6 3 2 偽在溝氧化物2 1 0形成之前植入，但接觸區域6 4 4則僳植 入而在其上側、下側及最左側邊自調於溝氣化物2 1 ϋ之 橫向邊緣。源極/汲極區域6 3 6傲同樣地在其上側及下 側邊緣自調於溝氣化物2 1 0之邊線，並在其右側自調於 導電閘極6 3 4之邊緣，如由側壁氣化物2 5 (3所擴大者（見 圖1 6 g )。深（η + )接觸區域6 3 8及6 4 2偽在其上側、下側 及右側自調於溝氧化物2 1 0之適當横向邊線。 用以製造電晶6 2 4之製造程序允許在（η +)源極/汲極 區域6 4 I)中之高濃度砷摻雜。習知之技術偽使導電閘極 6 3 4自調於同等之（ρ -)槽ϋ 3 U植入；然而，因為形成區域 6 3 6之磷之擴散較矽外延層中之較重之原子為快，所以 裝裝置不易獲得如本發明之（η +)摻雜劑濃度。因此，在 習知裝置中之（η 〇區域6 4 ϋ必須具有較少之摻雜劑，且 因此導電性不佳，增加裝置之電阻並減少每一晶Η佔據 面積之電晶體效率。 電導閘極6 3 4像延伸至一襯墊6 4 6，以及-適當之接觸 6 4 8偽自襯墊6 4 6形成於一金屬1導體處（未画示）。接 觸6 5 ί)亦自適當之金屬1導體（未圖示）形成於（ρ + )反 向閘極連接區域6 4 4、源極/汲極區域6 3 6以及深（II +)接 觸區域6 3 8。韭—imojiiL— -5 9 - (請先閲讀背而之注意事項再塡寫本< 本紙张尺度遑用中B國家楳準(CNS)T4規格(210X297公龙） 8丨.7. 20,000張（丨丨) 五、發明説明（5印 雙平面聚合 程中製造。此 方式製造，如 存在有-聚矽 予以重II覆於 實施一 ”堆鲞1 向邊緣，以及 成。然而，此 題。因此，本 之”非堆叠’_式 似者之積體式 圖1 7傜一通 電路圖。自行 連接至列電晶 物Ε Ε Ρ Κ Ο Μ元亦可 等記憶元偽依照 予以修正以用於 之第二平面者。 一浮動閘極聚合 式蝕刻以蝕刻聚 -中間之氮化物 傳統之”堆叠”式 專利説明書亦將 記憶7C ,如在所 製程中製造者。 常以6 5 2標示之 Λ 6 η 6 於此處所 圖6g中之 如 FAMOS 於一控制 物層七之 合物1與 /氧化物 E E P R 0 Μ 元 描述製造 描述之用 描述之積體式製 E E P R0 Μ 元 1 4 3之 EPROM元149中之 閘極聚合物層係 情形在往昔，偽 聚合物2層之横 絶緣層，同時完 産生一些製造問 具有較高可靠度 於徹控制器及類 堆叠’式E E P K 0 Μ元之概略 電壓源極6 5 4 , —高度摻雜植入之線6 5 6係 體6 5 8之第一端子„列雷晶體之閫梅6 (3 0傲 線 πϋ 歹. 物 合 聚 之 電 導 | 由 成 开 所 導 雜 摻 度 高 η 第 (請先閲讀背而之注意事項#堝寫本兵 裝- 訂一 線- 線 入 植 之 電 列 感 至 接 .1 遵 域 區 子 端 第 之 8 5 6 體 晶 體第 晶由 電分 S 0 體 晶 電 測 感 0 子 端 徑 路 流 Ι3?3Γ 之 極 閘 iE1c; 33 浮 物 合 聚 面 平 第 與 傜物 道合 通聚 之面 6 , 6 平 經濟部中央櫺準局貞工消合作社印製 感 將 2 7 6 ο 域地 區接 入虛 植至 雜接 摻連 度子 高端 一 徑 。路 制流 控電 沂 一 ! -rf. 態第 狀之 之66 ο 6 67體 線晶 測電 感測 6 未 域 區 口 入窗 植式 雜納 摻透 度薄 高 一 i If 閛 動 浮 4 6 6 域 區 納 透 成 开 亦 中導 1 0 圖i£ 於 。 示開 顯分 本紙張尺度遑用中a國家榣準(CNS)T4規格(210x297公; 體 極 分散制 部擴控 一 雜為 之摻作 74度用 '•3 高 ϋ 7 將 6 丨體 81. 7. 20,000张（II) 201^2-^ 五、發明説明（59) 經濟部屮央標準局貝工消合作社印製 如 例 -* , 之 壓標壓 E B R^lir 6 之 7行 6 當自 適以。 一 画 送常路 傳。通電 以8 略 6 | 作6 一概 操極隱之 可閘ί元 並動80Μ ’浮 1PR 極制圖ΕΕ 鬧控 式 以 特 伏 之 68體 域晶 區電 入列 植此 雜 〇 摻子 度端 接 連 極 閘 之接 示連 第 之 線 ϋ 歹 矽 68聚 體一 晶由 電傜 1Λ 列 8 •'3 至 II 堆 非 高 徑成 路形 流所 t 6 霄 8 li二 第 之 2 8 6 體 晶 •Ml ο夕 將 8 8 6 域 區 入 植 雜 摻 度 高二 第 1 以 常 9 通 6 成 炉形 晶 電亦 霄 8 至68 接域 連區 子散 端擴 徑雜 路摻 流度 體分 晶部 電同 。不 分之 部域 一 區 之道 71物 線合 測聚 0 面 物平 合 一 聚第 面由 第 之 高體 。極 子二 端納 徑透 路之 流一不 電標 (請先閲讀背而之注意事項再填寫本瓜 與 及 9 6 獲 ητΗ &日 ΙΡΒ1 pr 通平 體 二 晶第 電由 測像 感導 一 電 單之 偽00 匿 09U 晶 電 測 0 及 以 制 控 所 源 1Ρ、ΒΙ 地 70接 域虛 區至 入接 植連 雜域 體 極 閘 tl6"^ 所 制 偽摻 導度 電高 之之 6 V 9 後 3最 第 之 ϋ ο 7 體 晶 電 個 四 第 將 區 極 汲 \ 極 第 極 ί 閘 Π 動窗 浮式 物納 合透 聚薄 面之 平中 係 示 圖 未 極二 二 第 納 ο 透上 於丨 置2U 安圖 外見 體 極線 二測 納感 透或 於制 置控 安在 係 當 6 ο ο 7 J 極之 i 8 α^. ο 7/ 制 控 或 線 HJ S a 物 合 聚 面 平 體 導 物 .XI N11' 聚 - 第 之 中 制 控 • 1 e 所 dhQ or窗 T式 e 納 幻透 ο ·ί-F 0 之過 子透 ® 8 霄 8 一 3 6 力#㉛ 施83區 上70人 6 體植 70導雜 物摻 合 度 聚高 面 自 平應 一 效 第納 ，透 時im 壓he 電rd «, ο .¾¾ -MV -as 規r-式le 程ow κ 之 當 適 示屬 顯金 9 圖中 昼 構 結 與 2 Ξ物 圖合 在聚 ο > 圖示 視顯 平廓 略輪 概線 之想 元假 億色 sd深 式以 偽 本紙張尺度遑用中β B家樣準(CHS)甲4規格（210X297公*) 81. 7. 20,000ίΚ(ΙΙ) 201362 經濟州中央標準局貝工消费合作社印製 五、發明説明（60) 緣處 邊等 向八王 横緣 之邊 體向 導横 1 之 物體 合導 聚 2 ，物 示合 顯聚 影與 蔭未 線^ 角線 對藏 以隱 偽色 體深 導以 線粗線 藏 以想 隱俗假 之緣色 淡邊深 較之以 以口 ， 偽窗 ϋ 限式71 界納體 之透導 域 e 1 區el屬 層dll金 延 Ο 〇 外 i 示 之er表 雜W1形 摻FO矩 度及影 高以蔭 ,，之 示示狀 表表條 圖 過 通 伸 延 5 直 6 垂區 ，雜 示摻 表度 廓高 輪與 接 I 連 成 形 獨 Aft 接 之 當 適 | 由 經 並 地 佳 較 形 偽 2 5 6 元 料 材 型 P 在 成 及 域 區 之 域 6 區 6 極域 汲區 成 形 所 6 極 65源 域一 區第 雜為 摻作 度用 高由 , 像 中58 .•J 例 此 於 且 體 晶 一FBI nj 歹 之域 域 區 區極 極汲 汲 / \ 極 極源 源之 ;·.緣 第邊 i 2 為 6 8 作 0 用 導 及U I 歹 以近 56鄰 中 層 體 導 半 之 λ 植 其 於 眉 自 係 0 邊 向 横 之 物 化 氧 極 閘 6 -<〇 之 及埃 1M 晶 8 將 以 用 係 示 圖 未 開 分 道 通 之 下 其 在 成 -,-/ 开 與 體 導 物 合 聚 之 B 物 及化 64氧 6溝 6 由 .5 -6 有 域具 區 ， 雜定 摻界 度所 高體 導 物 。 合緣 聚邊 之 向 »橫 重之 由定 未界 其 丹 透 長 薄生 一 係 有物 含化 上氣 面納 表透 其之 在埃 且9U 中約 緣大 邊一 向 。 橫 2 其71 在口 4 窗 6 Ϊ 6 物 域化 區氣 +)式 (η納 分 4 6 6 域 區 雜 摻 度 高 與 8 6 6 極 閘 動 浮 將 以 中 窗 式 納 透 。 在開 向動 6 横浮71 之偽緣 致外邊 一 例向 有之横 具述側 分 Ή 左 部 α 及 大者以 ο 造14 71 7/· cc 製 體所 導間 測期 感刻 與蝕 體叠 導堆 極於66 閘偽體 動其導 浮緣極 邊閘 Μ 邊 向 橫 側 右 之 本紙»•尺度遑用中明國家榣準(CNS)肀4規格(210x297公*) 81. 7. 20,0()0¾ (Η) (請先閲讀背而之注意事項再塡寫本！< Π1362 Λ 6 η 6 五、發明説明（61) 。此係在上述堆叠蝕刻之前之蝕刻中所界定。否則，浮 動閘極6 6 8之横向邊緣與控制閘極6 7 0會完全相等。浮動 閘極6 6 8與控制閛極6 7 0兩者延伸至一指狀區7 1 8中並覆 於F ο κ 1 e r - Ν 〇 r d h e i m透納式窗口 6 7 4中。控制鬧極6 7 0與 浮動閘極6 6 8兩者延伸覆於感測電晶體6 6 6上。（η + )區域 6 6 4與6 7 2形成用於感測電晶體6 6 6之源極/汲極區域。 高度摻雜區域6 7 2經由一適當之接觸7 2 G與金腸1虛接地 導體7 2 2形成接觸，該導體類似於行電壓導體，垂直延 伸通過圖i 9。一（ ρ +)場極板區域7 2 4傜經由接觸7 2 6連接 至場極板導體7 2 8其，類似於導體7 1 0與7 2 2 ,垂直延伸。 圖2 ϋ顯示一通常以6 7 f;表示之非堆叠式記億元之高度 放大概略平視圖。金屬1之行導體7 3 Q垂直延伸通過圖 2 0，且經由接觸6 7 8連接至一較佳為（η +)之高度摻雜區 域6 8 G。高度摻雜區域6 8 8及6 8 0形成列電晶體6 8 2相對之 源極/汲極區域，該電晶體之電導係由第二平面聚合物 列導體ΰ 8 6所控制，該列導體水平延伸通過圖2 (]且以一 閘極絶緣體層，例如3 5 (I - 5 0 ()埃之氣化物，與半導體表 面分開。在高度摻雜區域6 8 8之横向邊緣中者傜一 (請先l¾)讀背而之注意事項再填寫本A-·^ 裝- 線- 經濟部屮央標準局貝工消费合作社印製 在 係 物 化 氧 納 透 中 其 2 3 7 Ρ 窗 式 納 透 i θ h d 此處所描述之積體式製程中生長透納氧化物2 2 6 (見圖 6 g )之同時生長至大約9 [I埃之深度。高度摻雜區域6 8 8 及7 ϋ 2形成用於感測電晶體6 96之相對之源極/汲極區域 。在平視圖中，控制閘極或感測線7 [I 6傜整個叠置於浮 本紙》尺度逍用中國國家楳準(CNS)甲4規格(210x297公釐) 8i. 7. 20(000ife (II) Λ 6-- 五、發明説明（6¾ 經濟部屮央標準局员工消费合作社印製 未 並物 其狀 偽指 者之 I 8 同 ο f 7 2 極 5 Λ 6 元動 億浮 SS〇 式緣 «邊 堆向 與横 然用 ,共 上08 之7 8極 ο 0¾ 7 «ft 極動 閘浮 動與 狀之 指示 。圖 上在 2 體 3 ,、 7 本 口該 窗 ， 式接 rwj i- 透36 0 7. ei體 dh本 or之 N 8 - ο Γ 7 Θ 丨極 W 0 o aw F 動 於 孚 覆、 6 與 伸 延34 4 7 3 ! 7 物 制此 控彼 以偽 8 上 73質 物實 狀 8 指73 之及 側 3 左 至 伸 延 次 再 序 依 1 9 中 6 例體 施晶 實電 佳測 較is 物 狀 指 〇 導 I 之 區 道 通 之 6 9 6 體 晶 電 與 係 2 9 6 域 區 體 極 納 透 得 使 〇 以開 開分 分域 極 閘 浮 照 依 要 需 不 並 物 狀 指 之 應 對 相 無 緣 邊 向 撗 70其 線以 測所 \ 物 極狀 閘指 制成 控形 為式 因方 之 極 閘 芾 控 每 之 上 或ht 8 d 8 Γ 6 ο 區，Ν 隹 Γ 雜 ρ' 摻wl 度Fo 高 〇 於疊 置重 安08 8 7 7 極 極閜 閘動 «孚 >νί· 浮與 在處 6 ΰ 點 極 閘 制 控 由 係 J 任 ± 分 8 之 ! 3 6 剖 7 9 •ο 大物 1 之狀日 2 曰ΕΠ 3 指δ 7 ΙξίδΓ 在 口 6 測 窗 c-iix 式極於 納閘成 透制形 控俗 由00 7 。與 蓋 ο 9 覆 6 所體 6 ί ο 00 /電 荨 /Λ1 使 叠 重 之 ± 側 接 7 1_ any 1觸 4- U 接 7 闺由 解經 接 Jim 由 2 經74 偽域 02區 7板 Ηχ 4*ί 域 極 區 場 雜 } 摻Ρ+ 度ί 高ϋο 體 導 地 接 虛 屬 金 至 接 遵 (請先閱讀背而之注意事項再填寫本、 裝- 訂_ 線· 場 方 平 水 74以 體常 導通 與 中 式 2 方圖 直在 i ϋ 0 ϋ ~/ 以 ^ 8 dw 6 2U體 画導 在測 其感 6 I. 4 β 7 V 1 ο€tow 板丨安 極oi式 與 與 示要 G 顯主P 其rfZBJ S 之 S 2 述 20圖描 圖 。？ 考圖將 參視加 在剖增 現略外 概另 2 中 線程 之製 20式 圖體 沿積 層 屬 金 及 之 0 45- 繪 所 圖 至 應 對 裝 其 於 對 為 因 本《張尺度逍用中a困家«準(CNS)甲4規格(210X297公釐） 81. 7. 20,000^(11) -- 五、發明説明（63) 經濟部屮央標準局貝工消费合作杜印製 對 相 略 省 所 述 描 之 長 冗 量 大 有 己 驟 步 程fo 製 2 式a-體20 積画 之之 置應 式 叠 堆 非 於 用 應 程 製 式 體 積 壓 高 〇 述 所 下 一兀 如 傜 點 B 8 之 之 6 7 6 元 憶 記 納 容 以 入 植 以 予 β 8 4 7 槽 成物 形化 中氣 程墊 製襯 式溝 體一 積 ， 於 後 0 之 域散 區擴 體深 極與 二 槽 之他 \ Μ 植之 與置 極裝 汲他 / 其 極於 源用 圖 如 例 見 示 圖 未 物 化 氮 墊 襯 溝 1 與 刻0 並 化 式 樣 積 C >" 以 予 係 層 阻 光 入 植 檔 止 道 通 定 以 化 式 赛 7 榜 Η 且一兀 積憶 沉 記 以在 予成 係形 )其 上 邊 周 之 _-ij 物1 化層 氮延 由外 未之 在上 ，域 後區 之之 層 之 中 示 圖 未 示 圖 未 層 阻 光 檔 止 道 通 去 除 在 層 勿 t /1 氧 長 生 面 表 之 (請先閲讀背而之注意事項再填寫本.As 0 掩 所 示 圖 未 物 化 氧 在 長 生73 偽口 }窗 示物 圖化 未氣 ___r^J 納 物透 化為 氣成 假將 一 繞 ,環 著一 接少 至 -/r 圖 未 5 C約 物大 化在 氧磷 假用 fc Mu Μ 禾 由， 經如
X 槽 之 。 中中 48域 r·— 區 之 域 區 例 入 植 體 極 :: 納 透 一 施 實 子 離 14 及 量 劑 之 分 公 方 平 施 實 f 量 能 入 植 之〇0 特75 伏域 子區 電體 0K極 10二 約一 大造 域 區 體 極 二 製域 , 區 後雜 入摻 植度 此 高 於與 ) 閛 示體 圖晶 未電 {測 物感 化 一 氣長 假生 去 ， 除上 式面 方表 刻層 蝕延 以外 ，體 著導 接半 〇之 續露 連暴 8 在 度 深 之 埃 ί 度 荣 ^yl 之 如丨埃 0 例 曰3E 約 至Π大 Μ ^ ^ 0 ^ 絶 2 氧 極73納 域 區 在 並 物 化 氣 極 閘 體 晶 i 搜 13ό 之 中 域透 區薄 去一 除長 ，生 後32 然？ 本紙張尺度遑用中國因家樣準(CNS)Τ4規格(210X297公;it) 81. 7. 20,00()¾ (II) 201362 經濟部屮央標準局貝工消费合作社印製 五、發明説明（64) 顯中 中 6 G 7 6 6 画域 如區 , 元 如憶 例記 ，在 層 ， 物間 合期 聚之 面 ， - 9 平 4 ij -* ; Μ 第 〇 積PR E 沉 E 在 S ο > Μ 後FA 其之 示 式極 樣二 以納 予透 傜於 層覆 物一 合含 聚包 面其 平 ， 一 8 第 7 此極 。閘 物動 合浮 聚成 面形 平 以 一 刻 第蝕 積並 沉化 7;面 物剖 狀之 指中 - 0 之 ο ♦ 2 上 2 Η 3 ΛΖ 7 S Ρ 示 窗圖 體未 及 以 物 狀 指 之 上 My 中 ί 在 體 ， 晶箸 電接 HU 視 ο ΪΛ 8 感 3 7ί 於 覆 伸 延 之長 間生 7 HA trW' 一 予 成像 形物21 上化物 面氧化 表極氧 露閘極 暴壓閘 之高壓 8 一 高 70。此 極 2ο BW 5 3ft. 7 8 動層 6 浮物體 長 生 偽 施 實73 中物 6 狀 67指 元由 憶未 記入 在植 ，傜 後其 然入 。植 〇 度整中 聚體 面導 平列 二定 第界 ，以 後刻 然蝕 並 如 例 於 示 貞 i 自 係 氮以 約 大 槽 P 壓 高 化晶深 氣電之 與列埃 物於00 > 7. 化用 槽 P 之 0 掩 所 調分 壓部 電之 β 8 Η 4 7— 臨 化元 R 式億E1 樣記 S ο f ， 1^- 雜而FA 摻然之 、 〇 示 積06標 7ί ΊΊ.. 以 予 係 層 物 合 極 1 閘以 制中 控6f 與圖 合 聚 面 '?- 〇 二 離第 隔至 0 加 掩係 2 以 5 ? 處 刻 蝕 Φ 堆 何 5 任 2 之物 生化 發氧 能壁 可側 元 物 化 氧 狀 帽 與 (請先閲讀背而之注意亊項再塡寫本As 裝· 與 汲極 \ 汲 極 / 源極 +)源 Π ) 在(η ，成 後形 其以 。入 上植 面6Φ 表與 露磷 暴用 之利 06間 丨期 段 68階 極入 ^ffi 物極 片 晶 於 8 覆 68積 與沉 80以 6可 域4 區75 觸 箸 接 璃 玻 矽 磷 硼 之 滑 平 之 極 源 至 P 開 以 予 4 5 7 層 面汲 表 \ 上 獨 接 層由 G)經 psm 與 圆 見 形 時 同
接合 與鎢 係鈦 其於 ，偽 處金 80合 6 I 或15 b铝 區 極J 本紙張尺度遑用中BS家樣準(CNS)T 4規格(210X297公;it) 81. 7. 20,00〇ifc (II) Λ 6 Η 6 經濟部屮央標準局貞工消费合作杜印製 五、發明説明（65) 金 之 後 濺鍍 在 晶片 2 2 :之表 面 上 〇 然後 t 此 金 颶 1 層 係 予 以 樣 式 化並 蝕 刻以 形 成， 尤 其 是 ,行 導 m 7 3 〇 〇 圖 19 gi% - -實質上沿圖i 9之線1 .9 g - 1 9g所 繪 製 之 剖 視 圖 9 其 顯 示伴 隨 ”堆蠱” 式Ε E P R 0 Μ之 製程 可 能 發 生 之 問 題 〇 兩 聚 砂層 之 堆叠 蝕 刻必 須 經 由 該兩 層 予 以 餽 刻 〇 妖 人tv、 而 ， 當 施 加堆 疊 蝕刻 至 nt3 一単 . 聚 矽 層， 例 如 層 6 6 2時， 通 常 以 7 5 6與7 5 8 標示 之 不欲 之 溝 槽 將形 成 在 独 刻 之 聚 矽 導 體 6 6 2之任 -側邊上。 此等溝槽之存在造成" 堆 畳 式 E E :P R 0 Μ兀之 高 生敗 率 。在 圖 示 之 舉例 中 5 源 極 / 汲 極 區 域 6 5 6之大部分由溝槽7 5 6 予 以 除 去， 且 ^ — 導 ai#t 體 7 1 0 係 直 接 與 (Ρ _)槽 7 6 ϋ接觸。 溝槽7 5 8 將 源極 / 汲 極 區 域 6 6 4 切 斷 而 實 際上 隔 離列 電 晶體 6 5 8 0 因此， &C 7Π 〇 5 2 將 永 遠 不 會 予 以選 擇 用於 規 劃程 式 或 讀 出資 料 〇 ”非堆壘” 式 Ε Ε 1! R 0 Μ /Π 6 7 6之寫入、擦拭與讀出模式之 偏 壓 條 件傜 顯 示在 下 表中 模 式 列 感 測 行 虛接地 寫 入 \! VD V PP vss 浮 接 擦 拭 V PP vss V v PPP 浮 接 讀 出 V DD v3 P.EF 至 測放 大 riu 在 —* 典型 應 用中 > V ρ ρ柯為1 8伏特之等级， V SS 可 為 0 伏 特 9 VDD可為5伏特且V REF可為2 4 2 2 .5 伏 恃 〇 場 極 板72 4 (圖1 9 ) 與7 4 2 ( 圖 2 0 ) 偽 用 於 古 问 壓 隔 離 〇 參 :产 圖2 0 » 因為 如 _示 之 用 於 控制 閘 極 7 (J 6 之 聚 合 物 -67- 本紙張尺度逍用中BBTiMi準(CNS)T4規格(210x297公;¢) 81. 7. 20,0(H)張（II) (請先閲讀背而之注意事項#填寫本' 201362 Λ 6 η 6 經濟部屮央標準扃貞工消#合作社印製 五、發明説明（66) 2層重叠於聚合物1浮動閘極7 ϋ 8 ，所以用於重叠之設 計法則必須確保永遠不會暴露聚合物1之邊緣。圖2 0中 之非堆叠式記憶元與堆叠式記憶元6 5 2 (画19)在晶）4 上大約佔據相同之面積。 回頭參考画1 9 g，溝槽7 5 β及7 5 8係第二聚合物蝕刻之 結果。溝槽7 5 6及7 5 8之深度並非直接予以控制，而係依 據對於摻雜矽與未摻雜矽之蝕刻選擇性、聚合物1層 6 6 2之過度蝕刻率、在任何特定晶片上之蝕刻均勻性、 以及蝕刻材料之密度而定，其傾向於加入蝕刻条統之化 學特性。因為此等溝槽之深度並非直接予以控制，所以 其對於産品可靠度之影饗並非以定量表示。在行接觸 654中之金屬或保護外罩破裂之可能性傜由利用類似記 億元佈局之記億體産品上之資格失敗數量予以表明。該 等失敗之産品增加用於行接觸之金屬開口之測試。顯示 於画2 Ο及2 ϋ g中之非堆璺式記億元具有--較堆疊式記億 元為佳之額外優點，即聚合物2之控制閘極在所有側邊 上覆蓋聚合物1之浮動閘極7 U 8 ,而非僅以一熱帽狀氣 化物2 5 2覆蓋浮動閘極7 0 8 。此增加浮動閘極7 () 8之資料 保存能力。由控制閘極7 U 6保護在下面之浮動閘極7 0 8亦 增加製可靠度，卽浮動閛極7【! 8可免於高頻（H F )浸洗 (d i ρ )其傜於製造帽狀氧化物2 5 2之帽狀氧化作用之前施 加至晶片2 2上。 圖2 0 h傜類似於麗2 0 g中記億元之11非堆蠱式蝕刻"記億 -6 8 - (請先閲讀背而之注意事項再填寫本^ 本紙Λ尺度遑用中國B家楳準(CNS)T4規格(210X297公龙) 81. 7. 20,000¾ (II) 201362 Λ 6 Π6 經濟部中央標準局貝工消费合作社印製 五、發明説明（67) 元之陣列之-小邰分之平視圖。在圖2 (! h之陣列組態中 ，記憶元6 7 6偽沿箸每一行（在圖2Qh中之垂直方向）予 以安置以使得毎一記億元6 7 6俗該行中一相鄰記億元之 反射。在此組態中，一對相鄰記憶元6 7 6之列電晶體6 8 2 共用一高度摻雜之源極/汲極區域6 8 0與伴隨之接觸6 7 8 。一單一金屬線7 3 (3沿箸該行將接觸6 7 8耦合至行控制電 路（未圖示）。沿箸陣列中個別列（在圖2 ϋ h中之水平 方向）之用於列電晶體6 8 2之閘極G 8 6傜由一單一延長之 聚矽列線6 8 6所提供，其亦耦合至伴隨之列控制電路（ 未圖式）。沿箸每一行之每一對相鄰記億元之感測電晶 體6 9 6共用一高度摻雜之源極/汲極區域7 0 2與伴隨之觸 7 〇 4。接觸7 0 4沿箸虛接地（在圖2 0 1!中之"行”或垂直方 向）由-金颶線7 4 0耦合至伴隨之垂直接地電路（未圖 示）。一感測線7 ϋ 6沿箸每---列沿伸以提供用於形成該 列毎一記億元6 7 6之控制閘極7 0 6。每-感測線係耦合至 伴隨之感測控制電路（未圖示）。最後，沿箸該等記億 元每一行之每一場極板區域7 4 2之接觸4偽由_ -延長之 導體7 4 6而連接在一起。導體7 4 6傜依序予以接地。 圖2 1 a、 2 1 b、 d與2 1 f - g傜可依此處所描述之積體式 製程製造之垂直式ημ η電晶體之高度放大概略剖視圖。 此製程步驟及完成之結構像類似於圖1 2 a - b、 1 2 d與1 2卜 h中之橫向式npn電晶體。 在形成（η + )埋\層之時，如例示於垂直式D Μ 0 S電晶體 -6 9 - (請先閲讀背而之注意事項#填窍本/ 裝- 訂- 線- 本紙張尺度遑用中a«家«準(CNS)肀4規格(210X297公;¢) 81. 7. 20,000^(11) 201362 Λ 6 Π 6 經濟部中央櫺準局ΚΧ工消费合作社印製 五、發明説明（6S) 1 4 7者，在（Ρ -)外延層1 5 2之頂部上生長一（η + )埋入層 7 7 2。於形成（η + )埋入層7 7 2之後，由一（p -)外延層1 5 6 完成單晶半導體材料。 其次，將一高壓η槽7 7 4植入外延層1 5 2 ,其僳由氪化 物/氣化物光罩1 6 6予以界定。高壓η槽7 7 4將包含此結 構之其餘部分，除了（ η +)埋入層7 7 2。隨後，形成一深 (η +)擴散7 7 6以將（Π +)埋人層7 7 2電連接至装置7 7 0之外 部接點。 現在參考画2 1 b , ·樣式化之光阻層1 8 8偽用以界定高 壓P槽7 7 8。 （ p -)槽7 7 8係形成在η槽7 7 4之内以便與深 U + )擴散7 7 6分開。 相對應於圖6 c之階段中，装置7 7 ϋ未發生重要事項。 在圖2 1 d中，於主要積體式製程順序中對應於圖6 d者， 一氮化物/氧化物層2 0 4傜予以形成，樣式化並蝕刻以 界定外延層1 5 6上不需要局部氣化物之區域。一光阻層 2 〇 6傜予以樣式化以便提供用於（p +)通道止檔區域2 0 8植 入之光罩。於通道止檔植入之後，除去光阻層2 0 6並將 晶片2 2施行一長時間之熱步驟以便産生局部或溝氧化物 區域2 1 0 (圖2 1 f )。 其餘重要之製造步驟係顯示於圖2 1 g中。溝氣化物2 1 0 傷用以將η型低密度擴散區域7 8 4與7 8 6予以徹底自調。 利用相同之光阻光罩以植入（η + )區域7 8 ϋ與7 8 2。區域 7 8 0與7 8 4形成（11 + )埋入集極7 7 2之深擴散接觸區域。區 -7 0 - (請先閲讀背而之注意事項#塡寫本^ 本紙張尺度逍用中國國家楳毕(CNS)T4規格(210X297公龙) 81. 7. 20,000^ (II) 五、發明説明（69) 與 Λ 6 Π 6 物 化 8 -rv 8 7 氧 7 域溝域 式 直 垂 此 成 構 同 共 後 最 ο 極 射 之 置 裝 之 8 7 7 極 基 至 接 .1 遶 將 。 以調 用 自 傜底 10徹 ro 以 予 區 觸 接 極 基 散 環 概ΑΪ擴 之Μ接 ο f 連 7限U 7 + 界 Π 體 ' ( 向 曰BBlr深 横 電 偽 η 略 i μ ί 内 Π 槪 限 2 界 直7 i 7 ώ S層在 h 入 〇 21埋示 圖與顯 槽以 壓 高 Ο 圖 梘 平 略 予折 線破 形以 矩其 實 ， 之76 繞7 ，將 示 以71ο 表用域78 線係區域 7 域 槽區 7觸 Ρ ( 接 壓極 高集 及入 以埋 之 與 3? 11U ο 以處 卜 8 予 8 7ί 人 緣觸區 邊接各 向極於 橫基成 之及形 10以倦 2 2 0 18 9 物 7 7 化極觸 氧射接 溝 、之 Ο 8. 當 2J 7— 適 (請先閲讀背而之注意事項再填寫本一di 画 在 與 式 直 垂 之 示 頁 中 圖 及 以 與 電 體 η 晶ηρ 電式 ΡΙ1向 "横 之 示 0 靡 中 低 較 得 獲F° E Be 侵 h 以之 槽高 P 較 壓及 氐 以 /1 ΙΛ 代 ， 取域 槽區 P 極 壓基 高之 用容 利 較 'I*· 係 ' , 度 中 濃 之雜 體摻 晶之 曰伯 晶 E t 電 S 該 3Π 圖 視 剖 略 概 之h- ο 6 8ϋ與 體7 3 g a日 B 電圖 S ο , DM如 式例 直 ， 垂於 係一不 22顯 圖偽 體 式 直 垂 之 經濟部屮央標準局只工消#合作社印製 之步 14中程 體6g製 圖 在 示 顯 於 應 對 2 2 圖 〇 例 施 實 佳 較 之 -TJ 可 另 之 等 該 於 對 〇 因述 略描 省以 以? 驟置 步裝 程他 製其 之在 前已 較 述 ; 廿田 r*- 段量 階大 程之 製驟 於延 同外 相在 以成 傷形 程偽 流54 程i 製 之 分 β. + ώρ π 大丨 之- ο 〇 80行 體進 i日 C * EH"i 電方且 S . ΰ 之 ， Μ 4 * D 4 上 V. 一—_ 造體22之 製晶15層 電層入 層 入 m: 埋 β. 咅 頂 第 壓 高 埋此 該含 在包 成以 6 形 5 β 6 層 5 : 1 延 分外 部 入 層植 延傜 外71 Ρ-槽 本紙張尺度遑用中國Η家楳準(CNS) Τ4規格(210x297公*) 81. 7. 20,000張（II) ^01362 Λ 6 Π 6 經濟部屮央標準局ΚΧ工消费合作社印製 五、發明説明（7〇) 裝置。隨後，植入（Ρ -)低壓槽1 9 6與深（Ρ + )擴散2 ϋ 2。通 道止檔（未画示）傜在裝置8 (I Q之周邊植入，隨後係外 延層表面之選擇性氧化以製造溝氧化物2 1 0。 其次，在該表面生長5 0 0埃之高壓氧化物21 8 ,隨後偽 一 V t調整植入以及一較佳為環狀之聚合物2閘極2 4 6之 沉積、摻雜、樣式化與蝕刻。 在此刻，該製程與通常之製程流程不同之處偽晶Η表 面予以掩Μ而僅留下將蝕刻溝槽8 0 2之區域。利用各向 異性之電漿蝕刻以蝕刻溝槽8 II 2，其貫穿高壓η槽1 7 1而 至U +)埋入層1 5 4。 一旦形成溝槽8 G 2後，在溝槽8 0 2之 側邊（及底部）生長一熱氣化物8 (Η。晶片再次予以樣 式化，且利用各向異性蝕刻自溝槽8 (I 2之底部除去氣化 物。諸溝槽8 Q 2可予以結合以形成一長環形之溝槽。 舊光阻層係予以除去且新光阻層傷形成在該表面上並 予以樣式化以用於第三聚合物層之沉積。第三聚合物層 傜予以樣式化並蝕刻以製造將填入溝槽8 Q 2之（η +)聚矽 插塞8 0 6。聚合物插塞8 [) 6之接觸延伸8 0 8在蝕刻之後？ 以留下以提供用於金屬1接觸（未圖示）之接觸接點。 或者，溝槽8 可在形成高壓閘極氧化物2 1 8之後，但 於沉積聚合物層；4 6之前予以蝕刻。然後，聚合物插塞 8 0 6與聚合物2導電閘極2 4 6傜予以沉積、樣式化並蝕刻 ，如圖示者。用以製造插塞8 II 6之聚矽應予預先摻雜； 因此，如果與用以镇入溝槽8 0 2之相同聚合物傜用於聚 -7 2 -
(請先閲讀背而之注意事項再塡寫本I 裝· 訂- 線_ 本紙張尺度遑用中a國家樣準(CNS)T4規格(210x297公;it) 81. 7. 20,000^(11) Λ 6η 6 _ 五、發明説明（71) 合物2層，則聚合物材料應予預先摻雜以取代在原位置 上之摻雜。 顯示於画2 2中之溝槽8 G 2具有一較以深（η + )方式連接 層如 入例 埋 ， 至見 深 為 因 係 此 ο 點 優 術 技 之 桂 為 域 區 画 散 擴 直 垂 且 向 横 須 用 應 壓 高 然則間 。法空 間計省 空設節 量之而 大 G 從 之 8 , 散體求 擴晶需 +)電之 丨 於間 深用空 於 ，量 用式大 有方之 須接散 6 連擴 UT3 . \»y 1 之 + 層槽(η 延溝深 外用於 厚利關 之，無 用而可 一 槽 0 另溝 ο 之 I 1 槽 ，底 溝圖基 之視+) . . Ρ 上正丨 22略觸 片概接 晶大至 在放直 之度52 的高 Η係 離其 隔 ， 為中 Ϊ 3 明 2 説圖 4 2 在 及 。 3 2 用 圖使 層 延 外 穿 貫 而 刻 蝕 予 偽 於間 置之 4 安 1 m 係 物 化 8 氧 槽熱 8 Π 長 槽壓生 溝高部 壓 8 高 槽 一 溝 ，刻 如触 例於 槽 一 側 與其 12在 後 之 以 偽 ο 11 8 槽 溝 且 物 合 聚 之底予 鄰及18 3J 相壁 (請先間讀背而之注意事項#填寫本Μί 裝- -d _ 線· 與 結 離 隔 一 供 提 間 。 之者 4 U 1 力 JJ 增 偽 〇〇 或 槽 ， ?物 (η化 在氧 ο 溝 81代 槽取 溝以 。 用 滿可 搆其 以構 例 施 菁 佳82 較槽 之？ 行(11 可壓 一 高 又 一 明第 説 一 4 2 在 _ 刻 蝕 與 中 其 槽 二 第 槽間 溝之 傜熱 經濟部中央橾準局貝工消合作杜印製 長 生 之 槽 溝 此 82在 物刻 化蝕 氣未 滿 填 以 予 曹 If 溝 部 底 之 散 擴 5 卜 1 夕 底向 基成 矽形 '—y + 將 P I { 劑 式 方層 性物 異合 向聚 各 + 以(η 但以 ，著 上接 邊槽 側溝 之此 者由 述以 所所 前 ， 如處 域 區 $雜 h摻_ 0^0 傜1¾'外 供 部爿額 底OF供 為83提 因物此 ， 合 C 而聚 3 然丨ί 本紙張尺度逍用中8國家樣準(CNS)T 4規格(210X297公；St) 81. 7. 20,0()0¾ (II) 201362 Λ 6η 6 經濟部中央橾準局员工消费合作社印製 五、發明説明（72) 現在參考画2 5 a - g ,其偽說明可依此處所描述之積體 式製程製造之進一步裝置。此等裝置包含一隔離式低壓 η通道場效電晶體8 3 4 , —隔離式η通道場效電晶體8 3 6 其用於E E P R () Μ陣列之閛控，另一横向式D Μ 0 S電晶體8 3 8 以及另--垂直式DM0S電晶體840。首先參考圖25a, —用 於電晶體8 3 4之高壓η槽8 4 2與一用於E E P K 0 Μ電晶體8 3 6 之高壓η槽8 4 4傜植入半導體外延層1 5 2。對照於同類之 電晶體140與142 (見圖6a-gj ，提供此等高壓η槽像電 晶體8 3 4與8 3 6之主要變更。一高壓η槽8 4 6傜植入以用 於橫向式D Μ 0 S電晶體8 3 8，以及一高壓η槽8 4 8係植入以 用於垂直式D Μ 0 S電晶體8 4 0。在植入高壓η槽8 4 2、 1 6 8 、8 4 4、8 4 6與8 4 8之前，一（η 〇埋人層8 4 1係形成在外延 層1 5 2之頂部，以及一（ρ -)外延層】5 6傜形成在（η + )埋入 層8 4 1之頂部以完成此矽材料，隨後高壓η槽8 4 8傜形成 在該處。 在此步驟之後，深（11 +)區域8 5 0傜以足夠之摻雜劑濃 度與植入能量予以植入高壓η槽8 4 8中以達到（η + )埋入 層8 4 1 ,此提供自外延層1 5 6之位置至（η + )埋入層8 4 1之 導電連接。 其次參考圖2 5 ,其顯示用於裝置8 3 4、 8 3 6、8 3 8及 8 4 0之低壓及高壓ρ槽植入^ --光阻層（未圖示）掩蔽 隔離晶Η 2 2之全部，除了將予植入高壓ρ槽之區域^隨 後傜一植入以建立高壓Ρ槽8 5 2 。然後，除去此樣式化 -7 4 -
(請先閲讀背而之注意事項#堝寫本IV 裝- 線， 本紙張尺度遑用中Β β家櫺準(CNS) Τ4規格(210X297公釐) 81. 7. 20,000ik (II) 201362 Λ 6 Ιί 6 經濟部屮央標準局员工消费合作杜印製 五、發明説明（73) 之光阻層並在外延層1 5 2之表面上沉積一新光阻層1 8 8且 予以樣式化以界定低壓Ρ槽。接著，實施低壓Ρ槽植入 ，例如，利用硼在大約1 X 1 !Ρ4離子/平方公分及大約 4 0 Κ電子伏特之植入能量下實施，以建立用於低壓η通 道電晶髏8 3 4之低壓ρ槽8 5 4 ,用於L D Μ 0 S電晶體8 3 8位於 高壓η槽8 4 6中間之低壓Ρ槽8 5 6 ,以及用於垂直式D Μ 0 S 電晶體8 4 0位於高壓η槽8 4 8中間且與深（η +)擴散8 5 0分 開之低壓Ρ槽8 5 8。 圖2 5 b - 1顯示用於装置8 3 4、 8 3 8 3 8及8 4 Q之介於圖 6 b與6 c間之製程階段。在低壓ρ槽8 5 4 - 8 5 8植人之後， 一第二光阻層8 fi U係予以沉積覆於晶片2 2之表面上並樣 式化，如圖示者a其次，實施（η + )植入，較佳係利用 砷，在5 X 1 ϋ 離子/平方公分之劑量及大約1 2 0 Κ電子 人和特之植入能匱r實施。此植入步驟在低壓Ρ槽8 5 6 之橫向邊緣中形成一環狀之高度摻雜（η + )區域8 6 2，以 及由低低壓Ρ槽8 5 8容納之一類似之環狀高度摻雜區域 8 6 4 〇 其次參考圖2 5 c，其顯示對應於圖6 c中之用於此等裝 置之製程階段。然後一光阻層1 9 8係予以沉積在晶片上 並樣式化以用於深（Ρ +)擴散。此可予以，例如，利用硼 在大約1 · 0 X 1 〇 離子/平方公分及大約4 U Κ電子伏特之 植入能量下實施。此植入步驟將形成深（Ρ + )區域8 6 6及 8 6 8 0 -7 5 -
(請先閲讀背而之注意事項#填寫本.IV 線· 本紙張尺度逍用中Β國家樣準(CNS)肀4規格(210X297公;it) 81. 7. 20,000^(11) 201362 Λ 6 η 6 經濟部屮央標準局A工消费合作杜印製 五、發明説明（74) 在圖2 5 d中，一氮化物/氧化物光罩2 (Μ俱形成在先前 既存之氣化物層1 7 8之上並樣式化及蝕刻以産生一溝氧 化物光罩。此光罩2 Q 4係以一樣式化之光阻層2 0 6予以擴 大以形成用於（Ρ +)通道止檔區域2 0 8之光罩，該區域像 於此圖中僅以+號表示。然後，除去光阻層2 0 6 ,並將 此晶Η施行一長時間之熱步驟以生畏隔離之氣化物區域 2 1 0 (圖2 5 e )。在生長隔離氧化物區域2 1 0之後，除去 光罩2 0 4。其次，-高壓閘極氧化物2 1 8偽生長在槽1 6 8 、8 5 2、Μ 6及8 4 8之表面上。在此刻，一高壓Ν型V 7植 入係利用硼予以菁施至高壓η槽1 6 8中。其次，實施一 用於將來之Ρ型通道區域之高壓V r調整植入至高壓ρ槽 中，包含低壓P槽8 4 2與P槽8 5 6及8 5 8。 應用於此等裝置之積體式製程之進一步步驟傺顯示於 圖25f中。接著，實施一透納二極體之樣式化與植入以 用於未顯示於此之裝置，以及一 F 〇 w 1 e r - N 〇 r d h e i m透納 窗口 （未画示）之生長。然後，一第二多晶矽層（未圖 示；第一層偽於P A Μ 0 S E E P R 0 Μ元中予以沉積、樣式化並 蝕刻，其亦未圖示於此条列中）係予以沉積、摻雜、樣 式化並蝕刻以形成（η + )聚合物閘極8 7 0、 2 3 2、8 7 2 , — 用於L D Μ 0 S電晶體8 3 8之環形聚合物閘極8 7 4 ,以及一用 於V D Μ 0 S電晶體8 4 U之環形閘極8 7 6。 應用於裝置8 3 1、8 3 6、8 3 8及8 4 G之積體式製程之進一 步步驟偽顯示於麵2 5 g中。側壁氣化物結構2 5 ϋ傜加至各 -7 6 - (請先閲讀背而之注意事項再瑱寫本Jx 本紙張尺度逍用中國國家樣準(CNS)甲4規格（210x297公*) 81. 7. 20,000^(11) 201362 Λ 6η 6 經濟部屮央標準局员工消费合作杜印製 五、發明説明（75) 個聚合物閘極8 ? 0、 2 3 2、8 7 2、8 7 4及3 7 6。隨後，在聚 矽閘極2 3 2及8 7 ϋ - 8 7 6之暴露表面上形成帽狀氣化物2 5 2。 一光阻層（未圖示）偽用以界定多數値η型源極/汲 極植入。雖然此等植入之大部分係自調於相對應之側壁 氣化物或溝氣化物結構，但是用於L D Μ 0 S電晶體8 3 8與 V D Μ 0 S電晶體8 4 ϋ之U + )源極/汲極植入則並非如此^一 第一、低密度擴散源極/汲極植入，即所諝之L I) D植入 ,偽利用磷而實施至用於低壓η通道場效電晶體8 3 4之 源極/汲極區域8 7 8與8 8 G、用於電晶體1 4 1之區域2 8 8與 2 9 (1、用於高壓ϋ Ε Ρ Κ() Μ閘控式η通道電晶體8 3 6之區域 8 8 2與8 8 4、用於L D M () S電晶體8 3 8之環形源極/汲極區域 8 8 6、用於L D Μ 0 S電晶體8 3 8之接近高壓η槽8 4 6週邊之環 形源極/汲極區域8 8 8、位於（η +)深擴散環形區域8 5 0表 面之源極/汲極接觸區域8 9 0、以及用於V ί) Μ 0 S電晶體 8 4 (]之環形内部源極/汲極區域8 92。緊隨此L I) D植入之 後者係利用相同之樣式化光阻層（未圖示）之砷植入。 另一光阻層（未圖示）係予以樣式化以用於（Ρ + )源極 /汲極植人。用於L I) Μ 0 S電晶體8 3 8之深（Ρ +)接觸區域 8 9 4之植入傜予Α實施，其實質上與深（ρ + )區域8 6 6之横 向表面邊緣一致。（Ρ + )源極/汲極植入步驟亦産生用於 V D Μ 0 S電晶體8 4 ϋ之中央深（ρ + )接觸區域8 9 6。包含沉積 中間層絶緣體、第一層金屬、第二中間層絶緣體、以及 第二層金屬之終結製程步驟係依據此領域中習知之製程 -7 7 -
(請先閲讀背而之注意I項再填寫本JL 裝· 線. 本紙張尺度遑用中國國家«準(CNS)甲4規格(210X297公釐) 201362 Λ 6 η 6 五、發明説明（73 予以實施。 於外延層1 5 2傜（μ -)之場合，如較佳實施例所示者， η通道電晶體之反向閘極傜常見者。（η -)槽8 4 2與8 4 4提 供用於隔離之額外Ρ η接合面，此允許對於延層1 5 2使用 負電壓。又，環繞之槽8 4 2與8 4 4提供額外之防止暫態電 壓之保護。此使得隔離之電晶體8 3 4與8 3 6待別適用於汽 車徹控制器及其他承受¢5 0伏特暫態電壓之晶片。 (η +)區域8 6 2與8 6 4之較早植入在相容於C Μ 0 S邏輯與 Ε Ε Ρ Κ 0 Μ及Ε Ρ Κ 0 Μ兀之製程中提供一對準不敏感之D Μ 0 S通 道長度。亦即，由（Ρ -)槽8 5 6與8 5 8所形成之通道長度之 製造偽無關於環形閘極8 7 4與8 7 6之位置。 綜言之，在單一晶Η上製造低功率與高功率半導體裝 置之積體製程已f以描述。且，較堆叠式記億元有顯箸 進步之可靠性與耐久性之非堆昼式E E P R 0 Μ元己予以顯示 並描述。 儘管己詳細描述本發明及其優點，但吾人應瞭解在不 偏離如後附申請專利範圍所界定之本發明精神及範圍内 可為本發明之各種變化、替代及改變。 (請先閲讀背而之注意事項再填寫本夏 經濟部中央櫺準局员工消伢合作社印製 -78- 本紙張尺度遑用中國國家«準(CNS) 1Μ規格(210X297公;¢) 8]. 7. 20,000張（II)

Claims (1)

  1. 201362 B7 C7 D7 六、申熗專利範園 經濟部中央標準局員工消費合作社印製 形元 電 區 區雜高 極覆 閘 閘極重 偽開 其憶 導 雜 雜摻二 一一且 與 動閘全 極分層 元，記 二 摻 摻度第.，納面 層 制完 閘隔體 億該 第 度 度高與開透表 體 控緣 動間緣 記， 之 高 高一一分該該 緣 該邊 浮二絶 讀面 反 一 二第第域於在 絶 ，向 該第納 唯表 相 第 第該該區覆成 納； 合横 中與透 之之 式 之 之將少體且形 透緣置耦之 其一該 式層 型 式 式體至極面其 該邊安式極 ，第在 程體 電 型 型晶，二表體；在向式方閘 元之成 劃導 導；電 電電開納該綠上成横方容動 億接形 規半 一域導 導測分透在絶之形有緣電浮 記連傜 可式 第區二 二鉞域該成極域有具絶以該 之體物 氣型 之雜第 第之區與形閘區具並以極之 項主狀 電電 面摻之 之式雜係其，一道其，分其，閘應 1 由指 、導 表體面®型摻者體通極*部極•動對 第含一 拭一 該極表 表電度 一 緣上體閛之閘浮相 圍包第 擦第 在二該 該導高之絶之晶動上制與與 範並該 可有 成納在 在一二域納域電浮層控便緣 利狀， 氣具 形透成 成第第區透區測電體電以邊 專形物 電一：與之形 形一與雜薄雜感導緣導上向 請之狀 種在含一式一.，一 ，域摻一摻該一絶一之橫。申型指 一成包 型 域 域區度 體於 極 極之«如叉之 (請先閱讀背面之注意事項再填寫本頁) 木紙張尺度適川屮闽阐家捃i(KCNS)肀4規格（210x297公垃） 81. 4. 5.000 (H) AT2013^2 C7 D7 六、申請專利.苑園 經濟部中央標準局員工消費合作社印製 面提 包完 體 反 極 該 體偽體邊 劃由 表以 極緣 導 相 二 近 導壓導周 規經 之積 閘邊 半 式 納 鄰 極電極之 式體 .， 體面 制向 式 型 透 於 閘劃閘體 程導電 -he主面 控横 型 電 該 成 動規制導 該極充 之該表。該極 電 導 近 形 浮式控極 將閘以 層中之積中閘 導 一 鄰 式.，該程該閘 以動予 體其物面其動 一 第 於 方緣近定，動 用浮式 緣，狀合，浮 第 該 成 緣邊鄰預體浮 體得方 絶元指耦元該 一 與 形 絶邊式之導該 導使應 極億二容億與 在 在 其， 以周方體極與 極以效 閘記第電記一 成：成；口， 一有緣導閘式 閘體納 該之與之之有 形含形面窗 有具絶極動方 制導透 在項一極項具 其包其表應 具並以閘浮緣 控極子 成 2 第閘 1 其。元元域該效,«分其，制該絶 該閘電 形第該制第層緣億億區之納.，體，部體，控至以 至制以 偽圍於控圍矽邊記記體式透分導之導該合其；合控口 物範大該範聚向式該極型體部極口 極至繙緣叠耦該窗 狀利地與利之横#，二電緣一閜窗閘加式邊重電至應 指專當之專電之堆面納導絶之動應制施方邊全其，加效 二請，細加請導II非表透二薄域浮效控得容周完路’施納 第申 g 增申一重種之一第一區一納一使電有緣電壓透 且如面供如含全一層 之 體 透 以以具邊 電該 (請先閱讀背面之注意事項再填寫本頁) 木紙張尺度適川中® W家標準（CNS) Ψ4规格(210父297公^) 81. 4. 5,000 ⑻ 經濟部中央標準局員工消費合作社印製 201362 C7 ___ D7_ 六、申請專利苑園 電路，其電耦合至該浮動閘極用以緒由檢測在該浮動 閘極導體上由該等電子所或應電荷之方式謓取該記 fe、JC Ο 6 .如申請專利範圍第5項之非堆叠式記憶元，其中用以 讀取之該電路包含： 一感測場效電晶體，其具有形成在該第二導電型式之 該表面之第-及第二源極/汲極區域且該第一及第二 源極/汲極區域傜由一通道區域予以分開，該浮動閘 極之一第二部分傲以絶緣方式安置於鄰近該通道區域 之一部分以便控制該通道區域之導電性。 7 . —種非堆叠式記億元之陣列，其以行及列之方式形成並 以相對於該等行一角度之方式且在-第一導電型式之 半導層之之表面處安置，該陣列包含： 一用於每一對形成各該行之該等記億元之第一選擇 電晶體源極/汲極區域，其形成在與該第一導電型式相 反之第二導電型式之該表面； —用於每一對形成各該行之該等記億元之第一威測 電晶體源極/汲極區域.其形成在該第二導電型式之該 (i?先閱讀背面之注意事頊再填寫本頁 面 .一 極由汲 表源藉/
    體且極 晶面源 電表體 擇該晶 選之電 二式擇 第型選 之電一 導第 元二該 億第與 記該而 之在道 對成通 該形之 各其，體 .， 成域，晶開 形區電分 一 極擇域 每汲選區 本紙诋尺度適;IH1闽B家標準(CNS)规格(210父29?公七） 81. 4. 5.000 (H) 經濟部中央標準局員工消費合作社印製 •\ 了201362 B7 C7 ____D7_ 六、申請專利苑® 一用於毎一形成各該對之記億元之第二威澜電晶匾 源極/汲棰匾域，其形成在該第二導電型式之該表面 且藉由一威測電晶體之通道而與該第一烕測電晶體源 極/汲極區域分閭； 一用於毎一記億元之透纳二極讎匾域，其形成在該 第二導電型式之該表面； 一用於毎一記億元之薄絶緣臞透納效應窗口，其安 置於鄰近至少該透纳二極體匾域之一部分； 一用於毎一列之閘極導醱，其以絶線方式與形成該 列之各該記億元之選擇電晶體通道重叠； 一用於毎一記億元之浮動閘棰其，具有一上表面與 一下表面，該上表面與下表面藉由一倒壁沿該浮動閘 極之周邊而彼此分開，該浮動閘極之第一部分下表面 係安置於鄰近該薄絶緣鼸透纳效應窗口，該浮動閘棰 之第二部分下表面係以絶緣方式安置於鄰質該威測霣 晶體通道區域；以及 一用於毎一列之伸長之控制閜極導龌，其具有一上 表面與一下表面，該上表面與下表面藉由一側壁沿該 控制閘極之周邊而彼此分開，該控制閛極導體下表面 之第一部分係以絶縐方式安置於鄰近該形成該列之浮 動閘極導體之上表面，該控制閘極導臞下表面之第二 部分傜以絶綠方式安置於鄰近該形成該列之浮動閘極 導體之侧壁，該控制閘極導匾之側壁像以絶錁方式 -8 2 - (請先閱讀背面之注意事項再嗔寫本頁 .訂· .線. 木紙张尺度適+阐阐家橾率(CNS)〒4規格(210x297公81. 4. 5.000 (H) AT B7 201362 ct __D7_ 六、申請專利範S 安置於鄰近該半導體層表面之部分。 8 .如申請專利範圍第7項之陣列，其進-步包含多數個 第一導電控制線，一該第-控制線與各該行結合用以 電耦合各該形成該α之第一感測電晶體源極/汲極區 域。 9 .如申請專利範圍第8項之陣列，其進-步包含多數値 第二導電控制線，一該第二控制線與各該行結合用以 電耦合各該形成該行之第一選擇電晶體源極/汲極區 域。 1 0 .如申請專利範圍第7至9項之陣列，其中該伸長之 控制閘極導體之側壁之部分係以絶緣方式安置於鄰近 該列中該等記億元之感測電晶體通道之個別部分。 (請先閱讀背面之注意事項再填寫本頁 •发· •訂· 經濟部中央標準局員工消費合作社印製 .綠. -83- 本紙張尺度適;丨]十阀《家標苹（CNS)MM规格（210父297公犮） 81. 4. 5.000 (H)
TW081106220A 1991-06-28 1992-08-06 TW201362B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/722,812 US5225700A (en) 1991-06-28 1991-06-28 Circuit and method for forming a non-volatile memory cell

Publications (1)

Publication Number Publication Date
TW201362B true TW201362B (zh) 1993-03-01

Family

ID=24903491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081106220A TW201362B (zh) 1991-06-28 1992-08-06

Country Status (7)

Country Link
US (1) US5225700A (zh)
EP (1) EP0520825B1 (zh)
JP (1) JP3265311B2 (zh)
KR (1) KR100269078B1 (zh)
DE (1) DE69215978T2 (zh)
IE (1) IE922113A1 (zh)
TW (1) TW201362B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550867B (zh) * 2011-11-25 2016-09-21 三星電子股份有限公司 半導體元件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293893B2 (ja) * 1991-12-09 2002-06-17 株式会社東芝 半導体不揮発性記憶装置の製造方法
US5411908A (en) * 1992-05-28 1995-05-02 Texas Instruments Incorporated Flash EEPROM array with P-tank insulated from substrate by deep N-tank
US5382536A (en) * 1993-03-15 1995-01-17 Texas Instruments Incorporated Method of fabricating lateral DMOS structure
JPH08222648A (ja) * 1995-02-14 1996-08-30 Canon Inc 記憶装置
US6475846B1 (en) * 1995-05-18 2002-11-05 Texas Instruments Incorporated Method of making floating-gate memory-cell array with digital logic transistors
EP0746033A3 (en) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US5629546A (en) * 1995-06-21 1997-05-13 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
US5674762A (en) * 1995-08-28 1997-10-07 Motorola, Inc. Method of fabricating an EPROM with high voltage transistors
US5757051A (en) * 1996-11-12 1998-05-26 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
FR2768555B1 (fr) * 1997-09-12 2001-11-23 Commissariat Energie Atomique Structure microelectronique comportant une partie de basse tension munie d'une protection contre une partie de haute tension et procede d'obtention de cette protection
US6124157A (en) * 1998-03-20 2000-09-26 Cypress Semiconductor Corp. Integrated non-volatile and random access memory and method of forming the same
US6207991B1 (en) 1998-03-20 2001-03-27 Cypress Semiconductor Corp. Integrated non-volatile and CMOS memories having substantially the same thickness gates and methods of forming the same
US6255155B1 (en) * 1998-04-23 2001-07-03 Hyundai Electronics Industries Co., Ltd. Nonvolatile memory and method for fabricating the same
JP4514369B2 (ja) * 2001-07-19 2010-07-28 株式会社リコー 半導体装置及びその製造方法
DE10314595B4 (de) * 2003-03-31 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
US6933557B2 (en) * 2003-08-11 2005-08-23 Atmel Corporation Fowler-Nordheim block alterable EEPROM memory cell
JP2007095787A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp 半導体集積回路
KR100764746B1 (ko) * 2006-09-08 2007-10-08 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조방법
KR100943500B1 (ko) * 2007-12-27 2010-02-22 주식회사 동부하이텍 반도체 소자 동시 제조 방법
US9450052B1 (en) * 2015-07-01 2016-09-20 Chengdu Monolithic Power Systems Co., Ltd. EEPROM memory cell with a coupler region and method of making the same
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016588A (en) * 1974-12-27 1977-04-05 Nippon Electric Company, Ltd. Non-volatile semiconductor memory device
JPS53124084A (en) * 1977-04-06 1978-10-30 Hitachi Ltd Semiconductor memory device containing floating type poly silicon layer and its manufacture
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4373248A (en) * 1978-07-12 1983-02-15 Texas Instruments Incorporated Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
US4203159A (en) * 1978-10-05 1980-05-13 Wanlass Frank M Pseudostatic electronic memory
US4258466A (en) * 1978-11-02 1981-03-31 Texas Instruments Incorporated High density electrically programmable ROM
US4377818A (en) * 1978-11-02 1983-03-22 Texas Instruments Incorporated High density electrically programmable ROM
US4257056A (en) * 1979-06-27 1981-03-17 National Semiconductor Corporation Electrically erasable read only memory
US4493057A (en) * 1980-01-07 1985-01-08 Texas Instruments Incorporated Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
US4377857A (en) * 1980-11-18 1983-03-22 Fairchild Camera & Instrument Electrically erasable programmable read-only memory
US4398338A (en) * 1980-12-24 1983-08-16 Fairchild Camera & Instrument Corp. Fabrication of high speed, nonvolatile, electrically erasable memory cell and system utilizing selective masking, deposition and etching techniques
DE3174858D1 (en) * 1980-12-25 1986-07-24 Fujitsu Ltd Nonvolatile semiconductor memory device
JPS5857750A (ja) * 1981-10-01 1983-04-06 Seiko Instr & Electronics Ltd 不揮発性半導体メモリ
DE3275790D1 (en) * 1982-09-15 1987-04-23 Itt Ind Gmbh Deutsche Cmos memory cell with floating memory gate
JPS59112657A (ja) * 1982-09-30 1984-06-29 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 書込可能なリ−ドオンリ−メモリ
US4590504A (en) * 1982-12-28 1986-05-20 Thomson Components - Mostek Corporation Nonvolatile MOS memory cell with tunneling element
JPS59155968A (ja) * 1983-02-25 1984-09-05 Toshiba Corp 半導体記憶装置
JPS60502128A (ja) * 1983-08-29 1985-12-05 シ−ク・テクノロジイ・インコ−ポレイテツド 不揮発性ｍｏｓメモリ装置の製造方法
JPS60134478A (ja) * 1983-11-28 1985-07-17 ローム・コーポレーション 電気的プログラム式記憶装置を製造する方法
JP2515715B2 (ja) * 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
JPH0760864B2 (ja) * 1984-07-13 1995-06-28 株式会社日立製作所 半導体集積回路装置
IT1213218B (it) * 1984-09-25 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di una cella di memoria non volatile con area di ossido sottile di dimensioni molto piccole, e cella ottenuta con il processo suddetto.
JPS61105862A (ja) * 1984-10-30 1986-05-23 Toshiba Corp 半導体装置
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
JPH07120716B2 (ja) * 1985-03-30 1995-12-20 株式会社東芝 半導体記憶装置
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
US4695979A (en) * 1985-09-09 1987-09-22 Texas Instruments Incorporated Modified four transistor EEPROM cell
US4804637A (en) * 1985-09-27 1989-02-14 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor
US4736342A (en) * 1985-11-15 1988-04-05 Texas Instruments Incorporated Method of forming a field plate in a high voltage array
JPS62134977A (ja) * 1985-12-09 1987-06-18 Toshiba Corp 不揮発性半導体記憶装置
US4718041A (en) * 1986-01-09 1988-01-05 Texas Instruments Incorporated EEPROM memory having extended life
US4750024A (en) * 1986-02-18 1988-06-07 Texas Instruments Incorporated Offset floating gate EPROM memory cell
US4855800A (en) * 1986-03-27 1989-08-08 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
US4766473A (en) * 1986-12-29 1988-08-23 Motorola, Inc. Single transistor cell for electrically-erasable programmable read-only memory and array thereof
US4829351A (en) * 1987-03-16 1989-05-09 Motorola, Inc. Polysilicon pattern for a floating gate memory
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
US4853895A (en) * 1987-11-30 1989-08-01 Texas Instruments Incorporated EEPROM including programming electrode extending through the control gate electrode
US4924437A (en) * 1987-12-09 1990-05-08 Texas Instruments Incorporated Erasable programmable memory including buried diffusion source/drain lines and erase lines
US4912676A (en) * 1988-08-09 1990-03-27 Texas Instruments, Incorporated Erasable programmable memory
IT1232354B (it) * 1989-09-04 1992-01-28 Sgs Thomson Microelectronics Procedimento per la realizzazione di celle di memoria eeprom a singolo livello di polisilicio e ossido sottile utilizzando ossidazione differenziale.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550867B (zh) * 2011-11-25 2016-09-21 三星電子股份有限公司 半導體元件

Also Published As

Publication number Publication date
JPH05235372A (ja) 1993-09-10
KR100269078B1 (ko) 2000-10-16
KR930001441A (ko) 1993-01-16
DE69215978D1 (de) 1997-01-30
JP3265311B2 (ja) 2002-03-11
US5225700A (en) 1993-07-06
DE69215978T2 (de) 1997-05-07
EP0520825B1 (en) 1996-12-18
IE922113A1 (en) 1992-12-30
EP0520825A1 (en) 1992-12-30

Similar Documents

Publication Publication Date Title
TW201362B (zh)
US5642295A (en) Systems utilizing a single chip microcontroller having non-volatile memory devices and power devices
US5275961A (en) Method of forming insulated gate field-effect transistors
CN205665504U (zh) 阵列基板的电路、阵列基板、显示装置
US5296393A (en) Process for the simultaneous fabrication of high-and-low-voltage semiconductor devices, integrated circuit containing the same, systems and methods
TW454341B (en) A trench capacitor with isolation collar
US7205608B2 (en) Electronic device including discontinuous storage elements
US7226840B2 (en) Process for forming an electronic device including discontinuous storage elements
US8569757B2 (en) Semiconductor device with amorphous silicon MAS memory cell structure and manufacturing method thereof
KR100375747B1 (ko) C축배향박막강유전성트랜지스터메모리셀및그제조방법
CN101620991B (zh) Tft快闪存储单元的原子层沉积外延硅生长
JPH01152660A (ja) 半導体記憶装置の製造方法
US7211487B2 (en) Process for forming an electronic device including discontinuous storage elements
US20070018216A1 (en) Electronic device including discontinuous storage elements
US20070020856A1 (en) Process for forming an electronic device including discontinuous storage elements
CN104425510A (zh) 半导体结构及其形成方法
JPS62274773A (ja) 半導体記憶装置
CN111697054A (zh) 包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件及其形成方法
US20070018222A1 (en) Electronic device including discontinuous storage elements
CN205621414U (zh) 静电放电电路、阵列基板和显示装置
TW200406044A (en) Floating gate memory structures and fabrication methods
US5429959A (en) Process for simultaneously fabricating a bipolar transistor and a field-effect transistor
TW411548B (en) Semiconductor device having metal silicide film and manufacturing method thereof
JP2671899B2 (ja) 半導体記憶装置
US5214496A (en) Semiconductor memory