TW201347089A - 半導體裝置之製造方法、記憶媒體及半導體裝置 - Google Patents

半導體裝置之製造方法、記憶媒體及半導體裝置 Download PDF

Info

Publication number
TW201347089A
TW201347089A TW102106024A TW102106024A TW201347089A TW 201347089 A TW201347089 A TW 201347089A TW 102106024 A TW102106024 A TW 102106024A TW 102106024 A TW102106024 A TW 102106024A TW 201347089 A TW201347089 A TW 201347089A
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
semiconductor device
manufacturing
film
Prior art date
Application number
TW102106024A
Other languages
English (en)
Inventor
Kenji Matsumoto
Tatsufumi Hamada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201347089A publication Critical patent/TW201347089A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置之製造方法具有：將第2導電層形成於具有形成有凹部之絕緣膜層與露出前述凹部底面之第1導電層之基底層上之工程，及將第3導電層形成於前述第2導電層上之工程，及將可固溶於前述第3導電層之材料濺射於前述第3導電層之工程，及對前述可固溶材料被濺射之前述第3導電層進行加熱之工程。

Description

半導體裝置之製造方法、記憶媒體及半導體裝置
本發明係關於半導體製造裝置之製造方法、記憶媒體及半導體裝置。
一般而言，半導體裝置之多層配線構造藉由將金屬配線埋入層間絕緣膜溝來形成。金屬配線的材料係使用包含電子遷移小且低阻抗之銅(Cu)來作為主成份之材料，使用包含Cu材料時，請考慮對其下層之銅的擴散障壁性等，使用鉭(Ta)或氧化鉭(TaN)等(擴散)障壁層。
近來年，為了提高障壁層之信賴性等目的，進行各種開發，使用錳(Mn)膜或CuMn合金膜之自我成長障壁層來代替Ta膜或TaN膜係引人關注的(例如，專利文獻1)。
〔專利文獻1〕特開2005-277390號公報
〔專利文獻2〕特開2011-66274號公報
〔本發明之公開〕
在專利文獻1等方法中，為了形成自我成長障壁層，而使Cu成膜於絕緣膜上，之後層積Mn含有層。但是，在使Cu埋入至絕緣膜溝部(溝槽或導孔)的情況下，溝槽寬度例如為50nm以下之微細配線時，以PVD法達成良好披覆性且埋入Cu係困難的。又，由於Cu係直接接觸絕緣膜的時間較長，因此會產生Cu向絕緣膜側擴散的問題。
針對上述課題，提供能夠使配線材料達成良好披覆性且埋入絕緣膜溝，且能夠抑制配線材料向絕緣膜的擴散之半導體裝置之製造方法。
為了解決上述之課題，根據本發明之一樣態，半導體裝置之製造方法具有：將第2導電層形成於具有形成有凹部之絕緣層與露出於前述凹部底面之第1導電層之基底層上之工程，及將第3導電層形成於前述第2導電層上之工程，及將可固溶於前述第3導電層之材料濺射於前述第3導電層之工程，及對前述可固溶之材料濺射之前述第3導電層進行加熱之工程。
根據本發明，提供能夠使配線材料達成良好披覆性且埋入絕緣膜溝，且能夠抑制配線材料向絕緣膜的擴散之半導體裝置之製造方法。
1‧‧‧層間絕緣膜
2‧‧‧擴散障壁層
3a‧‧‧配線層(第1導電層)
3b‧‧‧配線層(第3導電層)
4‧‧‧擴散防止層(蝕刻中止層)
5‧‧‧凹部
6‧‧‧第2導電層
7‧‧‧可固溶於第3導電層之材料
8‧‧‧水分及/或氧氣
9‧‧‧氧化物
10‧‧‧半導體製造裝置
34‧‧‧系統控制部
W‧‧‧半導體晶圓
〔圖1〕用於說明半導體晶圓W之構成例之概略圖。
〔圖2〕關於本發明之半導體裝置之製造方法流程圖之例。
〔圖3〕表示本發明之半導體製造裝置一例之概略構成圖。
〔最佳實施形態〕
以下，參閱附加之圖面對關於本發明實施形態進行說明。本說明書中，對關於用於本發明之半導體裝置之製造方法之基板即半導體晶圓(以下稱為晶圓)W構成例及製造方法進行說明。
圖1，用於說明關於本發明之半導體裝置之製造方法之圖。在各工程中，表示半導體晶圓W構成例之概略圖。此外，圖1所列舉之半導體晶圓W之構成只是為了說明所表示之一例，本發明並不限定於此。又，圖2，表示關於本發明之半導體裝置之製造方法流程圖之例。
〔形成凹部(S101)〕
如圖1之S10所示，在晶圓W之下層側形成有層間絕緣膜1a，在該層間絕緣膜1a內隔著擴散障壁層2，埋入有下層側之配線層3a(第1導電層)。
在晶圓W之上層側隔著擴散防止(且，蝕刻中止層)層4，形成有層間絕緣層1b。層間絕緣層1b之膜厚方向的中間位置，例如為硬掩模，亦可形成未圖示之蝕刻中止層。蝕刻中止層係藉由蝕刻處理形成後述之凹部5時，用於將形成凹部5之溝5a之深度位置設定為蝕刻中止層之上端位置者。又，層間絕緣層1b之上側為了對層間絕緣層1b形成凹部5，層積有例如由有機物之光阻掩膜或無機物之硬掩模等構成之未圖示之犧牲膜。
如圖1之S20所示，層間絕緣層1b藉由蝕刻等方法，形成由溝槽之溝5a及導孔(或貫穿孔)5b構成之凹部5。接下來，藉由蝕刻處理或灰化處理等，去除犧牲膜與殘留於導孔5b底部之蝕刻中止層4，並使下層側之配線層3a的表面露出。
作為層間絕緣層的材料，如果是使用眾所皆知之層間絕緣層之材料的話，則沒有特別限定。作為具體例，由包含矽(Si)及氧氣(O)或碳(C)之矽化合物構成之膜，列舉例如SiO膜(SiO2膜等)、SiOF膜(包含矽、氧氣及氟之膜)、SiC膜(包含矽及碳之膜)、SiOC膜(包含矽、氧氣及碳之膜)、SiCOH膜(包含矽、碳、氧氣及氫之膜)、SiCN膜(包含矽、碳及氮之膜)、多孔質矽氧膜、MSQ膜、聚次芳基膜及SiLK(登錄商標)膜或氟碳 膜。又，亦可為層積如SiOC膜之無機膜，及聚次芳基膜之有機膜之混合構造。由近年來之半導體裝置之高速動作的要求可得知，使用比介電常數較低之絕緣膜為較佳，使用比由含有甲基等之有機基之SiOC、SiCOH等構成之Low-k膜、Tetra Ethyl Ortho Silicate(TEOS)形成之矽氧化膜等為較佳。此外，該些皆可1種種類單獨使用，亦可併用2種以上之種類來使用。
又，層間絕緣層材料之構造亦可為緻密膜(Dense membrane)，亦可為具有細孔之多孔膜。
形成於本發明之半導體裝置中的層間絕緣層內之配線層(第1導電層及第3導電層)通常因為電子遷移較小且低阻抗，因此使用銅(Cu)或Cu作為主成份(50質量%以上)之材料。
凹部5的尺寸係能夠由具有該發明技術領域之通常知識者來適當選擇，通常導孔5b之內徑約為20~60nm左右，縱橫比係例如約1~5左右。
〔清洗/除氣(S102)〕
接下來，進行一般除氣(degas)處理或晶圓W表面之凹部5內的洗淨處理。具體而言，形成上述之凹部時，藉由蝕刻處理或灰化處理等來洗淨除去附著於凹部5內之殘渣。
洗淨處理係除了進行使用藥劑之濕清洗以外，還進行H2電漿處理、Ar電漿處理、使用有機酸之乾洗處理或使 用Hot-Wire原子氫之清洗處理等。
配線層3a之露出面通常係藉由因蝕刻處理及灰化處理引起之損害及與氧氣的接觸，而產生露出面被氧化且成為氧化物(Cu2O等)。因此，對於晶圓W供給還原氣體(例如H2或NH3、CO等)或、還原劑(例如為有機酸之甲酸等之羧酸)之蒸氣，且藉由因還元之方法或氬(Ar)濺鍍引起之物理去除，來除去銅氧化物。藉此，在導孔5b之底面會露出金屬銅。
〔形成第2導電層(S103)〕
接下來，如圖1之S30所示，在露出上層之層間絕緣層1b及導孔5b底面之配線層3a(第1導電層)上，形成以下所詳細記述之1個以上之第2導電層6。
本發明中的第2導電層6係表示具有在配線層3b(後述之第3導電層)與層間絕緣膜1b及配線層3a之間之功能性的層。雖然因層間絕緣膜的材料、溝槽與導孔之(開口)直徑與縱橫比、半導體裝置之所期望之性能等不同，而在第2導電層6所需要之功能性亦不同，但藉由其功能性，主要被稱為擴散障壁層、黏著層、晶種層等。但是，黏著層亦兼具有晶種層作用等之1層有達成其他層作用之情況，本發明並不限定該點。又，第2導電層可為單層，亦可為層積複數層之構造。
<擴散障壁層(障壁層)>
被包含於第1導電層及/或第3導電層之Cu與層間絕緣層直接接觸時，向層間絕緣層中之Cu的擴散較大。由於向層間絕緣層之Cu的擴散會導致洩漏電流增大，因此使擴散障壁層形成於Cu層與層間絕緣層之界面為較佳。擴散障壁層，其他還有達成防止因系統的水或氧氣引起之層間絕緣層之介電常數上升及下層配線層之氧化的作用。
作為擴散障壁層之材料，使用由Ta、TaN、鈦(Ti)、氮化鈦(TiN)及釕(Ru)族中選擇之材料為較佳。該些材料由於具有對Cu或水、氧氣有較好之障壁性，因此較佳。又，擴散障壁層可為單層，亦可為層積。
<黏著層>
將配線層3b(第3導電層)直接形成於層間絕緣層上之情況下，因溝槽或導孔之直徑等之差異，有時會產生無法形成良好披覆性Cu層。因此，隔著黏著層將配線層3b形成於層間絕緣層上為較佳。
黏著層之材料如果是對配線層中之Cu具有優良浸濕性及密合性的材料的話，則沒有特別限定，例如使用Ru或鈷(Co)為較佳。Ru或Co相對於晶格間距之Cu的不匹配性較小約為3%，且Ru膜或Co膜與Cu膜之密合性變得良好係眾所皆知的(例如參閱專利文獻2)。
<晶種層>
晶種層係藉由後述之電解鍍敷法，成為形成配線層 3b(第3導電層)時的導體之層，又，與前述黏著層相同有形成良好披覆性配線層3b(第3導電層)之作用。
此外，由於前述之黏著層及晶種層也存在配線層3b與層間絕緣層1b之間，因此藉由其材質與結晶性，具有防止Cu向層間絕緣層擴散之功能。
晶種層之材料如果是具有良好導電性、藉由鍍敷對於形成配線層3b時的鍍敷液具有耐腐蝕之材料的話，則沒有特別限定，例如使用Ru或Cu為較佳。
第2導電層之層積方法能夠藉由物理氣相沈積法(PVD：Physical Vapor Deposition)、化學汽相沈積法(CVD：Chemical Vapor Deposition)或原子層堆積法(ALD：Atomic Layer Deposition)等方法，來進行堆積。此外，在本發明中，PVD係包含濺鍍、蒸鍍等所有眾所皆知之PVD；CVD係包含熱CVD、電漿CVD及光CVD等所有眾所皆知之CVD；ALD係包含熱ALD、電漿ALD、及光ALD等所有眾所皆知之ALD。如前述，使材料埋入至絕緣膜溝部(溝槽或導孔)的情況下，溝槽之寬度例如為50nm以下之微細配線時，以PVD法達成良好披覆性且埋入材料係困難的。因此，向絕緣膜溝部埋入材料係使用CVD或ALD為較佳。
在本實施形態之第1實施形態中，形成Ru層作為第2導電層。在此，Ru層能夠完全達到作為上述之障壁層、晶種層及黏著層之3種功能。即，藉由使用Ru層作為第2導電層，不需在障壁層與晶種層與黏著層成膜各別的 膜，而能夠簡化程序。又，在第2實施形態中，層積Ta層及在該Ta層上之Ru層作為第2導電層。
本發明中，第2導電層或第2導電層的表面係Ru層，該Ru層係以CVD或ALD來形成為較佳。較佳之理由為：
(i)藉由以CVD或ALD形成第2導電層，溝槽之寬度例如即使在形成50nm以下之微細配線的情況下，亦能夠埋入良好披覆性之材料。
(ii)後述之第3導電層為Cu時，因為對Ru之浸濕性較高，因此即使在以PVD成膜第3導電層(即Cu層)的情況下，亦能夠成膜較良好之披覆性。又，因為Cu與Ru具有良好的密合性，因此能夠抑制在後述之CMP工程中之膜剥落。
〔形成第3導電層(S104)〕
其次，如圖1之S40所示，將上層之配線層3b(第3金屬層)形成於第2導電層6上。如前述，配線層3b亦使用Cu為較佳。
配線層3b之形成方法並不特別限定，能夠藉由電解鍍敷法、PVD或CVD等方法來形成。
此外，藉由電解鍍敷形成配線層3b後，為了促進Cu的結晶成長，通常以約100℃進行1小時左右的熱處理(退火)。
〔濺射可固溶於第3導電層之材料(S105)〕
形成於層間絕緣層1b表面及導孔5b底面之金屬銅表面之第2導電層6存在有結晶粒界(粒界)。粒界係藉由因存在於結晶性內之組成變動或晶格缺陷引起之歪應力，發生之原子排列被打亂之區域，且由於其特徵係比結晶粒內具有較多空隙之構造，因此容易產生雜質偏析。該雜質沿著粒界，由於具有較高速擴散之性質，因此藉由粒界的存在，擴散障壁性或密合性等之上述之功能性將會變低。例如，將Ru使用於第2導電層6之材料上的情況下，如果材料是單結晶的話，如前述，則能夠完全達成作為障壁層、晶種層及黏著層之3種作用。實際的Ru膜成為柱狀結晶係眾所皆知的，由於柱狀結晶之邊界部份相當於粒界，因此變得能夠產生原子、分子之擴散，造成障壁性降低之結果。具體而言，包含於層間絕緣層1b中之氧氣或水份經過Ru之粒界到達Cu配線層3b，恐怕有使Cu氧化之可能性。又，藉由溫度或電壓等之主要因素，Cu配線層3b之Cu經由Ru之粒界向層間絕緣層1b側擴散，恐怕有使半導體裝置特性惡化之可能性。特別是對於在薄膜中，給予粒界之膜特性的效果較大，這是因為不止膜的厚度較薄且結晶粒徑也較小，而成為存在有該粒界對於擴散之多數短路路徑的原因。
因此，在本發明，濺射可固溶於下述中說明之第3導電層的材料，藉由進行熱處理，以可固溶於第3導電層之材料或其氧化物覆蓋粒界，使補強前述之功能性。
可固溶於第3導電層之材料係能夠固溶於第3導電層，且前述可固溶之材料的氧化物係具有對第3導電層之擴散障壁性者為較佳。具體而言，使用Cu作為第3導電層的情況下，列舉鋁(Al)、鍺(Ge)、銦(In)、鎂(Mg)、Mn、鎳(Ni)、Si、錫(Sn)、Ti等材料，可使用該些之單獨1種種類材料，亦可合併使用2種種類以上之材料。
即使上述中之材料可作為可固溶於第3導電層之材料，但使用Mn為較佳。使用Mn作為可固溶於第3導電層之材料之優點為：
(i)Mn在Cu中的擴散速度比較快。
(ii)比起停留於Cu中，Mn停留在其他元素中更加穩定。因此，與在Cu中之擴散速率之速度互起作用，藉由後述之Mn之濺射後的熱處理，Mn有容易由Cu排出之傾向，將Mn優先供給到第2導電層之粒界的位置，能夠回避配線阻抗的上升；
(iii)比起Si，Mn之氧化物標準生成吉布斯能量(Gibbs energy)較高。即，在熱力學中，Mn不需還元在層間絕緣層等使用之SiO2膜，且不會引起向原子狀Si之Cu中的擴散；在本實施形態中，藉由上述理由雖使用Mn作為一例，但本發明不並限定於此。
如圖1之S50所示，可固溶於濺射後之第3導電層的材料7將對第3導電層中進行擴散，到達粒界。藉由層間 絕緣層1中的水份及氧氣8等，到達粒界之材料7(例如Mn)之至少一部份被氧化且成為氧化物9。前述之材料7係以成為氧化物9來使擴散之速度明顯下降且停留於其位置，如同成為覆蓋粒界之疤。如上述，可固溶於前述之第3導電層材料之氧化物係具有對Cu之擴散障壁性。因此，隔著粒界，Cu能夠抑制向層間絕緣膜中之擴散。
又，使用Cu作為第3導電層，且使用Mn作為固溶於此之材料的情況下，藉由濺射Mn，Cu層將成為Cu-Mn合金層。藉由成為Cu-Mn合金層，由於與純Cu相比，更提高了對電子遷移之耐性，因此較佳。如前述，Mn與其他材料相比，具有容易由Cu層中被排出之性質。為此，濺射Mn後，透過進行退火處理的過程中，與Cu相比，阻抗率較高之Mn能夠較多的殘留於Cu中且抑制使配線之阻抗率上昇。
可固溶於第3導電層之材料7之濺射方法係能夠藉由PVD法或CVD法來進行。使用PVD法時，例如使用包含材料7之標靶且藉由濺鍍或蒸鍍來濺射材料7為較佳。此外，標靶例如為Mn時，能夠使用純Mn標靶、Mn-Cu合金標靶等。使用PVD法時，由於不使用前驅物，因此具有不產生因在膜中來自前驅物之碳等所引起之污染的優點。
使用CVD法，濺射可固溶於第3導電層之材料7時，使用包含材料7之眾所皆知之前驅物，能夠藉由將包含材料7之氣體曝光於晶圓W，濺射材料7。使用Mn作 為濺射之材料7的情況下的含有Mn之前驅物作為例，能夠使用由國際公開號第2012/060428中揭示之一般公式Mn(R1N-Z-NR2 2)2中所表示之雙(N,N’-1-烷基醯胺-2-二烷胺基烷烴(dialkylaminoalkane))錳等醯胺胺基烷烴(amideaminoalkane)系錳化合物(上述一般公式中，R1及R2係各自獨立且以n為0以上的整數之CnH2n+1來表示之烷基、Z係以m為0以上的整數之CmH2m來表示之伸烷基。)、Cp2Mn[=Mn(C5H5)2]、(MeCp)2Mn[=Mn(CH3C5H4)2]、(Me5Cp)2Mn[=Mn((CH3)5C5H4)2]、(EtCp)2Mn[=Mn(C2H5C5H4)2]、(i-PrCp)2Mn[=Mn(C3H7C5H4)2]、(t-BuCp)2Mn[=Mn(C4H9C5H4)2]、MeCpMn(CO)3[=(CH3C5H4)Mn(CO)3]、MeMn(CO)5[=(CH3)Mn(CO)5]、Mn2(CO)10、Mn(DPM)2[=Mn(C11H19O2)2]、Mn(DPM)3[=Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]、Mn(acac)2[=Mn(C5H7O2)2]、Mn(acac)3[=Mn(C5H7O2)3]、Mn(hfac)2[=Mn(C5HF6O2)3]、[Mn(iPr-AMD)2][=Mn(C3H7NC(CH3)NC3H7)2]、[Mn(tBu-AMD)2][=Mn(C4H9NC(CH3)NC4H9)2]構成之族選擇之1種或2種以上之材料。在其中也具有Cp(環戊二烯)，Mn與Cp藉由π結合來使用結合之前驅物為較佳。其理由係第3導電層為Cu時，即使是前驅物之熱分解溫度以下，亦藉由Cu之催化效果以較低溫切斷π結合且容易進行向被放出之Mn原子之Cu中擴散之緣故。例如使用上述(EtCp)2Mn作為前驅物時，雖然其熱分解溫度係 450℃左右，但在Cu上即使是200℃左右之溫度也容易分解，且被放出之Mn確認對Cu中進行擴散。
此外，藉由PVD法或CVD法濺射可固溶於第3導電層之材料7時，藉由加熱晶圓W的同時邊進行該動作，亦可兼具後述之第3導電層之加熱(熱處理)。
〔對第3導電層進行加熱(熱處理)(S106)〕
在可固溶於第3導電層之材料的濺射中或濺射後，對第3導電層進行熱處理(退火)。退火溫度以50℃以上為較佳，100℃以上400℃以下為最佳。退火處理的時間係藉由退火時的溫度與第3導電層之膜厚等來適當設定即可。具體而言，退火溫度為200℃時，藉由對膜厚100nm之Cu進行10分左右之退火處理，濺射至Cu上之Mn對100nm之Cu層進行擴散，且能夠到達至Cu與絕緣膜之界面為止。藉由上述之退火處理，能夠促使向可固溶第3導電層之材料7之第3導電層中的擴散。
在本發明中，可固溶於第3導電層之材料7利用向第3導電層中擴散之現象。藉由利用該擴散現象，溝槽之寬度例如即使為50nm以下之微細配線，可固溶於第3導電層之材料7亦可到處擴散於第3導電層中且供給良好披覆性材料7。即，能夠將材料7確實供給至第2導電層中之粒界。如前述，藉由層間絕緣層中的水份或氧氣，供給之材料7至少有一部份被氧化且成為氧化物。此外，該退火處理能夠兼具形成(S104)前述第3金屬層後之退火處 理。
熱處理時，由於材料7之Cu中的擴散促進及材料7之Cu中的濃度調整， 因此將系統內之氧氣分壓控制在例如大約10ppb或其以下為較佳。系統內之氧氣分壓超過上述範圍時，Mn充分擴散於Cu中之前，Mn被氧化且有在Cu表面形成MnOx之情況。另一方面，氧氣分壓為上述範圍時，Mn中的至少一部份，能夠對Cu中進行擴散，在第2導電層之粒界等，形成MnOx，能夠得到本發明之效果。
在此，對本實施形態之方法與比較例之方法做比較且進行敍述。作為比較例，在第2導電層形成(S103)後，進行濺射(S105)可固溶於第3導電層之材料，更對關於進行第3導電層形成(S104)之例子進行說明。此外，在此，為了說明，對關於選擇Ru作為第2導電層、選擇Mn作為可固溶於第3導電層材料、選擇Cu作為第3導電層之情況進行說明。在比較例中，為了將Mn直接堆積於Ru上，因此由披覆特性之觀點來看，必須藉由CVD或ALD來成膜Mn。在目前，為了藉由CVD將堆積之Mn含有層設為金屬Mn，因此通常溫度必須設為400℃以上之高溫，且無法使用用於Cu配線之程序。又，在ALD中，沒有成膜金屬Mn之例子，形成MnOx。因此，在比較例的方法中，堆積於Ru上的係MnOx，由於使MnOx也堆積在Ru之粒界以外的位置，因此導孔中之Cu的剖面面積將相對變小，而導致阻抗上升。又，氧化物上的Cu之浸濕性差 為眾所皆知的，在將Cu堆積於MnOx上之比較例的情況下，以披覆性或密合性等觀點，其困難已可預見。
另一方面，在本實施形態之方法中，將Cu堆積於Ru上，之後濺射Mn進行熱處理。Ru上之Cu(特別是雜質較少之Cu)浸濕性優良，即使以PVD等方法亦可得到比較良好的披覆性。又，藉由濺射Mn後之熱處理，Mn原子為了對Cu中進行擴散，因此優先將Mn集合於Ru之粒界之位置，且其一部份被氧化成為MnOx。為此，由於必要之最小限度Mn為了僅對必要場所供給，因此不使Cu之配線阻抗上升，而使披覆特性、障壁性及密合性能夠並存。
〔CMP(S107)〕
材料7之濺射後之晶圓W係藉由CMP(Chemical Mechanical Polishing)來去除剩餘之配線層3b及上面側之第2導電層6。
如上述，本發明之半導體裝置之製造方法具有對於具有形成有凹部之絕緣膜層與露出前述凹部底面之第1導電層之基底層，將第2導電層形成於前述基底層上之工程，及將第3導電層形成於前述第2導電層上之工程，及將可固溶於前述第3導電層之材料濺射於前述第3導電層之工程，及對於前述可固溶材料被濺射之前述第3導電層進行加熱之工程。可固溶於第3導電層材料係藉由退火處理擴散至第3導電層中，且到達第2導電層之粒界。可固溶於 到達粒界之第3導電層之材料的至少一部份與通過第2導電層之粒界之絕緣層中之水份及氧氣進行反應，而成為氧化物。可固溶於前述第3導電層材料之氧化物係具有對第3導電層之擴散障壁性。因此，根據本發明之半導體裝置的製造方法，不僅對於半導體晶圓上之大小種種的溝槽、孔洞之圖案，可達成良好披覆性且將配線材料(例如Cu)埋入絕緣膜溝，而且亦能夠抑制配線材料向絕緣膜的擴散。
〔半導體製造裝置〕
對關於用於實施本發明之半導體裝置之製造方法的半導體製造裝置進行說明。在圖3表示本發明之半導體製造裝置之一例之概略構成圖。此外，圖3的半導體製造裝置係處理在表面形成有凹部5之晶圓(在圖2中S101後之晶圓)者。
半導體製造裝置10主要係具有複數例如4個處理裝置12A、12B、12C、12D，及約略六角形狀之共通搬送室14，及具有裝載鎖定功能之第1及第2裝載鎖定室16A、16B，及細長之導入側搬送室18。
作為一例，上述4個處理裝置12A~12D內，第1個處理裝置例如處理裝置12A係被構成為對為被處理體之半導體晶圓，進行清洗或除氣等前處理之第1處理裝置12A；第2個處理裝置例如處理裝置12B係被構成為對半導體晶圓W，形成上述第2導電層之第2處理裝置12B； 第3個處理裝置例如處理裝置12C係被構成為對半導體晶圓W，使堆積埋入於晶圓凹部之第3導電層之第3處理裝置12C；第4個處理裝置例如處理裝置12D係被構成為對半導體晶圓W，使濺射可固溶於Mn等第3導電層之材料之第4處理裝置12D。
在此，根據第2導電層之構成，更可追加接合於共通搬送室14之第5處理裝置12E、第6處理裝置12F等構成。
第1處理裝置12A係使用眾所皆知之一般的清淨處理裝置，第2、第3及第4處理裝置12B~12D由於係使用上述之眾所皆知之CVD、PVD等成膜處理裝置，因此在此省略說明。
共通搬送室14的4個邊接合有各處理裝置12A~12D，另一側之2個邊各自接合有第1及第2裝載鎖定室16A、16B。且，上述導入側搬送室18共通連結於該第1及第2裝載鎖定室16A、16B。
可密封進行開關之閘閥G各自介於共通搬送室14與各處理裝置12A~12D之間及共通搬送室14與第1及第2裝載鎖定室16A、16B之間並接合，且群組工具化，必要時可進行與共通搬送室14內連通。又，共通搬送室14內進行真空處理。且，可密封進行開關之閘閥G也各自介於第1及第2各裝載鎖定室16A、16B與導入側搬送室18之間。第1及第2裝載鎖定室16A、16B隨著進行真空處理及大氣壓返回重覆與晶圓之搬入搬出。
在共通搬送室14內，於可存取各裝載鎖定室16A、16B及各處理裝置12A~12D之位置，設置有由可進行伸縮及回旋之多關節臂構成之搬送機構20。搬送機構20係具有向相反方向互相獨立且能夠伸縮之2個拾取器20A、20B，且可同時處理2片晶圓之構成。此外，能夠使用僅具有1個拾取器者作為搬送機構20。
導入側搬送室18例如藉由長方形之箱體形成。在長邊側之一側設置有用於導入為被處理體之半導體晶圓之1個或複數個(圖3中係3個)搬入口。在各搬入口設置有可進行開關之開關門22。且，對應於各搬入口各自設置有導入埠24，且能夠逐一將卡匣容器26各自載置於此。
各卡匣容器26係能夠等間距且多段載置複數片例如25片晶圓W且收容。卡匣容器26內例如被設為密閉狀態，其內部被充滿N2氣體等惰性氣體之環境。
導入側搬送室18內設置有沿著其縱長方向，用於搬送晶圓W之導入側搬送機構28。該導入側搬送機構28具有可進行伸縮及回旋之2個拾取器28A、28B，且能夠同時處理2片晶圓W。該導入側搬送機構28係在導入側搬送室18內，以沿著其長邊方向且延伸的方式，可滑行移動的被支持於設置之導軌30上。
又，導入側搬送室18之另一方之端部設置有進行晶圓之定位之定位器32。定位器32藉由驅動馬達具有被旋轉之旋轉台32A，在將晶圓W載置於其上方之狀態下進行旋轉。旋轉台32A之外周設置有用於檢測晶圓W周緣 部之光學感測器32B。藉由設置光學感測器32B，能夠檢測晶圓W之定位缺口例如缺口或定向平面之位置方向或晶圓W中心之位置偏移量。
半導體製造裝置10具有例如由電腦等構成之系統控制部34。又，在半導體製造裝置10之全體動作控制中所需之程式係記憶於軟碟片或CD(Compact Disc)或硬碟或快閃記憶體等之記憶媒體36中。具體而言，藉由來自該系統控制部34之指令，來進行各氣體供給之開始、停止或流量控制、程序溫度(晶圓溫度)、程序壓力(各處理裝置之處理容器內的壓力)之控制、晶圓之搬送作業等。此外，第1~第4之處理裝置12A~12D內的各處理係可藉由該系統控制部34來進行控制且實行之構成，將未圖示之系統控制部34A~34D設置於各個第1~第4之處理裝置12A~12D，且亦可為藉由系統控制部34A~34D來實行各個處理之構成。
對關於在構成之半導體製造裝置10中概略之動作例進行說明。首先，由設置於導入埠24之卡匣容器26，藉由導入側搬送機構28，未處理之半導體晶圓W被投入導入側搬送室18內。被投入之晶圓W被搬送至設置於導入側搬送室18一端之定位器32且進行定位。
被定位之晶圓W藉由導入側搬送機構28再度被搬送，搬入至第1或第2裝載鎖定室16A、16B內的任一方之裝載鎖定室內。該裝載鎖定室內被進行真空處理後，使用事先進行真空處理之共通搬送室14內的搬送機構20， 且裝載鎖定室內之晶圓W被投入共通搬送室14內。
被投入共通搬送室14內之晶圓W被搬入至第1~第4處理裝置12A~12D內，以上述半導體裝置之製造方法實施所說明之各處理。
本國際申請係以基於在2012年2月22日申請之日本專利申請號2012-036735來主張其優先權，其所有內容皆引用於此。
1a‧‧‧層間絕緣膜
1b‧‧‧層間絕緣層
2‧‧‧擴散障壁層
3a‧‧‧配線層(第1導電層)
3b‧‧‧配線層(第3導電層)
4‧‧‧擴散防止層(蝕刻中止層)
5‧‧‧凹部
5a‧‧‧溝
5b‧‧‧導孔
6‧‧‧第2導電層
7‧‧‧可固溶於第3導電層之材料
8‧‧‧水分及/或氧氣
9‧‧‧氧化物

Claims (9)

  1. 一種半導體裝置之製造方法，具有：將第2導電層形成於基底層上之工程，該基底層具有形成有凹部之絕緣層與露出於前述凹部底面之第1導電層，及將第3導電層形成於前述第2導電層上之工程，及將可固溶於前述第3導電層之材料濺射於前述第3導電層之工程，及對濺射有前述可固溶之材料之前述第3導電層進行加熱之工程。
  2. 如請求項1之半導體裝置之製造方法，其中，前述可固溶之材料包含由Al、Ge、In、Mg、Mn、Ni、Si、Sn及Ti族所選擇之1種種類或2種種類以上之材料。
  3. 如請求項1之半導體裝置之製造方法，其中，前述濺射工程包含使用包含前述可固溶之材料之標靶，將前述可固溶之材料濺鍍或蒸鍍於前述第3導電層之工程。
  4. 如請求項1之半導體裝置之製造方法，其中，前述濺射工程包含使用包含前述可固溶之材料之氣態化合物，將前述可固溶之材料曝光於前述第3導電層之工程。
  5. 如請求項1之半導體裝置之製造方法，其中，前述第2導電層包含由擴散障壁層、黏著層及晶種層 選擇之至少1個層。
  6. 如請求項1之半導體裝置之製造方法，其中，前述第2導電層包含由Ta、TaN、Ti、TiN、Ru、Co及Cu族所選擇之1種種類或2種種類以上之材料。
  7. 如請求項1之半導體裝置之製造方法，其中，前述第1導電層及前述第3導電層包含Cu。
  8. 一種非暫時之記憶媒體，其中，對基板用於進行處理之半導體製造裝置，以實施請求項1~7中任一項之半導體裝置之製造方法，記憶可讀取之程式至所控制之電腦。
  9. 一種半導體裝置，具備：基底層，具有形成有凹部之絕緣層與露出於前述凹部底面之第1導電層；Ru層，形成於前述基底層上；Cu層，形成於前述Ru層上；前述Ru層係該Ru層中的粒界以Mn氧化物被覆蓋。
TW102106024A 2012-02-22 2013-02-21 半導體裝置之製造方法、記憶媒體及半導體裝置 TW201347089A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036735 2012-02-22

Publications (1)

Publication Number Publication Date
TW201347089A true TW201347089A (zh) 2013-11-16

Family

ID=49005636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106024A TW201347089A (zh) 2012-02-22 2013-02-21 半導體裝置之製造方法、記憶媒體及半導體裝置

Country Status (5)

Country Link
US (1) US9240379B2 (zh)
JP (1) JPWO2013125449A1 (zh)
KR (1) KR20140135709A (zh)
TW (1) TW201347089A (zh)
WO (1) WO2013125449A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613906B2 (en) * 2014-06-23 2017-04-04 GlobalFoundries, Inc. Integrated circuits including modified liners and methods for fabricating the same
WO2017146713A1 (en) * 2016-02-25 2017-08-31 Intel Corporation Conductive connectors having a ruthenium/aluminum-containing liner and methods of fabricating the same
CN108231659B (zh) * 2016-12-15 2020-07-07 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403357B2 (ja) * 1999-06-03 2003-05-06 株式会社半導体先端テクノロジーズ 配線形成方法及び配線形成装置
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2008205177A (ja) * 2007-02-20 2008-09-04 Renesas Technology Corp 半導体装置及びその製造方法
JP5309722B2 (ja) * 2007-11-14 2013-10-09 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
JP5384269B2 (ja) 2009-09-18 2014-01-08 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP5653018B2 (ja) 2009-09-24 2015-01-14 東京エレクトロン株式会社 酸化マンガン膜の成膜方法
JP5560696B2 (ja) * 2009-12-21 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012009617A (ja) * 2010-06-24 2012-01-12 Renesas Electronics Corp 半導体装置の製造方法、配線用銅合金、及び半導体装置

Also Published As

Publication number Publication date
KR20140135709A (ko) 2014-11-26
WO2013125449A1 (ja) 2013-08-29
JPWO2013125449A1 (ja) 2015-07-30
US9240379B2 (en) 2016-01-19
US20140361436A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
TWI469218B (zh) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium
TWI392056B (zh) 半導體裝置及其製造方法
US20150126027A1 (en) Method for manufacturing semiconductor device
JP5429078B2 (ja) 成膜方法及び処理システム
KR101739613B1 (ko) Cu 배선의 형성 방법
JP2010040928A (ja) 半導体装置およびその製造方法
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
US7294241B2 (en) Method to form alpha phase Ta and its application to IC manufacturing
KR20140141586A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 제조 장치
KR20140143095A (ko) 산화 망간막의 형성 방법
US8470390B2 (en) Oxidation-free copper metallization process using in-situ baking
KR20150022711A (ko) Cu 배선 구조의 형성 방법
TW201707142A (zh) 半導體裝置及其製造方法
US20140216342A1 (en) Processing system for combined metal deposition and reflow anneal for forming interconnect structures
JP2008210971A (ja) スパッタ成膜方法及びスパッタ成膜装置
TW201347089A (zh) 半導體裝置之製造方法、記憶媒體及半導體裝置
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
TW202341354A (zh) 使用雙官能自組裝單層的金屬表面的選擇性阻擋
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
JP2012074608A (ja) 配線形成方法
JP2016167545A (ja) ビアホール底のクリーニング方法および半導体装置の製造方法
JP6318744B2 (ja) 半導体装置の製造方法
US9502290B2 (en) Oxidation-free copper metallization process using in-situ baking
TW202341352A (zh) 用於選擇性沉積之金屬表面阻隔分子
TW202326860A (zh) 用於選擇性沉積的自組裝單層