TW201344862A - 具有通孔之球柵陣列封裝基板及其形成方法 - Google Patents

具有通孔之球柵陣列封裝基板及其形成方法 Download PDF

Info

Publication number
TW201344862A
TW201344862A TW102103922A TW102103922A TW201344862A TW 201344862 A TW201344862 A TW 201344862A TW 102103922 A TW102103922 A TW 102103922A TW 102103922 A TW102103922 A TW 102103922A TW 201344862 A TW201344862 A TW 201344862A
Authority
TW
Taiwan
Prior art keywords
layer
package substrate
substrate
package
planar surface
Prior art date
Application number
TW102103922A
Other languages
English (en)
Inventor
Shiann-Ming Liou
Chenglin Liu
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW201344862A publication Critical patent/TW201344862A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

根據一實施例，提供一種包含一第一層之一球柵陣列封裝之基板，該第一層包含加固纖維。該等加固纖維加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度。在一實施例中，該基板包括一第二層，該第二層佈置為相鄰於該第一層且該第二層無加固纖維。在一實施例中，該基板亦包含一通孔，該通孔穿透該第一層及該第二層之每一者。該通孔基於該第一層及該第二層之每一者已根據一機械鑽孔程序被鑽孔而穿透該第一層及該第二層之每一者。

Description

具有通孔之球柵陣列封裝基板及其形成方法 相關申請案之交叉參考
本揭示內容主張2012年2月1日申請之美國臨時專利申請案第61/593,727號之優先權，該案以引用的方式併入本文。
本揭示內容係關於用於將積體電路安裝至一印刷電路板之封裝基板，且更特定言之，係關於具有通孔之球柵陣列封裝基板。
本文中提供之背景描述係用於大體呈現本揭示內容之背景之目的。此背景描述部分中在一定程度上描述本發明指定發明者之工作，以及另外在檔案歸檔時尚未取得作為先前技術資格之技術態樣並非明確地亦非隱含地確認為針對本揭示內容之先前技術。
積體電路可使用一支撐結構安裝至一印刷電路板。該支撐結構可被稱為“封裝體”，其將一積體電路電耦合至該印刷電路板上之部件。隨著積體電路之尺寸減小且積體電路之功能量增多，封裝基板之尺寸亦已減小且包含與印刷電路板之增多的連接。舉例而言，球柵陣列封裝基板可在印刷電路板上覆蓋較小面積，且與一些其他封裝技術比較而言在積體電路與印刷電路板之間提供更高密度的輸入/輸出連接。一球柵陣列封裝 基板用形成於該封裝基板之底面上之許多焊接球而將一積體電路耦合至一印刷電路板。
根據一實施例，一種球柵陣列封裝之一基板包含具有加固纖維之一第一層。該等加固纖維加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度。該基板包括佈置為相鄰於該中心層之一第二層。該第二層無加固纖維。此外，該基板亦包含一或多個通孔，該等通孔穿透該第一層及該第二層之每一者。該通孔基於該第一層及該第二層之每一者已根據一機械鑽孔程序被鑽孔而穿透該第一層及該第二層之每一者。
此外，根據一實施例，一裝置包含一印刷電路板及附接至該印刷電路板之一封裝總成。該封裝總成包含一封裝基板及附接至該封裝基板之一積體電路。該封裝基板包含一第一層及一第二層。該第一層包含加固纖維，該等加固纖維加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度。該第二層包含佈置為相鄰於該第一層之一第一表面及大致平行於該第一表面之一第二表面。該第二表面包含具有許多線之一電路圖案且該許多線之至少一部分具有小於20微米之一寬度。該基板亦包含穿透該第一層及該第二層之每一者之一通孔。該通孔基於該第一層及該第二層之每一者已根據一機械鑽孔程序被鑽孔而穿透該第一層及該第二層之每一者。
此外，根據一實施例，一方法包含提供一第一層，該第一層具有一第一平坦表面及大致平行於該第一平坦表面之一第二平坦表面。該方法亦包含藉由將一第二層施加至該第一層形成一封裝基板。該第一層包 含加固纖維，該等加固纖維加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度。該第二層無加固材料。此外，該方法包含機械鑽許多通孔，該等通孔穿透該第一層及該第二層之每一者。此外，該方法包含將該封裝基板耦合至一印刷電路板。
100,204‧‧‧封裝基板
102,210‧‧‧中心層
104‧‧‧加固纖維
106,212‧‧‧第一附加層
108,214‧‧‧第二附加層
110‧‧‧第一表面
112‧‧‧第二表面
114‧‧‧第一電路部件
116‧‧‧第二電路部件
118‧‧‧第一外表面
120‧‧‧第二外表面
122‧‧‧第三電路部件
124‧‧‧第四電路部件
128‧‧‧寬度
130‧‧‧間隔
132,134,224‧‧‧通孔
136‧‧‧直徑
200‧‧‧裝置
202‧‧‧印刷電路板
206‧‧‧積體電路
208‧‧‧囊封層
216‧‧‧第一例示性電路部件
218‧‧‧第二例示性電路部件
220‧‧‧焊接球
222‧‧‧第三例示性電路部件
用下文結合附圖之詳細描述將易於瞭解本揭示內容之實施例。為便於此描述，相同參考數字指相同元件。
第1圖係繪示根據一實施例之一封裝基板之一截面圖之圖。
第2圖係繪示根據一實施例之包含安裝至一印刷電路板之一封裝總成的一裝置之一截面圖之圖。
第3圖係繪示形成具有通孔之一球柵陣列封裝基板之一例示性方法之流程圖。
本文描述針對球柵陣列封裝基板之例示性系統、組件及方法。下文描述僅提供實例且決不意欲限制本揭示內容、其應用或用途。
球柵陣列封裝基板可用以將一積體電路安裝至一印刷電路板。在一些情況中，一球柵陣列封裝基板包含層堆疊，其具有一或多層中心層及許多內建層。在典型的球柵陣列封裝基板中，該等中心層及該等內建層包含加固纖維，諸如玻璃纖維，來為該封裝基板提供強度。當該等內建層包含加固纖維時，在此等內建層之表面上形成具有小於25微米之尺寸(例如，線寬度、線間隔)之部件的電路圖案會存在問題。特定言之，此 等內建層之表面不足夠平滑來支撐小於25微米之部件的形成。因此，使用球柵陣列封裝基板會受限於其中形成於封裝基板之內建層上之電路圖案大於25微米之應用。
此外，一些封裝基板(諸如覆晶球柵陣列封裝基板)可包含具有小於25微米之電路圖案的部件尺寸之內建層。然而，此等覆晶球柵陣列封裝基板並非以穿透封裝基板之每一層以在該封裝基板之各層中電耦合電路圖案(或電路部件)之通孔形成。確切而言，該等覆晶球柵陣列封裝基板通常包含藉由雷射形成於封裝基板之個別層上的通孔，其等稍後組合以在該等層之間提供連接。
本揭示內容係關於具有若干層之球柵陣列封裝基板，該等層可支持形成具有小於25微米之部件的電路圖案且其包含機械鑽穿該封裝基板之該等層之每一者的通孔。使用通孔以電連接該封裝基板之各層之間的電路圖案(或電路部件)比使用雷射通孔更有效且更具成本效益，因為該封裝基板之該等層可彼此附接，且接著該等通孔可經相對鑽孔以在個別層中形成雷射通孔且接著附接該等層以形成該封裝基板。
第1圖係繪示根據一實施例之一封裝總成之一基板100之一截面圖之圖。封裝基板100包含一中心層102。在一實施例中，中心層102包含一或多種材料，諸如樹脂、環氧樹脂或其組合。此外，中心層102通常包含許多加固纖維104。加固纖維104為中心層102增加強度。在一些情況中，加固纖維104可包含玻璃纖維及/或棉纖維。在一實施例中，中心層102具有至少175 MPa(兆帕斯卡)、至少200 MPa或至少250 MPa之一抗張強度。在一非限制的說明性實施例中，中心層102具有處於約150 MPa至約550 MPa之範圍內之一抗張強度。在另一非限制的說明性實施例中，中心層102具有處於約200 MPa至約300 MPa之範圍內之一抗張強度。在又一非限 制的說明性實施例中，中心層102具有處於300 MPa至350 MPa之範圍內之一抗張強度。
封裝基板100亦包含一第一附加層106及一第二附加層108。在一些情況中，第一附加層106及第二附加層108可在本文中被稱為“內建”層。在一實施例中，第一附加層106及第二附加層108無加固材料。第一附加層106及第二附加層108可包含層積材料、環氧樹脂、聚酯、樹脂或其組合。在一個特定實施例中，第一附加層106或第二附加層108之至少一者包含環氧酚樹脂材料。在另一特定實施例中，第一附加層106或第二附加層108之至少一者包含氰酸酯環氧樹脂材料。在一些情況中，第一附加層106或第二附加層108之至少一者可包含鹵素，而在其他情況中，第一附加層106或第二附加層108之至少一者可無鹵素。
在一實施例中，第一附加層106及第二附加層108各具有小於中心層102之抗張強度的一抗張強度。在一特定實施例中，第一附加層106或第二附加層108之至少一者具有不大於125 MPa，不大於100 MPa或不大於75 MPa之一抗張強度。在一非限制的說明性實施例中，第一附加層106或第二附加層108之至少一者具有處於50 MPa至150 MPa之範圍內之一抗張強度。在另一非限制的說明性實施例中，第一附加層106或第二附加層108之至少一者具有處於70 MPa至120 MPa之範圍內之一抗張強度。
在一實施例中，中心層102包含第一表面110及第二表面112，其中第二表面112大致平行於第一表面110。中心層102之第一表面110之至少一部分佈置為相鄰於第一附加層106之一表面。此外，中心層102之第二表面112之至少一部分佈置為相鄰於第二附加層108之一表面。在一些情況中，第一表面110之一部分可包含具有許多電路部件(諸如一例示性第一電路部件114)之電路圖案。在各個實施例中，該電路圖案包含根據 一特定設計方案配置之許多導電路徑。該等導電路徑可攜帶信號、連接至一電源、接地或其組合。此外，在一實施例中，第二表面112之一部分包含具有許多電路部件(諸如一例示性第二電路部件116)之一電路圖案。在一說明性實施例中，例示性第一電路部件114、例示性第二電路部件116或兩者由導電材料(諸如銅)形成。
第一附加層104包含一第一外表面118，且第二附加層106包含一第二外表面120。在一實施例中，在一實施例中，第一外表面118包含具有許多電路部件(諸如一例示性第三電路部件122)之一電路圖案。第二外表面120亦包含具有許多電路部件(諸如一例示性第四電路部件124)之一電路圖案。在一特定實施例中，例示性第一電路部件114、例示性第二電路部件116、例示性第三電路部件122、例示性第四電路部件124或其組合包含一電路圖案線。在一些情況中，形成於第一表面110、第二表面112、第一外表面118或第二外表面120之至少一者上之各自電路圖案線可具有一各自寬度。在其他情況中，形成於第一表面110、第二表面112、第一外表面118或第二外表面120之至少一者上之各自電路圖案可在該等各自電路圖案線之間具有一特定間隔。舉例而言，在第1圖之說明性實施例中，例示性第四電路部件124具有寬度128且在例示性第四電路部件124與相鄰電路圖案之間具有間隔130。在一些情況中，形成於第一表面110、第二表面112、第一外表面118或第二外表面120之至少一者上之電路圖案線之寬度的至少一部分可大致相同，而在其他情況中，形成於封裝基板100之層之表面上的電路圖案線之寬度之至少一部分可不同。此外，在一些情況中，形成於封裝基板100之層之表面上的電路圖案線之至少一部分之間的間隔可大致相同，而在其他案例中，形成於封裝基板100之層之表面上的電路圖案線之至少一部分之間的間隔可不同。
在一說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線具有不大於20微米、不大於18微米、不大於15微米、不大於12微米或不大於10微米之一寬度。在一非限制的說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線寬度處於6微米至25微米之範圍內。在另一非限制的說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線寬度處於8微米至16微米之範圍內。在又一非限制的說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線寬度處於9微米至14微米之範圍內。
此外，形成於封裝基板100之層上的電路圖案線之間的間隔不大於20微米、不大於18微米、不大於15微米、不大於12微米或不大於10微米。在一非限制的說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線之間的間隔處於6微米至25微米之範圍內。在另一非限制的說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線之間的間隔處於8微米至16微米之範圍內。在又一非限制的說明性實施例中，形成於封裝基板100之層之表面上的電路圖案線之間的間隔處於9微米至14微米之範圍內。
封裝基板100亦包含許多通孔，諸如例示性通孔132、134。在一實施例中，封裝基板100之通孔132、134穿透中心層102、第一附加層106及第二附加層108之每一個各自表面。在一特定實施例中，封裝基板100之通孔132、134藉由機械鑽孔形成。通孔132、134之每一者具有一直徑，諸如例示性通孔132之直徑136。在各個實施例中，封裝基板100之通孔之直徑係至少80微米、至少100微米、至少125微米或至少150微米。在一非限制的說明性實施例中，封裝基板100之通孔之直徑處於70微米至250微米之範圍內。在另一非限制的說明性實施例中，封裝基板100之通孔之 直徑處於100微米至150微米之範圍內。在一些情況中，封裝基板100之通孔之直徑可在該等各自通孔之長度上大致均勻。封裝基板100之該等通孔之長度係在垂直於該等通孔之直徑的方向上予以測量。
在一實施例中，封裝基板100之通孔132、134在形成於封裝基板100之層之特定表面上的電路圖案之間提供電連接。在一些情況中，封裝基板100之通孔132、134可用噴鍍金屬予以噴鍍。在一非限制的說明性實施例中，噴鍍金屬保包含銅或金之至少一者。此外，在一些情形中，封裝基板100之通孔132、134可用填充材料至少部分地填充。在一非限制的說明性實施例中，填充材料包含漿糊，諸如包含環氧樹脂之漿糊。
雖然第1圖之說明性實例中之封裝基板100包含許多部件，但在一些情況中，第1圖中繪示之該等部件可表示封裝基板100之部件之一部分。因此，基板100可包含附加通孔及/或附加電路部件。此外，雖然封裝基板100包含一單一中心層102，但根據其他實施例之封裝基板包含多層中心層。在一個實例中，封裝基板100包含兩層中心層，且在另一實例中，封裝基板100包含四層中心層。在一些情況中，該許多中心層之每一者可包含類似於中心層102之材料的材料，而在其他情形中，封裝基板100之許多中心層之一者或多者之材料可包含不同於中心層102之材料的材料。在一個特定實施例中，封裝基板100之許多中心層之一者或多者包含含玻璃加固纖維。在另一特定實施例中，封裝基板100之許多中心層之一者或多者無含玻璃加固纖維。
此外，雖然第1圖中繪示兩層內建層(第一附加層106及第二附加層108)，但在一些實施例中，封裝基板100可包含附加內建層。舉例而言，在一個非限制的說明性實施例中，封裝基板100包含四層內建層，而在另一非限制的說明性實施例中，封裝基板100包含六層內建層。在一 些情況中，封裝基板100之特定內建層可包含類似於第一附加層106及第二附加層108之材料的材料，而在其他情形中，特定內建層可包含不同於第一附加層106及第二附加層108之材料的材料。在一特定實施例中，封裝基板100包含附接至一積體電路之一內建層及附接至一印刷電路板之一內建層。在一些案例中，附接至積體電路及印刷電路板之該等各自內建層無加固纖維，而一或多層附加內建層可包含加固纖維。
第2圖係繪示根據一實施例之包含安裝至一印刷電路板202之一封裝總成的一裝置200之圖。該封裝總成包含封裝基板204及積體電路206。裝置200亦包含覆蓋積體電路206及封裝基板204之至少一部分之一囊封層208。在一實施例中，囊封層208包含塑膠材料。在一特定實施例中，囊封層208包含環氧樹脂。在一些情況中，囊封層208可接觸積體電路206之至少一部分及封裝基板204之一部分。
封裝基板204包含一或多層中心層(諸如中心層210)及一或多層內建層(諸如第一附加層212及第二附加層214)。在一實施例中，中心層210包含加固纖維，而第一附加層212及第二附加層214無加固纖維。在一特定實施例中，封裝基板204係球柵陣列封裝基板。在一說明性實施例中，封裝基板204係第1圖中繪示之封裝基板100。
在一實施例中，電路圖案形成於中心層210、第一附加層212及第二附加層214之表面上。在一些情況中，電路圖案可包含許多部件，諸如線、結合墊等等。舉例而言，第一附加層212之一外表面包含一第一例示性電路部件216且第二附加層214之一外表面包含一第二例示性電路部件218。在一些情況中，積體電路206可使用第一附加層212之外表面上之電路圖案之部件予以安裝。此外，在一實施例中，封裝基板204可經由一或多個焊接球220安裝於印刷電路板202上。焊接球220可耦合至形成於第 二附加層214之外表面上的電路部件，諸如第二例示性電路部件218。焊接球220亦可耦合至印刷電路板202之電路部件，諸如第三例示性電路部件222。在一個實施例中，封裝基板204使用回焊程序用焊接球220耦合至印刷電路板202。
封裝基板204亦包含一或多個通孔224。通孔224穿透封裝基板204之每一層。在一實施例中，通孔224使用機械鑽孔程序形成於該基板中。
裝置200可用於許多應用中以根據由積體電路206執行之操作為電子器件提供特定功能。在一實施例中，電子器件包含行動電話、平板計算器件、膝上型計算器件、桌上型計算器件、伺服器電腦、器具、媒體播放器件、賭博器件、其等組合等等。在一些情況中，積體電路206可包含類比積體電路、數位積體電路、混合信號積體電路或其等組合。在一說明性實施例中，積體電路206執行電腦處理器操作。在另一說明性實施例中，積體電路206執行電腦記憶體操作。
第3圖係繪示形成具有通孔之一球柵陣列封裝基板(諸如第1圖之封裝基板100或第2圖之封裝基板204)之一例示性方法300的流程圖。在302中，方法300包含提供一中心層，其具有一第一平坦表面及大致平行於該第一平坦表面之一第二平坦表面。在一實施例中，該中心層包含一或多種加固材料，其為該中心層增加強度。舉例而言，在一實施例中，該中心層包含含玻璃加固纖維。此外，在一實施例中，該中心層之第一平坦表面、該中心層之第二平坦表面或兩者包含電路部件。在一說明性實施例中，該等電路部件由佈置在該第一平坦表面、該第二平坦表面或兩者上之銅形成。在一些情況中，該等電路部件使用一增加程序、一移除程序或兩者來形成。在一實施例中，該第一平坦表面及/或該第二平坦表面上之電 路部件經由蝕刻佈置在該第一平坦表面及/或該第二平坦表面上之材料(諸如銅)而形成。在另一實施例中，該第一平坦表面及/或該第二平坦表面上之電路部件使用噴鍍程序而形成。在一些案例中，噴鍍程序之後可以是蝕刻程序。
在304中，方法300包含經由將一或多層內建層施加至中心層而形成封裝基板。在一實施例中，該封裝基板之一或多層內建層之至少一部分無加固材料。在一特定實施例中，該封裝基板經由將一第一內建層施加至該中心層之第一平坦表面且將一第二內建層施加至該中心層之第二平坦表面而形成。在一些情形中，多層內建層可被施加至該中心層之第一平坦表面且多層內建層可被施加至該中心層之第二平坦表面以形成該封裝基板。
在一實施例中，該封裝基板之一或多層內建層之表面包含一或多個部件。舉例而言，在一些情況中，各自電路圖案可形成於該一或多層內建層之特定表面上。此外，在一特定實施例中，佈置在該一或多層內建層之表面上之部件用以將該封裝基板附接至一積體電路、附接至一印刷電路板或附接至兩者。為了說明，佈置在該一或多層內建層之外表面上之結合墊可將一積體電路及/或一印刷電路板耦合至該封裝基板。佈置在該一或多層內建層之表面上之該等部件可經由一添加程序、一減去程序或兩者來形成。
在306中，方法300包含機械鑽一或多個通孔至該封裝基板中。在一實施例中，該一或多個通孔穿透該基板之每一層。舉例而言，該一或多個通孔穿透該封裝基板之表面及該封裝基板之內建層之表面。此外，該一或多個通孔之每一者具有各自直徑。此外，該一或多個通孔之直徑沿著每一個各自通孔之長度大致均勻。在一些情況中，該一或多個通孔 之各自直徑可大致相同，而在其他情況中，該一或多個通孔之各自直徑可不同。此外，在一些實施例中，該一或多個通孔之各自直徑取決於該封裝基板之層厚度。
在308中，方法300包含將該封裝基板耦合至一印刷電路板。在一個實施例中，該封裝基板使用該封裝基板之焊接球而附接至該印刷電路板。在一些情況中，該封裝基板可係球柵陣列封裝基板。在一特定實施例中，一回焊程序用以將該封裝基板附接至該印刷電路板。此外，在一實施例中，一積體電路用黏合材料附接至該封裝基板。在一些情況中，該積體電路之電路部件可耦合至相鄰於具有各自電線之該積體電路的該封裝基板之內建層之部件。
雖然例示性方法300係用包含一單一中心層之封裝基板予以描述，但在其他實施例中，該封裝基板可包含許多中心層。舉例而言，根據一實施例之封裝基板包含彼此結合以形成中心層堆疊之多層中心層。在另一實施例中，一或多層內建層佈置為相鄰於中心層堆疊之頂層及底層。在一非限制的說明性實例中，一第一中心層包含一第一平坦表面及一第二平坦表面，且一第二中心層包含一第三平坦表面及一第四平坦表面。在此實例中，該第一中心層之第一平坦表面相鄰於一或多層內建層，且該第一中心層之第二平坦表面相鄰於該第二中心層之第三平坦表面。此外，該第二中心層之第四平坦表面相鄰於一或多層附加內建層。
結論
應注意上文描述併入使用短語“在一實施例中”或“在各個實施例中”或類似短語，其每一者可指相同或不同實施例之一者或多者。此外，術語“包括”、“包含”、“具有”及類似物在關於本揭示內容之實施例使用時係同義的。
可能已以最有助於瞭解所主張之標的的方式將各個操作描述為多個離散動作或依次的操作。然而，描述之次序不應解釋為暗指此等操作無需取決於次序。特定言之，此等操作可以不按呈現之次序予以執行。描述之操作可以不同於所描述之實施例之次序予以執行。在另外的實施例中，可執行各個附加操作及/或可省略所描述之操作。
雖然本文已說明及描述特定實施例，但在不脫離本揭示內容之範疇之情況下，適於達到相同目的之多種替代及/或等效實施例或實施方案可代替所說明及描述之實施例。本申請案意欲涵蓋本文討論之實施例之任何改編或變更。因此，顯然意味著根據本揭示內容之實施例並非僅僅受限於申請專利範圍及其等效物。
100‧‧‧封裝基板
102‧‧‧中心層
104‧‧‧加固纖維
106‧‧‧第一附加層
108‧‧‧第二附加層
110‧‧‧第一表面
112‧‧‧第二表面
114‧‧‧第一電路部件
116‧‧‧第二電路部件
118‧‧‧第一外表面
120‧‧‧第二外表面
122‧‧‧第三電路部件
124‧‧‧第四電路部件
128‧‧‧寬度
130‧‧‧間隔
132,134‧‧‧通孔
136‧‧‧直徑

Claims (20)

  1. 一種球柵陣列封裝之基板，該基板包括：一第一層，其包含加固纖維，其中該等加固纖維加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度；一第二層，其佈置為相鄰於該第一層，其中該第二層無加固纖維；及一通孔，其穿透該第一層及該第二層之每一者，其中該通孔基於該第一層及該第二層之每一者已根據一機械鑽孔程序被鑽孔而穿透該第一層及該第二層之每一者。
  2. 如請求項1之基板，其中：該第一層及該第二層之每一者分別包含一電路圖案；及該通孔容許該第一層之該電路圖案電耦合至該第二層之該電路圖案。
  3. 如請求項1之基板，其中該通孔之一直徑係至少80微米。
  4. 如請求項1之基板，其中該通孔之一直徑係處於100微米至150微米之一範圍內。
  5. 如請求項2之基板，其中：該第二層包含：(i)一內表面，其相鄰於該第一層之一表面，及(ii)一外表面，其大致平行於該內表面；及該第二層之該外表面包含具有許多線之一電路圖案。
  6. 如請求項5之基板，其中該第二層之該外表面上的該電路圖案之該許多線之至少一部分具有不大於20微米之一寬度。
  7. 如請求項5之基板，其中該第二層之該外表面上的該電路圖案之該許多線之至少一部分之間的一間隔不大於20微米。
  8. 如請求項1之基板，其中該第二層之一抗張強度不大於125 MPa。
  9. 如請求項1之基板，其中該第一層之一抗張強度係至少250 MPa。
  10. 如請求項1之基板，其中該第一層之該等加固纖維包括含玻璃材料或含棉材料。
  11. 如請求項1之基板，其進一步包括一第三層，該第三層佈置為相鄰於該第一層，其中該第三層包含加固纖維。
  12. 一種裝置，其包括：一印刷電路板；及一封裝總成，其附接至該印刷電路板，其中該封裝總成包含：一封裝基板，其中該封裝基板包含：一第一層，其包含加固纖維，其中該等加固纖維加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度；一第二層，其包含佈置為相鄰於該第一層之一第一表 面及大致平行於該第一表面之一第二表面，其中(i)該第二表面包含具有許多線之一電路圖案且(ii)該許多線之至少一部分具有小於20微米之一寬度；及一通孔，其穿透該第一層及該第二層之每一者，其中該通孔基於該第一層及該第二層之每一者已根據一機械鑽孔程序被鑽孔而穿透該第一層及該第二層之每一者；及一積體電路，其附接至該封裝基板。
  13. 如請求項12之裝置，其中該封裝總成用該封裝基板之複數個焊接球安裝至該印刷電路板。
  14. 如請求項12之裝置，其中該第二層無加固纖維。
  15. 一種方法，其包括：提供一第一層，其具有一第一平坦表面及大致平行於該第一平坦表面之一第二平坦表面；藉由將一第二層施加至該第一層形成一封裝基板，其中：該第一層包含一特定加固材料，其加固該第一層使得該第一層相對於該球柵陣列封裝中無加固纖維之一層具有一較高抗張強度；及該第二層無加固材料；機械鑽許多通孔至該封裝基板中，該等通孔穿透該第一層及該第二層之每一者；及將該封裝基板耦合至一印刷電路板。
  16. 如請求項15之方法，其中形成該封裝基板包含(i)將 該第二層施加至該第一層之該第一平坦表面及(ii)將一第三層施加至該第一層之該第二平坦表面，該第三層無加固材料。
  17. 如請求項15之方法，其中形成該封裝基板包含(i)將該第二層施加至該第一層之該第一平坦表面及(ii)將一第三層施加至該第二層。
  18. 如請求項17之方法，其進一步包括提供一第四層，該第四層具有一第三平坦表面及平行於該第三平坦表面之一第四平坦表面。
  19. 如請求項18之方法，其中該第四層包含含玻璃加固材料。
  20. 如請求項18之方法，其中形成該封裝基板包含：將該第二層施加該第一層之該第一平坦表面；將該第四層之該第三平坦表面施加至該第一層之該第二平坦表面；及將該第三層施加至該第四層之該第四平坦表面。
TW102103922A 2012-02-01 2013-02-01 具有通孔之球柵陣列封裝基板及其形成方法 TW201344862A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261593727P 2012-02-01 2012-02-01
US13/756,096 US9288909B2 (en) 2012-02-01 2013-01-31 Ball grid array package substrate with through holes and method of forming same

Publications (1)

Publication Number Publication Date
TW201344862A true TW201344862A (zh) 2013-11-01

Family

ID=48869532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103922A TW201344862A (zh) 2012-02-01 2013-02-01 具有通孔之球柵陣列封裝基板及其形成方法

Country Status (3)

Country Link
US (2) US9288909B2 (zh)
CN (1) CN103325762A (zh)
TW (1) TW201344862A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
EP3140859B1 (en) * 2014-05-06 2022-11-02 Intel Corporation Multi-layer package with integrated antenna
WO2017171888A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Dual-sided package assembly processing
CN106304642B (zh) * 2016-08-26 2018-12-28 广州兴森快捷电路科技有限公司 厚铜板钻孔的孔限计算方法及其数学模型的建立方法
US11127682B2 (en) 2017-06-30 2021-09-21 Intel Corporation Semiconductor package having nonspherical filler particles
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
CN111128908B (zh) * 2019-11-22 2024-04-16 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249876A (ja) * 1994-03-14 1995-09-26 Oki Electric Ind Co Ltd 金属芯入り多層プリント配線板
JP3290295B2 (ja) * 1994-05-13 2002-06-10 太陽インキ製造株式会社 硬化性樹脂組成物並びに該組成物を用いた多層プリント配線板及びその製造方法
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
JP2003110237A (ja) * 2001-09-28 2003-04-11 Shinko Electric Ind Co Ltd 多層配線基板及び多層半導体装置
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
KR100784454B1 (ko) * 2003-11-07 2007-12-11 신꼬오덴기 고교 가부시키가이샤 전자 장치 및 그 제조 방법
US6965170B2 (en) * 2003-11-18 2005-11-15 International Business Machines Corporation High wireability microvia substrate
JP4020891B2 (ja) * 2004-06-14 2007-12-12 三洋電機株式会社 素子搭載基板の製造方法
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
US8158891B2 (en) * 2007-09-10 2012-04-17 Unimicron Technology Corp. Circuit board structure and method for manufacturing the same
JP5082748B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 コア部材およびコア部材の製造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package

Also Published As

Publication number Publication date
US20130193572A1 (en) 2013-08-01
CN103325762A (zh) 2013-09-25
US20160196986A1 (en) 2016-07-07
US9288909B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
TW201344862A (zh) 具有通孔之球柵陣列封裝基板及其形成方法
US9226382B2 (en) Printed wiring board
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP4830120B2 (ja) 電子パッケージ及びその製造方法
TWI454199B (zh) 印刷電路板之製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US20150223341A1 (en) Embedded board, printed circuit board and method of manufacturing the same
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2009147165A (ja) 半導体装置
US10129982B2 (en) Embedded board and method of manufacturing the same
US20080257742A1 (en) Method of manufacturing printed circuit board for semiconductor package
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
US9042113B2 (en) Printed circuit board and method of manufacturing the same
TW201822604A (zh) 柔性電路板、電路板元件及柔性電路板的製作方法
TW201503777A (zh) 配線基板
TWI533424B (zh) 封裝載板
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
JP2017135364A (ja) 印刷回路基板およびこれを具備した電子素子パッケージ
US8829361B2 (en) Wiring board and mounting structure using the same
TW202209940A (zh) 電路板結構及其製作方法
JP5397007B2 (ja) プリント配線板および電子部品パッケージ
JP2017123377A (ja) プリント配線板及びプリント配線板の製造方法
JP2010251560A (ja) 配線基板及びその製造方法
JP2003229509A (ja) 多層プリント配線板
JP2015103585A (ja) 可撓性を有するインターポーザ、半導体装置