TW201342066A - 時基週邊裝置 - Google Patents
時基週邊裝置 Download PDFInfo
- Publication number
- TW201342066A TW201342066A TW102104067A TW102104067A TW201342066A TW 201342066 A TW201342066 A TW 201342066A TW 102104067 A TW102104067 A TW 102104067A TW 102104067 A TW102104067 A TW 102104067A TW 201342066 A TW201342066 A TW 201342066A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- time base
- multiplexer
- microcontroller
- comparator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本發明揭示一種微控制器,其具有由一時脈信號驅動之一時基,其中該時基具有一重設輸入及與一比較器耦合之一輸出。該比較器進一步與一暫存器耦合,且可操作以:若該時基匹配暫存器值,則產生一同步輸出信號。該微控制器進一步具有一第一多工器,該第一多工器自該比較器接收該同步輸出信號,且進一步接收由除該時基以外之一單元所產生的至少一個事件信號,其中該第一多工器可操作以選擇該同步輸出信號或該至少一個事件信號作為一時基同步輸出信號。
Description
本申請案主張於2012年2月1日提出申請之第61/593,527號美國臨時申請案之權益,該臨時申請案之全文併入本文中。
本發明係關於一種時基週邊裝置,特定而言係關於一種具有替代同步與觸發輸出之時基週邊裝置。
微控制器係包含一微處理器、記憶體、振盪器及複數個週邊器件的一晶片上之系統。存在諸多可用微控制器,該等微控制器事實上不需要任何外部組件來允許微控制器起作用。整合於一微控制器內之多種週邊裝置需要與一時基同步。一時基提供(舉例而言)該等週邊裝置所使用之內部時脈信號。一典型微控制器中之時基週邊裝置具有輸入擷取及輸出比較模式。通常,時基週邊裝置僅產生與時基週期翻轉相關聯之同步/觸發事件,如圖1中所展示。舉例而言,在一微控制器中,一習用16位元時基週邊裝置100可具有一外部同步與觸發能力,如圖1中所展示。在一同步模式中,信號設定一時基週期,且在一觸發模式中,信號起動一時基,其中一時基週期來源於一內部暫存器。該同步模式使諸多時基並列操作且該觸發模式允許經延遲操作(舉例而言,計時器保持處於重設直至接收到一觸發)。在此等習用實施例中,同步/觸發輸出係來自時基之週期匹配或翻轉信號且發送至如圖1
中所展示之裝置上之所有其他時基。
複數個同步/觸發信號170饋送至一多工器120。該等輸入信號中之一者可係比較器140之輸出信號。選定信號饋送至控制一16/32位元時基計數器110之操作之一同步與觸發控制單元130。比較器140自時基計數器110接收計數值且接收一週期暫存器150之值且產生可饋送至其他週邊器件之一同步/觸發輸出信號160。
需要一種經改良時基週邊裝置,(特定而言)以提供一種將允許該時基週邊裝置之使用者觸發一ADC轉換、時間延遲或與一合格輸入擷取事件同時發生之某些其他類型之事件之設備及方法。
總之,一種微控制器可包括由一時脈信號驅動之一時基,其中該時基包括一重設輸入及與一比較器耦合之一輸出,其中該比較器進一步與一暫存器耦合且若該時基匹配暫存器值則產生一輸出信號;該微控制器進一步包括一第一多工器,該第一多工器接收該比較器之一輸出且進一步接收由除該時基之外的一單元產生之至少一個事件信號。
根據一實施例,該微控制器可進一步包括與該時基及另一暫存器耦合之另一比較器,其中該比較器之一輸出與該第一多工器之一輸入耦合。根據另一實施例,該微控制器可進一步包括產生饋送至該第一多工器之另一輸入之一輸入擷取事件信號之一輸入擷取邏輯。根據另一實施例,該微控制器可進一步包括產生饋送至該第一多工器之另一輸入之一輸出比較事件信號之一輸出比較邏輯。根據另一實施例,該第一多工器可由一控制暫存器控制。根據另一實施例,該微控制器可進一步包括接收該比較器之該輸出信號及複數個同步/觸發源信號之一第二多工器,其中該第二多工器之一輸出與該時基之重設與觸發輸入邏輯耦合。
根據一例示性實施例,一種微控制器包括由一時脈信號驅動之一時基,其中該時基包括一重設輸入及與一比較器耦合之一輸出,其中該比較器進一步與一暫存器耦合,且可操作以:若該時基匹配暫存器值,則產生一同步輸出信號。該微控制器進一步包括一第一多工器,該第一多工器自該比較器接收該同步輸出信號,且進一步接收由除該時基以外之一單元所產生的至少一個事件信號,其中該第一多工器可操作以選擇該同步輸出信號或該至少一個事件信號作為一時基同步輸出信號。
根據另一實施例,該微控制器可進一步包括與該時基及另一暫存器耦合之另一比較器,其中該比較器之一輸出與該第一多工器之另一輸入耦合。根據另一實施例,該微控制器可進一步包括一輸入擷取邏輯,其產生饋送至該第一多工器之另一輸入之一輸入擷取事件信號。根據另一實施例,該微控制器可進一步包括一輸出比較邏輯,其產生饋送至該第一多工器之另一輸入之一輸出比較事件信號。根據另一實施例,該第一多工器可由一控制暫存器控制。根據另一實施例,該微控制器可進一步包括一第二多工器,其接收該第一多工器之該輸出信號及複數個同步/觸發源信號,其中該第二多工器之一輸出與該時基之該重設輸入耦合。根據另一實施例,該微控制器可進一步包括一第二多工器,其接收該比較器之該輸出信號及複數個同步/觸發源信號,其中該第二多工器之一輸出與該時基之該重設輸入耦合。根據另一實施例,該第二多工器可進一步接收該第一多工器之該輸出信號。根據另一實施例,該時基可操作以在一同步模式及一觸發模式中操作。根據另一實施例,該時脈信號可選自系統時脈及至少一個其他時脈源。根據另一實施例,該至少一個其他時脈源可係與該系統時脈不同步之一內部或外部時脈源。
根據另一實施例,一種用於在一微控制器內提供一同步或觸發
信號之方法可包括以下步驟:操作由一時脈信號驅動之一時基,其中該時基包括一重設輸入及與一比較器耦合之一輸出,其中該比較器進一步與一暫存器耦合,且可操作以:若該時基匹配暫存器值,則產生一同步輸出信號;接收由除該時基以外之一單元所產生的至少一個事件信號;由一第一多工器選擇該同步輸出信號或該至少一個事件信號,且將該選定信號作為一時基同步輸出信號饋送至整合於該微控制器中的複數個週邊單元。
根據另一實施例,該方法可進一步包括由與該時基及另一暫存器耦合之另一比較器產生另一同步輸出信號,其中該第一多工器可選擇另一同步輸出信號作為該時基同步輸出信號。根據該方法之另一實施例,可由一輸入擷取邏輯產生該至少一個事件信號。根據該方法之另一實施例,可由一輸出比較邏輯產生該至少一個事件信號。根據該方法之另一實施例,可由一類比比較器單元產生該至少一個事件信號。根據該方法之另一實施例,可由藉助於接收該第一多工器之該輸出信號及複數個同步/觸發源信號之一第二多工器選擇之一信號重設一時基計數器。根據該方法之另一實施例,該第二多工器可接收該比較器之該輸出信號。根據該方法之另一實施例,可將該時基程式化以在一同步模式或一觸發模式中操作。根據該方法之另一實施例,在一同步模式中,可將一時基計數器重設至一同步輸入信號。根據該方法之另一實施例,在一觸發模式中,可根據一輸入信號起動一時基計數器。根據該方法之另一實施例,可自系統時脈及至少一個其他時脈源選擇該時脈信號,其中該至少一個其他時脈源係與該系統時脈不同步之一內部或外部時脈源。
100‧‧‧習用16位元時基週邊裝置
110‧‧‧16/32位元時基計數器/時基計數器/16/32位元時基/計數器/時基
120‧‧‧多工器/輸入多工器
130‧‧‧同步與觸發控制單元/時脈選擇單元
140‧‧‧比較器
150‧‧‧週期暫存器
160‧‧‧同步/觸發輸出信號
170‧‧‧同步/觸發信號
200‧‧‧時基週邊裝置
210‧‧‧單元/輸出比較邏輯單元
215‧‧‧外部接腳
220‧‧‧單元/輸入擷取邏輯/輸入擷取單元
225‧‧‧外部接腳/輸入擷取單元
230‧‧‧比較器
235‧‧‧週邊邏輯單元/類比比較器單元
240‧‧‧週期暫存器
250‧‧‧多工器
260‧‧‧同步/觸發輸出/同步/觸發匯流排
270‧‧‧時脈選擇單元
SYNCOSEL‧‧‧SYNCOSEL信號/位元
sync_out‧‧‧sync_out信號
圖1展示具有同步/觸發輸出之一習用時基。
圖2展示一經改良時基及同步/觸發輸出之一實施例。
圖3展示一同步/觸發輸出之另一實施例。
根據各項實施例,一同步/觸發事件輸出可與一輸入擷取邊緣事件或一輸出比較邊緣事件相關聯。該同步/觸發輸出可用以起動其他時基、起動ADC轉換、起動或停止電容性時間量測等。因此,可觸發或同步化一微控制器內之各種各樣之控制功能。
因此,各項實施例係關於一種具有可用以同步化其他時基及觸發其他週邊事件之可選擇輸出事件信號之時基週邊裝置。此等特徵賦予一使用者更加靈活性以在其端點應用中組態事件時序。可在週邊裝置之間設置更複雜互動以解決應用時序及量測需要。
如圖2中所展示,時基週邊裝置200具有選擇一內部信號(舉例而言,比較器140之輸出信號)或來自複數個外部信號之一外部信號用作時基之一同步或一觸發源之一輸入多工器120。在替代實施例中,可透過多工器120選擇一個以上內部信號。由多工器120選擇之一同步信號將判定16/32位元時基110之計時器計數器何時應重設至0,因此設定計時器之週期。一觸發信號將判定計數器110將在何時開始計數。同步與觸發控制單元130用以自選定信號產生此等控制信號。時基計數器110由一內部時脈信號驅動,該內部時脈信號可係系統時脈或者來源於系統時脈或任何其他內部或外部時脈源之一可選擇時脈信號。
在觸發模式中,計時器週期通常(舉例而言)藉由重設時基110而在內部設定。一sync_out信號(舉例而言)由比較器140產生且可由其他模組用作一同步源或一觸發源,如由虛線指示。此sync_out信號通常係來自計時器,且係在計時器達到儲存於週期暫存器150中之值時產生的內部產生的同步信號。藉助於SYNCOSEL信號,透過多工器250選擇一替代sync_out信號。若藉助於單元220在輸入擷取模式中操作,則此信號可係一輸入擷取事件信號,或者若藉助於單元210在輸
出比較模式中操作,則此信號可係一比較匹配信號。替代sync_out信號提供與模組事件相關之額外時序參考。
輸出比較邏輯單元210可操作以比較(舉例而言)來自一不同計時器單元或來自一數位輸入埠的數位值,且在亦可被饋送至一外部接腳215之一匹配後旋即產生一輸出信號。另外,此信號可單獨地饋送至多工器250之一輸入。另外,可呈現包括與一或多個外部接腳225耦合之(舉例而言)至少一個鎖存器之一輸入擷取邏輯220。該輸入擷取邏輯可經設計以在被觸發時擷取一外部或內部數位信號,並產生一各別輸出邏輯信號。由輸入擷取單元220產生之該輸出邏輯信號亦被饋送至多工器250之另一輸入。
另外,時基110可自系統時脈或任何其他時脈源可程式化地操作。為實現此目的,添加可選擇複數個時脈源中之一者之一時脈選擇單元270。舉例而言,時脈選擇單元270可選擇系統時脈以與CPU同步地操作。然而,可選擇與提供至時脈選擇單元130之各種時脈輸入信號不同步的其他時脈源,諸如如圖2中所指示之一次級時脈或一外部時脈。不同步時脈選項允許週邊裝置以不必係系統時脈源之一時脈源或來源於系統時脈之一時脈操作。此使得週邊裝置能夠繼續操作且觸發各種硬體事件而不論CPU及其時脈源是否操作。因此,可自時基110接收輸出信號之週邊裝置可獨立於CPU操作而完成各種任務,此可降低操作電力。為確保在計時器模式中之適度功能,一經同步化計時器模式可能係必要的。此一模式可能需要多工器120選擇的同步化源以和時脈選擇單元270選擇的源相同的源來計時。藉由確保此情況,使時基110與觸發源同步。若選擇一外部源,則此可係特別重要的。然而,外部源及時基110兩者皆可以與系統時脈同步或不同步之一時脈源操作。
如圖2中所展示,可提供一第二組比較器230及相關聯週期暫存
器240,其中比較器230之輸出與多工器250之另一輸入耦合。多工器250由可係一2位元信號之信號SYNCOSEL使用(舉例而言)兩個信號線控制。取決於可選擇同步/觸發信號之數目,為了控制多工器250,更多控制線可係必要的。舉例而言,如圖2中所展示,可提供將針對多工器250需要另一控制線之另一週邊邏輯單元235。作為一實例,一類比比較器單元235可比較類比值且在超過一預定義臨限值(諸如,一內部或外部參考電壓)時產生一輸出信號。替代類比比較器單元235或除類比比較器單元235之外,亦可呈現另一數位比較器或事件產生器單元以進一步自微控制器內供應額外數位事件。經整合類比比較器可然後產生亦可饋送至多工器250之一觸發信號。
時基週期匹配/重設事件係通常將用以同步化或觸發如圖1中所展示之習用系統中之其他時基週邊裝置之唯一事件。圖2中所展示之實施例已藉由允許藉助於兩組比較器及週期暫存器140/150及230/240在兩個不同週期值之間進行選擇而增強。根據各項實施例之時基週邊裝置將多種功能及操作模式進一步組合於一單個模組中。因此,其他事件類型可用於在模組外部使用,尤其用於觸發非時基功能。
根據各項實施例,此等其他信號可指派至同步/觸發輸出260。因此,一替代輸出信號(舉例而言)取決於可用於週邊裝置內之時基功能。在一計時器模式中,此可係如(舉例而言)由時基110以及比較器/週期暫存器140/150及230/240提供之一觸發暫存器事件。在一輸出比較模式中,此可係由單元210提供之一輸出比較事件。在一輸入比較模式中,此可係由如由單元220指示之一類比比較器產生之一邏輯信號。在一輸入擷取模式中,此可係如由輸入擷取單元225指示之一輸入擷取事件信號。可藉助於經適當設計之多工器250使用其他信號,如圖2中所展示。
各項實施例簡化器件層級路由。連接至同步/觸發匯流排260之週
邊裝置現在可存取更多信號。此提供大得多的時序靈活性。舉例而言,可根據各項實施例實施以下功能性:
-在擷取事件之後的零擷取時基
-使用觸發暫存器而非週期暫存器提供從屬時基之可變偏移
-在輸入擷取事件上觸發ADC/DAC
-在輸出比較事件上觸發ADC/DAC
-提供用於一充電時間量測單元(CTMU)之觸發信號
-自輸入擷取事件、輸出比較邊緣事件或觸發暫存器事件排程一單發延遲
-使用者可開發諸多其他用途以使週邊互動自動化。
圖3展示一輸入選擇單元之一例示性實施例。此處,多工器120具有32個輸入信號且多工器250可在兩個sync_out信號之間進行選擇。sync_out信號饋送至一第一輸入「0」且多工器250之輸出饋送至一第二輸入「1」。接下來的7個輸入由同步信號填充,該等同步信號由一擷取/比較單元產生。接下來的3個輸入係中斷信號且接著的5個輸入信號係計時器同步信號。接著的4個信號由一可組態邏輯胞元(CLC)單元提供。因此,前述信號填充多工器120之輸入「0至20」。此處,接下來的4個輸入被保留,且輸入「25至27」由三個比較器信號填充,輸入「28」由AD轉換器觸發信號填充,且輸入「29」由來自電容器時間量測單元之觸發信號填充。最後兩個輸入「30」及「31」被保留。在此實施例中,多工器250僅接收兩個輸入信號,即來自各別時基單元之sync_out信號及可由另一多工器提供之一第二信號。因此,該第二信號可視為一替代sync_out信號。因此,需要僅一單個位元SYNCOSEL來控制多工器250。
因此,圖3展示同步及觸發輸入之一可能實施方案。出於時基同步之目的,至少應使器件上之所有其他時基週邊裝置之同步輸出可用
於模組。此包含所有其他MCCP/SCCP模組及離散計時器(若可用)。其他非時基輸入將用作模組之觸發源。可需要來形成一脈衝事件或時間延遲之任何外部源可連接為一觸發輸入。此等外部源包含外部中斷接腳、比較器輸出、AOC轉換事件等。CLC輸出提供對觸發源之一較寬廣選擇之存取且亦允許使用者設置複雜觸發事件。
110‧‧‧16/32位元時基計數器/時基計數器/16/32位元時基/計數器/時基
120‧‧‧多工器/輸入多工器
130‧‧‧同步與觸發控制單元/時脈選擇單元
140‧‧‧比較器
150‧‧‧週期暫存器
170‧‧‧同步/觸發信號
200‧‧‧時基週邊裝置
210‧‧‧單元/輸出比較邏輯單元
215‧‧‧外部接腳
220‧‧‧單元/輸入擷取邏輯/輸入擷取單元
225‧‧‧外部接腳/輸入擷取單元
230‧‧‧比較器
235‧‧‧週邊邏輯單元/類比比較器單元
240‧‧‧週期暫存器
250‧‧‧多工器
260‧‧‧同步/觸發輸出/同步/觸發匯流排
270‧‧‧時脈選擇單元
SYNCOSEL‧‧‧SYNCOSEL信號/位元
sync_out‧‧‧sync_out信號
Claims (22)
- 一種微控制器,其包括由一時脈信號驅動之一時基,其中該時基包括一重設輸入及與一比較器耦合之一輸出,其中該比較器進一步與一暫存器耦合,且可操作以:若該時基匹配暫存器值,則產生一同步輸出信號;該微控制器進一步包括一第一多工器,該第一多工器自該比較器接收該同步輸出信號,且進一步接收由除該時基以外之一單元所產生的至少一個事件信號,其中該第一多工器可操作以選擇該同步輸出信號或該至少一個事件信號作為一時基同步輸出信號。
- 如請求項1之微控制器,進一步包括與該時基及另一暫存器耦合之另一比較器,其中該比較器之一輸出與該第一多工器之另一輸入耦合。
- 如請求項1之微控制器,進一步包括一輸入擷取邏輯,其產生饋送至該第一多工器之另一輸入之一輸入擷取事件信號。
- 如請求項1之微控制器,進一步包括一輸出比較邏輯,其產生饋送至該第一多工器之另一輸入之一輸出比較事件信號。
- 如請求項1之微控制器,其中該第一多工器由一控制暫存器控制。
- 如請求項1之微控制器,進一步包括接收該第一多工器之該輸出信號及複數個同步/觸發源信號之一第二多工器,其中該第二多工器之一輸出與該時基之該重設輸入耦合。
- 如請求項1之微控制器,進一步包括接收該比較器之該輸出信號及複數個同步/觸發源信號之一第二多工器,其中該第二多工器之一輸出與該時基之該重設輸入耦合。
- 如請求項7之微控制器,其中該第二多工器進一步接收該第一多 工器之該輸出信號。
- 如請求項1之微控制器,其中該時基可操作以在一同步模式及一觸發模式中操作。
- 如請求項1之微控制器,其中該時脈信號可選自系統時脈及至少一個其他時脈源。
- 如請求項10之微控制器,其中該至少一個其他時脈源係與該系統時脈不同步之一內部或外部時脈源。
- 一種用於在一微控制器內提供一同步或觸發信號之方法,其包括以下步驟:操作由一時脈信號驅動之一時基,其中該時基包括一重設輸入及與一比較器耦合之一輸出,其中該比較器進一步與一暫存器耦合,且可操作以:若該時基匹配暫存器值,則產生一同步輸出信號;接收由除該時基以外之一單元所產生的至少一個事件信號;由一第一多工器選擇該同步輸出信號或該至少一個事件信號,且將該選定信號作為一時基同步輸出信號饋送至整合於該微控制器中的複數個週邊單元。
- 如請求項12之方法,進一步包括:由與該時基及另一暫存器耦合之另一比較器產生另一同步輸出信號,其中該第一多工器可選擇該另一同步輸出信號作為該時基同步輸出信號。
- 如請求項12之方法,其中由一輸入擷取邏輯產生該至少一個事件信號。
- 如請求項12之方法,其中由一輸出比較邏輯產生該至少一個事件信號。
- 如請求項12之方法,其中由一類比比較器單元產生該至少一個事件信號。
- 如請求項12之方法,其中由藉助於接收該第一多工器之該輸出信號及複數個同步/觸發源信號之一第二多工器而選擇之一信號來重設一時基計數器。
- 如請求項17之方法,其中該第二多工器接收該比較器之該輸出信號。
- 如請求項12之方法,其中將該時基程式化為在一同步模式或一觸發模式中操作。
- 如請求項19之方法,其中在一同步模式中,將一時基計數器重設至一同步輸入信號。
- 如請求項19之方法,其中在一觸發模式中,根據一輸入信號起動一時基計數器。
- 如請求項12之方法,其中可自系統時脈及至少一個其他時脈源選擇該時脈信號,其中該至少一個其他時脈源係與該系統時脈不同步之一內部或外部時脈源。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261593527P | 2012-02-01 | 2012-02-01 | |
US13/753,399 US8897324B2 (en) | 2012-02-01 | 2013-01-29 | Timebase peripheral |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201342066A true TW201342066A (zh) | 2013-10-16 |
TWI563386B TWI563386B (en) | 2016-12-21 |
Family
ID=48870179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102104067A TWI563386B (en) | 2012-02-01 | 2013-02-01 | Microcontroller comprising timebase and method for providing a synchronization or trigger signal within mircrocontroller |
Country Status (7)
Country | Link |
---|---|
US (1) | US8897324B2 (zh) |
EP (1) | EP2810137B1 (zh) |
JP (1) | JP6240616B2 (zh) |
KR (1) | KR20140119773A (zh) |
CN (1) | CN104160353B (zh) |
TW (1) | TWI563386B (zh) |
WO (1) | WO2013116435A2 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9864399B2 (en) * | 2015-12-10 | 2018-01-09 | Apple Inc. | Timebase synchronization |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03505642A (ja) * | 1987-11-10 | 1991-12-05 | エシャロン・コーポレーション | ネットワークを介して検出と制御を行う装置およびその方法 |
JPH01137315A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | タイマ回路 |
JP2560068B2 (ja) * | 1988-03-09 | 1996-12-04 | 株式会社日立製作所 | タイマ回路 |
US5418932A (en) * | 1990-02-01 | 1995-05-23 | Hitachi, Ltd. | Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values |
JP2723748B2 (ja) * | 1992-02-19 | 1998-03-09 | 日本電気アイシーマイコンシステム株式会社 | タイマ回路 |
JP2702431B2 (ja) * | 1995-02-21 | 1998-01-21 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピュータ |
JP2766228B2 (ja) * | 1995-09-26 | 1998-06-18 | 日本電気通信システム株式会社 | スタッフ同期フレーム制御方式 |
DE10255685B3 (de) * | 2002-11-28 | 2004-07-29 | Infineon Technologies Ag | Taktsynchronisationsschaltung |
DE102004011672B4 (de) * | 2004-03-10 | 2007-04-05 | Texas Instruments Deutschland Gmbh | Vorrichtung zur Datensynchronisation |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
US7602874B2 (en) * | 2006-01-26 | 2009-10-13 | International Business Machines Corporation | Providing accurate time-based counters for scaling operating frequencies of microprocessors |
US7791386B2 (en) | 2008-01-23 | 2010-09-07 | Microchip Technology Incorporated | Externally synchronizing multiphase pulse width modulation signals |
-
2013
- 2013-01-29 US US13/753,399 patent/US8897324B2/en active Active
- 2013-01-31 CN CN201380012785.8A patent/CN104160353B/zh active Active
- 2013-01-31 EP EP13708936.3A patent/EP2810137B1/en active Active
- 2013-01-31 KR KR1020147023892A patent/KR20140119773A/ko not_active Application Discontinuation
- 2013-01-31 JP JP2014555689A patent/JP6240616B2/ja active Active
- 2013-01-31 WO PCT/US2013/024004 patent/WO2013116435A2/en active Application Filing
- 2013-02-01 TW TW102104067A patent/TWI563386B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP2810137A2 (en) | 2014-12-10 |
US8897324B2 (en) | 2014-11-25 |
CN104160353A (zh) | 2014-11-19 |
WO2013116435A3 (en) | 2013-11-14 |
EP2810137B1 (en) | 2018-05-02 |
WO2013116435A2 (en) | 2013-08-08 |
JP2015507287A (ja) | 2015-03-05 |
US20130195124A1 (en) | 2013-08-01 |
TWI563386B (en) | 2016-12-21 |
KR20140119773A (ko) | 2014-10-10 |
JP6240616B2 (ja) | 2017-11-29 |
CN104160353B (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8914563B2 (en) | Integrated circuit, system, and method including a shared synchronization bus | |
JP2013508731A5 (zh) | ||
US8392740B2 (en) | Synchronization of converters having varying group-delays in a measurement system | |
TWI556162B (zh) | 具有排程單元之微控制器 | |
TWI556583B (zh) | 同步多頻率脈衝寬度調變產生器 | |
CN109863696A (zh) | 基于计数器的sysref实施方案 | |
US8627132B2 (en) | Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments | |
RU2328819C2 (ru) | Генератор задержанных импульсов | |
JP5936716B2 (ja) | 信号処理装置 | |
TW201342066A (zh) | 時基週邊裝置 | |
TW201303532A (zh) | 時間量測方法及系統 | |
US7284142B2 (en) | Real time interrupt module for operating systems and time triggered applications | |
TWI556160B (zh) | 時基週邊裝置 | |
JP2005157883A (ja) | リセット回路 | |
KR20140036284A (ko) | 분주기 및 분주기의 분주 방법 | |
US8841954B2 (en) | Input signal processing device | |
WO2005088424A3 (en) | Calibration of clock generators in system-on-chip integrated circuits | |
JP2012099921A (ja) | クロック・ドメイン・クロッシングのデータ転送回路および方法 | |
CN111158758B (zh) | 一种唤醒中央处理器的方法和装置 | |
JP2006197367A (ja) | カウンタ回路と、それを含む半導体装置 | |
CN202014257U (zh) | 数字ic测试系统的时序产生电路 | |
KR101630628B1 (ko) | 복수 fpga 사이의 동기 유지 장치 | |
RU2238610C2 (ru) | Устройство синхронизации импульсов | |
RU2374683C1 (ru) | Модуль сбора данных | |
JPS63298076A (ja) | タイミング信号発生器 |