JP6240616B2 - タイムベース周辺機器 - Google Patents
タイムベース周辺機器 Download PDFInfo
- Publication number
- JP6240616B2 JP6240616B2 JP2014555689A JP2014555689A JP6240616B2 JP 6240616 B2 JP6240616 B2 JP 6240616B2 JP 2014555689 A JP2014555689 A JP 2014555689A JP 2014555689 A JP2014555689 A JP 2014555689A JP 6240616 B2 JP6240616 B2 JP 6240616B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time base
- multiplexer
- output
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 37
- 230000001360 synchronised effect Effects 0.000 claims description 26
- 230000006870 function Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microcomputers (AREA)
- Manipulation Of Pulses (AREA)
- Executing Machine-Instructions (AREA)
Description
本出願は、2012年2月1日に出願された米国仮出願第61/593,527号の利益を主張する。上記文献は、その全体として本明細書において援用される。
本開示は、タイムベース周辺機器に関し、特に、交番同期およびトリガ出力を伴う、タイムベース周辺機器に関する。
マイクロコントローラは、マイクロプロセッサ、メモリ、オシレータ、および複数の周辺デバイスを含むチップ上のシステムである。事実上、マイクロコントローラを機能可能にするために、いかなる外部構成要素も要求しない、利用可能な多くのマイクロコントローラが存在する。マイクロコントローラ内に統合された種々の周辺機器は、タイムベースと同期される必要がある。タイムベースは、例えば、周辺機器によって使用される内部クロック信号を提供する。典型的マイクロコントローラ内のタイムベース周辺機器は、入力捕捉および出力比較モードを有する。典型的には、タイムベース周辺機器は、図1に示されるように、タイムベース周期ロールオーバと関連付けられた同期/トリガイベントのみ発生させる。例えば、マイクロコントローラ内では、従来の16ビットタイムベース周辺機器100は、図1に示されるように、外部同期およびトリガ能力を有し得る。同期モードでは、信号は、タイムベース周期を設定し、トリガモードでは、信号は、タイムベースを始動させ、タイムベース周期は、内部レジスタから導出される。同期モードは、多くのタイムベースを並行して動作させ、トリガモードは、遅延動作を可能にし、例えば、タイマは、トリガが受信されるまで、リセットに保持される。これらの従来の実施形態では、図1に示されるように、同期/トリガ出力は、タイムベースからの周期一致またはロールオーバ信号であり、デバイス上の全ての他のタイムベースに送信される。
特に、タイムベース周辺機器のユーザが、限定された入力捕捉イベントと同時にADC変換、時間遅延、またはいくつかの他のタイプのイベントをトリガすることを可能にするであろう、装置および方法を提供するための改良されたタイムベース周辺機器に対するニーズが存在する。
本明細書は、例えば、以下の項目も提供する。
(項目1)
クロック信号によって駆動されるタイムベースを備えるマイクロコントローラであって、前記タイムベースは、リセット入力と、コンパレータと結合された出力とを備え、前記コンパレータはさらに、レジスタと結合され、前記タイムベースがレジスタ値と一致する場合、同期出力信号を発生させるように動作可能であり、前記マイクロコントローラは、前記コンパレータから前記同期出力信号を受信し、さらに、前記タイムベース以外のユニットによって発生される少なくとも1つのイベント信号を受信する第1のマルチプレクサをさらに備え、前記第1のマルチプレクサは、タイムベース同期出力信号として、前記同期出力信号または前記少なくとも1つのイベント信号のいずれかを選択するように動作可能である、マイクロコントローラ。
(項目2)
前記タイムベースおよび別のレジスタと結合された別のコンパレータをさらに備え、前記コンパレータの出力は、前記第1のマルチプレクサのさらなる入力と結合される、項目1に記載のマイクロコントローラ。
(項目3)
前記第1のマルチプレクサの別の入力にフィードされる入力捕捉イベント信号を発生させる入力捕捉論理をさらに備える、項目1に記載のマイクロコントローラ。
(項目4)
前記第1のマルチプレクサの別の入力にフィードされる出力比較イベント信号を発生させる出力比較論理をさらに備える、項目1に記載のマイクロコントローラ。
(項目5)
前記第1のマルチプレクサは、制御レジスタによって制御される、項目1に記載のマイクロコントローラ。
(項目6)
前記第1のマルチプレクサの出力信号および複数の同期/トリガソース信号を受信する第2のマルチプレクサをさらに備え、前記第2のマルチプレクサの出力は、前記タイムベースのリセット入力と結合される、項目1に記載のマイクロコントローラ。
(項目7)
前記コンパレータの出力信号および複数の同期/トリガソース信号を受信する第2のマルチプレクサをさらに備え、前記第2のマルチプレクサの出力は、前記タイムベースのリセット入力と結合される、項目1に記載のマイクロコントローラ。
(項目8)
前記第2のマルチプレクサはさらに、前記第1のマルチプレクサの出力信号を受信する、項目7に記載のマイクロコントローラ。
(項目9)
前記タイムベースは、同期モードおよびトリガモードで動作するように動作可能である、項目1に記載のマイクロコントローラ。
(項目10)
前記クロック信号は、前記システムクロックおよび少なくとも1つの他のクロックソースから選択されることができる、項目1に記載のマイクロコントローラ。
(項目11)
前記少なくとも1つの他のクロックソースは、前記システムクロックと非同期の内部または外部クロックソースである、項目10に記載のマイクロコントローラ。
(項目12)
マイクロコントローラ内に同期またはトリガ信号を提供するための方法であって、
前記方法は、
クロック信号によって駆動されるタイムベースを動作させるステップであって、前記タイムベースは、リセット入力と、コンパレータと結合された出力とを備え、前記コンパレータはさらに、レジスタと結合され、前記タイムベースがレジスタ値と一致する場合、同期出力信号を発生させるように動作可能である、ステップと、
前記タイムベース以外のユニットによって発生される少なくとも1つのイベント信号を受信するステップと、
第1のマルチプレクサによって、前記同期出力信号または前記少なくとも1つのイベント信号のいずれかを選択し、タイムベース同期出力信号として、前記選択された信号を前記マイクロコントローラ内に統合された複数の周辺機器ユニットにフィードするステップと
を含む、方法。
(項目13)
前記タイムベースおよび別のレジスタと結合された別のコンパレータによって、別の同期出力信号を発生させることをさらに含み、前記第1のマルチプレクサは、前記タイムベース同期出力信号として、前記別の同期出力信号を選択することができる、項目12に記載の方法。
(項目14)
前記少なくとも1つのイベント信号は、入力捕捉論理によって発生される、項目12に記載の方法。
(項目15)
前記少なくとも1つのイベント信号は、出力比較論理によって発生される、項目12に記載の方法。
(項目16)
前記少なくとも1つのイベント信号は、アナログコンパレータユニットによって発生される、項目12に記載の方法。
(項目17)
タイムベースカウンタは、前記第1のマルチプレクサの出力信号および複数の同期/トリガソース信号を受信する第2のマルチプレクサによって選択された信号によってリセットされる、項目12に記載の方法。
(項目18)
前記第2のマルチプレクサは、前記コンパレータの出力信号を受信する、項目17に記載の方法。
(項目19)
前記タイムベースは、同期モードまたはトリガモードで動作するようにプログラムされる、項目12に記載の方法。
(項目20)
同期モードにおいて、タイムベースカウンタは、同期入力信号にリセットされる、項目19に記載の方法。
(項目21)
トリガモードにおいて、タイムベースカウンタは、入力信号に従って始動される、項目19に記載の方法。
(項目22)
前記クロック信号は、前記システムクロックおよび少なくとも1つの他のクロックソースから選択されることができ、前記少なくとも1つの他のクロックソースは、前記システムクロックと非同期の内部または外部クロックソースである、項目12に記載の方法。
種々の実施形態によると、同期/トリガイベント出力は、入力捕捉エッジイベントまたは出力比較エッジイベントと関連付けられることができる。同期/トリガ出力は、他のタイムベースを始動させる、ADC変換を始動させる、容量時間測定を始動または停止させる等のために使用されることができる。故に、マイクロコントローラ内の種々の制御機能は、トリガまたは同期されることができる。
−捕捉イベント後のゼロ捕捉タイムベース
−周期レジスタの代わりに、トリガレジスタを使用して、スレーブ化されたタイムベースの可変オフセットを提供する
−入力捕捉イベントに関するADC/DACをトリガする
−出力比較イベントに関するADC/DACをトリガする
−充電時間測定ユニット(CTMU)のためのトリガ信号を提供する
−入力捕捉イベント、出力比較エッジイベント、またはトリガレジスタイベントからワンショット遅延を予定する
−ユーザは、周辺機器相互作用を自動化するための多くの他の使用を開発し得る
Claims (22)
- クロック信号によって駆動されるタイムベースを備えるマイクロコントローラであって、前記タイムベースは、リセット入力と、コンパレータと結合された出力とを備え、前記コンパレータはさらに、レジスタと結合され、前記タイムベースが出力する値と前記レジスタが出力する値が一致する場合、同期出力信号を発生するように動作可能であり、前記マイクロコントローラは、前記コンパレータから前記同期出力信号を受信し、さらに、前記タイムベース以外のユニットによって発生される少なくとも1つのイベント信号を受信する第1のマルチプレクサをさらに備え、前記第1のマルチプレクサは、前記タイムベースのリセット入力にフィードバックされるタイムベース同期出力信号として、前記同期出力信号または前記少なくとも1つのイベント信号のいずれかを選択するように動作可能である、マイクロコントローラ。
- 前記タイムベースおよび別のレジスタと結合された別のコンパレータをさらに備え、前記別のコンパレータの出力は、前記第1のマルチプレクサのさらなる入力と結合される、請求項1に記載のマイクロコントローラ。
- 前記第1のマルチプレクサの別の入力にフィードされる入力捕捉イベント信号を発生させる入力捕捉論理をさらに備える、請求項1に記載のマイクロコントローラ。
- 前記第1のマルチプレクサの別の入力にフィードされる出力比較イベント信号を発生させる出力比較論理をさらに備える、請求項1に記載のマイクロコントローラ。
- 前記第1のマルチプレクサは、制御レジスタによって制御される、請求項1に記載のマイクロコントローラ。
- 前記第1のマルチプレクサの出力信号および複数の同期/トリガソース信号を受信する第2のマルチプレクサをさらに備え、前記第2のマルチプレクサの出力は、前記タイムベースのリセット入力と結合される、請求項1に記載のマイクロコントローラ。
- 前記コンパレータの出力信号および複数の同期/トリガソース信号を受信する第2のマルチプレクサをさらに備え、前記第2のマルチプレクサの出力は、前記タイムベースのリセット入力と結合される、請求項1に記載のマイクロコントローラ。
- 前記第2のマルチプレクサはさらに、前記第1のマルチプレクサの出力信号を受信する、請求項7に記載のマイクロコントローラ。
- 前記タイムベースは、同期モードおよびトリガモードで動作するように動作可能である、請求項1に記載のマイクロコントローラ。
- 前記クロック信号は、システムクロックおよび少なくとも1つの他のクロックソースから選択されることができる、請求項1に記載のマイクロコントローラ。
- 前記少なくとも1つの他のクロックソースは、前記システムクロックと非同期の内部または外部クロックソースである、請求項10に記載のマイクロコントローラ。
- マイクロコントローラ内に同期またはトリガ信号を提供するための方法であって、
前記方法は、
クロック信号によって駆動されるタイムベースを動作させるステップであって、前記タイムベースは、リセット入力と、コンパレータと結合された出力とを備え、前記コンパレータはさらに、レジスタと結合され、前記タイムベースが出力する値と前記レジスタが出力する値が一致する場合、同期出力信号を発生するように動作可能である、ステップと、
前記タイムベース以外のユニットによって発生される少なくとも1つのイベント信号を受信するステップと、
第1のマルチプレクサによって、前記同期出力信号または前記少なくとも1つのイベント信号のいずれかを選択し、タイムベース同期出力信号として、前記選択された信号を前記マイクロコントローラ内に統合された複数の周辺機器ユニットおよび前記タイムベースのリセット入力にフィードするステップと
を含む、方法。 - 前記タイムベースおよび別のレジスタと結合された別のコンパレータによって、別の同期出力信号を発生させることをさらに含み、前記第1のマルチプレクサは、前記タイムベース同期出力信号として、前記別の同期出力信号を選択することができる、請求項12に記載の方法。
- 前記少なくとも1つのイベント信号は、入力捕捉論理によって発生される、請求項12に記載の方法。
- 前記少なくとも1つのイベント信号は、出力比較論理によって発生される、請求項12に記載の方法。
- 前記少なくとも1つのイベント信号は、アナログコンパレータユニットによって発生される、請求項12に記載の方法。
- タイムベースカウンタは、前記第1のマルチプレクサの出力信号および複数の同期/トリガソース信号を受信する第2のマルチプレクサによって選択された信号によってリセットされる、請求項12に記載の方法。
- 前記第2のマルチプレクサは、前記コンパレータの出力信号を受信する、請求項17に記載の方法。
- 前記タイムベースは、同期モードまたはトリガモードで動作するようにプログラムされる、請求項12に記載の方法。
- 同期モードにおいて、タイムベースカウンタは、同期入力信号にリセットされる、請求項19に記載の方法。
- トリガモードにおいて、タイムベースカウンタは、入力信号に従って始動される、請求項19に記載の方法。
- 前記クロック信号は、システムクロックおよび少なくとも1つの他のクロックソースから選択されることができ、前記少なくとも1つの他のクロックソースは、前記システムクロックと非同期の内部または外部クロックソースである、請求項12に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261593527P | 2012-02-01 | 2012-02-01 | |
US61/593,527 | 2012-02-01 | ||
US13/753,399 | 2013-01-29 | ||
US13/753,399 US8897324B2 (en) | 2012-02-01 | 2013-01-29 | Timebase peripheral |
PCT/US2013/024004 WO2013116435A2 (en) | 2012-02-01 | 2013-01-31 | Timebase peripheral |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015507287A JP2015507287A (ja) | 2015-03-05 |
JP6240616B2 true JP6240616B2 (ja) | 2017-11-29 |
Family
ID=48870179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014555689A Active JP6240616B2 (ja) | 2012-02-01 | 2013-01-31 | タイムベース周辺機器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8897324B2 (ja) |
EP (1) | EP2810137B1 (ja) |
JP (1) | JP6240616B2 (ja) |
KR (1) | KR20140119773A (ja) |
CN (1) | CN104160353B (ja) |
TW (1) | TWI563386B (ja) |
WO (1) | WO2013116435A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9864399B2 (en) * | 2015-12-10 | 2018-01-09 | Apple Inc. | Timebase synchronization |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3890947C2 (de) * | 1987-11-10 | 1995-05-18 | Echelon Systems | Netzwerk und Verfahren zur Nachrichtenübertragung |
JPH01137315A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | タイマ回路 |
JP2560068B2 (ja) * | 1988-03-09 | 1996-12-04 | 株式会社日立製作所 | タイマ回路 |
US5418932A (en) * | 1990-02-01 | 1995-05-23 | Hitachi, Ltd. | Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values |
JP2723748B2 (ja) * | 1992-02-19 | 1998-03-09 | 日本電気アイシーマイコンシステム株式会社 | タイマ回路 |
JP2702431B2 (ja) | 1995-02-21 | 1998-01-21 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピュータ |
JP2766228B2 (ja) * | 1995-09-26 | 1998-06-18 | 日本電気通信システム株式会社 | スタッフ同期フレーム制御方式 |
DE10255685B3 (de) * | 2002-11-28 | 2004-07-29 | Infineon Technologies Ag | Taktsynchronisationsschaltung |
DE102004011672B4 (de) * | 2004-03-10 | 2007-04-05 | Texas Instruments Deutschland Gmbh | Vorrichtung zur Datensynchronisation |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
US7602874B2 (en) * | 2006-01-26 | 2009-10-13 | International Business Machines Corporation | Providing accurate time-based counters for scaling operating frequencies of microprocessors |
US7791386B2 (en) * | 2008-01-23 | 2010-09-07 | Microchip Technology Incorporated | Externally synchronizing multiphase pulse width modulation signals |
-
2013
- 2013-01-29 US US13/753,399 patent/US8897324B2/en active Active
- 2013-01-31 JP JP2014555689A patent/JP6240616B2/ja active Active
- 2013-01-31 CN CN201380012785.8A patent/CN104160353B/zh active Active
- 2013-01-31 KR KR1020147023892A patent/KR20140119773A/ko not_active Application Discontinuation
- 2013-01-31 WO PCT/US2013/024004 patent/WO2013116435A2/en active Application Filing
- 2013-01-31 EP EP13708936.3A patent/EP2810137B1/en active Active
- 2013-02-01 TW TW102104067A patent/TWI563386B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP2810137B1 (en) | 2018-05-02 |
WO2013116435A3 (en) | 2013-11-14 |
JP2015507287A (ja) | 2015-03-05 |
CN104160353A (zh) | 2014-11-19 |
CN104160353B (zh) | 2017-09-22 |
EP2810137A2 (en) | 2014-12-10 |
WO2013116435A2 (en) | 2013-08-08 |
TWI563386B (en) | 2016-12-21 |
US20130195124A1 (en) | 2013-08-01 |
TW201342066A (zh) | 2013-10-16 |
US8897324B2 (en) | 2014-11-25 |
KR20140119773A (ko) | 2014-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109863696B (zh) | 基于计数器的sysref实施方案 | |
KR101933581B1 (ko) | 복수 주파수 펄스폭 변조 발생기들 동기화 | |
CN201663588U (zh) | 一种实现多相位时钟分数分频的装置 | |
US8914563B2 (en) | Integrated circuit, system, and method including a shared synchronization bus | |
KR20140079781A (ko) | 반복적인 단일 사이클 펄스폭 변조 생성 | |
EP2761755B1 (en) | System, method and apparatus having extended pulse width modulation phase offset | |
JP6240616B2 (ja) | タイムベース周辺機器 | |
EP2810177B1 (en) | Input capture peripheral with gating logic | |
RU2328819C2 (ru) | Генератор задержанных импульсов | |
TWI556160B (zh) | 時基週邊裝置 | |
JP2010282399A5 (ja) | ||
JP2013046268A (ja) | クロック分周装置 | |
US8841954B2 (en) | Input signal processing device | |
US7924966B2 (en) | Symmetry corrected high frequency digital divider | |
CN102761329A (zh) | 可反弹跳及同步重置的电路、反弹跳模组同步重置模组 | |
Malik | Synchronizing the on-chip analog-to-digital converter on 56F80x devices | |
JP2012039296A (ja) | カウンタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6240616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |