KR101933581B1 - 복수 주파수 펄스폭 변조 발생기들 동기화 - Google Patents

복수 주파수 펄스폭 변조 발생기들 동기화 Download PDF

Info

Publication number
KR101933581B1
KR101933581B1 KR1020147011191A KR20147011191A KR101933581B1 KR 101933581 B1 KR101933581 B1 KR 101933581B1 KR 1020147011191 A KR1020147011191 A KR 1020147011191A KR 20147011191 A KR20147011191 A KR 20147011191A KR 101933581 B1 KR101933581 B1 KR 101933581B1
Authority
KR
South Korea
Prior art keywords
duty cycle
value
count value
counter
phase
Prior art date
Application number
KR1020147011191A
Other languages
English (en)
Other versions
KR20140079796A (ko
Inventor
브라이언 크리스
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20140079796A publication Critical patent/KR20140079796A/ko
Application granted granted Critical
Publication of KR101933581B1 publication Critical patent/KR101933581B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

유사 마스터 시간 베이스(quasi-master-time-base) 회로는 알고 있는 기준 신호에 개별 PWM 발생기들을 주기적으로 재동기화하는 데 사용된다. 이 유사 마스터 시간 베이스는 모든 PWM 출력 주파수들에 비하여 최저 주파수에 있으며, 여기서, 모든 PWM 출력 주파수들은 상기 유사 마스터 주파수와 같은 주파수에 있거나 또는 그 주파수의 정수배의 주파수(들)에 있다. 상기 "유사 마스터 시간 베이스" 회로는 유저 PWM 구성 에러들 및/또는 업데이트 에러들로 인한 사소한 타이밍 에러들을 허용하고 서로 동기화되어 있는 안정된 PWM 신호 출력들을 여전히 발생시킨다.

Description

복수 주파수 펄스폭 변조 발생기들 동기화{SYNCHRONIZING MULTI-FREQUENCY PULSE WIDTH MODULATION GENERATORS}
본 발명은 일반적으로 복수-주파수 펄스폭 변조 신호들의 발생 특히, 발생된 복수-주파수 펄스폭 변조 신호들을 동기화하는 것에 관한 것이다.
전력 변환 애플리케이션들은 다른 주파수들에서 동작하고 또한 주파수 즉, 정수 주파수 비율들 내에서 서로 고조파적으로 관련된 복수 펄스폭 변조(PWM) 신호 출력들을 이용하는 다수의 서브 회로들(sub-circuits)을 갖는다는 점에서는 점점 더욱 정교해지고 있다. 예를 들어, 하나의 PWM 신호 주파수는 다른 PWM 신호 주파수의 정수배일 수 있다. 현재 사용되는 PWM 발생 기술들은 이들 고조파적으로 관련된 PWM 신호 출력 주파수들을 발생시킬 수 있지만, 이들 내의 카운터들이 자유롭게 동작하고 있기 때문에, 이들 카운터들은 유저 구성 에러들, 업데이트 에러들, 위상 오프셋 변화들에 응답하여 및/또는 PWM 신호 출력들 사이의 초기 동기화를 상실하게 할 수 있는 외부 동기화 신호와 같은 외부 동기 이벤트들에 응답하여 PWM 신호들의 적절한 동기화를 유지할 수 없다.
따라서 유저 또는 시스템 이벤트들과 관계없이 동기화를 유지하는 복수-주파수 펄스폭 변조(PWM) 신호들을 발생시킬 필요가 있다.
본 발명의 교시들에 따르면, PWM 신호 동기화는 복수의 위상 오프셋 카운터들, 복수의 위상 비교기들, 복수의 로컬 시간 베이스 카운터들 및 마스터 시간 베이스로 트리거되는 동기화 회로들에 의해 완수된다.
유사 마스터 시간 베이스(quasi-master-time-base) 회로는 알고 있는 기준 신호에 개별 PWM 발생기들을 주기적으로 재동기화하는 데 사용된다. 이 유사 마스터 시간 베이스는 모든 PWM 출력 주파수들에 비하여 최저 주파수에 있으며, 여기서, 모든 PWM 출력 주파수들은 상기 유사 마스터 주파수와 같은 주파수에 있거나 또는 그 주파수의 정수배의 주파수(들)에 있다. 각각의 개별 PWM 발생기 회로는 이들의 개별 사이클들을 완료하고 또한 이후 동기화 신호를 대기하는 "단일 샷 모드(single shot mode)"로 동작할 수 있다. PWM 발생기가 현재 사용되고 있는 유저 PWM 사이클에서 비지(busy) 상태에 있으면, 상기 PWM 발생기는 그 현재 사용되고 있는 PWM 사이클이 완료될 때까지 동기화 신호(들)를 무시한다. 상기 "유사 마스터 시간 베이스" 회로는 유저 PWM 구성 에러들 및/또는 업데이트 에러들에 기인하는 사소한 타이밍 에러들을 허용지만, 또한 서로 동기화되어 있는 안정된 PWM 신호 출력들을 여전히 발생시킨다.
본 발명의 특정 실시예에 따르면, 마스터 시간 베이스와 동기화되는 PWM 신호를 발생시키기 위한 펄스폭 변조(PWM) 발생기(401)는, 듀티 사이클 값을 저장하는 듀티 사이클 레지스터(108); 복수의 클럭 펄스를 발생시키는 클럭에 결합된 클럭 입력을 갖고 수신된 복수의 클럭 펄스들 각각에 대해 듀티 사이클 카운트 값을 증가시키는 듀티 사이클 카운터(402); 상기 듀티 사이클 레지스터(108) 및 상기 듀티 사이클 카운터(402)에 결합되고, 듀티 사이클 카운트 값과 듀티 사이클 값을 비교하여 상기 듀티 사이클 카운트 값이 상기 듀티 사이클 값 보다 작거나 그와 같을 때 PWM 신호를 발생시키는 듀티 사이클 비교기(110); 상기 PWM 발생기(401)에 의해 발생된 PWM 신호의 주파수를 결정하는 로컬 주기 값을 저장하는 로컬 주기 레지스터(438); 상기 듀티 사이클 카운터(402) 및 상기 로컬 주기 레지스터(438)에 결합되고, 듀티 사이클 카운트 값과 상기 로컬 주기 값을 비교하여 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 크면 로직 하이 신호를 발생시키는 로컬 주기 비교기(424); 클럭에 결합된 클럭 입력을 갖고 또한 수신된 복수의 클럭 펄스들 각각에 대해 위상 카운트 값을 증가시키는 위상 카운터(426); 위상 오프셋 값을 저장하는 위상 오프셋 레지스터(412); 상기 위상 카운터(426) 및 상기 위상 오프셋 레지스터(412)에 결합되고, 위상 카운트 값과 상기 위상 오프셋 값을 비교하여 상기 위상 카운트 값이 상기 위상 오프셋 값과 같거나 크면 로직 하이 신호를 발생시키는 위상 오프셋 비교기(428)- 상기 위상 오프셋 비교기(428)는 상기 위상 카운터(426)의 정지 입력에 결합된 출력을 갖고 또한 그 출력이 로직 하이에 있을 때, 위상 카운터(426)는 복수의 수신된 클럭 펄스들 각각에 대해 위상 카운트 값의 증가시킬 수 없음-; 상기 PWM 사이클 시작 신호에 결합된 클럭 입력, 로직 하이에 결합된 D-입력, 및 상기 듀티 사이클 비교기(110)의 반전 출력에 결합된 리셋 입력을 갖는 CIP(cycle-in-process) 플립 플롭(432); 상기 클럭에 결합된 제1 입력 및 상기 위상 오프셋 비교기(428)의 출력에 결합된 제2 입력을 갖는 에지 검출기 회로(434, 436); 상기 PWM 개시 신호에 결합된 제1 입력 및 상기 CIP 플립 플롭(432)의 반전 출력에 결합된 제2 입력을 갖는 제1 AND 게이트(430); 상기 로컬 주기 비교기(424)에 결합된 제1 입력 및 반전 단일 샷 모드(shot mode)에 결합된 제2 입력을 갖는 제2 AND 게이트(446); 및 상기 에지 검출기 회로(434, 436)의 출력에 결합된 제1 입력, 상기 제2 AND 게이트(438)의 출력에 결합된 제2 입력 및 상기 듀티 사이클 카운터(402)의 리셋 입력에 결합된 출력을 갖는 OR 게이트(422)를 포함하고, 상기 PWM 사이클 개시 신호는 주기 롤 오버 이벤트가 발생할 때마다 발생되고, 상기 CIP 플립 플롭(432)의 반전 출력이 상기 제1 AND 게이트(430)의 제2 입력에서 로직 하이에 있고 또한, 상기 PWM 사이클 개시 신호가 상기 제1 AND 게이트(430)의 제1 입력에서 로직 하이에 있으면, 이때 위상 카운트 값이 0으로 리셋되어 상기 CIP 플립 플롭(432)의 반전 출력이 로직 로우로 설정되고 이에 의해 상기 CIP 플립 플롭(432)의 반전 출력이 로직 하이로 다시 리셋되기까지 상기 PWM 사이클 개시 신호의 모든 더 이상의 신호들은 무시되고, 상기 위상 카운터(426)는 상기 위상 카운트 값이 상기 위상 오프셋 레지스터(412) 내의 위상 오프셋 값과 같거나 크면 카운팅을 정지하고, 단일 샷 모드가 디스에이블될 경우, 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 크면, 상기 듀티 사이클 카운터(402)는 제로로 리셋되며 새로운 듀티 사이클 카운트가 시작하고, 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 크면, 달리 듀티 사이클 카운터(402)는 리셋되지 않으며, 그리고 상기 튜티 사이클 카운트 값이 상기 듀티 사이클 값과 같거나 크면, CIP 플립 플롭(432)은 그 출력이 로직 하이로 되도록 리셋되고, 그 다음에 듀티 사이클 카운터(402) 내의 듀티 사이클 카운트 값이 제로로 리셋되고 또한 새로운 듀티 사이클 카운트가 개시된다.
본 발명의 또 하나의 특정 실시예에 따르면, 확장된 위상 오프셋들을 갖는 복수의 펄스폭 변조(PWM) 신호들을 발생시키는 시스템은, 마스터 시간 베이스 발생기(500): 및 확장된 위상 오프셋들을 갖는 복수의 PWM 신호들을 발생시키는 복수의 펄스폭 변조(PWM) 발생기들(401):을 포함하고, 상기 마스터 시간 베이스 발생기(500)는, 복수의 클럭 펄스들을 발생시키는 클럭에 결합된 클럭 입력 및 수신된 복수의 클럭 펄스들 각각에 대해 마스터 카운트 값을 증가시키는 마스터 주기 카운터(502); 마스터 주기 값을 갖는 마스터 주기 레지스터(504); 상기 마스터 주기 레지스터(504) 및 상기 마스터 주기 카운터(502)에 결합되고, 상기 마스터 카운트 값을 상기 마스터 주기 값과 비교하여, 상기 마스터 카운트 값이 상기 마스터 주기 값과 같거나 크면 PWM 사이클 개시 신호를 발생시키고, 다음에 상기 마스터 주기 카운터(502) 내의 마스터 카운트 값을 제로로 리셋하는 마스터 주기 비교기(506)를 포함하고, 상기 복수의 PWM 발생기들(401) 각각은, 듀티 사이클 값을 저장하는 듀티 사이클 레지스터(108); 상기 클럭에 결합된 클럭 입력을 갖고 수신된 복수의 클럭 펄스들 각각에 대해 듀티 사이클 카운트 값을 증가시키는 듀티 사이클 카운터(402); 상기 듀티 사이클 레지스터(108) 및 상기 듀티 사이클 카운터(402)에 결합되고, 듀티 사이클 카운트 값과 듀티 사이클 값을 비교하여 상기 듀티 사이클 카운트 값이 상기 듀티 사이클 값 보다 작거나 같으면 위상 오프셋 관련 PWM 신호를 발생시키는 듀티 사이클 비교기(110); 상기 PWM 발생기(401)에 의해 발생된 PWM 신호의 주파수를 결정하는 로컬 주기 값을 저장하는 로컬 주기 레지스터(438); 상기 듀티 사이클 카운터(402) 및 상기 로컬 주기 레지스터(438)에 결합되고, 듀티 사이클 카운트 값과 상기 로컬 주기 값을 비교하여 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 크면 로직 하이 신호를 발생시키는 로컬 주기 비교기(424); 클럭에 결합된 클럭 입력을 갖고 수신된 복수의 클럭 펄스들 각각에 대해 위상 카운트 값을 증가시키는 위상 카운터(426); 위상 오프셋 값을 저장하는 위상 오프셋 레지스터(412); 상기 위상 카운터(426) 및 상기 위상 오프셋 레지스터(412)에 결합되고, 위상 카운트 값을 상기 위상 오프셋 값과 비교하여 상기 위상 카운트 값이 상기 위상 오프셋 값과 같거나 크면 로직 하이 신호를 발생시키는 위상 오프셋 비교기(428)- 상기 위상 오프셋 비교기(428)는 상기 위상 카운터(426)의 정지 입력에 결합된 출력을 갖고 그 출력이 로직 하이에 있을 때, 위상 카운터(426)는 복수의 수신된 클럭 펄스들 각각에 대해 위상 카운트 값을 증가할 수 없음-; PWM 사이클 시작 신호에 결합된 클럭 입력, 로직 하이에 결합된 D-입력, 및 상기 듀티 사이클 비교기(110)의 반전 출력에 결합된 리셋 입력을 갖는 CIP(cycle-in-process) 플립 플롭(432); 상기 클럭에 결합된 제1 입력 및 상기 위상 오프셋 비교기(428)의 출력에 결합된 제2 입력을 갖는 에지 검출기 회로(434, 436); 상기 PWM 개시 신호에 결합된 제1 입력 및 상기 CIP 플립 플롭(432)의 반전 출력에 결합된 제2 입력을 갖는 제1 AND 게이트(430); 상기 로컬 주기 비교기(424)에 결합된 제1 입력 및 반전 단일 샷 모드(shot mode) 제어신호에 결합된 제2 입력을 갖는 제2 AND 게이트(446); 및 상기 에지 검출기 회로(434, 436)의 출력에 결합된 제1 입력, 상기 로컬 주기 비교기(424)의 출력에 결합된 제2 입력 및 상기 듀티 사이클 카운터(402)의 리셋 입력에 결합된 출력을 갖는 OR 게이트(422)를 포함하고, 상기 마스터 시간 베이스 발생기(500)는 주기 롤 오버 이벤트가 발생할 때마다 상기 PWM 사이클 개시 신호를 발생시키고, 상기 CIP 플립 플롭(432)의 반전 출력이 상기 제1 AND 게이트(430)의 제2 입력에서 로직 하이에 있고 또한, PWM 사이클 개시 신호가 상기 제1 AND 게이트(430)의 제1 입력에서 로직 하이에 있으면, 위상 카운트 값은 0으로 리셋되고, 상기 CIP 플립 플롭(432)의 반전 출력은 로직 로우로 설정되고, 이에 의해 상기 CIP 플립 플롭(432)의 반전 출력이 로직 하이로 다시 리셋되기까지 상기 PWM 사이클 개시 신호의 모든 다른 신호들은 무시되고, 상기 위상 카운터(426)는 상기 위상 카운트 값이 상기 위상 오프셋 레지스터(412) 내의 위상 오프셋 값과 같거나 크면, 카운팅을 정지하고, 단일 샷 모드가 디스에이블될 경우, 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 또는 크면, 상기 듀티 사이클 카운터(402)는 제로로 리셋되며 새로운 듀티 사이클 카운트가 시작하고, 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 크면, 달리 듀티 사이클 카운터(402)는 리셋되지 않으며, 그리고 상기 튜티 사이클 카운트 값이 상기 듀티 사이클 값과 같거나 크면, CIP 플립 플롭(432)은 그 출력이 로직 하이로 되도록 리셋되고, 그 다음에 듀티 사이클 카운터(402) 내의 듀티 사이클 카운트 값이 제로로 리셋되고 또한 새로운 듀티 사이클 카운트가 개시된다.
본 발명의 또 하나의 특정 실시예에 따르면, 확장 위상 오프셋들을 갖는 복수의 펄스폭 변조(PWM) 신호들을 발생시키는 방법은, 마스터 주기 카운터(502)로부터의 마스터 카운트 값을 제공하는 단계- 상기 마스터 카운트 값은 상기 마스터 주기 카운터I(502)에 의해 수신된 복수의 클럭 펄스들 각각의 하나에 대해 증가됨-; 마스터 주기 레지스터(504)에서 마스터 주기 값을 제공하는 단계; 마스터 주기 비교기(506)로써 상기 마스터 카운트 값을 상기 마스터 주기 값과 비교하는 단계; 상기 마스터 카운트 값이 상기 마스터 주기 값과 같거나 크면 PWM 사이클 개시 신호를 발생시키고, 다음에 상기 마스터 주기 카운터(502) 내의 마스터 카운트 값을 제로로 리셋하는 단계; 및 복수의 펄스폭 변조(PWM) 발생기들(401)로써 복수의 위상 오프셋 관련 PWM 신호들을 발생시키는 단계를 포함하고, 상기 복수의 위상 오프셋 관련 PWM 신호들 각각을 발생시키는 단계는, 듀티 사이클 레지스터(108) 내에 듀티 사이클 값을 저장하는 단계; 상기 듀티 사이클 카운터(402)로써 수신된 복수의 클럭 펄스들 각각의 하나에 대해 듀티 사이클 카운터(402)로써 듀티 사이클 카운트 값을 증가시키는 단계; 듀티 사이클 비교기(110)로써 듀티 사이클 카운트 값을 듀티 사이클 값과 비교하는 단계; 비교된 듀티 사이클 카운트 값이 듀티 사이클 값 보다 작거나 같으면 상기 복수의 위상 오프셋 관련 PWM 신호들 중 하나를 발생시키는 단계; 로컬 주기 비교기(424)로써 상기 듀티 사이클 카운트 값을 마스터 주기 값과 비교하는 단계; 상기 듀티 사이클 값이 상기 마스터 주기 값과 같거나 크면 상기 로컬 주기 비교기(424)에 의해 로직 하이를 발생시키는 단계; 상기 위상 카운터(426)에 의해 수신된 복수의 클럭 펄스들 각각에 대해 위상 카운터(426) 내의 위상 카운트 값을 증가시키는 단계; 위상 오프셋 레지스터(412) 내에 위상 오프셋 값을 저장하는 단계; 위상 오프셋 비교기(428)로써 상기 위상 카운트 값을 상기 위상 오프셋 값과 비교하는 단계; 상기 위상 카운트 값이 위상 오프셋 값과 같거나 크면 상기 위상 오프셋 비교기(428)로부터 로직 하이를 발생시키는 단계; 상기 위상 오프셋 비교기(428)로부터의 출력이 로직 하이에 있을 때 수신된 클럭 펄스들 각각에 대해 위상 카운트 값의 증가를 방지하는 단계; 주기 롤 오버 이벤트가 발생할때 마다 PWM 사이클 개시 신호를 발생시키는 단계; 상기 위상 카운트 값이 위상 오프셋 값과 같거나 크면 상기 위상 카운터(426)의 카운트를 정지시키는 단계; 상기 위상 카운트 값이 위상 오프셋 값과 같거나 크면 상기 듀티 사이클 카운터(402)내의 듀티 사이클 카운트 값을 리셋하는 단계; 상기 듀티 사이클 카운트 값이 로컬 주기 값과 같거나 크고 단일 샷 모드가 디스에이블될 때 상기 듀티 사이클 카운터(402)내의 듀티 사이클 카운트 값을 제로로 리셋하는 단계 및 다음에, 새로운 듀티 사이클 카운트를 개시하는 단계를 포함한다.
본 발명에 의하면, 유저 또는 시스템 이벤트들과 관계없이 동기화를 유지하는 복수-주파수 펄스폭 변조(PWM) 신호들을 발생시킬 수 있다.
도 1은 전형적인 펄스폭 변조(PWM) 발생기 회로를 도시한다.
도 2는 마스터 시간 베이스를 갖고 또한 각각의 PWM 신호들 사이에서 위상 오프셋을 갖는 동기화된 PWM 신호들의 그룹들을 발생시키는데 사용되는 다중 위상(multiphase) PWM 신호 발생 회로의 개략 블록도이다.
도 3은 상이한 주파수들을 가질 수 있는 복수의 PWM 신호들을 발생시키는 PWM 신호 발생 회로의 개략 블록도이다.
도 4는 본 발명의 특정 예시의 실시예에 따른, 고조파적으로 관련된 주파수들을 갖는 PWM 신호들을 발생시키는 복수-주파수 동기화 PWM 신호 발생 회로의 개략 블록도이다.
도 5는 도 4에 도시된 복수-주파수 동기화 PWM 신호 발생회로의 개략 타이밍도이다.
첨부한 도면과 결합된 다음의 설명을 참조하면 본 발명을 보다 완전히 이해할 수 있을 것이다. 본 발명은 다양한 변형물 및 대체 형태가 가능하지만, 본 발명의 특정 실시예들이 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예들의 설명은 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 정의된 모든 변형물 및 균등물을 포함해야 한다.
도면들을 참조하면 일례의 실시예의 상세한 구성이 개략적으로 도시된다. 도면에서 동일한 구성요소는 동일한 참조부호로 나타내고, 유사한 구성요소는 아래첨자를 달리하여 동일한 부호로 나타낸다.
도 1을 참조하면, 전형적인 펄스폭 변조(PWM) 발생기 회로가 도시되어 있다. PWM 발생기 회로(101)는 타이머/카운터(102), 주기 레지스터(104), 비교기(106) 및 듀티 사이클 레지스터(108)를 포함한다. 타이머/카운터(102)는 비교기(106)에 의해 결정된 바와 같은 주기 레지스터(104)에 의해 지정된 값에 도달하기까지 제로에서부터 카운트를 증가시킨다. 주기 레지스터(104)는 PWM 주기를 결정하는 최대 카운터 값을 나타내는 유저 지정 값을 포함한다. 타이머/카운터(102)가 주기 레지스터(104)내의 값과 일치하면, 타이머/카운터(102)는 비교기(106)로부터의 리셋 신호에 의해 소거되고 또한 사이클이 반복된다. 듀티 사이클 레지스터(108)는 유저 지정 듀티 사이클 값을 저장한다. PWM 출력 신호(120)는 타이머/카운터(102) 값이 상기 듀티 사이클 레지스터(108)에 저장된 듀티 사이클 값 보다 작을 때에는 언제든지 어서트(assert)된다(하이로 구동된다). PWM 출력 신호(120)는 타이머/카운터(102) 값이 상기 듀티 사이클 레지스터(108)에 저장된 듀티 사이클 값과 같거나 크면 디어서트(de-assert)된다(로우로 구동된다).
도 2를 참조하면, 마스터 시간 베이스를 갖고, 또한 각각의 PWM 신호들 사이에서 위상 오프셋들을 갖는 동기화된 PWM 신호들의 그룹들을 발생시키는 데 사용되는 다중 위상 PWM 신호 발생 회로의 개략 블록도가 도시되어 있다. 다중 위상 PWM 발생 회로는 마스터 시간 베이스(500) 및 복수의 PWM 발생기들(101)를 포함한다. 마스터 시간 베이스(500)는 PWM 발생기들(101a-101n)의 각 PWM 신호 위상들 주기를 제어하는 주기 레지스터(504), 주기 비교기(506) 및 주기 카운터(502)를 포함한다. 각 PWM 발생기들(101)은 각 PWM 발생기들(101)로부터의 각각의 PWM 출력 신호의 위상 오프셋을 결정하는데 사용되는 위상 오프셋 레지스터(502)를 포함한다. PWM 주기 레지스터(504), 듀티 사이클 레지스터(108) 및 위상 오프셋 레지스터(508)는 소망하는 동작 주파수(주기), 듀티 사이클 및 위상 오프셋 각각을 얻는데 필요한 값들로 프로그램된다. 로컬 시간 베이스 카운터들(102)은 마스터 시간 베이스(500)와 동기화된다. 개별 PWM 신호 출력들은 (위상 오프셋 레지스터(512)에 의해 결정되는) 위상에 있어서는 서로 다를 수 있지만, 주파수(주기)에 있어서는 서로 다르지 않다.
도 3을 참조하면, 상이한 주파수들을 가질 수 있는 복수의 PWM 오프셋들을 발생시키는 PWM 신호 발생 회로의 개략 블록도가 도시되어 있다. 각 PWM 발생기 회로들(101)은 각 PWM 발생기들(101)로부터의 각각의 PWM 출력 신호의 위상 오프셋을 결정하는데 사용되는 위상 오프셋 레지스터(512)를 포함한다. 듀티 사이클 및 위상 오프셋 PWM 레지스터들(108 및 512)은 각각, PWM 출력들 각각에 대해 소망하는 듀티 사이클 및 위상 오프셋을 얻는데 필요한 값들로 프로그램된다. 로컬 시간 베이스 카운터들(102)은 개별 PWM 발생기 회로들(101)을 다른 주파수들에서 동작하게 하지만, 이들 주파수들은 독립적이고 또한 동기화되지 않는다.
도 4를 참조하면, 본 개시의 특정 예시의 실시예에 따른, 고조파적으로 관련된 주파수들을 갖는 PWM 신호들을 발생시키는 복수-주파수 동기화 PWM 신호 발생 회로의 개략 블록도가 개시되어 있다. 마스터 시간 베이스 발생 회로(500)는 마스터 시간 베이스 주기 카운터(502), 마스터 시간 베이스 주기 레지스터(504) 및 마스터 시간 베이스 주기 비교기(506)를 포함한다.
마스터 시간 베이스 발생 회로(500)는 마스터 시간 베이스 주기 카운터(502)가 그 종료 카운트에 도달할 때 마다 로직 "하이" 또는 "1"로 PWM 사이클 개시 신호를 발생시키고 제로(0)로 롤 오버한다(주기 롤 오버(roll-over) 이벤트). PWM 사이클 개시 신호는 PWM 발생기(401) 각각에 결합된다. 처리 사이클(cycle-in-process: CIP) 플립 플롭(432)이 리셋되고(Q＼출력이 로직 "1"임) 또한 PWM 사이클 개시 신호가 수신되면, 그 다음에 위상 카운터(426)는 리셋되고 또한 관련 CIP 플립 플롭(432)은 세트된다(Q＼출력이 로직 "0"임). 여기서 CIP 플립플롭(432)이 세트되고 PWM 사이클 개시 신호가 수신되는 시간 동안, 더 이상 아무 것도 발생하지 않는다(AND 게이트(430)은 위상 카운터(426)에 대한 리셋 신호를 차단(block)한다). 상기 용어들 "로컬 시간 베이스 카운터" 및 상기 "듀티 사이클 카운터"(402)는 여기서 상호교환가능하게 사용된다.
위상 카운터(426)내의 값이 위상 오프셋 레지스터(412)내의 값 보다 작으면, 이때 위상 카운터(426)는 카운트를 지속한다. 위상 카운터(426)내의 값이 위상 오프셋 레지스터(412)내의 값과 같거나 크면, 위상 카운터(426)는 카운트를 정지하여 위상 카운터(426)가 그 종료 카운트에 도달할 때, 관련 로컬 시간 베이스 카운터(듀티 사이클 카운터)(402)는 예를 들어, 플립 플롭(436) 및 AND 게이트(434)를 포함하는 에지 검출 회로를 통해 리셋된다. 로컬 시간 베이스 카운터(듀티 사이클 카운터)(402)의 값이 듀티 사이클 레지스터(108)의 값과 같거나 크면, CIP 플립 플롭(432)은 리셋되고(소거되고)(Q＼출력이 로직 "1"임 ) 또한 다음 수신된 PWM 사이클 개시 신호를 수용하도록 대비(무장된(armed))한 다음에 또한 다시 전술한 프로세스가 시작하면 개시된다. 그러나 로컬 시간 베이스 카운터(듀티 사이클 카운터)(402)는 롤 오버를 지속할 수 있고, 또한 새로운 PWM 사이클들을 개시할 수 있다.
"단일 샷 모드"에서 듀티 사이클 카운터(402)는 (위상 오프셋 비교기(428)로부터의 로직 하이 출력에 의해 발생되는) AND 게이트(434)로부터 에지 검출 신호가 있을 때만, 리셋된다. "단일 샷 모드"에 있지 않으면(단일 샷 모드 신호(442)가 로직 제로(0)임), 듀티 사이클 카운터(402)는 전술한 바와 같이 또는 듀티 사이클 카운터(402)의 카운트 값이 로컬 주기 레지스터(438)의 값과 같거나 클 때 리셋될 수 있으며, 이때 로컬 주기 비교기(424)로부터의 로직 하이 출력은 듀티 사이클 카운터(402)를 리셋시킨다.
도 5를 참조하면, 도 4에 도시된 복수-주파수 동기화 PWM 신호 발생회로의 개략 타이밍도가 도시되어 있다. 개별 PWM 발생기들(401)은 이들이 비지 상태에 있으면 동기 신호들을 차단한다.
본 발명의 실시예들은 본 발명의 예시적인 실시예들을 참고하여 도시되고 정의되었지만, 이러한 참고들은 본 발명의 한정을 의미하지 않고 이러한 한정이 추로되어서도 안된다. 개시된 본 발명은 이 기술분야의 당업자 및 본 발명의 혜택을 받은 자들에게 의해 형태 및 기능에 있어서 상당한 수정물, 대체물, 및 균등물이 가능하다. 본 발명의 도시되고 설명된 실시예들은 단지 예로서, 본 발명의 범위의 전부는 아니다.

Claims (6)

  1. 마스터 시간 베이스와 동기화되는 펄스폭 변조 신호를 발생시키기 위한 펄스폭 변조 발생기로서,
    듀티 사이클 값을 저장하는 듀티 사이클 레지스터;
    복수의 클럭 펄스를 발생시키는 클럭부에 결합된 클럭 입력부를 구비하고 그리고 상기 복수의 클럭 펄스들 각각을 수신할 때 듀티 사이클 카운트 값을 증가시키는 듀티 사이클 카운터;
    상기 듀티 사이클 레지스터 및 상기 듀티 사이클 카운터에 결합되고, 상기 듀티 사이클 카운트 값을 상기 듀티 사이클 값과 비교하여 상기 듀티 사이클 카운트 값이 상기 듀티 사이클 값보다 작거나 그와 같을 때에는 펄스폭 변조 신호를 발생시키는 듀티 사이클 비교기;
    상기 펄스폭 변조 발생기에 의해 생성된 상기 펄스폭 변조 신호의 주파수를 결정하는 로컬 주기 값을 저장하는 로컬 주기 레지스터;
    상기 듀티 사이클 카운터 및 상기 로컬 주기 레지스터에 결합되고, 상기 듀티 사이클 카운트 값을 상기 로컬 주기 값과 비교하여 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 그보다 클 때에는 로직 하이 신호를 발생시키는 로컬 주기 비교기;
    상기 클럭부에 결합된 클럭 입력부를 구비하고 그리고 상기 복수의 클럭 펄스들 각각을 수신할 때 위상 카운트 값을 증가시키는 위상 카운터;
    위상 오프셋 값을 저장하는 위상 오프셋 레지스터;
    상기 위상 카운터 및 상기 위상 오프셋 레지스터에 결합되고, 상기 위상 카운트 값을 상기 위상 오프셋 값과 비교하여 상기 위상 카운트 값이 상기 위상 오프셋 값과 같거나 그보다 클 때에는 로직 하이 신호를 발생시키는 위상 오프셋 비교기 - 상기 위상 오프셋 비교기는 상기 위상 카운터의 정지 입력부에 결합된 출력부를 구비하고 그리고 그것의 출력이 로직 하이에 있을 때에는 상기 위상 카운터는 수신된 상기 복수의 클럭 펄스들 각각에 대해 위상 카운트 값을 증가시킬 수 없도록 구성됨 -;
    펄스폭 변조 사이클 개시 신호에 결합된 클럭 입력부, 로직 하이에 결합된 D-입력부, 및 상기 듀티 사이클 비교기의 반전 출력에 결합된 리셋 입력부를 구비한 처리 사이클(cycle-in-process) 플립 플롭;
    상기 클럭부에 결합된 제1 입력부 및 상기 위상 오프셋 비교기의 출력부에 결합된 제2 입력부를 구비한 에지 검출기 회로;
    상기 펄스폭 변조 사이클 개시 신호에 결합된 제1 입력부 및 상기 처리 사이클 플립 플롭의 반전 출력부에 결합된 제2 입력부를 구비한 제1 AND 게이트;
    상기 로컬 주기 비교기에 결합된 제1 입력부 및 반전 단일 샷 모드(shot mode) 제어 모드에 결합된 제2 입력부를 구비한 제2 AND 게이트; 및
    상기 에지 검출기 회로의 출력부에 결합된 제1 입력부, 상기 제2 AND 게이트의 출력부에 결합된 제2 입력부 및 상기 듀티 사이클 카운터의 리셋 입력부에 결합된 출력부를 구비한 OR 게이트를 포함하고,
    상기 펄스폭 변조 사이클 개시 신호는 주기 롤-오버 이벤트가 발생할 때마다 발생되고,
    상기 처리 사이클 플립 플롭의 상기 반전 출력부가 상기 제1 AND 게이트의 상기 제2 입력부에서 로직 하이에 있고 그리고 상기 펄스폭 변조 사이클 개시 신호가 상기 제1 AND 게이트의 제1 입력부에서 로직 하이에 있으면, 상기 위상 카운트 값이 0으로 리셋되고 그리고 상기 처리 사이클 플립 플롭의 상기 반전 출력부가 로직 로우로 설정되어 이로써 상기 처리 사이클 플립 플롭의 상기 반전 출력부가 로직 하이로 다시 리셋되기까지 상기 펄스폭 변조 사이클 개시 신호의 모든 더 이상의 신호들은 무시되고,
    상기 위상 카운터는 상기 위상 카운트 값이 상기 위상 오프셋 레지스터의 상기 위상 오프셋 값과 같거나 그보다 클 때에는 카운팅을 정지하고,
    단일 샷 모드가 디스에이블되어 있는 경우, 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 그보다 클 때에는, 상기 듀티 사이클 카운터는 제로로 리셋되어 새로운 듀티 사이클 카운트가 시작하고, 그렇지 않으면 상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 그보다 클 때에는, 상기 듀티 사이클 카운터는 리셋되지 않으며, 여기서 상기 단일 샷 모드가 인에이블되어 있는 경우, 상기 단일 샷 모드는 동작 모드이고, 상기 에지 검출기 회로의 출력이 로직 하이일 때에는 상기 듀티 사이클 카운터는 단지 리셋되며.
    상기 듀티 사이클 카운트 값이 상기 듀티 사이클 값과 같거나 그보다 크면 처리 사이클 플립 플롭은 그것의 반전 출력부가 로직 하이로 되도록 리셋되고, 그 후에 듀티 사이클 카운터의 상기 듀티 사이클 카운트 값이 제로로 리셋되고 그리고 새로운 듀티 사이클 카운트가 개시되는, 펄스폭 변조 발생기.
  2. 제1항에 있어서,
    상기 에지 검출기 회로는,
    상기 클럭부에 결합된 클럭 입력부 및 상기 위상 오프셋 비교기의 출력부에 결합된 D-입력부를 구비한 D 플립 플롭; 및
    상기 위상 오프셋 비교기의 상기 출력부에 결합된 제1 입력부, 상기 D 플립 플롭의 반전 입력부에 결합된 제2 입력부 및 상기 OR 게이트의 제1 입력부에 결합된 출력부를 구비한 제3 AND 게이트를 포함하는, 펄스폭 변조 발생기.
  3. 확장된 위상 오프셋들을 갖는 복수의 펄스폭 변조 신호들을 발생시키는 위한 시스템으로서,
    상기 시스템은,
    마스터 시간 베이스 발생기: 및
    제1항 또는 제2항에 따른 확장된 위상 오프셋들을 갖는 복수의 펄스폭 변조 신호들을 발생시키기 위한 복수의 펄스폭 변조 발생기들을 포함하고,
    상기 마스터 시간 베이스 발생기는,
    복수의 클럭 펄스들을 발생시키는 클럭부에 결합된 클럭 입력부를 구비하고 그리고 상기 복수의 클럭 펄스들 각각을 수신할 때 마스터 카운트 값을 증가시키는 마스터 주기 카운터;
    마스터 주기 값을 갖는 마스터 주기 레지스터;
    상기 마스터 주기 레지스터 및 상기 마스터 주기 카운터에 결합되고, 상기 마스터 카운트 값을 상기 마스터 주기 값과 비교하여, 상기 마스터 카운트 값이 상기 마스터 주기 값과 같거나 그보다 클 때에는 펄스폭 변조 사이클 개시 신호를 발생시키고, 이어서 상기 마스터 주기 카운터의 상기 마스터 카운트 값을 제로로 리셋하는 마스터 주기 비교기를 포함하는, 시스템.
  4. 마스터 시간 베이스와 동기화될 수 있는 복수의 펄스폭 변조 신호들을 발생시키기 위한 방법으로서,
    듀티 사이클 레지스터에 듀티 사이클 값을 저장하는 것;
    듀티 사이클 카운터가 복수의 클럭 펄스들의 각각의 클럭 펄스를 수신할 때 상기 듀티 사이클 카운터로써 듀티 사이클 카운트 값을 증가시키는 것;
    듀티 사이클 비교기로써 상기 듀티 사이클 카운트 값을 상기 듀티 사이클 값과 비교하는 것;
    비교된 듀티 사이클 카운트 값이 상기 듀티 사이클 값보다 작거나 그와 같을 때에는 상기 복수의 위상 오프셋 관련 펄스폭 변조 신호들 중 하나의 펄스폭 변조 신호를 발생시키는 것;
    로컬 주기 비교기로써 상기 듀티 사이클 카운트 값을 로컬 주기 값과 비교하는 것;
    상기 듀티 사이클 값이 상기 로컬 주기 값과 같거나 그보다 클 때에는 상기 로컬 주기 비교기에서 로직 하이를 발생시키는 것;
    위상 카운터가 상기 복수의 클럭 펄스들 각각을 수신할 때 상기 위상 카운터의 위상 카운트 값을 증가시키는 것;
    위상 오프셋 레지스터에 위상 오프셋 값을 저장하는 것;
    위상 오프셋 비교기로써 상기 위상 카운트 값을 상기 위상 오프셋 값과 비교하는 것;
    상기 위상 카운트 값이 위상 오프셋 값과 같거나 그보다 클 때에는 상기 위상 오프셋 비교기로부터 로직 하이를 발생시키는 것;
    상기 위상 오프셋 비교기의 출력이 로직 하이에 있을 때에는 수신된 상기 복수의 클럭 펄스들 각각에 대해 상기 위상 카운트 값을 증가시키지 않는 것;
    주기 롤-오버 이벤트가 발생할 때마다 펄스폭 변조 사이클 개시 신호를 발생시키는 것;
    상기 위상 카운트 값이 상기 위상 오프셋 값과 같거나 그보다 클 때에는 상기 듀티 사이클 카운터의 듀티 사이클 카운트 값을 리셋하는 것;
    상기 듀티 사이클 카운트 값이 상기 로컬 주기 값과 같거나 그보다 크고 그리고 단일 샷 모드가 디스에이블될 때에는, 상기 듀티 사이클 카운터의 듀티 사이클 카운트 값을 제로로 리셋하는 것 - 상기 단일 샷 모드가 인에이블되어 있을 때에는 상기 단일 샷 모드는 동작 모드이고, 상기 위상 카운트 값이 상기 위상 오프셋 값과 같거나 그보다 클 때에는 상기 듀티 사이클 카운터는 단지 리셋되며. 그리고
    그 후에, 새로운 듀티 사이클 카운트를 개시하는 것을 포함하는 방법.
  5. 제4항에 있어서,
    상기 위상 오프셋 비교기의 출력 신호는 에지 검출기를 통해 상기 듀티 사이클 카운터의 리셋 입력부에 공급되는, 방법.
  6. 확장 위상 오프셋들을 갖는 복수의 펄스폭 변조 신호들을 발생시키기 위한 방법으로서,
    마스터 주기 카운터로부터 마스터 카운트 값을 제공하는 단계 - 상기 마스터 카운트 값은 상기 마스터 주기 카운터가 상기 복수의 클럭 펄스들의 각각의 클럭 펄스를 수신할 때 증가됨-;
    마스터 주기 레지스터에 마스터 주기 값을 제공하는 단계;
    마스터 주기 비교기로써 상기 마스터 카운트 값을 상기 마스터 주기 값과 비교하는 단계;
    상기 마스터 카운트 값이 상기 마스터 주기 값과 같거나 그보다 클 때에는 펄스폭 변조 사이클 개시 신호를 발생시키고, 그 후에 상기 마스터 주기 카운터의 상기 마스터 카운트 값을 제로로 리셋하는 단계; 및
    복수의 펄스폭 변조 발생기들로써 복수의 위상 오프셋 관련 펄스폭 변조 신호들을 발생시키는 단계 - 상기 복수의 위상 오프셋 관련 펄스폭 변조 신호들 각각을 발생시키는 것은 제4항 또는 제5항에 따른 방법의 단계들을 포함함 - 를 포함하는 방법.
KR1020147011191A 2011-09-29 2012-09-18 복수 주파수 펄스폭 변조 발생기들 동기화 KR101933581B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/248,668 US8362819B1 (en) 2011-09-29 2011-09-29 Synchronizing multi-frequency pulse width modulation generators
US13/248,668 2011-09-29
PCT/US2012/055891 WO2013048817A2 (en) 2011-09-29 2012-09-18 Synchronizing multi-frequency pulse width modulation generators

Publications (2)

Publication Number Publication Date
KR20140079796A KR20140079796A (ko) 2014-06-27
KR101933581B1 true KR101933581B1 (ko) 2018-12-28

Family

ID=47040797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011191A KR101933581B1 (ko) 2011-09-29 2012-09-18 복수 주파수 펄스폭 변조 발생기들 동기화

Country Status (7)

Country Link
US (1) US8362819B1 (ko)
EP (1) EP2761754B1 (ko)
KR (1) KR101933581B1 (ko)
CN (1) CN103875183B (ko)
ES (1) ES2561892T3 (ko)
TW (1) TWI556583B (ko)
WO (1) WO2013048817A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558632B2 (en) * 2011-09-29 2013-10-15 Microchip Technology Incorporated Repetitive single cycle pulse width modulation generation
US9363069B2 (en) * 2014-05-14 2016-06-07 Novatek Microelectronics Corp. Clock generating device and related synchronization method
US9736579B2 (en) * 2015-05-20 2017-08-15 uBeam Inc. Multichannel waveform synthesis engine
US9479182B1 (en) 2015-07-02 2016-10-25 Integrated Device Technology, Inc. Methods and apparatus for synchronizing operations using separate asynchronous signals
US9628255B1 (en) * 2015-12-18 2017-04-18 Integrated Device Technology, Inc. Methods and apparatus for transmitting data over a clock signal
KR102644538B1 (ko) * 2018-05-17 2024-03-06 현대자동차주식회사 모터 제어를 위한 pwm 듀티의 연산 수행을 감시하는 시스템
TWI695585B (zh) * 2019-07-31 2020-06-01 力林科技股份有限公司 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
US11392165B2 (en) * 2019-07-31 2022-07-19 Texas Instruments Incorporated Synchronization of a clock generator divider setting and multiple independent component clock divider settings
TWI738606B (zh) * 2021-01-13 2021-09-01 新唐科技股份有限公司 信號同步裝置
US11356238B1 (en) * 2021-05-24 2022-06-07 Texas Instruments Incorporated Synchronization between devices for PWM waveforms
CN114221642B (zh) * 2022-02-22 2022-06-17 浙江地芯引力科技有限公司 Pwm波生成及占空比控制方法、装置、定时器及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070230559A1 (en) 2006-04-04 2007-10-04 Microchip Technology Incorporated Allowing Immediate Update of Pulse Width Modulation Values
US20090002043A1 (en) 2007-06-28 2009-01-01 Microchip Technology Incorporated System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2271232B (en) * 1992-10-03 1997-05-07 Motorola Inc Pulse generation/sensing arrangement for use in a microprocessor system
JP3817958B2 (ja) * 1999-03-16 2006-09-06 セイコーエプソン株式会社 Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器
US6700722B2 (en) * 2001-05-25 2004-03-02 Infineon Technologies Ag High-speed zero phase restart of a multiphase clock
US20020190768A1 (en) * 2001-06-01 2002-12-19 Bowling Stephen A. Extended resolution mode for a PWM module application
US7362152B2 (en) * 2004-03-24 2008-04-22 Texas Instruments Incorporated Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits
JP4563737B2 (ja) * 2004-07-02 2010-10-13 ルネサスエレクトロニクス株式会社 パルス幅変調回路
US7376182B2 (en) * 2004-08-23 2008-05-20 Microchip Technology Incorporated Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
JP4704260B2 (ja) * 2006-03-27 2011-06-15 富士通セミコンダクター株式会社 Ｐｗｍ出力回路
US7791386B2 (en) * 2008-01-23 2010-09-07 Microchip Technology Incorporated Externally synchronizing multiphase pulse width modulation signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070230559A1 (en) 2006-04-04 2007-10-04 Microchip Technology Incorporated Allowing Immediate Update of Pulse Width Modulation Values
US20090002043A1 (en) 2007-06-28 2009-01-01 Microchip Technology Incorporated System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution

Also Published As

Publication number Publication date
CN103875183A (zh) 2014-06-18
TWI556583B (zh) 2016-11-01
CN103875183B (zh) 2017-03-08
KR20140079796A (ko) 2014-06-27
TW201320607A (zh) 2013-05-16
EP2761754A2 (en) 2014-08-06
US8362819B1 (en) 2013-01-29
ES2561892T3 (es) 2016-03-01
WO2013048817A2 (en) 2013-04-04
EP2761754B1 (en) 2015-11-18
WO2013048817A3 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
KR101933581B1 (ko) 복수 주파수 펄스폭 변조 발생기들 동기화
KR101944931B1 (ko) 가변 주파수 비율측정 다중 위상 펄스 폭 변조 생성
US8558632B2 (en) Repetitive single cycle pulse width modulation generation
US8472213B2 (en) Extending pulse width modulation phase offset
US7961018B2 (en) Semiconductor device including delay locked loop having periodically activated replica path
CN201663588U (zh) 一种实现多相位时钟分数分频的装置
KR20180095191A (ko) 오실레이터가 적용된 시간-디지털 컨버터 및 이를 포함하는 지연 고정 루프 장치
JP2007537675A (ja) クロック発生器及びその方法
CN103780257A (zh) 环型振荡器电路
US20170005645A1 (en) Circuit for generating at least two rectangular signals with adjustable phase shift and use of said circuit
KR20010008836A (ko) 이동통신시스템의 위상비교기를 이용한 클럭 동기장치
JP2015507287A (ja) タイムベース周辺機器
JPH10313301A (ja) 位相同期回路
KR20170101363A (ko) 신호 복원 회로
JPH0774622A (ja) パルス供給装置
JP2002077120A (ja) クロック生成回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right