CN103875183B - 使多频率脉冲宽度调制产生器同步 - Google Patents
使多频率脉冲宽度调制产生器同步 Download PDFInfo
- Publication number
- CN103875183B CN103875183B CN201280048147.7A CN201280048147A CN103875183B CN 103875183 B CN103875183 B CN 103875183B CN 201280048147 A CN201280048147 A CN 201280048147A CN 103875183 B CN103875183 B CN 103875183B
- Authority
- CN
- China
- Prior art keywords
- phase
- cycle
- value
- coupled
- duty cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Abstract
使用“准主时基”电路周期性地使个别PWM产生器与已知参考信号重新同步。此准主时基将相对于所有PWM输出频率处于最低频率，其中所有所述PWM输出频率均处于与准主频率相同的频率或处于所述准主频率的整数倍频率。此“准主时基”电路允许由于用户PWM配置错误及/或更新错误所致的微小计时错误，且仍产生保持彼此同步的稳定PWM信号输出。
Description
技术领域
本发明一般来说涉及多频率脉冲宽度调制信号的产生，且更特定来说涉及使所产生的多频率脉冲宽度调制信号同步。
背景技术
电力转换应用在具有利用以不同频率操作且在频率上彼此谐波相关(即，整数频率比率)的多个脉冲宽度调制(PWM)信号输出的多个子电路上正变得越来越复杂。举例来说，一个PWM信号频率可为另一PWM信号频率的整数倍。现有PWM产生技术可产生这些谐波相关PWM信号输出频率，但由于其中的计数器自由运行，因此其不能响应于用户配置错误、更新错误、相位偏移改变及/或响应于外部异步事件(例如可致使PWM信号输出当中的初始同步丢失的外部同步信号)而维持PWM信号的适当同步。
发明内容
因此，需要一种产生无论用户或系统事件如何均维持同步的多频率脉冲宽度调制(PWM)信号的方式。根据本发明的教示，借助多个相位偏移计数器、多个相位比较器、多个局部时基计数器及经由主时基触发的同步电路来实现PWM信号同步。
使用“准主时基”电路周期性地使个别PWM产生器与已知参考信号重新同步。此准主时基将相对于所有PWM输出频率处于最低频率，其中所有所述PWM输出频率均处于与准主频率相同的频率或处于所述准主频率的整数倍频率。每一个别PWM产生器电路可在“单发模式”中操作，从而完成其个别循环且接着等待同步信号。如果PWM产生器正忙于现有PWM循环，那么其忽略同步信号直到其现有PWM循环已完成为止。此“准主时基”电路允许由于用户PWM配置错误及/或更新错误所致的微小计时错误，且仍产生保持彼此同步的稳定PWM信号输出。
根据本发明的特定实例性实施例，一种用于产生与主时基同步的脉冲宽度调制(PWM)信号的PWM产生器401包括：工作循环寄存器108，其存储工作循环值；工作循环计数器402，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增；工作循环比较器110，其耦合到所述工作循环寄存器108及所述工作循环计数器402，将所述工作循环计数值与所述工作循环值进行比较，且当所述工作循环计数值小于或等于所述工作循环值时产生PWM信号；局部周期寄存器438，其存储确定由所述PWM产生器401产生的所述PWM信号的频率的局部周期值；局部周期比较器424，其耦合到所述工作循环计数器402及所述局部周期寄存器438，将所述工作循环计数值与所述局部周期值进行比较，且当所述工作循环值等于或大于所述局部周期值时产生逻辑高信号；相位计数器426，其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增；相位偏移寄存器412，其存储相位偏移值；相位偏移比较器428，其耦合到所述相位计数器426及所述相位偏移寄存器412，将所述相位计数值与所述相位偏移值进行比较，且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高；所述相位偏移比较器428具有耦合到所述相位计数器426的停止输入的输出，且当所述相位偏移比较器428的所述输出处于逻辑高时阻止所述相位计数器426针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增；过程中循环(CIP)触发器432，其具有耦合到PWM循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器110的反相输出的复位输入；边缘检测器电路434、436，其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器428的输出的第二输入；第一“与”门430，其具有耦合到所述PWM循环开始信号的第一输入及耦合到所述CIP触发器432的反相输出的第二输入；第二“与”门446，其具有耦合到所述局部周期比较器424的第一输入及耦合到反相单发模式控制信号的第二输入；及“或”门422，其具有耦合到所述边缘检测器电路434、436的输出的第一输入、耦合到所述第二“与”门438的输出的第二输入及耦合到所述工作循环计数器402的复位输入的输出，其中每当周期翻转事件发生时就产生所述PWM循环开始信号，其中如果在所述第一“与”门430的所述第二输入处所述CIP触发器432的所述反相输出为逻辑高且在所述第一“与”门430的所述第一输入处所述PWM循环开始信号为逻辑高，那么将所述相位计数值复位到零且将所述CIP触发器432的所述反相输出设定到逻辑低，借此忽略所述PWM循环开始信号的所有其它者直到将所述CIP触发器432的所述反相输出复位回到逻辑高为止，其中当所述相位计数值等于或大于所述相位偏移寄存器412中的所述相位偏移值时，所述相位计数器426停止计数，其中当停用单发模式时，在所述工作循环计数值等于或大于所述局部周期值时将所述工作循环计数器402复位到零且新工作循环计数开始，否则在所述工作循环计数值等于或大于所述局部周期值时不对所述工作循环计数器402进行复位，且其中如果所述工作循环计数值等于或大于所述工作循环值，那么对所述CIP触发器432进行复位使得所述CIP触发器432的所述输出处于逻辑高，接着将所述工作循环计数器402中的所述工作循环计数值复位到零且新工作循环计数开始。
根据本发明的另一特定实例性实施例，一种用于产生具有经延伸相位偏移的多个脉冲宽度调制(PWM)信号的系统包括：主时基产生器500，其中所述主时基产生器500包括：主周期计数器502，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使主计数值递增；主周期寄存器504，其具有主周期值；主周期比较器506，其耦合到所述主周期寄存器504及所述主周期计数器502，将所述主计数值与所述主周期值进行比较，当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号，且接着将所述主周期计数器502中的所述主计数值复位到零；及多个脉冲宽度调制(PWM)产生器401，其用于产生具有经延伸相位偏移的多个PWM信号，所述多个PWM产生器401中的每一者包括：工作循环寄存器108，其存储工作循环值；工作循环计数器402，其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增；工作循环比较器110，其耦合到所述工作循环寄存器108及所述工作循环计数器402，将所述工作循环计数值与所述工作循环值进行比较，且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号；局部周期寄存器438，其存储确定由所述PWM产生器401产生的所述PWM信号的频率的局部周期值；局部周期比较器424，其耦合到所述工作循环计数器402及所述局部周期寄存器438，将所述工作循环计数值与所述局部周期值进行比较，且当所述工作循环值等于或大于所述局部周期值时产生逻辑高信号；相位计数器426，其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增；相位偏移寄存器412，其存储相位偏移值；相位偏移比较器428，其耦合到所述相位计数器426及所述相位偏移寄存器412，将所述相位计数值与所述相位偏移值进行比较，且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高；所述相位偏移比较器428具有耦合到所述相位计数器426的停止输入的输出，且当所述相位偏移比较器428的所述输出处于逻辑高时阻止所述相位计数器426针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增；过程中循环(CIP)触发器432，其具有耦合到PWM循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器110的反相输出的复位输入；边缘检测器电路434、436，其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器428的输出的第二输入；第一“与”门430，其具有耦合到所述PWM循环开始信号的第一输入及耦合到所述CIP触发器432的反相输出的第二输入；第二“与”门446，其具有耦合到所述局部周期比较器424的第一输入及耦合到反相单发模式控制信号的第二输入；及“或”门422，其具有耦合到所述边缘检测器电路434、436的输出的第一输入、耦合到所述局部周期比较器424的输出的第二输入及耦合到所述工作循环计数器402的复位输入的输出，其中每当周期翻转事件发生时，所述主时基产生器500就产生所述PWM循环开始信号，其中如果在所述第一“与”门430的所述第二输入处所述CIP触发器432的所述反相输出为逻辑高且在所述第一“与”门430的所述第一输入处所述PWM循环开始信号为逻辑高，那么将所述相位计数值复位到零且将所述CIP触发器432的所述反相输出设定到逻辑低，借此忽略所述PWM循环开始信号的所有其它者，直到将所述CIP触发器432的所述反相输出复位回到逻辑高为止，其中当所述相位计数值等于或大于所述相位偏移寄存器412中的所述相位偏移值时，所述相位计数器426停止计数，其中当停用单发模式时，在所述工作循环计数值等于或大于所述局部周期值时，将所述工作循环计数器402复位到零且新工作循环计数开始，否则在所述工作循环计数值等于或大于所述局部周期值时不对所述工作循环计数器402进行复位，且其中如果所述工作循环计数值等于或大于所述工作循环值，那么对所述CIP触发器432进行复位，使得所述CIP触发器432的所述输出处于逻辑高，接着将所述工作循环计数器402中的所述工作循环计数值复位到零且新工作循环计数开始。
根据本发明的又一特定实例性实施例，一种用于产生具有经延伸相位偏移的多个脉冲宽度调制(PWM)信号的方法包括以下步骤：从主周期计数器502提供主计数值，其中针对由所述主周期计数器502接收的多个时钟脉冲中的每一者使所述主计数值递增；在主周期寄存器504中提供主周期值；借助主周期比较器506将所述主计数值与所述主周期值进行比较；当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号，且接着将所述主周期计数器502中的所述主计数值复位到零；借助多个脉冲宽度调制(PWM)产生器401产生多个相位偏移相关PWM信号，其中产生所述多个相位偏移相关PWM信号中的每一者包括以下步骤：将工作循环值存储于工作循环寄存器108中；针对由工作循环计数器402接收的所述多个时钟脉冲中的每一者，借助所述工作循环计数器402使工作循环计数值递增；借助工作循环比较器110将所述工作循环计数值与所述工作循环值进行比较；当所述经比较工作循环计数值小于或等于所述工作循环值时，产生所述多个相位偏移相关PWM信号中的一者；借助局部周期比较器424将所述工作循环计数值与所述主周期值进行比较；当所述工作循环值等于或大于所述主周期值时借助所述局部周期比较器424产生逻辑高；针对由相位计数器426接收的所述多个时钟脉冲中的每一者使所述相位计数器426中的相位计数值递增；将相位偏移值存储于相位偏移寄存器412中；借助相位偏移比较器428将所述相位计数值与所述相位偏移值进行比较；当所述相位计数值等于或大于所述相位偏移值时，从所述相位偏移比较器428产生逻辑高；当来自所述相位偏移比较器428的输出处于逻辑高时，阻止针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增；每当周期翻转事件发生时就产生所述PWM循环开始信号；当所述相位计数值等于或大于所述相位偏移值时，暂停所述相位计数器426中的计数；当所述相位计数值等于或大于所述相位偏移值时，将所述工作循环计数器402中的所述工作循环计数值复位到零；当所述工作循环计数值等于或大于所述局部周期值且停用单发模式时，将所述工作循环计数器402中的所述工作循环计数值复位到零；且接着开始新工作循环计数。
附图说明
可通过结合随附图式参考以下描述来获得对本发明的更完整理解，图式中：
图1图解说明典型脉冲宽度调制(PWM)产生器电路；
图2图解说明具有主时基且用于产生在PWM信号中的每一者之间具有相位偏移的同步PWM信号群组的多相位PWM信号产生电路的示意性框图；
图3图解说明用于产生能够具有不同频率的多个PWM信号的PWM信号产生电路的示意性框图；
图4图解说明根据本发明的特定实例性实施例的用于产生具有谐波相关频率的PWM信号的多频率同步PWM信号产生电路的示意性框图；及
图5图解说明图4中所展示的多频率同步PWM信号产生电路的示意性时序图。
尽管易于对本发明作出各种修改及替代形式，但已在图式中展示并在本文中详细描述了本发明的特定实例性实施例。然而，应理解，本文中对特定实例性实施例的描述不打算将本发明限于本文中所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参考图式，其示意性地图解说明实例性实施例的细节。在图式中，相似元件将由相似编号表示，且类似元件将由具有不同小写字母后缀的相似编号表示。
参考图1，其描绘典型脉冲宽度调制(PWM)产生器电路。PWM产生器电路101包括计时器/计数器102、周期寄存器104、比较器106及工作循环寄存器108。计时器/计数器102从零递增计数直到根据比较器106所确定其达到由周期寄存器104规定的值为止。周期寄存器104含有表示确定PWM周期的最大计数器值的用户所规定值。当计时器/计数器102匹配周期寄存器104中的值时，通过来自比较器106的复位信号清除计时器/计数器102，且循环重复。工作循环寄存器108存储用户所规定工作循环值。每当计时器/计数器102值小于存储于工作循环寄存器108中的工作循环值时，断言(驱动为高)PWM输出信号120。当计时器/计数器102值等于或大于存储于工作循环寄存器108中的工作循环值时，将PWM输出信号120解除断言(驱动为低)。
参考图2，其描绘具有主时基且用于产生在PWM信号中的每一者之间具有相位偏移的同步PWM信号群组的多相位PWM信号产生电路的示意性框图。所述多相位PWM产生电路包括主时基500及多个PWM产生器101。主时基500包括控制PWM产生器101a到101n的PWM信号相位中的每一者的周期的周期寄存器504、周期比较器506及周期计数器502。PWM产生器101中的每一者包括用以确定来自PWM产生器101中的每一者的相应PWM输出信号的相位偏移的相位偏移寄存器512。PWM周期寄存器504、工作循环寄存器108及相位偏移寄存器512分别被编程为获得所要操作频率(周期)、工作循环及相位偏移所需的值。局部时基计数器102与主时基500同步。个别PWM信号输出可在相位(由相位偏移寄存器512确定)上不同但在频率(周期)上相同。
参考图3，其描绘用于产生能够具有不同频率的多个PWM信号的PWM信号产生电路的示意性框图。PWM产生器电路101中的每一者包括用以确定来自PWM产生器101中的每一者的相应PWM输出信号的相位偏移的相位偏移寄存器512。工作循环寄存器108及相位偏移PWM寄存器512分别被编程为获得PWM输出中的每一者的所要工作循环及相位偏移所需的值。局部时基计数器102允许个别PWM产生器电路101以不同频率操作但这些频率为独立的且未经同步。
参考图4，其描绘根据本发明的特定实例性实施例的用于产生具有谐波相关频率的PWM信号的多频率同步PWM信号产生电路的示意性框图。主时基产生电路500包括主时基周期计数器502、主时基周期寄存器504及主时基周期比较器506。
每当主时基周期计数器502达到其极限计数且翻转到零(周期翻转事件)时，主时基产生电路500就产生处于逻辑“高”或“1”的PWM循环开始信号。所述PWM循环开始信号耦合到PWM产生器电路401中的每一者。如果对过程中循环(CIP)触发器432进行复位(Q\-输出处于逻辑“1”)且接收PWM循环开始信号，那么对相位计数器426进行复位且设定相关联的CIP触发器432(Q\-输出处于逻辑“0”)。其中在设定CIP触发器432且接收PWM循环开始信号的时间期间，无任何其它情况发生(“与”门430阻挡到相位计数器426的复位信号)。本文中将可互换使用术语“局部时基计数器”与“工作循环计数器”402。
如果相位计数器426中的值小于相位偏移寄存器412中的值，那么相位计数器426继续递增计数。当相位计数器426中的值等于或大于相位偏移寄存器412中的值时，相位计数器426停止计数，且当相位计数器426达到其极限计数(例如，经由包括触发器436及“与”门434的边缘检测电路)时，对相关联的局部时基计数器(工作循环计数器)402进行复位。当局部时基计数器(工作循环计数器)402的值等于或大于工作循环寄存器108中的值时，CIP触发器432被复位(清除)(Q\-输出处于逻辑“1”)且准备好(作好准备)接受下一所接收PWM循环开始信号且接着在上文所描述过程的开始处再次开始。然而，局部时基计数器(工作循环计数器)402可继续翻转且开始新PWM循环。
当在“单发模式”中时，仅在存在来自“与”门434的边缘检测信号(通过来自相位偏移比较器428的逻辑高输出产生)时对工作循环计数器402进行复位。当不在“单发模式”中(单发模式信号442处于逻辑零)时，可如上文所描述或当工作循环计数器402中的计数值等于或大于局部周期寄存器438中的值时对工作循环计数器402进行复位，此时来自局部周期比较器424的逻辑高输出将对工作循环计数器402进行复位。
参考图5，其描绘图4中所展示的多频率同步PWM信号产生电路的示意性时序图。如果个别PWM产生器401为繁忙的，那么其阻挡同步信号。
尽管已参考本发明的实例性实施例描绘、描述及界定了本发明的实施例，但此些参考不暗示对本发明的限制，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、变更及等效形式，熟习相关技术且受益于本发明的技术者将会联想到此些修改、变更及等效形式。本发明的所描绘及所描述实施例仅为实例，且并非对本发明的范围的穷尽性说明。
Claims (6)
1.一种用于产生与主时基同步的脉冲宽度调制信号的脉冲宽度调制产生器，其包括：
工作循环寄存器，其存储工作循环值；
工作循环计数器，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增；
工作循环比较器，其耦合到所述工作循环寄存器及所述工作循环计数器，将所述工作循环计数值与所述工作循环值进行比较，且当所述工作循环计数值小于或等于所述工作循环值时产生脉冲宽度调制信号；
局部周期寄存器，其存储确定由所述脉冲宽度调制产生器产生的所述脉冲宽度调制信号的频率的局部周期值；
局部周期比较器，其耦合到所述工作循环计数器及所述局部周期寄存器，将所述工作循环计数值与所述局部周期值进行比较，且当所述工作循环值等于或大于所述局部周期值时产生逻辑高信号；
相位计数器，其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增；
相位偏移寄存器，其存储相位偏移值；
相位偏移比较器，其耦合到所述相位计数器及所述相位偏移寄存器，将所述相位计数值与所述相位偏移值进行比较，且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高；
所述相位偏移比较器具有耦合到所述相位计数器的停止输入的输出，且当所述相位偏移比较器的所述输出处于逻辑高时阻止所述相位计数器针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增；
过程中循环触发器，其具有耦合到脉冲宽度调制循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器的反相输出的复位输入；
边缘检测器电路，其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器的输出的第二输入；
第一与门，其具有耦合到所述脉冲宽度调制循环开始信号的第一输入及耦合到所述过程中循环触发器的反相输出的第二输入；
第二与门，其具有耦合到所述局部周期比较器的第一输入及耦合到反相单发模式控制信号的第二输入；及
或门，其具有耦合到所述边缘检测器电路的输出的第一输入、耦合到所述第二与门的输出的第二输入及耦合到所述工作循环计数器的复位输入的输出，
其中每当周期翻转事件发生时就产生所述脉冲宽度调制循环开始信号，
其中如果在所述第一与门的所述第二输入处所述过程中循环触发器的所述反相输出为逻辑高且在所述第一与门的所述第一输入处所述脉冲宽度调制循环开始信号为逻辑高，那么将所述相位计数值复位到零且将所述过程中循环触发器的所述反相输出设定到逻辑低，借此忽略所有其它脉冲宽度调制循环开始信号，直到将所述过程中循环触发器的所述反相输出复位回到逻辑高为止，
其中当所述相位计数值等于或大于所述相位偏移寄存器中的所述相位偏移值时，所述相位计数器停止计数，
其中当停用单发模式时，在所述工作循环计数值等于或大于所述局部周期值时，将所述工作循环计数器复位到零且新工作循环计数开始，否则在所述工作循环计数值等于或大于所述局部周期值时不对所述工作循环计数器进行复位，其中所述单发模式是如下操作模式：当其被激活时，仅当所述边缘检测器电路的输出是逻辑高时所述工作循环计数器被复位，且
其中如果所述工作循环计数值等于或大于所述工作循环值，那么对所述过程中循环触发器进行复位，使得所述过程中循环触发器的所述反相输出处于逻辑高，接着将所述工作循环计数器中的所述工作循环计数值复位到零且新工作循环计数开始。
2.根据权利要求1所述的脉冲宽度调制产生器，其中所述边缘检测器电路包括：
D触发器，其具有耦合到所述时钟的时钟输入及耦合到所述相位偏移比较器的输出的D输入；及
第三与门，其具有耦合到所述相位偏移比较器的所述输出的第一输入、耦合到所述D触发器的反相输出的第二输入及耦合到所述或门的所述第一输入的输出。
3.一种用于产生具有经延伸相位偏移的多个脉冲宽度调制信号的系统，所述系统包括：
主时基产生器，其中所述主时基产生器包括：
主周期计数器，其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使主计数值递增；
主周期寄存器，其具有主周期值；
主周期比较器，其耦合到所述主周期寄存器及所述主周期计数器，将所述主计数值与所述主周期值进行比较，当所述主计数值等于或大于所述主周期值时产生脉冲宽度调制循环开始信号，且接着将所述主周期计数器中的所述主计数值复位到零；及
多个根据权利要求1-3中任一项所述的脉冲宽度调制产生器，其用于产生具有经延伸相位偏移的多个脉冲宽度调制信号。
4.一种用于产生与主时基同步的脉冲宽度调制信号的方法，其包括：
将工作循环值存储于工作循环寄存器中；
由工作循环计数器针对所述工作循环计数器所接收的多个时钟脉冲中的每一者使工作循环计数值递增；
由工作循环比较器将所述工作循环计数值与所述工作循环值进行比较；
当所比较的工作循环计数值小于或等于所述工作循环值时，产生多个相位偏移相关脉冲宽度调制信号中的一者；
由局部周期比较器将所述工作循环计数值与局部周期值进行比较；
当所述工作循环值等于或大于所述局部周期值时，由所述局部周期比较器产生逻辑高；
在相位计数器中针对所述相位计数器所接收的多个时钟脉冲中的每一者使相位计数值递增；
将相位偏移值存储于相位偏移寄存器中；
由相位偏移比较器将所述相位计数值与所述相位偏移值进行比较；
当所述相位计数值等于或大于所述相位偏移值时，从所述相位偏移比较器产生逻辑高；
当所述相位偏移比较器的输出处于逻辑高时阻止针对所接收的多个时钟脉冲中的每一者的所述相位计数值的递增；
每当周期翻转事件发生时就产生所述脉冲宽度调制循环开始信号；
当所述相位计数值等于或大于所述相位偏移值时，将所述工作循环计数器中的工作循环计数值复位为零；
当所述工作循环计数值等于或大于所述局部周期值且单发模式停用时，将所述工作循环计数器中的工作循环计数值复位为零，其中所述单发模式是如下操作模式：当其被激活时，仅当所述相位计数值等于或大于所述相位偏移值时所述工作循环计数器被复位；且接着
开始新工作循环计数。
5.根据权利要求4所述的方法，其中所述相位偏移比较器的输出信号经由边缘检测器被馈入所述工作循环计数器的复位输入。
6.一种用于产生具有经延伸相位偏移的多个脉冲宽度调制信号的方法，所述方法包括以下步骤：
从主周期计数器提供主计数值，其中针对由所述主周期计数器接收的多个时钟脉冲中的每一者使所述主计数值递增；
在主周期寄存器中提供主周期值；
借助主周期比较器将所述主计数值与所述主周期值进行比较；
当所述主计数值等于或大于所述主周期值时产生脉冲宽度调制循环开始信号，且接着将所述主周期计数器中的所述主计数值复位到零；
借助多个脉冲宽度调制PWM产生器产生多个相位偏移相关脉冲宽度调制信号，其中产生所述多个相位偏移相关脉冲宽度调制信号中的每一者包括根据权利要求4-5中任一项所述的方法步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/248,668 | 2011-09-29 | ||
| US13/248,668 US8362819B1 (en) | 2011-09-29 | 2011-09-29 | Synchronizing multi-frequency pulse width modulation generators |
| PCT/US2012/055891 WO2013048817A2 (en) | 2011-09-29 | 2012-09-18 | Synchronizing multi-frequency pulse width modulation generators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103875183A CN103875183A (zh) | 2014-06-18 |
| CN103875183B true CN103875183B (zh) | 2017-03-08 |
Family
ID=47040797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280048147.7A Active CN103875183B (zh) | 2011-09-29 | 2012-09-18 | 使多频率脉冲宽度调制产生器同步 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8362819B1 (zh) |
| EP (1) | EP2761754B1 (zh) |
| KR (1) | KR101933581B1 (zh) |
| CN (1) | CN103875183B (zh) |
| ES (1) | ES2561892T3 (zh) |
| TW (1) | TWI556583B (zh) |
| WO (1) | WO2013048817A2 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558632B2 (en) * | 2011-09-29 | 2013-10-15 | Microchip Technology Incorporated | Repetitive single cycle pulse width modulation generation |
| US9363069B2 (en) * | 2014-05-14 | 2016-06-07 | Novatek Microelectronics Corp. | Clock generating device and related synchronization method |
| US9736579B2 (en) * | 2015-05-20 | 2017-08-15 | uBeam Inc. | Multichannel waveform synthesis engine |
| US9628255B1 (en) * | 2015-12-18 | 2017-04-18 | Integrated Device Technology, Inc. | Methods and apparatus for transmitting data over a clock signal |
| US9479182B1 (en) | 2015-07-02 | 2016-10-25 | Integrated Device Technology, Inc. | Methods and apparatus for synchronizing operations using separate asynchronous signals |
| KR102644538B1 (ko) * | 2018-05-17 | 2024-03-06 | 현대자동차주식회사 | 모터 제어를 위한 pwm 듀티의 연산 수행을 감시하는 시스템 |
| US11392165B2 (en) * | 2019-07-31 | 2022-07-19 | Texas Instruments Incorporated | Synchronization of a clock generator divider setting and multiple independent component clock divider settings |
| TWI695585B (zh) | 2019-07-31 | 2020-06-01 | 力林科技股份有限公司 | 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法 |
| TWI738606B (zh) * | 2021-01-13 | 2021-09-01 | 新唐科技股份有限公司 | 信號同步裝置 |
| US11356238B1 (en) | 2021-05-24 | 2022-06-07 | Texas Instruments Incorporated | Synchronization between devices for PWM waveforms |
| CN114221642B (zh) * | 2022-02-22 | 2022-06-17 | 浙江地芯引力科技有限公司 | Pwm波生成及占空比控制方法、装置、定时器及设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631592A (en) * | 1992-10-03 | 1997-05-20 | Motorola, Inc. | Pulse generation/sensing arrangement for use in a microprocessor system |
| CN1559070A (zh) * | 2001-05-25 | 2004-12-29 | 因芬尼昂技术股份公司 | 多相时钟之高速零相再激活 |
| CN1716774A (zh) * | 2004-07-02 | 2006-01-04 | 恩益禧电子股份有限公司 | 脉宽调制电路 |
| CN101878588A (zh) * | 2008-01-23 | 2010-11-03 | 密克罗奇普技术公司 | 外部同步多相位脉宽调制信号 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3817958B2 (ja) * | 1999-03-16 | 2006-09-06 | セイコーエプソン株式会社 | Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器 |
| US20020190768A1 (en) * | 2001-06-01 | 2002-12-19 | Bowling Stephen A. | Extended resolution mode for a PWM module application |
| US7362152B2 (en) * | 2004-03-24 | 2008-04-22 | Texas Instruments Incorporated | Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits |
| US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
| JP4704260B2 (ja) * | 2006-03-27 | 2011-06-15 | 富士通セミコンダクター株式会社 | Ｐｗｍ出力回路 |
| US7646808B2 (en) | 2006-04-04 | 2010-01-12 | Microchip Technology Incorporated | Allowing immediate update of pulse width modulation values |
| US7714626B2 (en) * | 2007-06-28 | 2010-05-11 | Microchip Technology Incorporated | System, method and apparatus having improved pulse width modulation frequency resolution |
-
2011
- 2011-09-29 US US13/248,668 patent/US8362819B1/en active Active
-
2012
- 2012-08-23 TW TW101130568A patent/TWI556583B/zh active
- 2012-09-18 WO PCT/US2012/055891 patent/WO2013048817A2/en active Application Filing
- 2012-09-18 ES ES12773444.0T patent/ES2561892T3/es active Active
- 2012-09-18 CN CN201280048147.7A patent/CN103875183B/zh active Active
- 2012-09-18 KR KR1020147011191A patent/KR101933581B1/ko active IP Right Grant
- 2012-09-18 EP EP12773444.0A patent/EP2761754B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631592A (en) * | 1992-10-03 | 1997-05-20 | Motorola, Inc. | Pulse generation/sensing arrangement for use in a microprocessor system |
| CN1559070A (zh) * | 2001-05-25 | 2004-12-29 | 因芬尼昂技术股份公司 | 多相时钟之高速零相再激活 |
| CN1716774A (zh) * | 2004-07-02 | 2006-01-04 | 恩益禧电子股份有限公司 | 脉宽调制电路 |
| CN101878588A (zh) * | 2008-01-23 | 2010-11-03 | 密克罗奇普技术公司 | 外部同步多相位脉宽调制信号 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2761754A2 (en) | 2014-08-06 |
| ES2561892T3 (es) | 2016-03-01 |
| TW201320607A (zh) | 2013-05-16 |
| KR20140079796A (ko) | 2014-06-27 |
| WO2013048817A3 (en) | 2013-07-04 |
| TWI556583B (zh) | 2016-11-01 |
| KR101933581B1 (ko) | 2018-12-28 |
| CN103875183A (zh) | 2014-06-18 |
| EP2761754B1 (en) | 2015-11-18 |
| US8362819B1 (en) | 2013-01-29 |
| WO2013048817A2 (en) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103875183B (zh) | 使多频率脉冲宽度调制产生器同步 | |
| CN103858345B (zh) | 重复单循环脉冲宽度调制产生 | |
| CN101878588B (zh) | 用于外部同步多相位脉宽调制信号的装置和方法 | |
| CN103858347B (zh) | 具有经扩展脉冲宽度调制相位偏移的系统、方法及设备 | |
| CN103858346B (zh) | 可变频率比率多相位脉冲宽度调制产生 | |
| EP2436116B1 (en) | Pwm synchronization of switched mode power converters | |
| CN103828237B (zh) | 维持脉冲宽度调制数据集相干性 | |
| CN201663588U (zh) | 一种实现多相位时钟分数分频的装置 | |
| CN109217852A (zh) | 用于脉宽调制时钟信号的解调器 | |
| US20090201057A1 (en) | Method and apparatus to generate system clock synchronization pulses using a pll lock detect signal | |
| CN103675373A (zh) | 一种在fpga内实现的数字信号产生方法 | |
| JPH1091222A (ja) | 同期制御装置 | |
| CN1954492B (zh) | 在存在抖动时钟源时使时钟发生器同步的方法和装置 | |
| CN105634460B (zh) | 一种对输入脉冲的主动学习与同步的方法及其系统 | |
| CN102945147B (zh) | 用于信号处理的连续逼近式乘除法电路及其信号处理方法 | |
| CN105892559B (zh) | 时钟域交互的电路及方法 | |
| CN105991130B (zh) | 具有时序自我检测的四相位时脉产生器 | |
| CN108206688B (zh) | 一种自动分流i/f转换电路的退出分流控制电路及方法 | |
| Shen et al. | A Broadband ADPLL Design with Automatic Mode Change | |
| JPH063902B2 (ja) | 外部タイミング引込み方式 | |
| JPH0685663A (ja) | クロック発生回路 | |
| JPH04346591A (ja) | 色副搬送波発生装置 | |
| JPH0879058A (ja) | 位相可変回路およびこれを用いた２信号間位相可変回路 | |
| JPH11298319A (ja) | デジタル位相同期ループ回路 | |
| JPH0748645B2 (ja) | 同期化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |