TWI556160B - 時基週邊裝置 - Google Patents
時基週邊裝置 Download PDFInfo
- Publication number
- TWI556160B TWI556160B TW102104066A TW102104066A TWI556160B TW I556160 B TWI556160 B TW I556160B TW 102104066 A TW102104066 A TW 102104066A TW 102104066 A TW102104066 A TW 102104066A TW I556160 B TWI556160 B TW I556160B
- Authority
- TW
- Taiwan
- Prior art keywords
- mode
- time base
- bit
- counter
- event
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Electronic Switches (AREA)
Description
本申請案主張於2012年2月1日提出申請之第61/593,435號美國臨時申請案之權益,該臨時申請案之全文併入本文中。
本發明係關於一種時基週邊單元,特定而言係關於一種具有經改良觸發模式之時基週邊裝置。
微控制器(MCU)包括一微處理器、記憶體及複數個週邊裝置,其中某些週邊裝置可經組態以與該MCU獨立地操作。一典型MCU通常包括呈一計時器之形式之一可程式化時基作為此等週邊裝置中之一者。此一計時器可經程式化以提供系統功能之一觸發信號。一典型MCU時基週邊裝置經設計以操作為一連續運行之計時器。此特徵通常經實施以使得時基週邊裝置可提供其他系統功能之複雜觸發。通常,彼功能性放置於目的地功能內。舉例而言,一習用16位元時基可具有包含如圖2中所展示之一單發能力之一觸發模式。該觸發模式使用一外部信號來告知該時基何時起動。時基保持處於重設直至被觸發。圖1展示一習用時基之一第一模式,其中一觸發信號起動計時器。計時器然後無限期地運行且產生事件信號直至一使用者清除一位元CCPxSTAT.TRIG,該清除致使計時器停止。圖2展示以不同方式操作之一單發模式。在此模式中,時基將在事件之產生之後停止。
需要一種用於一經改良時基之方法及系統。
根據一實施例,一種微控制器可包括一可程式化時基,其中該時基包括用以起動該時基之一計時器或計數器之一觸發輸入且可經組態以在接收到一觸發信號後旋即在一第一模式中操作以產生複數個計時器/計數器事件信號直至設定一控制暫存器中之一重設位元且在一第二模式中操作以產生一單個計時器/計數器事件信號,且其中該時基可經組態以在一第三模式中操作以產生預定義數目個計時器/計數器事件信號,其中該預定義數目由一暫存器之複數個位元定義。
根據另一實施例,該複數個位元可係該控制暫存器之位元。根據另一實施例,該控制暫存器可係一第一控制暫存器且該複數個位元可係與該時基相關聯之一第二控制暫存器之位元。根據另一實施例,可藉由設定一第一模式位元來設定該第一模式且可藉由設定一第二模式位元來設定該第二模式。根據另一實施例,該第一位元及該第二位元可係與該時基相關聯之一第三控制暫存器之位元。根據另一實施例,可藉由設定該第二模式位元及設定該複數個位元至一值>0來設定該第三模式。根據另一實施例,該時基可係一擷取比較脈衝寬度調變(CCP)單元或一多輸出CCP(MCCP)單元。
根據一例示性實施例,一種微控制器可包括一可程式化時基,其中該時基包括用以起動該時基之一計時器或計數器之一觸發輸入且其中該時基可經組態以在接收到一觸發信號後旋即在一第一模式中操作以產生複數個計時器/計數器事件信號直至設定一控制暫存器中之一重設位元且在一第二模式中操作以產生一單個計時器/計數器事件信號,且其中該時基可經組態以在一第三模式中操作以產生預定義數目個計時器/計數器事件信號,其中該預定義數目由一暫存器之複數個位元定義。
根據另一實施例,該複數個位元可係該控制暫存器之位元。根據另一實施例,該控制暫存器可係一第一控制暫存器且該複數個位元係與該時基相關聯之一第二控制暫存器之位元。根據另一實施例,可藉由設定一第一模式位元來設定該第一模式且可藉由設定一第二模式位元來設定該第二模式。根據另一實施例,該第一位元及該第二位元可係與該時基相關聯之一第三控制暫存器之位元。根據另一實施例,可藉由設定該第二模式位元及設定該複數個位元至一值>0來設定該第三模式。根據另一實施例,該微控制器可進一步包括一擷取比較脈衝寬度調變(CCP)單元或一多輸出CCP(MCCP)單元。根據另一實施例,該時基包括與一時基計數器及一週期暫存器耦合之一比較器。根據另一實施例,該時基進一步可包括可操作以控制該時基以在接收到一觸發信號後旋即產生一單個事件信號之一單發邏輯單元,其中該事件信號相對於該觸發信號延遲達儲存於該週期暫存器中之一預定義值。根據另一實施例,該時基可進一步包括可操作以控制該時基以在接收到一觸發信號後旋即產生預定義數目個事件信號之一計數器,其中事件之間的每一時間週期由儲存於該週期暫存器中之一值及由該計數器定義之事件信號之該數目來定義。根據另一實施例,該微控制器可進一步包括用以針對每一事件產生複數個預定義控制信號之邏輯。
根據另一實施例,一種用於藉助於可在三個模式中之至少一者中操作之一微控制器中之一時基來產生事件信號之方法可包括:當在一第一模式中操作時:-在接收到一觸發輸入後,旋即起動該時基之一計時器或計數器且產生複數個計時器/計數器事件信號直至設定一控制暫存器中之一重設位元;當在一第二模式中操作時:-在接收到一觸發輸入後,旋即產生一單個計時器/計數器事件信號;及當在一第三模式中操作時:-在接收到一觸發輸入後,旋即產生預定義數目個計時器/計數器事件信號,其中該預定義數目由一暫存器之複數個
位元定義。
根據該方法之另一實施例,可藉由設定一第一模式位元來設定該第一模式且可藉由設定一第二模式位元來設定該第二模式。根據該方法之另一實施例,可藉由設定該第二模式位元及設定該複數個位元至一值>0來設定該第三模式。根據該方法之另一實施例,可藉由比較一時基計數器之一值與儲存於一暫存器中之一週期值來產生該事件信號。根據該方法之另一實施例,該第二模式中之該單個事件信號可由一單發邏輯單元控制,該單發邏輯單元可操作以控制該時基以在接收到一觸發信號後旋即產生一單個事件信號,其中將該事件信號相對於該觸發信號延遲達儲存於該週期暫存器中之一預定義值。根據該方法之另一實施例,一計數器可計數事件信號之數目以限制事件信號之產生。根據該方法之另一實施例,該方法可進一步包括:針對每一事件產生複數個預定義控制信號。根據該方法之另一實施例,當在該第三模式中操作時,可控制一擷取比較單元以儲存複數個擷取值。根據該方法之另一實施例,當在該第三模式中操作時,可控制一電容時間量測單元以擷取複數個時間量測。根據該方法之另一實施例,當在該第三模式中操作時,可控制一類比轉數位轉換器以儲存複數個經轉換值。根據該方法之另一實施例,當在該第三模式中操作時,可控制一直接記憶體存取控制器以執行複數個資料傳送。根據該方法之另一實施例,當該時基產生事件信號時,該微控制器之一CPU可處於一低電力睡眠模式中。
100‧‧‧例示性時基週邊裝置/時基/系統/時基週邊裝置
110‧‧‧12位元或32位元時基計數器/時基計數器/計數器
120‧‧‧多工器
130‧‧‧同步與觸發控制單元
140‧‧‧比較器
150‧‧‧週期暫存器
160‧‧‧模式控制單元
170‧‧‧同步信號/單發單元/硬體事件/外部信號
180‧‧‧額外計數器/計數器/計數器單元/下數計數器/事件計數器
190‧‧‧事件信號/順序事件信號/週期性事件/事件
195‧‧‧週邊器件
210‧‧‧週邊器件/擷取比較單元
220‧‧‧週邊器件/類比轉數位轉換器單元
230‧‧‧週邊器件/直接記憶體存取控制器
240‧‧‧週邊器件/脈衝寬度調變單元
250‧‧‧可程式化時基/時基
260‧‧‧中央處理單元
CCPxCON1.ONESHOT‧‧‧位元
CCPxSTAT.ASE‧‧‧位元
CCPxSTAT.TRIG‧‧‧位元
DT[5:0]‧‧‧位元5至0
MOD[3:0]‧‧‧位元3至0
OENSYNC‧‧‧位元31
OETRIG‧‧‧位元31
ONESHOT‧‧‧位元22
OPS[3:0]‧‧‧位元27至24
OPSSRC‧‧‧位元31
OSCNT[2:0]‧‧‧位元/位元26至24
OUTM[2:0]‧‧‧位元26至24
POLACE‧‧‧位元12
POLBDF‧‧‧位元20
PSSACE[1:0]‧‧‧位元19至18
PSSBDF[1:0]‧‧‧位元17至16
RSEN‧‧‧位元15
SSDG‧‧‧位元12
tmr_clk‧‧‧時基時脈源
TRIG‧‧‧狀態位元/位元
Trig_in‧‧‧觸發脈衝
圖1展示根據各項實施例之在一第一模式中操作之一時基週邊器件之一時序圖。
圖2展示根據各項實施例之在一第二模式中操作之一時基週邊器件之一時序圖。
圖3展示根據各項實施例之在一第三模式中操作之一時基週邊器件之一時序圖。
圖4展示根據各項實施例之一時基之一方塊圖。
圖5展示不同比較模式之一模組方塊圖。
圖6展示根據一實施例之一微控制器中之特定元件之另一方塊圖。
圖7展示根據另一實施例之另一方塊圖。
一單發模式僅允許一個循環。然而,某些應用程式(app)可期望多個循環。舉例而言,當接收一觸發輸入時,在(例如)100 μsec間隔下執行若干個(例如,八個)ADC轉換。在另一實例中,當接收一觸發輸入時,可依序觸發(舉例而言)3個接腳。在另一實例中,當接收一觸發時,可排程至一串列埠之4個DMA寫入。
為能夠執行此等靈活多事件功能,根據各項實施例,將一計數器添加至時基以使單發模式延長達N個循環,如圖4中所展示。圖4中所展示之例示性時基週邊裝置100包括由一同步與觸發控制單元130控制之一16位元或32位元時基計數器110。同步與觸發控制單元130可接收可來自內部或外部源之複數個同步信號170。一比較器140與時基計數器110及一週期暫存器150耦合以產生一事件信號190。事件信號190亦可回饋至多工器120(舉例而言)以重設計數器110。此外,提供一單發單元170,該單發單元可直接控制時基計數器110或如圖4中所展示而與同步與觸發控制單元130耦合。一額外計數器180接收事件信號190且此外將控制信號提供至同步與觸發控制單元130。此外計數器180亦可直接控制時基計數器110。此外,根據其他實施例,由單發單元170及/或計數器180提供之控制信號可饋送至多工器120。如圖4中所展示,提供一模式控制單元160以用於產生各別控制信號以視需要
控制多工器120及時基100之所有其他單元。為實現一更佳概述,圖2中未繪示此等連接。
如圖4中之例示性實施例中所展示之時基100可在三個不同模式中操作,如圖1至圖3中所展示。在一第一模式中,一旦起動時基計數器110,即產生未定義數目個順序事件信號190。停止此等順序事件信號之唯一方式係藉由軟體或人工地重設時基100。在一第二模式中,如圖2所展示,一觸發產生一單發事件。換言之,一旦觸發計數器110,即產生一單個事件信號190,此後單發單元170重設時基以等待另一觸發。在一第三模式中,將額外計數器180預設定至一預定義值。為此,可將一預設定暫存器提供或整合至計數器單元180中。在已透過多工器120接收一觸發之後,時基計數器110產生複數個順序事件信號,如圖3中所展示。每當產生一事件信號時,使計數器180遞減。一旦計數器180產生一溢流,系統100即被重設且將再次等待另一觸發。亦可藉由一上數計數器連同一比較器及相關聯暫存器一起來產生如上文所闡釋之下數計數器180的功能。
根據各項實施例,一輸出比較週邊裝置可致使自動觸發一外部量測達一預定次數(舉例而言,三次),使得MCU可保持處於睡眠模式中以節約電力。根據各種不同的實施例,可藉由藉助輸出比較週邊裝置施加脈衝於三個器件輸出接腳且然後量測一第四輸入接腳上之一時間延遲來進行該量測。在不具有此特徵之情況下,MCU將需要喚醒且運行每一量測之間的程式碼,造成額外的電力消耗。
藉由在時基週邊裝置內提供單發及事件計數功能,其可充當任何其他週邊裝置或外部系統之一泛用靈活觸發源。事件計數器180使時基週邊裝置能夠自一單個硬體事件170產生多個週期性事件190,從而節省CPU附加項及電力消耗兩者。可使用各種不同的實施例來使諸如ADC轉換及電感位置感測等週期性事件自動化或觸發如由週邊器件
195所指示之一電容時間量測單元。可使用其他觸發目的地,且可視需要經由多工器或驅動器在器件內分配觸發事件190。多個事件可發生在CPU處於睡眠模式中時,從而節省電力消耗。
如上文所述,根據各項實施例,一時基週邊裝置100包括一事件計數器180。事件信號可係一單個事件信號,或可進一步經處理以產生複數個後續相依事件信號以執行一動作。當接收一觸發信號時,時基週邊裝置100將重複此一動作達一規定次數。因此,各種不同的實施例可有助於使感測應用自動化,使器件(微控制器)之其他組件可保持處於睡眠模式中達一較長時間以節省電力。對於諸如計量器件、健身器件等電池供電之應用,此可係極重要的。
如圖4中所展示,提供一額外計數器OSCNT 180,其可根據一項實施例提供3個位元。然而,亦可使用其他組態。時基100具有允許一外部信號170起動時基計數器110之一觸發功能。該時基將保持處於重設直至接收到一觸發脈衝Trig_in。在正常操作下,該時基將起動計數且將保持計數直至在軟體中取消該觸發,如上文所闡釋及圖1中所展示。藉由清除一相關聯特殊功能暫存器中之TRIG狀態位元來取消該觸發。
在如圖2中所展示之單發模式中,該時基將計數達一個計數週期、然後重設且停止。該單發模式允許使用者基於一硬體信號事件而形成一單個延遲或脈衝。
根據圖3中所展示之模式,OSCNT[2:0]位元(單發計數)進一步擴展單發模式之能力。若三個位元定義額外計數器,則可形成高達八個事件。因此,當將OSCNT位元設定至一非零值時,計時器將計數達多個週期且然後停止。OSCNT值規定計數週期之數目以延長單發事件。若OSCNT=011 b,則時基將計數達四個週期、然後重設且停止。此展示於圖3之時序圖中。
各項實施例具有減少原本將需要的快速、「突發」任務之軟體附加項且能夠使週邊裝置自動化而處於睡眠中以減少電力消耗之優點。
圖5展示(舉例而言)一32位元微控制器中之根據各項實施例之可用以控制一時基之各種功能之控制暫存器。因此,每一暫存器係組態為一32位元暫存器。其他實施例可使用其中不需要提供所有功能以允許如上文所論述之操作之較多或較少暫存器。
如在以下功能說明中可見,時基之控制暫存器可經設計以提供複數種功能。CCPx控制暫存器1至3之以下位元提供以下功能性:位元31 OPSSRC:輸出後定標器源選擇位元1=輸出後定標器定標模組觸發輸出事件0=輸出後定標器定標時基中斷事件
此控制位元可在輸入擷取模式中不具有功能。
未實施之位元30至28:讀取為'0
位元27至24 OPS[3:0]:擷取/比較/PWM中斷輸出後定標器選擇位元1111=每第16時基週期匹配中斷CPU 1110=每第15時基週期匹配中斷CPU …0100=每第5時基週期匹配中斷CPU 0011=每第4時基週期匹配或在4個輸入擷取事件之後中斷CPU 0010=每第3時基週期匹配或在3個輸入擷取事件之後中斷CPU 0001=每第2時基週期匹配或在2個輸入擷取事件之後中斷CPU 0000=在每一時基週期匹配或每一輸入擷取事件之後中斷CPU
位元23 TRIGEN:CCPx觸發啟用位元1=啟用時基之觸發操作0=停用時基之觸發操作
位元22 ONESHOT:單發模式啟用位元1=啟用單發觸發模式;觸發持續時間由CCPxCON3.OSCNT[2:0]設定0=停用單發觸發模式
位元21 SYNCOSEL:同步輸出選擇位元1=將一替代信號用作模組同步輸出信號(參見表2-1)0=模組同步輸出信號係時基重設/翻轉事件
位元20至16 SYNC[4:0]:擷取/比較/PWM同步源選擇位元11111=時基處於自由運行模式中且在FFFF處翻轉11110=時基與源#30同步…00001=時基與源#1同步00000=時基自同步且在FFFF處翻轉或與週期暫存器匹配
位元15 ON:模組啟用位元1=藉助由MOD[3:0]控制位元規定之操作模式啟用模組0=停用模組
位元14 FRZ:除錯模式位元中之凍結1=當模擬器處於除錯模式中時,模組凍結操作0=當模擬器處於除錯模式中時,模組繼續操作
注意:FRZ在操作模式中係「U-0」且在除錯模式中係「R/W-0」。
位元13 SIDL:空閒模式位元中之停止1=當器件進入空閒模式時,中止模組操作0=在空閒模式中繼續模組操作
位元12 SLPEN:睡眠模式啟用位元1=模組繼續在睡眠模式中操作
0=模組不在睡眠模式中操作
位元11 TSYNC:時基時脈同步位元1=模組時基時脈與內部系統時脈同步;時序限制適用0=模組時基時脈與內部系統時脈不同步
注意:當由CS[2:0]選擇之時脈源來源於系統時脈源且與系統時脈源同步時,此控制位元不具有功能。
位元10至8 CS[2:0]:擷取/比較/PWM x時脈選擇位元111=clk_in[7] 110=clk_in[6] 101=clk_in[5] 100=clk_in[4] 011=clk_in[3] 010=clk_in[2] 001=clk_in[1] 000=時基時脈係TCY
位元7至6 TPS[1:0]:擷取/比較/PWM x時基預定標選擇位元11=1:64預定標器10=1:16預定標器01=1:4預定標器00=1:1預定標器
位元5 T32:32位元時基選擇位元1=將32位元時基用於選定計時器、單邊緣輸出比較或輸入擷取功能0=將16位元時基用於選定計時器、單邊緣輸出比較或輸入擷取功能
注意:32位元操作不可用於雙邊緣輸出比較模式中。位元
4 CCM:擷取/比較模式選擇位元1=模組操作為一輸入擷取週邊裝置0=模組操作為一輸出比較週邊裝置
位元3至0 MOD[3:0]:CCP模式選擇位元CCM=1(輸入擷取模式)1xxx=保留0111=保留0110=保留0101=每第16上升邊緣擷取0100=每第4上升邊緣擷取0011=每一上升及下降邊緣擷取0010=每一下降邊緣擷取0001=每一上升邊緣擷取0000=每一上升及下降邊緣擷取(邊緣偵測模式)CCM=0(輸出比較模式)1111=外部輸入模式;停用脈衝產生器。由ICS[2:0]位元選擇源1110=保留1101=保留1100=保留1011=保留1010=保留1001=保留1000=保留0111=可變頻率脈衝模式0110=中心對準之脈衝比較模式-緩衝0101=雙邊緣比較模式-緩衝
0100=雙邊緣比較模式0011=16位元/32位元單邊緣模式-在比較匹配上雙態切換輸出0010=16位元/32位元單邊緣模式-在比較匹配上驅動輸出為低0001=16位元/32位元單邊緣模式-在比較匹配上驅動輸出為高0000=16位元/32位元計時器模式-停用輸出功能
CCPx控制暫存器2之以下位元可提供以下功能性:位元31 OENSYNC:輸出啟用同步位元1=藉由輸出啟用位元之更新發生於下一時基重設或翻轉上0=藉由輸出啟用位元之更新立即發生
未實施之位元30:讀取為'0
位元29至24 OCxEN:輸出啟用/引導控制位元1=OCx接腳由CCP模組控制且產生輸出比較或PWM信號0=OCx接腳並不由CCP模組控制;該接腳可用於埠邏輯或在該接腳上多工之另一週邊裝置
時基及輸入擷取模式可不具有任何外部輸出接腳功能;因此,OCxEN位元在此等模式中可不具有任何效應(mccp_io_pX_port_en=0)。OCxA至OCxF接腳可用於埠邏輯或另一週邊裝置。
位元23至22 ICGSM[1:0]:輸入擷取閘控源模式控制位元11=保留10=單發模式;來自閘控源之事件將停用未來擷取事件(ICDIS=1)01=單發模式;來自閘控源之事件將啟用未來擷取事件(ICDIS=0)00=位準敏感模式;來自閘控源之一高位準將啟用未來擷取事件;一低位準將停用未來擷取事件
此位元可在計時器模式、輸出比較模式或PWM模式中不具有效應。
未實施之位元21:讀取為'0
位元20至19 AOUTSEL[1:0]:輔助輸出信號選擇位元11=信號輸出取決於模組操作模式10=信號輸出取決於模組操作模式01=信號輸出取決於模組操作模式00=在mccp_aux_out上無信號輸出
位元18至16 ICS[2:0]:輸入擷取源選擇位元111=擷取源#8 110=擷取源#7 101=擷取源#6 100=擷取源#5 011=擷取源#4 010=擷取源#3 001=擷取源#2 000=擷取源#1
位元15 RSEN:CCPx PWM重新起動啟用位元1=在關機輸入已結束之後,CCPxSTAT.ASE位元在下一PWM週期開始時自動清除0=必須在軟體中清除CCPxSTAT.ASE以在輸出接腳上重新開始PWM活動
位元14 ASDGM:CCPx自動關機閘模式啟用位元1=等待直至下一時基重設或翻轉以使關機發生0=關機事件立即發生
未實施之位元13:讀取為'0
位元12 SSDG:CCPx軟體關機/閘控制位元1=人工地迫使自動關機、計時器時脈閘或輸入擷取信號閘事件(設定ASDGM位元仍適用)
0=正常模組操作
未實施之位元11至8:讀取為'0
位元7:0 ASDG[7:0]:CCPx自動關機/閘控源啟用位元1=啟用ASDG源n 0=停用ASDG源n
CCPx控制暫存器3之以下位元可提供以下功能性:位元31 OETRIG:觸發控制位元上之輸出啟用1=針對經觸發模式(TRIGEN=1),模組不驅動經啟用輸出接腳直至被觸發0=正常輸出接腳操作
位元26至24 OSCNT[2:0]:單發計數位元(2)111=將單發觸發事件延長7個時基計數循環(總共8個時基週期)110=將單發觸發事件延長6個時基計數循環(總共7個時基週期)101=將單發觸發事件延長5個時基計數循環(總共6個時基週期)100=將單發觸發事件延長4個時基計數循環(總共5個時基週期)011=將單發觸發事件延長3個時基計數循環(總共4個時基週期)010=將單發觸發事件延長2個時基計數循環(總共3個時基週期)001=將單發觸發事件延長1個時基計數循環(總共2個時基週期)000=不延長單發觸發事件。
未實施之位元27:讀取為'0
位元26至24 OUTM[2:0]:輸出模式控制位元111=保留110=輸出掃描模式101=帶刷DC輸出模式,前向100=帶刷DC輸出模式,反向011=保留
010=半橋輸出模式001=推拉輸出模式000=可引導信號輸出模式
未實施之位元23至22:讀取為'0
位元21 POLACE:CCP輸出接腳OCxA、OCxC及OCxE極性控制位元1=輸出接腳極性係低態有效0=輸出接腳極性係高態有效
位元20 POLBDF:CCP輸出接腳OCxB、OCxD及OCxF極性控制位元1=輸出接腳極性係低態有效0=輸出接腳極性係高態有效
位元19至18 PSSACE[1:0]:PWM輸出接腳OCxA、OCxC及OCxE關機狀態控制位元11=當一關機事件發生時,將接腳驅動為現用10=當一關機事件發生時,將接腳驅動為非現用0x=當一關機事件發生時,將接腳三態化
位元17至16 PSSBDF[1:0]:PWM輸出接腳OCxB、OCxD及OCxF關機狀態控制位元11=當一關機事件發生時,將接腳驅動為現用10=當一關機事件發生時,將接腳驅動為非現用0x=當一關機事件發生時,將接腳三態化
未實施之位元15至6:讀取為'0
位元5至0 DT[5:0]:擷取/比較/PWM失效時間選擇位元111111=在互補輸出信號之間插入63個失效時間延遲週期…
000010=在互補輸出信號之間插入2個失效時間延遲週期000001=在互補輸出信號之間插入1個失效時間延遲週期000000=停用失效時間邏輯
圖6展示一微控制器之一方塊圖,其中僅繪示基本功能。一中央處理單元(CPU)260可與可程式化時基250耦合以便組態。時基250可體現如圖4所示。然而,該時基可具有額外邏輯以產生週邊器件可能要求之更多的複雜信號。可程式化時基250可接收用於選擇之複數個時脈信號以及複數個觸發輸入及/或同步信號。如上文所述,可程式化時基250可根據其操作模式產生各種各樣的事件信號。此等信號可經由一專用匯流排或藉由個別控制線提供至各別的週邊器件210至240。取決於功能性,每週邊單元可提供一或多個控制線。在圖6展示之實例中,提供一擷取比較單元210,其在接收到一觸發信號後可旋即將一或多個計時器值儲存於一相關聯FIFO記憶體中。為此,可將一系列觸發信號供應至擷取比較單元210。另一選擇係或連同該情況一起,複數個觸發線可連接至擷取比較單元,其中可程式化時基250在不同控制線上產生順序信號。因此,舉例而言,可使用三個單獨控制線擷取三個不同計時器值。
圖6亦展示可由事件信號觸發之一類比轉數位轉換器(ADC)單元220。此處,舉例而言,原始觸發信號可用以起動轉換,其中由可程式化時基產生之事件信號可用以將經轉換值讀取至一FIFO或暫存器中。
作為另一實例,圖6展示可經觸發以執行自記憶體至一週邊器件(或反之亦然)之任何類型之資料傳送之一直接記憶體存取(DMA)控制器230。
圖6所展示之另一實例係可由一或多個事件信號(其由可程式化時基250產生)觸發之一脈衝寬度調變(PWM)單元240。
可在考量以下目標的情況下,設計如圖6中所展示之一模組:
-將時基、輸入擷取、比較及PWM功能組合至一單個週邊裝置中,以簡化在器件層級處之信號路由。
-擷取存在於由申請人所製造之8位元產品上之CCP及ECCP模組之外觀及感覺,但形成適合於16位元及32位元一般用途MCU產品空間之一週邊裝置。
-提供類似於存在於現有微控制器器件上之現有輸出比較及輸入擷取週邊裝置的功能性。
-在PWM模式中提供20 ns或更佳邊緣解析度。
-在PWM模式中提供所需功能性以支援一選定範圍之馬達控制、電力供應及照明應用。
-形成可適用於所有類型之微控制器之一通用模組。
根據各項實施例,可提供以下功能:
-內部時基及週期暫存器
-用於時基之輸入時脈預定標器
-用於ADC轉換之輸出觸發
-用於模組中斷事件或觸發之輸出後定標器
-用於選定操作模式之32位元時基
-時基模式
-擷取模式:
-類似於icap_v4模組之特徵集合
-外部事件上之時基之16位元擷取
-4深擷取緩衝器
-擷取源輸入多工器
-輸出比較模式:
-類似於ocmp_v4模組之特徵集合
-單邊緣比較模式
-雙邊緣比較模式
-中心對準之比較模式
-可變頻率脈衝模式
-外部輸入模式
-用於輸出比較之輸出控制功能:
-單個輸出可引導模式
-帶刷DC前向與反向模式
-具有失效時間延遲之半橋
-推拉PWM模式
-具有可程式化源之自動關機及關機狀態
-可程式化輸出極性
根據一實施例,時基模組之多項例項可實施於一器件上以提供諸多擷取通道、比較或PWM功能性。根據另一實施例,可支援多個器件輸出接腳上之PWM輸出。因此,可達成以下功能:
-失效時間控制邏輯
-半橋、推拉及帶刷DC操作模式
-PWM輸出引導
先進PWM特徵集合可實施於具有兩個、四個或六個輸出接腳之一器件上以簡化I/O接腳多工需要。
當操作為一觸發器時,計時器可在一單發模式中操作。藉由設定CCPxCON1.ONESHOT位元而啟用單發模式。在單發模式中,計時器保持處於重設直至一觸發事件發生。此事件設定TRIG位元且計時器開始計數。當計時器翻轉至0000h時,TRIG位元將由硬體清除。此使計時器保持處於重設直至下一觸發事件,從而形成一單發計時器。
CCPxCON3.OSCNT[2:0]控制位元允許將一單發觸發事件延長達
一個以上時基計數循環。舉例而言,當模組需要在一觸發事件處形成一個以上脈衝時,此特徵係有用的。
圖7展示一經觸發應用中之模組計時器之一典型應用。在圖7中,一觸發事件可由另一OC模組、計時器模組、IC模組、類比比較器或在頂部層級處連接之任何其他功能產生。
以下操作組態對於觸發時基而言係可能的:
1. 自一外部源接收一觸發信號且時基時脈源tmr_clk係現用的。此係模組之正常操作組態。2. 自一外部源接收一觸發信號且時基時脈源tmr_clk係非現用的。模組必須在經觸發操作可開始之前請求時基時脈源。當器件處於一低電力狀態中時,可使用第二組態。當自外部源接收觸發時,模組將啟用用於時基之選定時脈源。當該時脈源可用時,模組將開始經觸發操作。若模組處於單發觸發模式中,則將在於硬體中清除TRIG狀態位元時停用時基時脈源。時基將保持停用直至接收到一新觸發信號。此操作使模組保持處於一低電力狀態中直至其被需要。觸發信號由一外部源或自一低頻/低電力時脈操作之一內部源產生。若SLPEN=1,則模組將在器件進入睡眠模式時繼續請求時基時脈源。
100‧‧‧例示性時基週邊裝置/時基/系統/時基週邊裝置
110‧‧‧12位元或32位元時基計數器/時基計數器/計數器
120‧‧‧多工器
130‧‧‧同步與觸發控制單元
140‧‧‧比較器
150‧‧‧週期暫存器
160‧‧‧模式控制單元
170‧‧‧同步信號/單發單元/硬體事件/外部信號
180‧‧‧額外計數器/計數器/計數器單元/下數計數器/事件計數器
190‧‧‧事件信號/順序事件信號/週期性事件/事件
195‧‧‧週邊器件
Claims (23)
- 一種微控制器,其包括一可程式化時基,其中該時基包括用以起動該時基之一計時器或第一計數器之一觸發輸入以產生一或多個週期性事件信號,且其中該時基可經程式化以操作在至少三個模式中之一者中,其中該時基經組態以在接收到一觸發信號後:在一第一模式中操作以藉由該計時器或該第一計數器產生複數個週期性計時器/計數器事件信號直至設定一控制暫存器中之一重設位元,在一第二模式中操作以藉由該計時器或該第一計數器產生一單個計時器/計數器事件信號,及在一第三模式中操作以藉由該計時器或該第一計數器產生預定義數目個計時器/計數器事件信號,其中該預定義數目由一暫存器之複數個位元定義且由相關聯之一第二計數器控制。
- 如請求項1之微控制器,其中該複數個位元係該控制暫存器之位元。
- 如請求項1之微控制器,其中該控制暫存器係一第一控制暫存器,且該複數個位元係與該時基相關聯之一第二控制暫存器之位元。
- 如請求項1之微控制器,其中藉由設定一第一模式位元來設定該第一模式,且藉由設定一第二模式位元來設定該第二模式。
- 如請求項4之微控制器,其中該第一位元及該第二位元係與該時基相關聯之一第三控制暫存器之位元。
- 如請求項5之微控制器,其中藉由設定該第二模式位元及設定該複數個位元至一值>0來設定該第三模式。
- 如請求項1之微控制器,進一步包括一擷取比較脈衝寬度調變(CCP)單元或一多輸入CCP(MCCP)單元。
- 如請求項1之微控制器,其中該時基包括與該第一計數器及一週期暫存器耦合之一比較器。
- 如請求項8之微控制器,其中該時基進一步包括一單發邏輯單元,其可操作以控制該時基以在接收到一觸發信號後旋即產生一單個事件信號,其中該事件信號相對於該觸發信號延遲達儲存於該週期暫存器中之一預定義值。
- 如請求項8之微控制器,其中該第二計數器可操作以控制該時基以在接收到一觸發信號後旋即產生預定義數目個事件信號,其中多個事件之間的每一時間週期由儲存於該週期暫存器中之一值及由該第二計數器定義之事件信號之該數目來定義。
- 如請求項8之微控制器,進一步包括用以針對每一事件產生複數個預定義控制信號的邏輯。
- 一種用於藉助於可在至少三個模式中之一者中操作之一微控制器中之一時基來產生事件信號的方法,其包括:當在一第一模式中操作時:在接收到一觸發輸入後,旋即起動該時基之一計時器或計數器且產生複數個計時器/計數器事件信號直至設定一控制暫存器中之一重設位元;當在一第二模式中操作時:在接收到一觸發輸入後,旋即產生一單個計時器/計數器事件信號;及當在一第三模式中操作時:在接收到一觸發輸入後,旋即產生預定義數目個計時器/計數器事件信號,其中該預定義數目由一暫存器之複數個位元定 義。
- 如請求項12之方法,其中藉由設定一第一模式位元來設定該第一模式,且藉由設定一第二模式位元來設定該第二模式。
- 如請求項13之方法,其中藉由設定該第二模式位元及設定該複數個位元至一值>0來設定該第三模式。
- 如請求項12之方法,其中藉由比較一時基計數器之一值與儲存於一暫存器中之一週期值來產生該事件信號。
- 如請求項15之方法,其中該第二模式中之該單個事件信號係由一單發邏輯單元控制,該單發邏輯單元可操作以控制該時基以在接收到一觸發信號後旋即產生一單個事件信號,其中將該事件信號相對於該觸發信號延遲達儲存於該週期暫存器中之一預定義值。
- 如請求項15之方法,其中一計數器計數事件信號之該數目以限制事件信號之該產生。
- 如請求項15之方法,進一步包括:針對每一事件產生複數個預定義控制信號。
- 如請求項12之方法,其中當在該第三模式中操作時,控制一擷取比較單元以儲存複數個擷取值。
- 如請求項12之方法,其中當在該第三模式中操作時,控制一電容時間量測單元以擷取複數個時間量測。
- 如請求項12之方法,其中當在該第三模式中操作時,控制一類比轉數位轉換器以儲存複數個經轉換值。
- 如請求項12之方法,其中當在該第三模式中操作時,控制一直接記憶體存取控制器以執行複數個資料傳送。
- 如請求項12之方法,其中當該時基產生事件信號時,該微控制器之一CPU處於一低電力睡眠模式中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261593435P | 2012-02-01 | 2012-02-01 | |
US13/753,341 US9201446B2 (en) | 2012-02-01 | 2013-01-29 | Timebase peripheral |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201342214A TW201342214A (zh) | 2013-10-16 |
TWI556160B true TWI556160B (zh) | 2016-11-01 |
Family
ID=47846125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102104066A TWI556160B (zh) | 2012-02-01 | 2013-02-01 | 時基週邊裝置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9201446B2 (zh) |
EP (1) | EP2810138B1 (zh) |
JP (1) | JP6248050B2 (zh) |
KR (1) | KR20140122732A (zh) |
CN (1) | CN104160354B (zh) |
ES (1) | ES2574656T3 (zh) |
TW (1) | TWI556160B (zh) |
WO (1) | WO2013116451A2 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9715387B2 (en) * | 2015-06-05 | 2017-07-25 | Renesas Electronics America Inc. | Configurable event selection for microcontroller timer/counter unit control |
JP6363563B2 (ja) * | 2015-07-17 | 2018-07-25 | 日本電信電話株式会社 | タイマ回路 |
CN108542387A (zh) * | 2018-04-23 | 2018-09-18 | 佛山科学技术学院 | 一种人体咀嚼信号检测系统 |
TWI773325B (zh) | 2021-05-18 | 2022-08-01 | 新唐科技股份有限公司 | 積體電路、監測系統及其監測方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW367439B (en) * | 1997-03-27 | 1999-08-21 | Atmel Corp | Eight-bit microcontroller having a RISC architecture |
US20020190768A1 (en) * | 2001-06-01 | 2002-12-19 | Bowling Stephen A. | Extended resolution mode for a PWM module application |
TW200822136A (en) * | 2005-11-28 | 2008-05-16 | Atmel Corp | Microcontroller based flash memory digital controller system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0243840B1 (en) * | 1986-04-22 | 1992-12-02 | Mitsubishi Denki Kabushiki Kaisha | Control circuit used for a power conversion apparatus |
US4928171A (en) * | 1987-10-30 | 1990-05-22 | Panavision, Inc. | Video assist system for motion-picture camera |
JP3322893B2 (ja) | 1991-09-30 | 2002-09-09 | エヌイーシーマイクロシステム株式会社 | マイクロコンピュータ |
US5442796A (en) * | 1992-03-23 | 1995-08-15 | Zilog, Inc. | Pulse generator and demodulator with controlling processor and decrementing counters |
GB2271232B (en) | 1992-10-03 | 1997-05-07 | Motorola Inc | Pulse generation/sensing arrangement for use in a microprocessor system |
JPH06223198A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Ltd | 光線追跡による画像生成装置及び方法 |
US5475621A (en) * | 1993-12-09 | 1995-12-12 | Pitney Bowes Inc. | Dual mode timer-counter |
US5471608A (en) | 1993-12-09 | 1995-11-28 | Pitney Bowes Inc. | Dynamically programmable timer-counter having enable mode for timer data load and monitoring circuit to allow enable mode only upon time-out |
JPH0972238A (ja) * | 1995-09-06 | 1997-03-18 | Mitsubishi Electric Corp | タイマ装置 |
US5900025A (en) * | 1995-09-12 | 1999-05-04 | Zsp Corporation | Processor having a hierarchical control register file and methods for operating the same |
JP4299657B2 (ja) * | 2003-12-25 | 2009-07-22 | 株式会社ルネサステクノロジ | マイクロコントローラ |
US8065544B2 (en) * | 2007-05-03 | 2011-11-22 | Microchip Technology Incorporated | Interrupt/wake-up of an electronic device in a low power sleep mode when detecting a sensor or frequency source activated frequency change |
US8144828B2 (en) * | 2009-08-03 | 2012-03-27 | National Instruments Corporation | Counter/timer functionality in data acquisition systems |
-
2013
- 2013-01-29 US US13/753,341 patent/US9201446B2/en active Active
- 2013-01-31 EP EP13708937.1A patent/EP2810138B1/en active Active
- 2013-01-31 JP JP2014555692A patent/JP6248050B2/ja active Active
- 2013-01-31 KR KR1020147023830A patent/KR20140122732A/ko not_active Application Discontinuation
- 2013-01-31 CN CN201380012766.5A patent/CN104160354B/zh active Active
- 2013-01-31 ES ES13708937.1T patent/ES2574656T3/es active Active
- 2013-01-31 WO PCT/US2013/024032 patent/WO2013116451A2/en active Application Filing
- 2013-02-01 TW TW102104066A patent/TWI556160B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW367439B (en) * | 1997-03-27 | 1999-08-21 | Atmel Corp | Eight-bit microcontroller having a RISC architecture |
US20020190768A1 (en) * | 2001-06-01 | 2002-12-19 | Bowling Stephen A. | Extended resolution mode for a PWM module application |
TW200822136A (en) * | 2005-11-28 | 2008-05-16 | Atmel Corp | Microcontroller based flash memory digital controller system |
Also Published As
Publication number | Publication date |
---|---|
JP2015507288A (ja) | 2015-03-05 |
ES2574656T3 (es) | 2016-06-21 |
TW201342214A (zh) | 2013-10-16 |
US20140040654A1 (en) | 2014-02-06 |
US9201446B2 (en) | 2015-12-01 |
EP2810138A2 (en) | 2014-12-10 |
CN104160354A (zh) | 2014-11-19 |
EP2810138B1 (en) | 2016-04-06 |
KR20140122732A (ko) | 2014-10-20 |
CN104160354B (zh) | 2017-05-03 |
WO2013116451A2 (en) | 2013-08-08 |
JP6248050B2 (ja) | 2017-12-13 |
WO2013116451A3 (en) | 2013-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI556160B (zh) | 時基週邊裝置 | |
US5551044A (en) | Method and apparatus for interrupt/SMI# ordering | |
TWI556162B (zh) | 具有排程單元之微控制器 | |
TWI571060B (zh) | 重覆單一循環脈衝寬度調變之產生 | |
US8627132B2 (en) | Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments | |
US20150095681A1 (en) | Configuring power domains of a microcontroller system | |
US8914563B2 (en) | Integrated circuit, system, and method including a shared synchronization bus | |
CN103858115A (zh) | 外围设备触发产生器 | |
JP2005166048A (ja) | 他用途モードプログラミングを備えた読み出し専用シリアルインタフェース | |
US20190012283A1 (en) | Dma controller with trigger sequence generator | |
EP3100356A1 (en) | Digital period divider | |
US8451887B2 (en) | Phase interleaving control method for a multi-channel regulator system | |
US8212704B2 (en) | Floating point timer techniques | |
US10416703B2 (en) | Counter/timer array for generation of complex patterns independent of software control | |
US10020815B2 (en) | Apparatus for data converter with internal trigger circuitry and associated methods | |
US11016522B2 (en) | Waveform generation | |
CN111158758A (zh) | 一种唤醒中央处理器的方法和装置 | |
KR20140119773A (ko) | 타임베이스 주변기기 | |
JP6769490B2 (ja) | 集積回路装置 | |
US10411723B1 (en) | Dynamic triggering and sampling engine (DTSE) for low-latency and cost effective control systems | |
Katzen | Time is of the Essence | |
JPS61109127A (ja) | タイマカウンタ |