TWI773325B - 積體電路、監測系統及其監測方法 - Google Patents

積體電路、監測系統及其監測方法 Download PDF

Info

Publication number
TWI773325B
TWI773325B TW110117833A TW110117833A TWI773325B TW I773325 B TWI773325 B TW I773325B TW 110117833 A TW110117833 A TW 110117833A TW 110117833 A TW110117833 A TW 110117833A TW I773325 B TWI773325 B TW I773325B
Authority
TW
Taiwan
Prior art keywords
memory
output module
data
integrated circuit
controller
Prior art date
Application number
TW110117833A
Other languages
English (en)
Other versions
TW202246980A (zh
Inventor
涂結盛
邱達進
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110117833A priority Critical patent/TWI773325B/zh
Priority to CN202111048473.5A priority patent/CN115373298A/zh
Priority to US17/510,906 priority patent/US11698875B2/en
Application granted granted Critical
Publication of TWI773325B publication Critical patent/TWI773325B/zh
Publication of TW202246980A publication Critical patent/TW202246980A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24024—Safety, surveillance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Emergency Alarm Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

本發明提供一種積體電路。積體電路包括至少一輸入接腳、一控制器、一計時器、一第一記憶體、一處理器、至少一輸出接腳、一輸出模組以及一直接記憶體存取器。控制器相應於來自輸入接腳的一指令而提供一第一控制信號。計時器根據第一控制信號週期性地提供一觸發信號。處理器耦接於第一記憶體，並儲存一第一資料至第一記憶體。輸出模組耦接於輸出接腳。直接記憶體存取器耦接於輸出模組以及第一記憶體之間，並相應於觸發信號而從第一記憶體得到第一資料，且將第一資料傳送至輸出模組。輸出模組根據一傳送速率而提供第一資料至輸出接腳。

Description

積體電路、監測系統及其監測方法
本發明係有關於一種監測系統，且特別係有關於一種用以監測積體電路的記憶體的監測系統。
微控制器(MicroController Unit，MCU)或微處理器(Microprocessor)被廣泛應用在各種工業、家庭電器產品或設備之中。目前，微控制器/微處理器的程式開發必須使用到晶片模擬系統，並利用斷點(breakpoint)來監控程式的執行狀態，以便對程式進行偵錯。
本發明提供一種積體電路。上述積體電路包括至少一輸入接腳、一控制器、一計時器、一第一記憶體、一處理器、至少一輸出接腳、一輸出模組以及一直接記憶體存取器。上述控制器耦接於上述輸入接腳，並相應於來自上述輸入接腳的一指令而提供一第一控制信號。上述計時器根據上述第一控制信號週期性地提供一觸發信號。上述處理器耦接於上述第一記憶體，用以儲存一第一資料至上述第一記憶體。上述輸出模組耦接於上述輸出接腳。上述直接記憶體存取器耦接於上述輸出模組以及上述第一記憶體之間，並相應於上述觸發信號而從上述第一記憶體得到上述第一資料，並將上述第一資料傳送至上述輸出模組。上述輸出模組根據一傳送速率而提供上述第一資料至上述輸出接腳。
再者，本發明提供一種監測系統。上述監測系統包括一橋接器以及一積體電路。上述積體電路包括至少一輸入接腳、一控制器、一計時器、一第一記憶體、至少一第一輸出接腳、一第一輸出模組與一直接記憶體存取器。上述輸入接腳耦接於上述橋接器，用以接收來自上述橋接器的一指令。上述控制器直接耦接於上述輸入接腳，用以相應於上述指令而提供一第一控制信號。上述計時器根據上述第一控制信號而週期性地提供一觸發信號。上述第一輸出模組耦接於上述第一輸出接腳。上述直接記憶體存取器耦接於上述第一輸出模組以及上述第一記憶體，用以相應於上述觸發信號而從上述第一記憶體得到一第一資料，並將上述第一資料傳送至上述第一輸出模組。上述第一輸出模組根據一第一傳送速率而提供上述第一資料至上述第一輸出接腳。
再者，本發明提供一種監測方法，適用於一積體電路之一記憶體。當一橋接器連接至上述積體電路時，得到來自上述橋接器的一指令。根據上述指令，設定上述積體電路的一第一輸出模組的一第一傳送速率。根據上述指令，設定上述積體電路的一計時器，以便週期性地提供一觸發信號。相應於上述觸發信號，經由上述積體電路的一直接記憶體存取器從上述第一記憶體得到一第一資料。根據上述第一傳送速率，經由上述第一輸出模組提供上述第一資料至上述積體電路的外部。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
為對微控制器/微處理器進行偵錯，可使用在線模擬器(In Circuit Emulator，ICE)。待測的微控制器/微處理器可設置在印刷電路板上的積體電路內，而在線模擬器可耦接於印刷電路板以及處理裝置之間。處理裝置可為個人電腦、平板或手機等電腦/電子裝置，且上述處理裝置具有整合型發展系統軟體(Integrated Development Environment，IDE)。因此，工程師可透過整合型發展系統軟體來模擬晶片上微控制器/微處理器的行為，以便縮短程式開發以及偵錯的時間。
第1圖係顯示根據本發明一些實施例所述之記憶體內容的監測系統100A。監測系統100A包括積體電路10a、橋接器(bridge)20、轉接器30a以及顯示器40。在一些實施例中，積體電路10a是設置於印刷電路板上並具有複數接腳的待測晶片。在一些實施例中，積體電路10a可以是微控制器或是微處理器。在一些實施例中，顯示器40可以是具有整合型發展系統軟體(IDE)的個人電腦。橋接器20可以是在整合型發展系統軟體環境下使用的仿真器(emulator)，例如ULink、J-Link或是Nu-Link等。在一些實施例中，藉由整合型發展系統軟體，橋接器20可存取積體電路10a內的暫存器以及記憶體，並控制積體電路10a內的控制器110來執行不同程式，並得到執行結果。同時地，在整合型發展系統軟體環境下，使用者可透過橋接器20來診斷積體電路10a的操作狀態。在一些實施例中，橋接器20的操作是透過具有整合型發展系統軟體的個人電腦(例如顯示器40)所設定。在一些實施例中，橋接器20具有儲存器，以及橋接器20是根據儲存在儲存器內的除錯模式或程式而執行相對應的操作。
積體電路10a包括控制器110、輸出模組120a、計時器130、直接記憶體存取器(Direct Memory Access，DMA)140、記憶體150、處理器170以及功能電路180。在本實施例中直接記憶體存取器140可以是週邊直接記憶體存取器(Peripheral Direct Memory Access，PDMA)。控制器110經由接腳21和接腳22耦接於橋接器20。接腳21和接腳22是輸入接腳，而控制器110是直接耦接於接腳21和接腳22。在積體電路10a中，接腳21是用以接收來自橋接器20的時脈信號ICE_CLK，而接腳22是用以接收來自橋接器20的指令ICE_DAT。在一些實施例中，積體電路10a是經由多個接腳接收來自橋接器20的指令ICE_DAT。控制器110耦接於輸出模組120a、計時器130和直接記憶體存取器140。根據來自橋接器20的指令ICE_DAT，控制器110會分別提供控制信號Ctrl1、Ctrl2和Ctrl3至計時器130、輸出模組120a和直接記憶體存取器140。在此實施例中，輸出模組120a為通用非同步接收發送器(universal asynchronous receiver/transmitter，UART)輸出模組，以下簡稱為UART輸出模組120a。UART輸出模組120a會經由接腳31耦接於轉接器30a。在此實施例中，轉接器30a為通用序列匯流排(universal serial bus，USB)對通用非同步接收發送器的轉接器(USB-to-UART connector)，用以將來自接腳31的UART信號轉換成USB信號，並將USB信號傳送至顯示器40。在一些實施例中，顯示器40可以是個人電腦、平板或手機等處理裝置。
在本發明實施例中，直接記憶體存取器140可用於資料傳輸。此外，直接記憶體存取器140可以不需要透過處理器170(或控制器)而將資料從一個裝置(或位址)傳輸到另一個裝置(或位址)。於是，可降低處理器170的工作量，以使處理器170能執行其他應用程序。在一些實施例中，直接記憶體存取器140可設定傳輸通道在記憶體與裝置之間或是不同的記憶體之間傳輸資料。在一些實施例中，處理器170可以是中央處理單元(CPU)。在一些實施例中，功能電路180可以執行特定功能，例如功能電路180可以是週邊裝置的控制器、轉換器、接收器、傳送器、收發器等。
在第1圖中，根據來自控制器110的控制信號Ctrl1，計時器130會週期性地提供觸發信號Trig至直接記憶體存取器140。在一些實施例中，計時器130可實施在控制器110內，於是控制器110會會週期性地提供觸發信號Trig至直接記憶體存取器140。此外，根據來自控制器110的控制信號Ctrl3，直接記憶體存取器140會設定傳輸通道，以便相應於觸發信號Trig對記憶體150進行存取，而得到資料DAT。接著，在得到資料DAT之後，直接記憶體存取器140會將資料 DAT傳送至UART輸出模組120a。記憶體150包括多個區塊15a-15n。在一些實施例中，直接記憶體存取器140所存取的區塊是由控制信號Ctrl3所決定，即傳輸通道。再者，根據來自控制器110的控制信號Ctrl2，UART輸出模組120a會根據UART通訊協定將資料DAT經由接腳31傳送至轉接器30a。在此實施例中，UART輸出模組120a會根據控制信號Ctrl2而設定資料DAT的傳送速率。於是，資料DAT會經由轉接器30a傳送至顯示器40，以供使用者對記憶體150進行即時監測。因此，在一些實施例中，使用者可同時使用橋接器20對積體電路10a進行偵錯，並透過UART輸出模組120a對記憶體150內的資料進行監測。在一些實施例中，UART輸出模組120a是在偵測操作中閒置的輸出模組。
在一些實施例中，積體電路10a包括更多記憶體，例如記憶體160。相似地，根據來自控制器110的控制信號Ctrl3，直接記憶體存取器140會相應於觸發信號Trig對記憶體160進行存取，以得到資料DAT1。於是，在得到記憶體150的資料DAT和記憶體160的資料DAT1之後，直接記憶體存取器140會依序將資料DAT和DAT1傳送至UART輸出模組120a。接著，根據來自控制器110的控制信號Ctrl2，UART輸出模組120a會根據UART通訊協定將資料DAT和DAT1經由接腳31傳送至轉接器30a。在一些實施例中，資料DAT和DAT1傳送的順序是由控制信號Ctrl2所決定。
在積體電路10a中，當直接記憶體存取器140傳送資料DAT至外部時，處理器170是控制功能電路180的操作而未參與傳送資料DAT。在一些實施例中，記憶體150內的資料是由處理器170所儲存。在一些實施例中，處理器170是將功能電路180的資料DD儲存在記憶體150中，而資料DD可以是除錯資料或是操作中所產生的運算資料。此外，相較於控制器110，處理器170並未耦接於接腳21和接腳22。在一些實施例中，處理器170是將其他電路(未顯示)或操作的資料DD儲存在記憶體150中。
第2圖係顯示根據本發明一些實施例所述之記憶體內容的監測系統100B。監測系統100B包括積體電路10b、橋接器20、轉接器30a和30b以及顯示器40。在一些實施例中，積體電路10b是設置於印刷電路板上並具有複數接腳的待測晶片。積體電路10b包括控制器110、UART輸出模組120a、計時器130、直接記憶體存取器140、記憶體150、輸出模組120b、處理器170以及功能電路180。相似地，控制器110經由接腳21和接腳22耦接於橋接器20。控制器110耦接於UART輸出模組120a、計時器130、直接記憶體存取器140和輸出模組120b。根據來自橋接器20的指令ICE_DAT，控制器110會分別提供控制信號Ctrl1、Ctrl2、Ctrl3和Ctrl4至計時器130、UART輸出模組120a、直接記憶體存取器140和輸出模組120b。在此實施例中，輸出模組120b為串列匯流排介面(serial peripheral bus，SPI)，以下簡稱為SPI輸出模組120b。SPI輸出模組120b會經由接腳32和33耦接於轉接器30b。在此實施例中，轉接器30b為通用序列匯流排 (universal serial bus對串列匯流排介面的轉接器(USB-to-SPI connector)，用以將來自接腳32和33的SPI相關信號轉換成USB信號，並將USB信號傳送至顯示器40。在一些實施例中，顯示器40可以是個人電腦、平板或手機等處理裝置。
在第2圖中，根據來自控制器110的控制信號Ctrl1，計時器130會週期性地提供觸發信號Trig至直接記憶體存取器140。此外，根據來自控制器110的控制信號Ctrl3，直接記憶體存取器140會設定傳輸通道，以便相應於觸發信號Trig對記憶體150進行存取，以得到資料DAT。
在一些實施例中，根據第一傳輸通道，直接記憶體存取器140在得到來自第一區塊(例如區塊15a)的資料DAT之後，會將來自第一區塊的資料DAT傳送至UART輸出模組120a。接著，根據來自控制器110的控制信號Ctrl2，UART輸出模組120a會根據UART通訊協定將來自第一區塊的資料DAT經由接腳31傳送至轉接器30a。此外，根據第二傳輸通道，直接記憶體存取器140在得到來自第二區塊(例如區塊15b)的資料DAT之後，會將來自第二區塊的資料DAT傳送至SPI輸出模組120b。接著，根據來自控制器110的控制信號Ctrl4，SPI輸出模組120b會根據SPI通訊協定將來自第二區塊的資料DAT經由接腳32和33傳送至轉接器30b。UART輸出模組120a會根據控制信號Ctrl2而設定來自第一區塊的資料DAT的傳送速率。此外，SPI輸出模組120b會根據控制信號Ctrl4而設定來自第二區塊的資料DAT的傳送速率。於是，來自不同區塊的資料DAT會分別經由轉接器30a與30b傳送至顯示器40，以供使用者即時地監測。在一些實施例中，使用者可同時使用橋接器20對積體電路10b進行偵測，並透過UART輸出模組120a和SPI輸出模組120b即時監測到記憶體150內不同區塊的資料。在一些實施例中，UART輸出模組120a和SPI輸出模組120b是在偵測操作中閒置的輸出模組。
在一些實施例中，積體電路10b包括更多記憶體，例如記憶體160。相似地，根據來自控制器110的控制信號Ctrl3，直接記憶體存取器140會相應於觸發信號Trig對記憶體160進行存取，以得 到資料DAT1。於是，根據第三傳輸通道和第四傳輸通道，在得到記憶體150的資料DAT和記憶體160的資料DAT1之後，直接記憶體存取器140會將資料DAT和DAT1分別傳送至UART輸出模組120a以及SPI輸出模組120b。接著，根據來自控制器110的控制信號Ctrl2，UART輸出模組120a會根據UART通訊協定依序將資料DAT經由接腳31傳送至轉接器30a。此外，根據來自控制器110的控制信號Ctrl4，SPI輸出模組120b會根據SPI通訊協定依序將資料DAT1經由接腳32和33傳送至轉接器30b。於是，來自不同記憶體的資料DAT和DAT1會分別經由轉接器30a和30b傳送至顯示器40，以供使用者即時地監測。在一些實施例中，使用者可同時使用橋接器20對積體電路10b進行偵測，並透過UART輸出模組120a和SPI輸出模組120b即時監測到不同記憶體的資料。
在本發明實施例中，UART輸出模組120a及SPI輸出模組120b是使用不同通訊協定的輸出模組。在一些實施例中，輸出模組120a及輸出模組120b可以是使用相同通訊協定的輸出模組。在一些實施例中，輸出模組120a及輸出模組120b可以使用相同的傳送速率。在一些實施例中，輸出模組120a及輸出模組120b可以使用不同的傳送速率。此外，每一輸出模組可根據實際應用而使用相對應的接腳耦接至所對應的轉接器。在一些實施例中，輸出模組120a及/或輸出模組120b可以是UART輸出模組、SPI輸出模組、內部整合電路(inter-integrated circuit，I2C)輸出模組、通用輸入輸出(general-purpose input/output，GPIO)輸出模組等。在一些實施例中，顯示器40可直接接收來自輸出模組120a及/或輸出模組120b的資料，因此可省略轉接器30a及/或30b。
第3圖係顯示根據本發明一些實施例所述之監測方法，用以即時監測積體電路(例如積體電路10a和/或積體電路10b)內的記憶體(例如記憶體150和/或記憶體160)。首先，在步驟S310，當橋接器(例如橋接器20)連接至積體電路時，得到來自橋接器的指令(例如指令ICE_DAT)。接著，在步驟S320，根據橋接器的指令，對相關的輸出模組(例如輸出模組120a及/或120b)進行設定，例如根據所對應的通訊協定來設定傳送速率等。接著，在步驟S330，根據橋接器的指令，設定計時器(例如計時器130)提供觸發信號Trig的時間或週期。接著，在步驟S340，根據橋接器的指令，設定直接記憶體存取器(例如直接記憶體存取器140)的傳輸任務以及相對應的傳輸通道，以便在記憶體與輸出模組之間搬移資料。接著，在步驟S350，相應於週期性的觸發信號Trig，直接記憶體存取器會根據傳輸通道而從所指定區塊或指定記憶體將資料傳送到對應的輸出模組，以便將記憶體的資料提供到外部的電子裝置(例如顯示器40)，使得使用者能即時地監測記憶體。在一些實施例中，直接記憶體存取器可以將記憶體的不同區塊的內容傳送到相同或不同的輸出模組。此外，直接記憶體存取器可以將不同記憶體的內容傳送到相同或不同的輸出模組。
根據本發明實施例，可在不影響積體電路的處理器的正常操作下以及不佔用橋接器的操作下，藉由使用直接記憶體存取器將記憶體的資料搬移到所指定的輸出模組，以便可透過外部的電子裝置(例如顯示器40)對記憶體即時進行監測或偵錯。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10a, 10b:積體電路 15a-15n:區塊 20:橋接器 21-22, 31-33:接腳 30a, 30b:轉接器 40:顯示器 100A, 100B:監測系統 110:控制器 120a, 120b:輸出模組 130:計時器 140:直接記憶體存取器 150, 160:記憶體 170:處理器 180:功能電路 Ctrl1-Ctrl4:控制信號 DAT, DAT1:資料 ICE_CLK:時脈信號 ICE_DAT:指令 S310-S350:步驟 Trig:觸發信號
第1圖係顯示根據本發明一些實施例所述之記憶體內容的監測系統。 第2圖係顯示根據本發明一些實施例所述之記憶體內容的監測系統。 第3圖係顯示根據本發明一些實施例所述之監測方法，用以即時監測積體電路內的記憶體。
10a:積體電路
15a-15n:區塊
20:橋接器
21,22,31:接腳
30a:轉接器
40:顯示器
100A:監測系統
110:控制器
120a:輸出模組
130:計時器
140:直接記憶體存取器
150,160:記憶體
170:處理器
180:功能電路
Ctrl1-Ctrl3:控制信號
DAT,DAT1:資料
ICE_CLK:時脈信號
ICE_DAT:指令
Trig:觸發信號

Claims (10)

  1. 一種積體電路，包括：至少一輸入接腳；一控制器，直接連接於上述輸入接腳，配置以相應於來自上述輸入接腳的一指令而提供一第一控制信號；一計時器，直接連接於上述控制器，配置以根據對應於上述指令的上述第一控制信號而週期性地提供一觸發信號；一第一記憶體；一處理器，耦接於上述第一記憶體，配置以儲存一第一資料至上述第一記憶體；至少一輸出接腳；一輸出模組，耦接於上述輸出接腳；以及一直接記憶體存取器，耦接於上述輸出模組以及上述第一記憶體之間，配置以相應於上述觸發信號而從上述第一記憶體得到上述第一資料，並將上述第一資料傳送至上述輸出模組；其中上述輸出模組根據一傳送速率而提供上述第一資料至上述輸出接腳；其中上述控制器更根據上述指令而提供一第二控制信號至上述直接記憶體存取器，以及上述直接記憶體存取器是根據上述第二控制信號從上述第一記憶體的一特定區塊得到上述第一資料。
  2. 如請求項1之積體電路，其中上述計時器是實施在上述控制器內。
  3. 如請求項1之積體電路，其中上述控制器更提供一第 三控制信號至上述輸出模組，以設定上述傳送速率。
  4. 如請求項1之積體電路，更包括：一第二記憶體；其中上述直接記憶體存取器更相應於上述觸發信號而從上述第二記憶體得到一第二資料，並將上述第二資料傳送至上述輸出模組；其中上述輸出模組根據上述傳送速率而提供上述第二資料至上述輸出接腳。
  5. 一種監測系統，包括：一橋接器；以及一積體電路，包括：至少一輸入接腳，耦接於上述橋接器，配置以接收來自上述橋接器的一指令；一控制器，直接耦接於上述輸入接腳，配置以相應於上述指令而提供一第一控制信號；一計時器，直接連接於上述控制器，配置以根據上述第一控制信號而週期性地提供一觸發信號；一第一記憶體；至少一第一輸出接腳；一第一輸出模組，耦接於上述第一輸出接腳；以及一直接記憶體存取器，耦接於上述第一輸出模組以及上述第一記憶體，配置以相應於上述觸發信號而從上述第一記憶體得到一第一資料，並將上述第一資料傳送至上述第一輸出模組；其中上述第一輸出模組根據一第一傳送速率而提供上述第一資料至上述第一輸出接腳； 其中上述控制器更根據上述指令而提供一第二控制信號至上述直接記憶體存取器，以及上述直接記憶體存取器是根據上述第二控制信號從上述第一記憶體的一特定區塊得到上述第一資料。
  6. 如請求項5之監測系統，其中上述控制器更分別提供一第三控制信號至上述第一輸出模組，以設定上述第一傳送速率。
  7. 如請求項5之監測系統，其中上述計時器是實施在上述控制器內。
  8. 一種監測方法，適用於一積體電路之一記憶體，包括：當一橋接器連接至上述積體電路的至少一輸入接腳時，經由上述積體電路的一控制器得到來自上述橋接器的一指令；根據上述指令，經由上述控制器設定上述積體電路的一第一輸出模組的一第一傳送速率；根據上述指令，經由上述控制器設定上述積體電路的一計時器，以便週期性地提供一觸發信號，其中上述控制器是連接於上述計時器以及上述輸入接腳之間；相應於上述觸發信號，經由上述積體電路的一直接記憶體存取器從上述第一記憶體得到一第一資料；以及根據上述第一傳送速率，經由上述第一輸出模組提供上述第一資料至上述積體電路的外部。
  9. 如請求項8之監測方法，其中上述積體電路是經由一轉接器耦接於一電子裝置，以及上述第一輸出模組是經由上述轉接器而提供上述第一資料至上述電子裝置。
  10. 如請求項8之監測方法，其中相應於上述觸發信號，經由上述積體電路的上述直接記憶體存取器從上述第一記憶體得 到上述第一資料的步驟更包括：根據上述指令，經由上述直接記憶體存取器從上述第一記憶體的一特定區塊得到上述第一資料。
TW110117833A 2021-05-18 2021-05-18 積體電路、監測系統及其監測方法 TWI773325B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110117833A TWI773325B (zh) 2021-05-18 2021-05-18 積體電路、監測系統及其監測方法
CN202111048473.5A CN115373298A (zh) 2021-05-18 2021-09-08 集成电路、监测系统及其监测方法
US17/510,906 US11698875B2 (en) 2021-05-18 2021-10-26 IC, monitoring system and monitoring method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110117833A TWI773325B (zh) 2021-05-18 2021-05-18 積體電路、監測系統及其監測方法

Publications (2)

Publication Number Publication Date
TWI773325B true TWI773325B (zh) 2022-08-01
TW202246980A TW202246980A (zh) 2022-12-01

Family

ID=83806961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117833A TWI773325B (zh) 2021-05-18 2021-05-18 積體電路、監測系統及其監測方法

Country Status (3)

Country Link
US (1) US11698875B2 (zh)
CN (1) CN115373298A (zh)
TW (1) TWI773325B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661580A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 直接存储器访问传输装置及其方法
US20090204383A1 (en) * 2008-02-07 2009-08-13 Alexander Weiss Procedure and Device for Emulating a Programmable Unit Providing System Integrity Control
TW201342214A (zh) * 2012-02-01 2013-10-16 Microchip Tech Inc 時基週邊裝置
CN104769569A (zh) * 2012-11-08 2015-07-08 高通股份有限公司 智能双倍数据速率(ddr)存储器控制器
CN105607863A (zh) * 2014-11-14 2016-05-25 达西系统股份有限公司 处理慢速不常用串流的方法及装置
CN109240954A (zh) * 2017-07-10 2019-01-18 恩智浦美国有限公司 具有触发序列发生器的dma控制器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314661B1 (ko) * 1999-02-05 2001-12-28 김형태 휴대용 원격제어 무선 영상 및 음성 통신시스템
US8229056B2 (en) * 2010-12-17 2012-07-24 Nxp B.V. Universal counter/timer circuit
JP6739983B2 (ja) * 2016-04-22 2020-08-12 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661580A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 直接存储器访问传输装置及其方法
US20090204383A1 (en) * 2008-02-07 2009-08-13 Alexander Weiss Procedure and Device for Emulating a Programmable Unit Providing System Integrity Control
TW201342214A (zh) * 2012-02-01 2013-10-16 Microchip Tech Inc 時基週邊裝置
CN104769569A (zh) * 2012-11-08 2015-07-08 高通股份有限公司 智能双倍数据速率(ddr)存储器控制器
CN105607863A (zh) * 2014-11-14 2016-05-25 达西系统股份有限公司 处理慢速不常用串流的方法及装置
CN109240954A (zh) * 2017-07-10 2019-01-18 恩智浦美国有限公司 具有触发序列发生器的dma控制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
網路文獻 "NuMaker-M471KI User Manual NuMicro® M471 Series" NUVOTO 4 Nov, 2020 *

Also Published As

Publication number Publication date
TW202246980A (zh) 2022-12-01
US20220374373A1 (en) 2022-11-24
CN115373298A (zh) 2022-11-22
US11698875B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US7206733B1 (en) Host to FPGA interface in an in-circuit emulation system
CN108351907B (zh) 用于调试电路设计的方法和电路
CN107907814B (zh) 一种提高芯片量产测试效率的方法
CN102662835A (zh) 一种针对嵌入式系统的程序调试方法及嵌入式系统
TWI582596B (zh) 具裝置類型及通訊類型自動辨識能力之多串列埠通訊系統及其方法
CN105335548A (zh) 一种用于ice的mcu仿真方法
TWI773325B (zh) 積體電路、監測系統及其監測方法
CN101281507A (zh) Usb接口型dsp实时仿真开发系统
TWI541646B (zh) 偵錯系統及其控制方法
US8103496B1 (en) Breakpoint control in an in-circuit emulation system
US9291672B2 (en) Debug system, apparatus and method thereof for providing graphical pin interface
CN112015649A (zh) 一种利用片上协计算核心对主计算核心进行调试的方法
CN114328045A (zh) 一种bmc的i2c调试方法、系统、装置及计算机可读存储介质
TWI234705B (en) Detecting method for PCI system
CN112486877A (zh) 一种通用化fc转换接口模块的外场保障与测试平台
JP2017010432A (ja) Ｉｃチップ
JP2001350648A (ja) マイクロコンピュータ
JPH11272494A (ja) ワイドバンドスイッチファームウエアのデバック／コシミュレーション方式
Gonzales MCORE architecture implements realtime debug port based on Nexus Consortium specification
KR100189977B1 (ko) 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법
Shilaskar et al. Post Silicon Validation for I2C (SMBUS) Peripheral
JP2002268911A (ja) 電子計算機用開発支援装置
CN118169548A (zh) 跟踪调试电路、芯片及电子设备
JP2022033610A (ja) 電子機器用デバイス、電子機器用デバイスの制御方法および電子機器用デバイスの制御プログラム
CN116107827A (zh) 一种内置mcu单元的小型芯片的软件调试系统及调试方法