TW201340265A - 半導體封裝結構及其製作方法 - Google Patents

Abstract

一種半導體封裝結構的製作方法。形成一圖案化線路層於一金屬承載板上。金屬承載板的材質不同於圖案化線路層的材質。以覆晶的方式接合至少一晶片於金屬承載板上且與圖案化線路層電性連接。形成一封裝膠體於金屬承載板上，以覆蓋晶片、圖案化線路層及部分金屬承載板。進行一蝕刻步驟，以移除金屬承載板，至暴露出圖案化線路層的一下表面與封裝膠體的一底表面。形成一絕緣層於圖案化線路層的下表面與封裝膠體的底表面上。絕緣層具有多個至少暴露出部分圖案化線路層的開口。形成多個外部連接端子以與絕緣層所暴露出的圖案化線路層電性連接。

Description

半導體封裝結構及其製作方法

本發明是有關於一種半導體元件及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。

半導體封裝技術包含有許多封裝形態，其中屬於四方扁平封裝系列的四方扁平無引腳封裝具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，因此四方扁平無引腳封裝適用於高頻傳輸(例如射頻頻帶)之晶片封裝，且為低腳位(low pin count)封裝型態的主流之一。

在四方扁平無引腳封裝結構的製作方法中，先將多個晶片配置於引腳框架(leadframe)上。接著，藉由多條銲線使這些晶片電性連接至引腳框架。之後，藉由封裝膠體來覆蓋部份引腳框架、這些銲線以及這些晶片。然後，藉由切割單體化上述結構而得到多個四方扁平無引腳封裝結構。由於習知是採用引腳框架來承載晶片，引腳框架仍具有一定的厚度，並且對於縮小間距之需求有其限制，進而使得整體四方扁平無引腳封裝結構的體積與厚度無法有效降低，並且也無法因應高積體密度之需求。再者，以銲線來電性連接晶片與引腳框架，電性訊號的傳輸路徑較長，並不利於增進電性效能，也無法有效降低整體四方扁平無引腳封裝結構的體積與厚度。

本發明提供一種半導體封裝結構，其具有較小的體積、較薄之厚度、較高接點密度以及較佳之電性訊號傳輸效能的優勢。

本發明提供一種半導體封裝結構的製作方法，用以製作上述之封裝結構。

本發明提出一種半導體封裝結構的製作方法，其包括以下步驟。形成一圖案化線路層於一金屬承載板上，其中金屬承載板的材質不同於圖案化線路層的材質。圖案化線路層包括多條線路，且每一線路具有一第一端部以及延伸自第一端部的一第二端部。以覆晶的方式接合至少一晶片於金屬承載板上，其中晶片配置有多個凸塊，且凸塊與圖案化線路層之線路的第一端部電性連接。形成一封裝膠體於金屬承載板上，以覆蓋晶片、凸塊、圖案化線路層以及部分金屬承載板。進行一選擇性蝕刻步驟，以完全移除金屬承載板，至暴露出圖案化線路層的一下表面與封裝膠體的一底表面。形成一第一絕緣層於圖案化線路層的下表面上與封裝膠體的底表面上，其中第一絕緣層具有多個暴露出圖案化線路層之線路的第二端部的第一開口。形成多個外部連接端子於第一開口中，外部連接端子與第一絕緣層所暴露出之線路的第二端部電性連接。

本發明提出一種半導體封裝結構，其包括一圖案化線路層、一晶片、一封裝膠體、一絕緣層以及多個外部連接端子。圖案化線路層具有彼此相對的一上表面與一下表面。圖案化線路層包括多條線路，且每一線路具有一第一端部以及延伸自第一端部的一第二端部。晶片配置於圖案化線路層的上表面上。晶片具有多個凸塊，並藉由凸塊與圖案化線路層之線路的第一端部電性連接。封裝膠體覆蓋圖案化線路層、凸塊與晶片，其中圖案化線路層的下表面與封裝膠體的一底表面切齊。絕緣層配置於圖案化線路層的下表面與封裝膠體的底表面上，且絕緣層具有多個暴露出圖案化線路層之線路的第二端部的開口。外部連接端子配置於絕緣層之開口中且與絕緣層所暴露出之線路的第二端部電性連接。每一外部連接端子的一第一表面與絕緣層的一第二表面切齊。外部連接端子包括多個訊號接點。

本發明提出一種半導體封裝結構，其包括一圖案化線路層、一晶片、一封裝膠體、一第一絕緣層、一導電材料層、一第二絕緣層以及多個銲球。圖案化線路層具有彼此相對的一上表面與一下表面。圖案化線路層包括多條線路，且每一線路具有一第一端部以及延伸自第一端部的一第二端部。晶片配置於圖案化線路層的上表面上。晶片具有多個凸塊，並藉由凸塊與圖案化線路層之線路的第一端部電性連接。封裝膠體覆蓋圖案化線路層、凸塊與晶片，其中圖案化線路層的下表面與封裝膠體的一底表面切齊。第一絕緣層配置於圖案化線路層的下表面與封裝膠體的底表面上，且第一絕緣層具有多個暴露出圖案化線路層之線路的第二端部的第一開口。導電材料層配置於第一絕緣層上，其中導電材料層填滿第一開口且覆蓋部分第一絕緣層。第二絕緣層配置於第一絕緣層上，且具有多個第二開口。第二絕緣層覆蓋第一絕緣層與位於第一絕緣層上之部分導電材料層，且第二開口暴露出部分導電材料層。銲球配置於第二開口內，其中銲球與第二開口所暴露出之部分導電材料層電性連接。

基於上述，由於本發明係於金屬承載板上形成材質不同於金屬承載板的圖案化線路層，在覆晶接合晶片與圖案化線路層以及形成封裝膠體後，再以選擇性蝕刻製程僅移除金屬承載板。相較於習知之引腳框架而言，圖案化線路層可大幅縮減厚度且縮小間距，可有效降低半導體封裝結構的體積及厚度並提高半導體封裝結構的接點密度。再者，由於本實施例之晶片是以覆晶的方式配置於圖案化線路層上，因此可有效縮減晶片與圖案化線路層之間的電性線路距離，使本實施例之半導體封裝結構可具有較小的封裝體積與封裝厚度以及較佳的電性訊號傳輸效能。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G為本發明之一實施例之一種半導體封裝結構的製作方法的剖面示意圖。請先參考圖1A，本實施例的半導體封裝結構的製作方法包括以下步驟。首先，提供一金屬承載板110，並於金屬承載板110上形成一圖案化線路層120。詳細來說，圖案化線路層120具有彼此相對的一上表面122與一下表面124，其中圖案化線路層120的下表面124朝向金屬承載板110，且連接至金屬承載板110。圖案化線路層120包括多條線路123，且每一線路123具有一第一端部123a以及延伸自第一端部123a的一第二端部123b，其中第二端部123b係向遠離第一端部123a之方向延伸。特別是，於本實施例中，金屬承載板110的材質不同於圖案化線路層120的材質。於此，金屬承載板110的材質例如是銅，而圖案化線路層120的材質例如是金或鈀。此外，本實施例之圖案化線路層120例如是以電鍍或濺鍍方式所形成，因此可具有較薄之厚度。

接著，請參考圖1B，以覆晶的方式接合至少一晶片130(圖1B中僅示意地繪示一個)於金屬承載板110上，其中晶片130配置有多個凸塊135，且凸塊135與圖案化線路層120之線路123的第一端部123a電性連接。詳細來說，晶片130與圖案化線路層120之線路123的第一端部123a之間設置有凸塊135，而晶片130是以覆晶的方式藉由凸塊135而與圖案化線路層120電性連接。在本實施例中，凸塊135例如是錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，其中凸塊135的材料係選自下列群組：錫、銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。

接著，請參考圖1C，形成一封裝膠體140於金屬承載板110上，以覆蓋晶片130、凸塊135、圖案化線路層120以及部分金屬承載板110，並填充於凸塊135之間的間隙。

接著，請同時參考圖1C與圖1D，進行一選擇性蝕刻步驟，以完全移除金屬承載板110，至暴露出圖案化線路層120的下表面124與封裝膠體140的一底表面142，其中圖案化線路層120的下表面124與封裝膠體140的底表面142實質上切齊。值得一提的是，由於金屬承載板110的材質與圖案化線路層120的材質不同，因此於進行蝕刻製程時，可選擇適當的蝕刻液(未繪示)，此蝕刻液可選擇性地蝕刻金屬承載板110，而對於圖案化線路層120則不產生蝕刻反應。

接著，請參考圖1E，形成一第一絕緣層150a於圖案化線路層120的下表面124上與封裝膠體140的底表面142上，其中第一絕緣層150a具有多個第一開口152a，且第一開口152a暴露出圖案化線路層120之線路123的第二端部123b。

之後，請參考圖1F，以絕緣層150a為一電鍍罩幕，電鍍多個外部連接端子160a於第一開口152a內，其中外部連接端子160a與第一絕緣層150a所暴露出的圖案化線路層120之線路123的第二端部123b電性連接。在本實施例中，每一外部連接端子160a的一第一表面161與第一絕緣層150a的一第二表面151切齊，且外部連接端子160a為多個訊號接點164。當然，為了增加晶片130的散熱效果，至少一外部連接端子160a可為一導熱接點162。

最後，請同時參考圖1F與圖1G，沿著多條切割線L，對封裝膠體140以及絕緣層150a進行一切割步驟，以形成至少一半導體封裝結構100a(圖1G中僅示意地繪示一個)。此時，外部連接端子160a的第一表面161與絕緣層150a的第二表面151實質上切齊，故所形成之半導體封裝結構100a可視為一種四方扁平無引腳型態之封裝結構。至此，已完成半導體封裝結構100a的製作。

於結構上，請再參考圖1G，本實施例之半導體封裝結構100a包括圖案化線路層120、晶片130、封裝膠體140、絕緣層150a以及外部連接端子160a。圖案化線路層120具有彼此相對的上表面122與下表面124，圖案化線路層120包括多條線路123，其中每一線路123具有一第一端部123a以及延伸自第一端部123a的一第二端部123b。晶片130配置於圖案化線路層120的上表面122上。晶片130具有多個凸塊135配置於其上，並以覆晶的方式藉由凸塊135與圖案化線路層120之線路123的第一端部123a電性連接。封裝膠體140覆蓋圖案化線路層120、凸塊135與晶片130，且填滿凸塊135之間的間隙，其中圖案化線路層120的下表面124與封裝膠體140的底表面142實質上切齊。絕緣層150a配置於圖案化線路層120的下表面124與封裝膠體140的底表面142上，且具有暴露出圖案化線路層120之線路123的第二端部123b的開口152a。外部連接端子160a配置於絕緣層150a之開口152a內且與絕緣層150a所暴露出的圖案化線路層120之線路123的第二端部123b電性連接。外部連接端子160a的第一表面161與絕緣層150a的第二表面151實質上切齊。外部連接端子160a為訊號接點164。當然，為了增加散熱效果，至少一外部連接端子160a可為一導熱接點162。

由於本實施例係於金屬承載板110上形成材質不同於金屬承載板110的圖案化線路層120，在覆晶接合晶片130與圖案化線路層120以及形成封裝膠體140後，再以選擇性蝕刻製程僅移除金屬承載板110。相較於習知之引腳框架而言，圖案化線路層120可大幅縮減厚度且縮小間距，可有效降低半導體封裝結構100a的體積及厚度並提高半導體封裝結構100a的接點密度。再者，由於本實施例之晶片130是以覆晶的方式配置於圖案化線路層120上，因此可有效縮減晶片130與圖案化線路層120之間的電性線路距離，使本實施例之半導體封裝結構100a可具有較小的封裝體積與封裝厚度以及較佳之電性訊號傳輸效能。此外，由於本實施例之半導體封裝結構100a具有面積大於或等於訊號接點164的導熱接點162，因此晶片130所產生的熱可依序透過凸塊135、圖案化線路層120及導熱接點162而傳遞外界，可有效提升半導體封裝結構100a的散熱效果。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請參考圖2，本實施例的半導體封裝結構100b與前述實施例之半導體封裝結構100a主要的差異是在於：本實施例之半導體封裝結構100b更包括一導電材料層170、一第二絕緣層180以及多個銲球190，其中此處之第一絕緣層150b與圖1G之絕緣層150a相同。詳細來說，在本實施例中，第一絕緣層150b配置於圖案化線路層120的下表面124與封裝膠體140的底表面142上，且具有多個暴露出圖案化線路層120之線路123的第二端部123b的第一開口152b。導電材料層170配置於第一絕緣層150b上，並填滿第一開口152b且覆蓋部分第一絕緣層150b。導電材料層170與第一絕緣層150b所暴露出的圖案化線路層120之線路123的第二端部123b電性連接。於此，導電材料層170是由一增層線路層170a與一重配置線路層170b所組成。增層線路層170a僅填充於第一開口152b及覆蓋第一開口152b附近之部分第一絕緣層150b。重配置線路層170b具有一第一部分172與一遠離第一部分172的第二部分174，且重配置線路層170b的第一部分172填充第一開口152b並與圖案化導電層120之線路123的第二端部123b電性連接，而重配置線路層170b係向遠離第一部分172之方向延伸使其第二部分174遠離第一部分172。

第二絕緣層180配置於第一絕緣層150b上，且具有多個第二開口182a、182b，其中第二絕緣層180覆蓋第一絕緣層150b與位於第一絕緣層150b上之部分導電材料層170，且第二開口182a暴露出部分增層線路層170a。更具體來說，第二開口182a大致上對應第一開口152b之位置，以供應後續銲球190設置於第二開口182a內與增層線路層170a電性連接。第二開口182b暴露出重配置線路層170b的部分第二部分174，且第二開口182b係遠離相應之第一開口152b而與第一開口152b不重疊。銲球190配置於第二開口182a、182b內，其中銲球190與第二開口182a所暴露出之增層線路層170a電性連接，以及銲球190與第二開口182b所暴露出之重配置線路層170b的部分第二部分174電性連接。本領域的技術人員當可依據實際狀況自行選擇所需之導電材料層170的形態(如導電材料層170可僅是由增層線路層170a或重配置線路層170b所構成)以及第二開口182a、182b的配置位置，以符合產品需求，此處不再逐一贅述。

需說明的是，在本實施例中，半導體封裝結構100b可更包括多個球底金屬層192，其中球底金屬層192配置於第二開口182a、182b中，且球底金屬層192電性連接銲球190與第二開口182a、182b所暴露出之部分增層線路層170a以及重配置線路層170b的部分第二部分174。當然，於其他未繪示的實施例中，銲球190亦可直接配置於第二開口182a、182b內，且與第二開口182a、182b所暴露出的部分增層線路層170a及重配置線路層170b的部分第二部分174直接電性連接，此仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。

在製程上，請再參考圖2，本實施例的半導體封裝結構100b可以採用與前述實施例之半導體封裝結構100a大致相同的製作方式，並且在圖1D之步驟後，即進行選擇性蝕刻步驟，以完全移除金屬承載板110至暴露出圖案化線路層120的下表面124與封裝膠體140的底表面142之後，形成一第一絕緣層150b於圖案化線路層120的下表面124上與封裝膠體140的底表面142上，其中第一絕緣層150b具有多個至少暴露出圖案化線路層120之線路123的第二端部123b的第一開口152b。接著，形成一導電材料層170於第一絕緣層150b上，其中導電材料層170包括一增層線路層170a與一重配置線路層170b。增層線路層170a僅填充於第一開口152b及覆蓋第一開口152b附近之部分第一絕緣層150b。重配置線路層170b具有一第一部分172與一遠離第一部分172的第二部分174，且重配置線路層170b的第一部分172填充第一開口152b並與圖案化導電層120之線路123的第二端部123b電性連接，而重配置線路層170b係向遠離第一部分172之方向延伸使其第二部分174遠離第一部分172。接著，形成一第二絕緣層180於第一絕緣層150b上，其中第二絕緣層180覆蓋第一絕緣層150b與位於第一絕緣層150b上之部分導電材料層170。之後，於第二絕緣層180中形成多個第二開口182a、182b，其中第二開口182a大致上對應第一開口152b之位置，以供應後續銲球190設置於第二開口182a內與增層線路層170a電性連接。第二開口182b暴露出重配置線路層170b的部分第二部分174，且第二開口182b係遠離相應之第一開口152b而與第一開口152b不重疊。接著，可選擇性地形成多個球底金屬層192於第二開口182a、182b中，其中球底金屬層192與第二開口182a所暴露出之部分增層線路層170a及重配置線路層170b的部分第二部分174電性連接。之後，設置多個銲球190於第二開口182a、182b內，其中銲球190可透過球底金屬層192與第二開口182a、182b所暴露出之部分增層線路層170a及重配置線路層170b的部分第二部分174電性連接，而形成外部連接端子160b，其中外部連接端子160b用以與外部元件(未繪示)電性連接，可有效增加後續完成之半導體封裝結構100b的應用性。然後，再進行圖1G之步驟，即沿著切割線L對封裝膠體140、第一絕緣層150b以及第二絕緣層180進行切割步驟，便可大致完成半導體封裝結構100b的製作。

圖3為本發明之更一實施例之一種半導體封裝結構的剖面示意圖。本實施例的封裝結構100c與前述實施例之封裝結構100b主要的差異是在於：本實施例之半導體封裝結構100c更包括一晶片130c、一黏著層197以及多條銲線195。詳細來說，晶片130c配置於晶片130的上方，並以背面透過黏著層197固定於晶片130上。銲線195電性連接晶片130c與圖案化線路層120。封裝膠體140覆蓋圖案化線路層120、凸塊135、晶片130、晶片130c、黏著層197以及銲線195，且填滿凸塊135之間的間隙。本實施例的半導體封裝結構100c是採用與前述實施例之半導體封裝結構100b大致相同的製作方式，差異僅在於：於形成封裝膠體140於金屬承載板110上之前，先將晶片130c配置於晶片130的上方，並以銲線195電性連接晶片130c與圖案化線路層120。

由於本實施例之晶片130是透過覆晶的方式配置且電性連接於圖案化線路層120，而晶片130c堆疊於晶片130上且透過打線的方式與圖案化線路層120電性連接。換言之，本實施例之半導體封裝結構100c同時採用覆晶接合技術及打線接合技術來使晶片130、130c電性連接至圖案化線路層120。因此，本實施例之半導體封裝結構100c以堆疊方式結合多個晶片130、130c，因此可具有節省空間、縮小封裝尺寸、增進電性效能以及較佳功能整合性的優勢。再者，半導體封裝結構100c可透過外部連接端子160b與外部元件(未繪示)電性連接，可增加半導體封裝結構100c的應用性。

綜上所述，由於本發明係於金屬承載板上形成材質不同於金屬承載板的圖案化線路層，在覆晶接合晶片與圖案化線路層以及形成封裝膠體後，再以選擇性蝕刻製程僅移除金屬承載板。相較於習知之引腳框架而言，圖案化線路層可大幅縮減厚度且縮小間距，可有效降低半導體封裝結構的體積及厚度並提高半導體封裝結構的接點密度。再者，由於本實施例之晶片是以覆晶的方式配置於圖案化線路層上，因此可有效縮減晶片與圖案化線路層之間的電性線路距離，使本實施例之半導體封裝結構可具有較小的封裝體積與封裝厚度以及較佳的電性訊號傳輸效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a、100b、100c．．．半導體封裝結構

110．．．金屬承載板

120．．．圖案化線路層

122．．．上表面

123．．．線路

123a．．．第一端部

123b．．．第二端部

124．．．下表面

130、130c．．．晶片

135．．．凸塊

140．．．封裝膠體

142．．．底表面

150a、150b．．．第一絕緣層

151．．．第二表面

152a、152b．．．第一開口

160a、160b．．．外部連接端子

161．．．第一表面

162．．．導熱接點

164．．．訊號接點

170．．．導電材料層

170a．．．增層線路層

170b．．．重配置線路層

172．．．第一部分

174．．．第二部分

180．．．第二絕緣層

182a、182b．．．第二開口

190．．．銲球

192．．．球底金屬層

195．．．銲線

197．．．黏著層

L．．．切割線

圖1A至圖1G為本發明之一實施例之一種半導體封裝結構的製作方法的剖面示意圖。

圖2為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。

圖3為本發明之更一實施例之一種半導體封裝結構的剖面示意圖。

100a．．．半導體封裝結構

120．．．圖案化線路層

122．．．上表面

123．．．線路

123a．．．第一端部

123b．．．第二端部

124．．．下表面

130．．．晶片

135．．．凸塊

140．．．封裝膠體

142．．．底表面

150a．．．第一絕緣層

151．．．第二表面

152a．．．第一開口

160a．．．外部連接端子

161．．．第一表面

162．．．導熱接點

164．．．訊號接點

Claims (14)

1. 一種半導體封裝結構的製作方法，包括：形成一圖案化線路層於一金屬承載板上，其中該金屬承載板的材質不同於該圖案化線路層的材質，且該圖案化線路層包括多條線路，各該線路具有一第一端部以及延伸自該第一端部的一第二端部；以覆晶的方式接合至少一晶片於該金屬承載板上，其中該晶片配置有多個凸塊，且該些凸塊與該圖案化線路層之該些線路的該些第一端部電性連接；形成一封裝膠體於該金屬承載板上，以覆蓋該晶片、該些凸塊、該圖案化線路層以及部分該金屬承載板；進行一選擇性蝕刻步驟，以完全移除該金屬承載板，至暴露出該圖案化線路層的一下表面與該封裝膠體的一底表面；形成一第一絕緣層於該圖案化線路層的該下表面上與該封裝膠體的該底表面上，其中該第一絕緣層具有多個暴露出該圖案化線路層之該些線路的該些第二端部的第一開口；以及形成多個外部連接端子於該些第一開口中，該些外部連接端子與該第一絕緣層所暴露出之該些線路的該些第二端部電性連接。
2. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該金屬承載板的材質包括銅。
3. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該圖案化線路層的材質包括金或鈀。
4. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中形成該些外部連接端子的步驟，包括：形成一導電材料層於該第一絕緣層上，其中該導電材料層填滿該些第一開口且覆蓋部分該第一絕緣層，該導電材料層與該第一絕緣層所暴露出之該些線路的該些第二端部電性連接；形成一第二絕緣層於該第一絕緣層上，其中該第二絕緣層覆蓋該第一絕緣層與位於該第一絕緣層上之部分該導電材料層；於該第二絕緣層中形成多個第二開口，其中該些第二開口暴露出部分該導電材料層；以及設置多個銲球於該些第二開口內，其中該些銲球與該些第二開口所暴露出之部分該導電材料層電性連接，而形成該些外部連接端子。
5. 如申請專利範圍第4項所述之半導體封裝結構的製作方法，其中該導電材料層為一重配置線路層，該重配置線路層具有一第一部分與一遠離該第一部分的第二部分，該重配置線路層的該第一部分填充該些第一開口並與該圖案化導電層之該些線路的該些第二端部電性連接，而該些第二開口暴露出該重配置線路層的部分該第二部分，該些銲球與該些第二開口所暴露出之該重配置線路層的部分該第二部分電性連接。
6. 如申請專利範圍第4項所述之半導體封裝結構的製作方法，更包括：設置該些銲球之前，形成多個球底金屬層於該些第二開口中，其中該些球底金屬層與該些第二開口所暴露出之部分該導電材料層電性連接。
7. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中形成該些外部連接端子的步驟，包括：以該絕緣層為一電鍍罩幕，電鍍該些外部連接端子於該些第一開口內，其中各該外部連接端子的一第一表面與該第一絕緣層的一第二表面切齊，且該些外部連接端子包括多個訊號接點。
8. 如申請專利範圍第7項所述之半導體封裝結構的製作方法，其中至少一該外部連接端子為一導熱接點。
9. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中於形成該些外部連接端子之後，對該封裝膠體以及該第一絕緣層進行一切割步驟，以形成至少一半導體封裝結構。
10. 一種半導體封裝結構，包括：一圖案化線路層，具有彼此相對的一上表面與一下表面，且該圖案化線路層包括多條線路，各該線路具有一第一端部以及延伸自該第一端部的一第二端部；一晶片，配置於該圖案化線路層的該上表面上，該晶片具有多個凸塊，並藉由該些凸塊與該圖案化線路層之該些線路的該些第一端部電性連接；一封裝膠體，覆蓋該圖案化線路層、該些凸塊與該晶片，其中該圖案化線路層的該下表面與該封裝膠體的一底表面切齊；一絕緣層，配置於該圖案化線路層的該下表面與該封裝膠體的該底表面上，且該絕緣層具有多個暴露出該圖案化線路層之該些線路的該些第二端部的開口；以及多個外部連接端子，配置於該絕緣層之該些開口中且與該絕緣層所暴露出之該些線路的該些第二端部電性連接，其中各該外部連接端子的一第一表面與該絕緣層的一第二表面切齊，且該些外部連接端子包括多個訊號接點。
11. 如申請專利範圍第10項所述之半導體封裝結構，其中至少一該外部連接端子為一導熱接點。
12. 一種半導體封裝結構，包括：一圖案化線路層，具有彼此相對的一上表面與一下表面，且該圖案化線路層包括多條線路，各該線路具有一第一端部以及延伸自該第一端部的一第二端部；一晶片，配置於該圖案化線路層的該上表面上，該晶片具有多個凸塊，並藉由該些凸塊與該圖案化線路層之該些線路的該些第一端部電性連接；一封裝膠體，覆蓋該圖案化線路層、該些凸塊與該晶片，其中該圖案化線路層的該下表面與該封裝膠體的一底表面切齊；一第一絕緣層，配置於該圖案化線路層的該下表面與該封裝膠體的該底表面上，且該第一絕緣層具有多個暴露出該圖案化線路層之該些線路的該些第二端部的第一開口；一導電材料層，配置於該第一絕緣層上，其中該導電材料層填滿該些第一開口且覆蓋部分該第一絕緣層；一第二絕緣層，配置於該第一絕緣層上，且具有多個第二開口，其中該第二絕緣層覆蓋該第一絕緣層與位於該第一絕緣層上之部分該導電材料層，且該些第二開口暴露出部分該導電材料層；以及多個銲球，配置於該些第二開口內，其中該些銲球與該些第二開口所暴露出之部分該導電材料層電性連接。
13. 如申請專利範圍第12項所述之半導體封裝結構，其中該導電材料層為一重配置線路層，該重配置線路層具有一第一部分與一遠離該第一部分的第二部分，該重配置線路層的該第一部分填充該些第一開口並與該圖案化導電層之該些線路的該些第二端部電性連接，而該些第二開口暴露出該重配置線路層的部分該第二部分，該些銲球與該些第二開口所暴露出之該重配置線路層的部分該第二部分電性連接。
14. 如申請專利範圍第12項所述之半導體封裝結構，更包括：多個球底金屬層，配置於該些第二開口中，且電性連接該些銲球與該些第二開口所暴露出之部分該導電材料層。