TW201332286A - 電力開啟重置電路 - Google Patents

電力開啟重置電路 Download PDF

Info

Publication number
TW201332286A
TW201332286A TW101147145A TW101147145A TW201332286A TW 201332286 A TW201332286 A TW 201332286A TW 101147145 A TW101147145 A TW 101147145A TW 101147145 A TW101147145 A TW 101147145A TW 201332286 A TW201332286 A TW 201332286A
Authority
TW
Taiwan
Prior art keywords
power
drain
nmos transistor
power supply
voltage
Prior art date
Application number
TW101147145A
Other languages
English (en)
Other versions
TWI555333B (zh
Inventor
Tomohiro Oka
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201332286A publication Critical patent/TW201332286A/zh
Application granted granted Critical
Publication of TWI555333B publication Critical patent/TWI555333B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

〔課題〕提供一種無關於電源起動的狀態而正常動作的電力開啟重置電路。〔解決手段〕由以下所構成：NMOS電晶體，其係源極被連接於第二電源端子，閘極被連接於汲極；空乏型NMOS電晶體，其係源極被連接於NMOS電晶體的汲極，汲極被連接於第一電源端子，閘極被連接於第二電源端子；PMOS電晶體，其係源極被連接於第一電源端子，閘極被連接於NMOS電晶體的汲極；電容器，其係一端被連接於PMOS電晶體的汲極，另一端被連接於第二電源端子；及波形整形電路，其係輸入端子被連接於PMOS電晶體的汲極，由輸出端子輸出作為電力開啟重置訊號。如此一來，在任何由電源電壓的上升中，亦可實現確實的電力開啟重置訊號輸出。

Description

電力開啟重置電路
本發明係關於CMOS半導體積體電路的電力開啟重置電路。
在未具有重置端子的CMOS半導體積體電路中，內置有在連接上電源時將內部的邏輯電路或類比電路初期化的電力開啟重置電路。
使用圖2，說明習知之電力開啟重置電路。
若電源電壓上升，因電容111的耦合，節點B的電壓亦會成為電源電壓。如此一來，藉由反相器121，節點C的電壓係成為低位準。節點C的電壓係藉由波形整形電路107而被波形整形，對節點D輸出低位準的重置訊號。該重置訊號係將被連接於節點D的電路初期化。此外，若節點C的電壓成為低位準，NMOS電晶體103係呈OFF。
控制電路100係若輸入端子成為低位準時，對輸出端子輸出高位準的訊號。NMOS電晶體102由於閘極電壓變高，因此呈ON，被蓄積在電容111的電荷透過空乏型NMOS電晶體101而被放電。若節點B的電壓下降至反相器121的反轉電壓為止時，節點C的電壓係成為高位準。節點C的電壓係藉由波形整形電路107而被波形整形，節點D的重置訊號即被解除。此外，若節點C的電壓成為高位準時，NMOS電晶體103呈ON而將電容111放電，藉 此，節點B的電壓係成為接地電壓。
在此，習知之電力開啟重置電路由於在節點C設有下拉元件122，因此即使在電源電壓的上升速度慢的情形下、或電源電壓由接地電壓以外的電壓上升的情形下，亦具有節點C的電壓不易成為不定的特徵。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2009-152735號公報
但是，習知之電力開啟重置電路係會有若內部電壓成為不定時，即未正常動作之虞。尤其，若電源電壓由負的狀態上升時，雖然節點B不會低於接地電壓，但是節點C係低於接地電壓。因此，之後即使波形整形電路的電源上升，波形整形電路並無法輸出電力開啟重置訊號。
本發明係解決上述課題，提供一種無關於電源起動狀態，可確實地輸出電力開啟重置訊號的電力開啟重置電路。
本發明之電力開啟重置電路係由以下所構成：NMOS電晶體，其係源極被連接於第二電源端子，閘極被連接於汲極；空乏型NMOS電晶體，其係源極被連接於前述 NMOS電晶體的汲極，汲極被連接於第一電源端子，閘極被連接於前述第二電源端子；PMOS電晶體，其係源極被連接於前述第一電源端子，閘極被連接於前述NMOS電晶體的汲極；電容器，其係一端被連接於前述PMOS電晶體的汲極，另一端被連接於前述第二電源端子；及波形整形電路，其係輸入端子被連接於前述PMOS電晶體的汲極，由輸出端子輸出作為電力開啟重置訊號，在第一與第二電源端子之間沒有充分的電位差時，係形成為PMOS電晶體呈截止狀態，但是若在前述電源端子之間產生充分的電位差時，PMOS電晶體呈ON，被充電在前述電容器，之後藉由波形整形電路而被輸出電力開啟重置訊號。
藉由本發明，在任何由電源電壓的上升中，亦可實現確實的電力開啟重置訊號輸出。
圖1係顯示本發明之電力開啟重置電路的電路圖。
電力開啟重置電路係由：空乏型NMOS電晶體3、NMOS電晶體4、PMOS電晶體5、電容器6、波形整形電路7及第一電源端子1與第二電源端子2所構成。
NMOS電晶體4的源極係被連接於第二電源端子2，閘極係被連接於汲極。空乏型NMOS電晶體3的汲極係被連接於第一電源端子1，源極係被連接於NMOS電晶體4 的汲極，閘極係被連接於第二電源端子2。PMOS電晶體5的源極係被連接於第一電源端子1，閘極係被連接於NMOS電晶體4的汲極，汲極係被連接於電容器6的其中一方端子。電容器6的另一方端子係被連接於第二電源端子2。波形整形電路7的輸入端子係被連接於PMOS電晶體5的汲極，而輸出電力開啟重置訊號8。
如上述所構成之本發明之電力開啟重置電路係如以下所示進行動作而確實輸出電力開啟重置訊號。
第一電源端子1與第二電源端子2之間的電位差小於空乏型NMOS電晶體3的臨限值電壓的絕對值時，空乏型NMOS電晶體3成為ON狀態而被飽和接線的NMOS電晶體4的汲極電壓係與第一電源端子1相等。
若電源電壓不易上升，NMOS電晶體4的汲極電壓係上升至NMOS電晶體4的臨限值電壓或空乏型NMOS電晶體3的臨限值電壓的絕對值的任何較小的電壓為止。
NMOS電晶體4的汲極電壓係被輸入作為PMOS電晶體的閘極電壓，因此PMOS電晶體5係隨著電源電壓的上升，而由截止狀態遷移至ON狀態。已遷移至ON狀態的PMOS電晶體5係開始對電容器6充電，若充分的電荷被充電至電容器時，藉由波形整形電路7來解除電力開啟重置訊號8。
在第一電源端子的電壓低於第二電源端子的電壓的情形下，亦為空乏型NMOS電晶體3維持ON狀態，並且PMOS電晶體5呈OFF狀態或藉由寄生二極體而稍微高於 第一電源端子的電壓會呈現在與電容器6之間的端子。
之後，在第一電源端子與第二電源端子的電位差成為零而第一電源端子的電壓變得高於第二電源端子的過程中，在空乏型NMOS電晶體3為ON狀態的領域中，被飽和接線的NMOS電晶體4的汲極電壓係與第一電源端子的電壓相等，關於形成為截止狀態後的動作，係成為與一般的電源上升動作相同。
如以上說明所示，藉由本發明之電力開啟重置電路，無關於電源起動的狀態，可確實地輸出電力開啟重置訊號。
1‧‧‧第一電源端子
2‧‧‧第二電源端子
3‧‧‧空乏型NMOS電晶體
4‧‧‧NMOS電晶體
5‧‧‧PMOS電晶體
6‧‧‧電容器
7‧‧‧波形整形電路
8‧‧‧電力開啟重置訊號
100‧‧‧控制電路
101、102、103‧‧‧NMOS電晶體
107‧‧‧波形整形電路
111‧‧‧電容
121‧‧‧反相器
122‧‧‧下拉元件
B、C、D‧‧‧節點
圖1係顯示本發明之電力開啟重置電路的電路圖。
圖2係顯示習知之電力開啟重置電路的電路圖。
1‧‧‧第一電源端子
2‧‧‧第二電源端子
3‧‧‧空乏型NMOS電晶體
4‧‧‧NMOS電晶體
5‧‧‧PMOS電晶體
6‧‧‧電容器
7‧‧‧波形整形電路
8‧‧‧電力開啟重置訊號

Claims (1)

  1. 一種電力開啟重置電路，其具備有：NMOS電晶體，其係源極被連接於第二電源端子，閘極被連接於汲極；空乏型NMOS電晶體，其係源極被連接於前述NMOS電晶體的汲極，汲極被連接於第一電源端子，閘極被連接於前述第二電源端子；PMOS電晶體，其係源極被連接於前述第一電源端子，閘極被連接於前述NMOS電晶體的汲極；電容器，其係一端被連接於前述PMOS電晶體的汲極，另一端被連接於前述第二電源端子；及波形整形電路，其係輸入端子被連接於前述PMOS電晶體的汲極，由輸出端子輸出作為電力開啟重置訊號。
TW101147145A 2012-01-30 2012-12-13 Power on reset circuit TWI555333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012017053 2012-01-30
JP2012211308A JP5978084B2 (ja) 2012-01-30 2012-09-25 パワーオンリセット回路

Publications (2)

Publication Number Publication Date
TW201332286A true TW201332286A (zh) 2013-08-01
TWI555333B TWI555333B (zh) 2016-10-21

Family

ID=48837920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147145A TWI555333B (zh) 2012-01-30 2012-12-13 Power on reset circuit

Country Status (5)

Country Link
US (1) US8797070B2 (zh)
JP (1) JP5978084B2 (zh)
KR (1) KR101917888B1 (zh)
CN (1) CN103227626B (zh)
TW (1) TWI555333B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108418573A (zh) * 2018-02-07 2018-08-17 中国科学院半导体研究所 电源采样电路及包括其的零功耗上电复位电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997323B (zh) * 2014-06-09 2017-01-25 上海华力微电子有限公司 一种低功耗高稳定性的复位电路
CN106027006B (zh) * 2016-05-18 2019-02-05 上海华虹宏力半导体制造有限公司 上电复位电路
US10566969B2 (en) 2017-08-28 2020-02-18 Rolls-Royce Corporation Analog power-up reset circuit for logic level reset
JP7154102B2 (ja) 2018-10-24 2022-10-17 エイブリック株式会社 基準電圧回路及びパワーオンリセット回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229118A (ja) * 1988-05-27 1990-01-31 Advanced Micro Devices Inc Ｃｍｏｓパワーオン・リセット回路
US4983857A (en) * 1989-07-31 1991-01-08 Sgs-Thomson Microelectronics, Inc. Power-up reset circuit
JPH06196989A (ja) * 1992-12-24 1994-07-15 Toshiba Corp パワーオン・リセット回路
JPH1168539A (ja) * 1997-08-08 1999-03-09 Oki Electric Ind Co Ltd パワーオンリセット回路
US6335646B1 (en) * 1999-04-28 2002-01-01 Oki Electric Industry Co., Ltd. Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage
FR2798018B1 (fr) * 1999-08-31 2002-02-15 St Microelectronics Sa Circuit de remise a zero a l'apparition d'une tension d'alimentation
JP2002271185A (ja) * 2001-03-09 2002-09-20 Ricoh Co Ltd パワーオンリセット回路
JP4103459B2 (ja) * 2002-06-12 2008-06-18 株式会社リコー パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置
US6759852B1 (en) * 2002-09-24 2004-07-06 Xilinx, Inc. VDD detection path in power-up circuit
US20050001660A1 (en) * 2003-06-26 2005-01-06 Amit Roy Power-on reset circuit
US7230456B2 (en) * 2004-02-24 2007-06-12 Intel Corporation Low current consumption detector circuit and applications
US7023244B2 (en) * 2004-06-24 2006-04-04 Faraday Technology Corp. Voltage detection circuit
KR100560942B1 (ko) * 2004-12-30 2006-03-14 주식회사 하이닉스반도체 Ｐｖｔ 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치
US7236023B2 (en) * 2005-04-14 2007-06-26 Sandisk 3D Llc Apparatus and methods for adaptive trip point detection
US20070024332A1 (en) * 2005-07-28 2007-02-01 Standard Microsystems Corporation All MOS power-on-reset circuit
US20070216453A1 (en) * 2006-03-16 2007-09-20 Hemant Vispute Power-on reset signal generation circuit and method
JP2009152735A (ja) 2007-12-19 2009-07-09 Seiko Instruments Inc パワーオンクリア回路
JP5202976B2 (ja) * 2008-02-05 2013-06-05 セイコーインスツル株式会社 プルダウン回路を備える半導体装置
JP2010166110A (ja) * 2009-01-13 2010-07-29 Seiko Instruments Inc 電圧検出回路
US8754679B2 (en) * 2009-09-29 2014-06-17 Texas Instruments Incorporated Low current power-on reset circuit and method
JP5547451B2 (ja) * 2009-10-13 2014-07-16 ラピスセミコンダクタ株式会社 パワーオンリセット回路
TW201217947A (en) * 2010-10-19 2012-05-01 Upi Semiconductor Corp Power-on reset circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108418573A (zh) * 2018-02-07 2018-08-17 中国科学院半导体研究所 电源采样电路及包括其的零功耗上电复位电路
CN108418573B (zh) * 2018-02-07 2024-02-06 中国科学院半导体研究所 电源采样电路及包括其的零功耗上电复位电路

Also Published As

Publication number Publication date
US8797070B2 (en) 2014-08-05
KR20130088064A (ko) 2013-08-07
CN103227626B (zh) 2017-03-01
KR101917888B1 (ko) 2018-11-13
JP2013179561A (ja) 2013-09-09
JP5978084B2 (ja) 2016-08-24
CN103227626A (zh) 2013-07-31
US20130194011A1 (en) 2013-08-01
TWI555333B (zh) 2016-10-21

Similar Documents

Publication Publication Date Title
TWI555333B (zh) Power on reset circuit
TWI470929B (zh) 電力開啓重置電路
JP2008533824A (ja) 電源電圧を超える入力のサンプリングを可能にするブートストラップ回路
US20190123638A1 (en) Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation
US20100033884A1 (en) Esd protection trigger circuit
US7482847B2 (en) Power-on reset circuit
US10116299B2 (en) Power-on reset circuit
TW201434266A (zh) 移位電路
US20140168831A1 (en) Esd protection circuit
JP2010147835A (ja) パワーオンリセット回路
US20140210564A1 (en) Relaxation oscillator with self-biased comparator
US9369123B2 (en) Power-on reset circuit
JP2012105007A (ja) パワーオンリセット回路
JP5979162B2 (ja) パワーオンリセット回路
JP2015170996A (ja) パワーオンリセット回路
US8723581B1 (en) Input buffers
US20050012531A1 (en) Power-on reset circuit
US8779850B2 (en) Bootstrap circuit
US20100231273A1 (en) Semiconductor device
TWI659610B (zh) 具有磁滯功能之電源啟動重置電路
CN118054777A (zh) 一种复位电路及电子芯片
JP6113489B2 (ja) 半導体回路及び半導体装置
JP6036272B2 (ja) レベルシフト回路、パワーオンリセット回路及び半導体集積回路
JP4919704B2 (ja) パワーオンリセット回路
TWI511450B (zh) 開關電路