JP4103459B2 - パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置 - Google Patents
パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置 Download PDFInfo
- Publication number
- JP4103459B2 JP4103459B2 JP2002171205A JP2002171205A JP4103459B2 JP 4103459 B2 JP4103459 B2 JP 4103459B2 JP 2002171205 A JP2002171205 A JP 2002171205A JP 2002171205 A JP2002171205 A JP 2002171205A JP 4103459 B2 JP4103459 B2 JP 4103459B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power
- reset
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源投入時に、リセット付ラッチ回路等の揮発性データを記憶する回路を備える半導体装置の回路を初期値に設定する信号を出力するパワーオンリセット回路技術に関する。
【０００２】
【従来の技術】
リセット付ラッチ回路等の揮発性データを記憶する回路では、最初の電源投入時の回路を初期値に設定する必要がある場合がある。この機能を有するパワーオンリセット回路は従来からさまざま発表されている（例えば、特開平９−２７０６８６号公報参照）。
【０００３】
図１７は、先に提案されたパワーオンリセット回路を示す図である。図１７に示したパワーオンリセット回路は、Ｐ型ＭＯＳトランジスタＰ１１とＮ型ＭＯＳトランジスタＮＤ１１からなる動作電圧設定回路１１と、Ｐ型ＭＯＳトランジスタＰ１２およびＰ１３とコンデンサＣ１１からなる充電回路１２と、Ｐ型ＭＯＳトランジスタＰ１４とＮ型ＭＯＳトランジスタＮ１１からなるインバータ回路１３とで構成されている。
【０００４】
次に、図１７に示すパワーオンリセット回路の動作を説明する。
電源ＶＣＣ投入後、Ｐ型ＭＯＳトランジスタの閾値電圧を上回ると、動作電圧設定回路１１のＰ型ＭＯＳトランジスタＰ１１のＡ１点には電源ＶＣＣの電圧値に一定の差を持った電圧が出力される。充電回路１２のＰ型ＭＯＳトランジスタＰ１２は前記Ａ１点の電圧により一定のインピーダンスに制御され、コンデンサＣ１１の充電を開始する。
【０００５】
また、電源ＶＣＣ投入後、インバータ回路１３の出力ＰＯＣはＨレベルとなり、パワーオンリセットが開始される。コンデンサＣ１１の充電により充電回路１２のＢ１点がインバータ回路１３の閾値電圧を上回ると、出力ＰＯＣはＬレベルとなり、パワーオンリセットが解除される。
【０００６】
次に、電源ＶＣＣの電圧変動時の動作について説明する。
インバータ回路１３の出力ＰＯＣはＬレベルに変化することで、Ｐ型ＭＯＳトランジスタＰ１３がオンし、充電回路１２のインピーダンスが低くなり、時定数ＣＲが短くなる。その結果、電源ＶＣＣの電圧変動と充電回路１２のＢ１点の電圧変動が同程度となり、インバータ回路１３の入力電圧は閾値を下回ることなくＬレベル出力を維持することができ、それによって誤動作を防ぐことができる。
【０００７】
上記パワーオンリセット回路によれば、複数の動作電源電圧で動作する半導体装置において、電源投入時の回路のリセット動作、および、電源投入後の電源の切り替え等で発生する電圧の変動による誤動作を防ぐことが可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記パワーオンリセット回路においては、電源ＶＣＣ投入時の電圧レベルによりインバータ回路１３の閾値電圧が大幅に変化するため、パワーオンリセット期間を最適化することが困難であった。図１８は、電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間の関係を示した図である。
【０００９】
同図から明らかように、電源ＶＣＣ立ち上げ電圧レベルが低い時にはパワーオンリセット期間は短く（同図（ａ）参照）、電源ＶＣＣ立ち上げ電圧レベルが高くなるにつれてパワーオンリセット期間も長くなり（同図（ｂ）（ｃ）参照）、最適なパターンｗ-オンリセット期間にすることが困難であった。本例では、電源ＶＣＣ立ち上げ電圧レベルとして、１Ｖ、３Ｖ、６Ｖの例を示した。
【００１０】
なお、図１８（ａ）〜（ｃ）は、電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣが重なって見難いので、それぞれの図の各電圧レベルをわかりやすく分解して図１９〜図２１に示した。
【００１１】
さらに、電源ＶＣＣが瞬断したような場合（瞬断状態）にはＰ型ＭＯＳトランジスタＰ１３の誤動作によりパワーオンリセットが開始されない可能性も考えられる。
【００１２】
本発明は、上述した問題点を解消し、複数の動作電源電圧にて動作する半導体装置にて、電源投入時の回路のリセット動作、および、電源投入後の電源の切り替え等で発生する電圧の変動による誤動作を防ぎ、さらに、電源投入時の電圧レベルによるパワーオンリセット期間の変動を減らし、パワーオンリセット電圧を最適化することが可能なパワーオンリセット回路（請求項１〜４）およびそれを具備した半導体装置（請求項５）を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、次のような構成を有している。
（１）請求項１記載の発明は、電源投入時にリセット信号を発生して回路の初期設定を行うパワーオンリセット回路であって、電源VCCと、第１のＰ型ＭＯＳトランジスタ（Ｐ１）とディプレッション型の第１のＮ型ＭＯＳトランジスタ（ＮＤ１）からなる動作電圧設定回路（１）と、動作電圧設定回路（１）の出力で制御される第２のＰ型ＭＯＳトランジスタ（Ｐ２）と第１のコンデンサ（Ｃ１）からなる充電回路（２）と、該充電回路（２）の出力で制御される第３のＰ型ＭＯＳトランジスタ（Ｐ３）および第２のＮ型ＭＯＳトランジスタ（Ｎ１）からなるインバータ回路（３）と、電源VCCから電圧を供給され、インバータ回路（３）にのみ任意に設定された定電圧を供給する定電圧発生回路（４）と、インバータ回路の出力を前記定電圧から所定のレベル電圧にレベル変換するレベルシフト回路（５）とを備えることを特徴としている。
【００１４】
（２）請求項２記載の発明は、電源投入時にリセット信号を発生して回路の初期設定を行うパワーオンリセット回路であって、電源VCCと、第１のＰ型ＭＯＳトランジスタ（Ｐ１）とデプレッション型の第１のＮ型ＭＯＳトランジスタ（ＮＤ１）からなる動作電圧設定回路（１）と、動作電圧設定回路（１）の出力で制御される第２のＰ型ＭＯＳトランジスタ（Ｐ２）と第１のコンデンサ（Ｃ１）からなる充電回路（２）と、該充電回路（２）の出力で制御される第３のＰ型ＭＯＳトランジスタ（Ｐ３）および第２のＮ型ＭＯＳトランジスタ（Ｎ１）からなるインバータ回路（３）と、動作電圧設定回路（１）および充電回路（２）に電源ＶＣＣ電圧を供給する手段と、電源ＶＣＣから電圧を供給され、インバータ回路（３）に任意に設定された定電圧を供給する定電圧発生回路（４）と、前記インバータ回路の出力を前記定電圧から所定のレベル電圧にレベル変換するレベルシフト回路（５）とを備えることを特徴としている。
【００１５】
（３）請求項３記載の発明は、電源ＶＣＣから前記定電圧以上の電圧が投入された場合において、充電回路（３）の時定数ＣＲの調整によりパワーオンリセット期間を決定するようにしたことを特徴としている。
（４）請求項４記載の発明は、電源ＶＣＣから前記定電圧以上の電圧が投入された場合において、定電圧発生回路（４）からインバータ回路（３）に供給する定電圧の値によりパワーオンリセット電圧を決めるようにしたことを特徴としている。
（５）請求項５記載の発明は、上記請求項１〜４のいずれか１項に記載のパワーオンリセット回路を具備した半導体装置である。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を、図面を用いて説明する。
（参考例）
まず、本発明の参考例を詳細に説明する。
図１は、本参考例に係るパワーオンリセット回路の構成図である。
同図に示すように、本参考例におけるパワーオンリセット回路は、第１のＰ型ＭＯＳトランジスタＰ１と第１のＮ型ＭＯＳトランジスタＮＤ１（ＮＤはＮ型でデプレッション型であることを示している）からなる動作電圧設定回路１と、第２のＰ型ＭＯＳトランジスタＰ２と第１のコンデンサＣ１からなる充電回路２と、第３のＰ型ＭＯＳトランジスタＰ３と第２のＮ型ＭＯＳトランジスタＮ１からなるインバータ回路３とを有している。これら動作電圧設定回路１と充電回路２とインバータ回路３でパワーオンリセット信号発生回路を構成している。
【００１７】
本参考例のパワーオンリセット回路は、このような構成を有するパワーオンリセット信号発生回路と、このパワーオンリセット信号発生回路を任意に設定された定電圧にて動作させるための手段である定電圧発生回路４と、インバータ回路３の出力を前記定電圧からレベル変換するための手段であるレベルシフト回路５とから構成されている。
【００１８】
図２は、図１に示した参考例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図であり、同図（ａ）はＶＣＣ＝１Ｖ、同図（ｂ）はＶＣＣ＝３Ｖ、同図（ｃ）はＶＣＣ＝６Ｖの場合のパワーオンリセット期間を示している。同図には、電源ＶＣＣ立ち上げ電圧レベルＶＣＣと出力ＰＯＣの他に、図１のＤ点、Ａ点、Ｂ点、Ｃ点の電圧も示してある。
【００１９】
なお、図２（ａ）〜（ｃ）は、電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれの図を各電圧レベル毎に図３〜図５に分解してわかりやすく示した。
【００２０】
以下、図１の構成を有するパワーオンリセット回路の動作を、図２を参照しながら説明する。各電圧毎に分解して示した図３〜図５も必要に応じて参照されたい。
【００２１】
▲１▼電源ＶＣＣ電圧投入時の動作
電源ＶＣＣ投入後、電源ＶＣＣにより動作する定電圧発生回路４が動作を開始すると、定電圧発生回路４の出力Ｄ点には電源ＶＣＣ以下で予め任意に設定された電圧が出力される。ここでは、ＶＣＣとして１Ｖ（図２（ａ），図３），３Ｖ（図２（ｂ），図４），６Ｖ（図２（ｃ），図５）の例を示している。
【００２２】
これらの図からわかるように、定電圧発生回路４の出力Ｄ点の電圧により動作する動作電圧設定回路１のＰ型ＭＯＳトランジスタＰ１のＡ点には前記Ｄ点の電圧に一定の差を持った電圧が出力される。
【００２３】
また、前記Ｄ点の電圧により動作するインバータ回路３の出力Ｃ点、および、レベルシフト回路５（先に述べたように、出力Ｃ点を前記Ｄ点の電圧から電源ＶＣＣのレベルにレベル変換する）の出力ＰＯＣはＨレベルとなり、パワーオンリセットが開始される。さらに、充電回路２のＰ型ＭＯＳトランジスタＰ２は前記Ａ点の電圧により一定のインピーダンスに制御され、コンデンサＣ１の充電を開始する。
【００２４】
充電の結果、充電回路２のＢ点がインバータ回路３の閾値電圧を上回ると、インバータ回路３の出力Ｃ点、および、レベルシフト回路５の出力ＰＯＣはＬレベルとなり、パワーオンリセットが解除される。
【００２５】
動作電圧設定回路１、充電回路２、インバータ回路３は、前記Ｄ点の電圧により動作するため、電源ＶＣＣから前記Ｄ点の電圧間で電源ＶＣＣの電圧が投入された場合は、時定数ＣＲおよびインバータ回路の閾値電圧が変化することがなく、一定のパワーオンリセット期間を設定することが可能となる（図２（ａ）〜図２（ｃ）および図３（ｆ），図４（ｆ）,図５（ｆ）参照）。
【００２６】
▲２▼電源ＶＣＣ電圧変動時の動作
次に、電源VCC電圧に変動があったときの動作について説明する。
図６は、電源VCC電圧に変動があったときのD点，Ａ点，Ｂ点，Ｃ点および出力POCの電圧の変化を示す図である。図７は、図６の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれを（ａ）〜（ｆ）に分解して示した図である。
【００２７】
図８は図６の区間▲１▼の拡大図であり、図９は、図８の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれを（ａ）〜（ｆ）に分解して示した図である。
【００２８】
定電圧発生回路４は、前記設定電圧以上の電源ＶＣＣ電圧で動作させる場合は定電圧を出力し、前記設定電圧以下の電源ＶＣＣ電圧で動作させる場合は電源ＶＣＣ電圧程度が出力されるよう構成されている。そのため、前記設定電圧以上で電源ＶＣＣ電圧が変動した場合には、前記Ｄ点の電圧に変動がないため、パワーオンリセット解除状態を維持できる（図８の区間１参照）。
【００２９】
また、前記設定電圧以下まで電源ＶＣＣが降下した場合についても、インバータ回路３の閾値電圧以上であれば、充電回路２のＢ点がインバータ回路３の閾値電圧を下回ることがなくパワーオンリセット解除状態を維持できる（図８の区間２参照）。
【００３０】
しかし、インバータ回路３の閾値電圧以下、或いは、定電圧発生回路４の動作下限電圧以下に電源ＶＣＣが降下すると、再度電源ＶＣＣが投入された際、充電回路２のＢ点は充分に放電されており、インバータ回路３の閾値電圧を下回るためパワーオンリセットが開始される（図８の区間３参照）。
【００３１】
その結果、定電圧発生回路４の前記設定電圧、インバータ回路３の閾値電圧、および、充電回路２の時定数ＣＲを調整することにより、パワーオンリセット電圧を設定することが可能となる。
【００３２】
▲３▼電源ＶＣＣ瞬断時の動作
次に、電源VCC電圧の瞬断時の動作について説明する。
図１０は図６の区間▲２▼の拡大図であり、図１１は、図１０の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれを（ａ）〜（ｆ）に分解して示した図である。
【００３３】
電源ＶＣＣの電圧降下時には充電回路２のＢ点が充分放電されているため、再度、電源ＶＣＣが投入された際は、上記▲１▼で説明した電源ＶＣＣ電圧投入時の動作と実質的に同じ動作となるので説明は省略する（図１０参照）。
【００３４】
（実施例）
次に、本発明の実施例を説明する。
図１２は、本実施例に係るパワーオンリセット回路の構成図である。
同図に示すように、本実施例におけるパワーオンリセット回路は、第１のＰ型ＭＯＳトランジスタＰ１と第１のＮ型ＭＯＳトランジスタＮＤ１（ＮＤはＮ型でデプレッション型であることを示している）からなる動作電圧設定回路１と、第２のＰ型ＭＯＳトランジスタＰ２と第１のコンデンサＣ１からなる充電回路２と、第３のＰ型ＭＯＳトランジスタＰ３と第２のＮ型ＭＯＳトランジスタＮ１からなるインバータ回路３とを有している。これら動作電圧設定回路１と充電回路２とインバータ回路３でパワーオンリセット信号発生回路を構成している。
【００３５】
本実施例のパワーオンリセット回路は、参考例と同様に、このような構成を有するパワーオンリセット信号発生回路と、このパワーオンリセット信号発生回路を任意に設定された定電圧にて動作させるための手段である定電圧発生回路４と、インバータ回路３の出力を前記定電圧からレベル変換するための手段であるレベルシフト回路５とから構成されている。
【００３６】
本実施例では、参考例と異なり、動作電圧設定回路１と充電回路２に電源ＶＣＣ立ち上げ電圧を直接供給するとともに、任意に設定された定電圧にて動作させるための手段である定電圧発生回路４の出力を前記インバータ回路３に供給するようにしている。
【００３７】
図１３は、図１２に示した実施例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図であり、同図（ａ）はＶＣＣ＝１Ｖ、同図（ｂ）はＶＣＣ＝３Ｖ、同図（ｃ）はＶＣＣ＝６Ｖの場合のパワーオンリセット期間を示している。同図には、電源ＶＣＣ立ち上げ電圧レベルＶＣＣと出力ＰＯＣの他に、図１２のＤ点、Ａ点、Ｂ点、Ｃ点の電圧も示してある。
【００３８】
なお、図１３（ａ）〜（ｃ）は、電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれの図を各電圧レベル毎に図１４〜図１６に分解してわかりやすく示した。
【００３９】
以下、図１２の構成を有するパワーオンリセット回路の動作を、図１３を参照しながら説明する。各電圧毎に分解して示した図１４〜図１６も必要に応じて参照されたい。
【００４０】
▲１▼電源ＶＣＣ電圧投入時の動作
電源ＶＣＣ投入後、電源ＶＣＣにより動作する定電圧発生回路４が動作を開始すると、定電圧発生回路４の出力Ｄ点には電源ＶＣＣ以下で予め任意に設定された電圧が出力される。ここでは、ＶＣＣとして１Ｖ（図１３（ａ），図１４），３Ｖ（図１３（ｂ），図１５），６Ｖ（図１３（ｃ），図１６）の例を示している。これらの図からわかるように、電源ＶＣＣにより動作する動作電圧設定回路１のＰ型ＭＯＳトランジスタＰ１のＡ点には前記ＶＣＣの電圧に一定の差を持った電圧が出力される。
【００４１】
また、前記Ｄ点の電圧により動作するインバータ回路３の出力Ｃ点、および、レベルシフト回路５（先に述べたように、出力Ｃ点を前記Ｄ点の電圧から電源ＶＣＣのレベルにレベル変換する）の出力ＰＯＣはＨレベルとなり、パワーオンリセットが開始される。さらに、充電回路２のＰ型ＭＯＳトランジスタＰ２は前記Ａ点の電圧により一定のインピーダンスに制御され、コンデンサＣ１の充電を開始する。
【００４２】
充電の結果、充電回路２のＢ点がインバータ回路３の閾値電圧を上回ると、インバータ回路３の出力Ｃ点、および、レベルシフト回路５の出力ＰＯＣはＬレベルとなり、パワーオンリセットが解除される。
【００４３】
本実施例では、動作電圧設定回路１、充電回路２は電源VCCにより、インバータ回路３は、前記Ｄ点の電圧により動作するため、参考例と同様に、電源ＶＣＣから前記Ｄ点の電圧間で電源ＶＣＣの電圧が投入された場合は、充電回路２の時定数ＣＲおよびインバータ回路の閾値電圧が変化することがなく、一定のパワーオンリセット期間を設定することが可能となる（図１３（ａ）〜図１３（ｃ）および図１４（ｆ），図１５（ｆ）,図１６（ｆ）参照）。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、複数の動作電源電圧にて動作する半導体装置にて、電源投入時の回路のリセット動作、および、電源投入後の電源の切り替え等で発生する電圧の変動による誤動作を防ぎ、さらに、電源投入時の電圧レベルによるパワーオンリセット期間の変動を減らし、パワーオンリセット電圧を最適化したパワーオンリセット回路（請求項１〜４）およびそれを用いた半導体装置（請求項５）を実現できる。
【図面の簡単な説明】
【図１】 本発明の参考例に係るパワーオンリセット回路の構成図である。
【図２】 図１に示した参考例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図である。
【図３】図２（ａ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。分解図である。
【図４】図２（ｂ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。。
【図５】図２（ｃ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。。
【図６】電源VCC電圧に変動があったときのD点，Ａ点，Ｂ点，Ｃ点および出力POCの電圧の変化を示す図である。
【図７】図６の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図８】図６の区間▲１▼の拡大図である。
【図９】図８の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１０】図６の区間▲２▼の拡大図である。
【図１１】図１０の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１２】 本実施例に係るパワーオンリセット回路の構成図である。
【図１３】 図１２に示した実施例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図である。
【図１４】図１３（ａ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１５】図１３（ｂ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１６】図１３（ｃ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１７】先に提案されたパワーオンリセット回路を示す図である。
【図１８】図１７に示したパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間の関係を示した図である。
【図１９】図１８（ａ）の電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣを分解して示した図である。
【図２０】図１８（ｂ）の電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣを分解して示した図である。
【図２１】図１８（ｃ）の電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣを分解して示した図である。
【符号の説明】
１：動作電圧設定回路、
２：充電回路、
３：インバータ回路、
４：定電圧発生回路、
５：レベルシフト回路、
Ｐ１：第１のＰ型ＭＯＳトランジスタ、
ＮＤ１：第１のＮ型ＭＯＳトランジスタ、
Ｐ２：第２のＰ型ＭＯＳトランジスタ、
Ｃ１：第１のコンデンサ、
Ｐ３：第３のＰ型ＭＯＳトランジスタ、
Ｎ１：第２のＮ型ＭＯＳトランジスタ、
【発明の属する技術分野】
本発明は、電源投入時に、リセット付ラッチ回路等の揮発性データを記憶する回路を備える半導体装置の回路を初期値に設定する信号を出力するパワーオンリセット回路技術に関する。
【０００２】
【従来の技術】
リセット付ラッチ回路等の揮発性データを記憶する回路では、最初の電源投入時の回路を初期値に設定する必要がある場合がある。この機能を有するパワーオンリセット回路は従来からさまざま発表されている（例えば、特開平９−２７０６８６号公報参照）。
【０００３】
図１７は、先に提案されたパワーオンリセット回路を示す図である。図１７に示したパワーオンリセット回路は、Ｐ型ＭＯＳトランジスタＰ１１とＮ型ＭＯＳトランジスタＮＤ１１からなる動作電圧設定回路１１と、Ｐ型ＭＯＳトランジスタＰ１２およびＰ１３とコンデンサＣ１１からなる充電回路１２と、Ｐ型ＭＯＳトランジスタＰ１４とＮ型ＭＯＳトランジスタＮ１１からなるインバータ回路１３とで構成されている。
【０００４】
次に、図１７に示すパワーオンリセット回路の動作を説明する。
電源ＶＣＣ投入後、Ｐ型ＭＯＳトランジスタの閾値電圧を上回ると、動作電圧設定回路１１のＰ型ＭＯＳトランジスタＰ１１のＡ１点には電源ＶＣＣの電圧値に一定の差を持った電圧が出力される。充電回路１２のＰ型ＭＯＳトランジスタＰ１２は前記Ａ１点の電圧により一定のインピーダンスに制御され、コンデンサＣ１１の充電を開始する。
【０００５】
また、電源ＶＣＣ投入後、インバータ回路１３の出力ＰＯＣはＨレベルとなり、パワーオンリセットが開始される。コンデンサＣ１１の充電により充電回路１２のＢ１点がインバータ回路１３の閾値電圧を上回ると、出力ＰＯＣはＬレベルとなり、パワーオンリセットが解除される。
【０００６】
次に、電源ＶＣＣの電圧変動時の動作について説明する。
インバータ回路１３の出力ＰＯＣはＬレベルに変化することで、Ｐ型ＭＯＳトランジスタＰ１３がオンし、充電回路１２のインピーダンスが低くなり、時定数ＣＲが短くなる。その結果、電源ＶＣＣの電圧変動と充電回路１２のＢ１点の電圧変動が同程度となり、インバータ回路１３の入力電圧は閾値を下回ることなくＬレベル出力を維持することができ、それによって誤動作を防ぐことができる。
【０００７】
上記パワーオンリセット回路によれば、複数の動作電源電圧で動作する半導体装置において、電源投入時の回路のリセット動作、および、電源投入後の電源の切り替え等で発生する電圧の変動による誤動作を防ぐことが可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記パワーオンリセット回路においては、電源ＶＣＣ投入時の電圧レベルによりインバータ回路１３の閾値電圧が大幅に変化するため、パワーオンリセット期間を最適化することが困難であった。図１８は、電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間の関係を示した図である。
【０００９】
同図から明らかように、電源ＶＣＣ立ち上げ電圧レベルが低い時にはパワーオンリセット期間は短く（同図（ａ）参照）、電源ＶＣＣ立ち上げ電圧レベルが高くなるにつれてパワーオンリセット期間も長くなり（同図（ｂ）（ｃ）参照）、最適なパターンｗ-オンリセット期間にすることが困難であった。本例では、電源ＶＣＣ立ち上げ電圧レベルとして、１Ｖ、３Ｖ、６Ｖの例を示した。
【００１０】
なお、図１８（ａ）〜（ｃ）は、電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣが重なって見難いので、それぞれの図の各電圧レベルをわかりやすく分解して図１９〜図２１に示した。
【００１１】
さらに、電源ＶＣＣが瞬断したような場合（瞬断状態）にはＰ型ＭＯＳトランジスタＰ１３の誤動作によりパワーオンリセットが開始されない可能性も考えられる。
【００１２】
本発明は、上述した問題点を解消し、複数の動作電源電圧にて動作する半導体装置にて、電源投入時の回路のリセット動作、および、電源投入後の電源の切り替え等で発生する電圧の変動による誤動作を防ぎ、さらに、電源投入時の電圧レベルによるパワーオンリセット期間の変動を減らし、パワーオンリセット電圧を最適化することが可能なパワーオンリセット回路（請求項１〜４）およびそれを具備した半導体装置（請求項５）を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、次のような構成を有している。
（１）請求項１記載の発明は、電源投入時にリセット信号を発生して回路の初期設定を行うパワーオンリセット回路であって、電源VCCと、第１のＰ型ＭＯＳトランジスタ（Ｐ１）とディプレッション型の第１のＮ型ＭＯＳトランジスタ（ＮＤ１）からなる動作電圧設定回路（１）と、動作電圧設定回路（１）の出力で制御される第２のＰ型ＭＯＳトランジスタ（Ｐ２）と第１のコンデンサ（Ｃ１）からなる充電回路（２）と、該充電回路（２）の出力で制御される第３のＰ型ＭＯＳトランジスタ（Ｐ３）および第２のＮ型ＭＯＳトランジスタ（Ｎ１）からなるインバータ回路（３）と、電源VCCから電圧を供給され、インバータ回路（３）にのみ任意に設定された定電圧を供給する定電圧発生回路（４）と、インバータ回路の出力を前記定電圧から所定のレベル電圧にレベル変換するレベルシフト回路（５）とを備えることを特徴としている。
【００１４】
（２）請求項２記載の発明は、電源投入時にリセット信号を発生して回路の初期設定を行うパワーオンリセット回路であって、電源VCCと、第１のＰ型ＭＯＳトランジスタ（Ｐ１）とデプレッション型の第１のＮ型ＭＯＳトランジスタ（ＮＤ１）からなる動作電圧設定回路（１）と、動作電圧設定回路（１）の出力で制御される第２のＰ型ＭＯＳトランジスタ（Ｐ２）と第１のコンデンサ（Ｃ１）からなる充電回路（２）と、該充電回路（２）の出力で制御される第３のＰ型ＭＯＳトランジスタ（Ｐ３）および第２のＮ型ＭＯＳトランジスタ（Ｎ１）からなるインバータ回路（３）と、動作電圧設定回路（１）および充電回路（２）に電源ＶＣＣ電圧を供給する手段と、電源ＶＣＣから電圧を供給され、インバータ回路（３）に任意に設定された定電圧を供給する定電圧発生回路（４）と、前記インバータ回路の出力を前記定電圧から所定のレベル電圧にレベル変換するレベルシフト回路（５）とを備えることを特徴としている。
【００１５】
（３）請求項３記載の発明は、電源ＶＣＣから前記定電圧以上の電圧が投入された場合において、充電回路（３）の時定数ＣＲの調整によりパワーオンリセット期間を決定するようにしたことを特徴としている。
（４）請求項４記載の発明は、電源ＶＣＣから前記定電圧以上の電圧が投入された場合において、定電圧発生回路（４）からインバータ回路（３）に供給する定電圧の値によりパワーオンリセット電圧を決めるようにしたことを特徴としている。
（５）請求項５記載の発明は、上記請求項１〜４のいずれか１項に記載のパワーオンリセット回路を具備した半導体装置である。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を、図面を用いて説明する。
（参考例）
まず、本発明の参考例を詳細に説明する。
図１は、本参考例に係るパワーオンリセット回路の構成図である。
同図に示すように、本参考例におけるパワーオンリセット回路は、第１のＰ型ＭＯＳトランジスタＰ１と第１のＮ型ＭＯＳトランジスタＮＤ１（ＮＤはＮ型でデプレッション型であることを示している）からなる動作電圧設定回路１と、第２のＰ型ＭＯＳトランジスタＰ２と第１のコンデンサＣ１からなる充電回路２と、第３のＰ型ＭＯＳトランジスタＰ３と第２のＮ型ＭＯＳトランジスタＮ１からなるインバータ回路３とを有している。これら動作電圧設定回路１と充電回路２とインバータ回路３でパワーオンリセット信号発生回路を構成している。
【００１７】
本参考例のパワーオンリセット回路は、このような構成を有するパワーオンリセット信号発生回路と、このパワーオンリセット信号発生回路を任意に設定された定電圧にて動作させるための手段である定電圧発生回路４と、インバータ回路３の出力を前記定電圧からレベル変換するための手段であるレベルシフト回路５とから構成されている。
【００１８】
図２は、図１に示した参考例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図であり、同図（ａ）はＶＣＣ＝１Ｖ、同図（ｂ）はＶＣＣ＝３Ｖ、同図（ｃ）はＶＣＣ＝６Ｖの場合のパワーオンリセット期間を示している。同図には、電源ＶＣＣ立ち上げ電圧レベルＶＣＣと出力ＰＯＣの他に、図１のＤ点、Ａ点、Ｂ点、Ｃ点の電圧も示してある。
【００１９】
なお、図２（ａ）〜（ｃ）は、電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれの図を各電圧レベル毎に図３〜図５に分解してわかりやすく示した。
【００２０】
以下、図１の構成を有するパワーオンリセット回路の動作を、図２を参照しながら説明する。各電圧毎に分解して示した図３〜図５も必要に応じて参照されたい。
【００２１】
▲１▼電源ＶＣＣ電圧投入時の動作
電源ＶＣＣ投入後、電源ＶＣＣにより動作する定電圧発生回路４が動作を開始すると、定電圧発生回路４の出力Ｄ点には電源ＶＣＣ以下で予め任意に設定された電圧が出力される。ここでは、ＶＣＣとして１Ｖ（図２（ａ），図３），３Ｖ（図２（ｂ），図４），６Ｖ（図２（ｃ），図５）の例を示している。
【００２２】
これらの図からわかるように、定電圧発生回路４の出力Ｄ点の電圧により動作する動作電圧設定回路１のＰ型ＭＯＳトランジスタＰ１のＡ点には前記Ｄ点の電圧に一定の差を持った電圧が出力される。
【００２３】
また、前記Ｄ点の電圧により動作するインバータ回路３の出力Ｃ点、および、レベルシフト回路５（先に述べたように、出力Ｃ点を前記Ｄ点の電圧から電源ＶＣＣのレベルにレベル変換する）の出力ＰＯＣはＨレベルとなり、パワーオンリセットが開始される。さらに、充電回路２のＰ型ＭＯＳトランジスタＰ２は前記Ａ点の電圧により一定のインピーダンスに制御され、コンデンサＣ１の充電を開始する。
【００２４】
充電の結果、充電回路２のＢ点がインバータ回路３の閾値電圧を上回ると、インバータ回路３の出力Ｃ点、および、レベルシフト回路５の出力ＰＯＣはＬレベルとなり、パワーオンリセットが解除される。
【００２５】
動作電圧設定回路１、充電回路２、インバータ回路３は、前記Ｄ点の電圧により動作するため、電源ＶＣＣから前記Ｄ点の電圧間で電源ＶＣＣの電圧が投入された場合は、時定数ＣＲおよびインバータ回路の閾値電圧が変化することがなく、一定のパワーオンリセット期間を設定することが可能となる（図２（ａ）〜図２（ｃ）および図３（ｆ），図４（ｆ）,図５（ｆ）参照）。
【００２６】
▲２▼電源ＶＣＣ電圧変動時の動作
次に、電源VCC電圧に変動があったときの動作について説明する。
図６は、電源VCC電圧に変動があったときのD点，Ａ点，Ｂ点，Ｃ点および出力POCの電圧の変化を示す図である。図７は、図６の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれを（ａ）〜（ｆ）に分解して示した図である。
【００２７】
図８は図６の区間▲１▼の拡大図であり、図９は、図８の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれを（ａ）〜（ｆ）に分解して示した図である。
【００２８】
定電圧発生回路４は、前記設定電圧以上の電源ＶＣＣ電圧で動作させる場合は定電圧を出力し、前記設定電圧以下の電源ＶＣＣ電圧で動作させる場合は電源ＶＣＣ電圧程度が出力されるよう構成されている。そのため、前記設定電圧以上で電源ＶＣＣ電圧が変動した場合には、前記Ｄ点の電圧に変動がないため、パワーオンリセット解除状態を維持できる（図８の区間１参照）。
【００２９】
また、前記設定電圧以下まで電源ＶＣＣが降下した場合についても、インバータ回路３の閾値電圧以上であれば、充電回路２のＢ点がインバータ回路３の閾値電圧を下回ることがなくパワーオンリセット解除状態を維持できる（図８の区間２参照）。
【００３０】
しかし、インバータ回路３の閾値電圧以下、或いは、定電圧発生回路４の動作下限電圧以下に電源ＶＣＣが降下すると、再度電源ＶＣＣが投入された際、充電回路２のＢ点は充分に放電されており、インバータ回路３の閾値電圧を下回るためパワーオンリセットが開始される（図８の区間３参照）。
【００３１】
その結果、定電圧発生回路４の前記設定電圧、インバータ回路３の閾値電圧、および、充電回路２の時定数ＣＲを調整することにより、パワーオンリセット電圧を設定することが可能となる。
【００３２】
▲３▼電源ＶＣＣ瞬断時の動作
次に、電源VCC電圧の瞬断時の動作について説明する。
図１０は図６の区間▲２▼の拡大図であり、図１１は、図１０の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれを（ａ）〜（ｆ）に分解して示した図である。
【００３３】
電源ＶＣＣの電圧降下時には充電回路２のＢ点が充分放電されているため、再度、電源ＶＣＣが投入された際は、上記▲１▼で説明した電源ＶＣＣ電圧投入時の動作と実質的に同じ動作となるので説明は省略する（図１０参照）。
【００３４】
（実施例）
次に、本発明の実施例を説明する。
図１２は、本実施例に係るパワーオンリセット回路の構成図である。
同図に示すように、本実施例におけるパワーオンリセット回路は、第１のＰ型ＭＯＳトランジスタＰ１と第１のＮ型ＭＯＳトランジスタＮＤ１（ＮＤはＮ型でデプレッション型であることを示している）からなる動作電圧設定回路１と、第２のＰ型ＭＯＳトランジスタＰ２と第１のコンデンサＣ１からなる充電回路２と、第３のＰ型ＭＯＳトランジスタＰ３と第２のＮ型ＭＯＳトランジスタＮ１からなるインバータ回路３とを有している。これら動作電圧設定回路１と充電回路２とインバータ回路３でパワーオンリセット信号発生回路を構成している。
【００３５】
本実施例のパワーオンリセット回路は、参考例と同様に、このような構成を有するパワーオンリセット信号発生回路と、このパワーオンリセット信号発生回路を任意に設定された定電圧にて動作させるための手段である定電圧発生回路４と、インバータ回路３の出力を前記定電圧からレベル変換するための手段であるレベルシフト回路５とから構成されている。
【００３６】
本実施例では、参考例と異なり、動作電圧設定回路１と充電回路２に電源ＶＣＣ立ち上げ電圧を直接供給するとともに、任意に設定された定電圧にて動作させるための手段である定電圧発生回路４の出力を前記インバータ回路３に供給するようにしている。
【００３７】
図１３は、図１２に示した実施例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図であり、同図（ａ）はＶＣＣ＝１Ｖ、同図（ｂ）はＶＣＣ＝３Ｖ、同図（ｃ）はＶＣＣ＝６Ｖの場合のパワーオンリセット期間を示している。同図には、電源ＶＣＣ立ち上げ電圧レベルＶＣＣと出力ＰＯＣの他に、図１２のＤ点、Ａ点、Ｂ点、Ｃ点の電圧も示してある。
【００３８】
なお、図１３（ａ）〜（ｃ）は、電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣが重なって見難いので、それぞれの図を各電圧レベル毎に図１４〜図１６に分解してわかりやすく示した。
【００３９】
以下、図１２の構成を有するパワーオンリセット回路の動作を、図１３を参照しながら説明する。各電圧毎に分解して示した図１４〜図１６も必要に応じて参照されたい。
【００４０】
▲１▼電源ＶＣＣ電圧投入時の動作
電源ＶＣＣ投入後、電源ＶＣＣにより動作する定電圧発生回路４が動作を開始すると、定電圧発生回路４の出力Ｄ点には電源ＶＣＣ以下で予め任意に設定された電圧が出力される。ここでは、ＶＣＣとして１Ｖ（図１３（ａ），図１４），３Ｖ（図１３（ｂ），図１５），６Ｖ（図１３（ｃ），図１６）の例を示している。これらの図からわかるように、電源ＶＣＣにより動作する動作電圧設定回路１のＰ型ＭＯＳトランジスタＰ１のＡ点には前記ＶＣＣの電圧に一定の差を持った電圧が出力される。
【００４１】
また、前記Ｄ点の電圧により動作するインバータ回路３の出力Ｃ点、および、レベルシフト回路５（先に述べたように、出力Ｃ点を前記Ｄ点の電圧から電源ＶＣＣのレベルにレベル変換する）の出力ＰＯＣはＨレベルとなり、パワーオンリセットが開始される。さらに、充電回路２のＰ型ＭＯＳトランジスタＰ２は前記Ａ点の電圧により一定のインピーダンスに制御され、コンデンサＣ１の充電を開始する。
【００４２】
充電の結果、充電回路２のＢ点がインバータ回路３の閾値電圧を上回ると、インバータ回路３の出力Ｃ点、および、レベルシフト回路５の出力ＰＯＣはＬレベルとなり、パワーオンリセットが解除される。
【００４３】
本実施例では、動作電圧設定回路１、充電回路２は電源VCCにより、インバータ回路３は、前記Ｄ点の電圧により動作するため、参考例と同様に、電源ＶＣＣから前記Ｄ点の電圧間で電源ＶＣＣの電圧が投入された場合は、充電回路２の時定数ＣＲおよびインバータ回路の閾値電圧が変化することがなく、一定のパワーオンリセット期間を設定することが可能となる（図１３（ａ）〜図１３（ｃ）および図１４（ｆ），図１５（ｆ）,図１６（ｆ）参照）。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、複数の動作電源電圧にて動作する半導体装置にて、電源投入時の回路のリセット動作、および、電源投入後の電源の切り替え等で発生する電圧の変動による誤動作を防ぎ、さらに、電源投入時の電圧レベルによるパワーオンリセット期間の変動を減らし、パワーオンリセット電圧を最適化したパワーオンリセット回路（請求項１〜４）およびそれを用いた半導体装置（請求項５）を実現できる。
【図面の簡単な説明】
【図１】 本発明の参考例に係るパワーオンリセット回路の構成図である。
【図２】 図１に示した参考例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図である。
【図３】図２（ａ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。分解図である。
【図４】図２（ｂ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。。
【図５】図２（ｃ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。。
【図６】電源VCC電圧に変動があったときのD点，Ａ点，Ｂ点，Ｃ点および出力POCの電圧の変化を示す図である。
【図７】図６の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図８】図６の区間▲１▼の拡大図である。
【図９】図８の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１０】図６の区間▲２▼の拡大図である。
【図１１】図１０の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１２】 本実施例に係るパワーオンリセット回路の構成図である。
【図１３】 図１２に示した実施例のパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間を示す図である。
【図１４】図１３（ａ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１５】図１３（ｂ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１６】図１３（ｃ）の電源電圧ＶＣＣ、D点の電圧、Ａ点の電圧、Ｂ点の電圧、C点の電圧、出力ＰＯＣを分解して示した図である。
【図１７】先に提案されたパワーオンリセット回路を示す図である。
【図１８】図１７に示したパワーオンリセット回路の電源ＶＣＣ立ち上げ電圧レベルとパワーオンリセット期間の関係を示した図である。
【図１９】図１８（ａ）の電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣを分解して示した図である。
【図２０】図１８（ｂ）の電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣを分解して示した図である。
【図２１】図１８（ｃ）の電源電圧ＶＣＣ、Ａ１点の電圧、Ｂ１点の電圧、出力ＰＯＣを分解して示した図である。
【符号の説明】
１：動作電圧設定回路、
２：充電回路、
３：インバータ回路、
４：定電圧発生回路、
５：レベルシフト回路、
Ｐ１：第１のＰ型ＭＯＳトランジスタ、
ＮＤ１：第１のＮ型ＭＯＳトランジスタ、
Ｐ２：第２のＰ型ＭＯＳトランジスタ、
Ｃ１：第１のコンデンサ、
Ｐ３：第３のＰ型ＭＯＳトランジスタ、
Ｎ１：第２のＮ型ＭＯＳトランジスタ、
Claims (5)
- 電源投入時にリセット信号を発生して回路の初期設定を行うパワーオンリセット回路であって、
電源と、
第１のＰ型ＭＯＳトランジスタとデプレッション型の第１のＮ型ＭＯＳトランジスタからなる動作電圧設定回路と、
前記動作電圧設定回路の出力で制御される第２のＰ型ＭＯＳトランジスタと第１のコンデンサからなる充電回路と、
該充電回路の出力で制御される第３のＰ型ＭＯＳトランジスタおよび第２のＮ型ＭＯＳトランジスタからなるインバータ回路と、
前記電源から電圧を供給され、前記インバータ回路にのみ任意に設定された定電圧を供給する定電圧発生回路と、
前記インバータ回路の出力を前記定電圧から所定のレベル電圧にレベル変換するレベルシフト回路と
を備えることを特徴とするパワーオンリセット回路。 - 電源投入時にリセット信号を発生して回路の初期設定を行うパワーオンリセット回路であって、
電源と、
第１のＰ型ＭＯＳトランジスタとデプレッション型の第１のＮ型ＭＯＳトランジスタからなる動作電圧設定回路と、
前記動作電圧設定回路の出力で制御される第２のＰ型ＭＯＳトランジスタと第１のコンデンサからなる充電回路と、
該充電回路の出力で制御される第３のＰ型ＭＯＳトランジスタおよび第２のＮ型ＭＯＳトランジスタからなるインバータ回路と、
前記動作電圧設定回路および充電回路に電源電圧を供給する手段と、
前記電源から電圧を供給され、前記インバータ回路に任意に設定された定電圧を供給する定電圧発生回路と、
前記インバータ回路の出力を前記定電圧から所定のレベル電圧にレベル変換するレベルシフト回路と
を備えることを特徴とするパワーオンリセット回路。 - 前記電源から前記定電圧以上の電圧が投入された場合において、前記充電回路の時定数の調整によりパワーオンリセット期間が決定されることを特徴とする請求項１または２に記載のパワーオンリセット回路。
- 前記電源から前記定電圧以上の電圧が投入された場合において、前記定電圧発生回路から前記インバータ回路に供給する定電圧の値によりパワーオンリセット電圧が決定されることを特徴とする請求項１から３のいずれかに記載のパワーオンリセット回路。
- 請求項１〜４のいずれか１項に記載のパワーオンリセット回路を具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171205A JP4103459B2 (ja) | 2002-06-12 | 2002-06-12 | パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171205A JP4103459B2 (ja) | 2002-06-12 | 2002-06-12 | パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023127A JP2004023127A (ja) | 2004-01-22 |
| JP4103459B2 true JP4103459B2 (ja) | 2008-06-18 |
Family
ID=31171123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171205A Expired - Fee Related JP4103459B2 (ja) | 2002-06-12 | 2002-06-12 | パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103459B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3888464B2 (ja) * | 2004-05-10 | 2007-03-07 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
| KR100743519B1 (ko) | 2006-04-25 | 2007-07-27 | 단국대학교 산학협력단 | 전력변환시스템의 스위칭 손실을 줄이기 위한 레벨 쉬프팅구동회로 |
| CN101882926B (zh) * | 2010-06-24 | 2016-03-23 | 深圳市中庆微科技开发有限公司 | 一种恒流驱动芯片上电复位电路 |
| JP5978084B2 (ja) * | 2012-01-30 | 2016-08-24 | エスアイアイ・セミコンダクタ株式会社 | パワーオンリセット回路 |
-
2002
- 2002-06-12 JP JP2002171205A patent/JP4103459B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004023127A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1900875B (zh) | 电压调节器 | |
| US6469551B2 (en) | Starting circuit for integrated circuit device | |
| US5847586A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| CN101114827B (zh) | 用于含芯片上降压转换器的数字装置的上电复位电路 | |
| JP3031293B2 (ja) | パワーオンリセット回路 | |
| KR20120122983A (ko) | 파워 온 리셋 회로 및 리셋 방법 | |
| KR19990007168A (ko) | 노이즈 방지회로를 포함하는 오실레이터 회로 | |
| US7123062B2 (en) | Power-up circuit in semiconductor memory device | |
| JP3005169B2 (ja) | リセット回路 | |
| JP4225630B2 (ja) | 電圧発生回路 | |
| JP4103459B2 (ja) | パワーオンリセット回路および該パワーオンリセット回路を具備する半導体装置 | |
| US5744990A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| CN113541606B (zh) | 振荡电路以及半导体集成电路 | |
| JP4375898B2 (ja) | フラッシュメモリ素子のバイアスレベル生成回路 | |
| US6812751B2 (en) | Low standby current power-on reset circuit | |
| JP4115727B2 (ja) | 電源電圧検出回路 | |
| JP5332998B2 (ja) | パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 | |
| CN110290446B (zh) | 一种快速开关机防止爆音的静音电路 | |
| JP2002271185A (ja) | パワーオンリセット回路 | |
| JPH10313240A (ja) | パワーオンリセット回路 | |
| JP4022967B2 (ja) | リセット回路 | |
| KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 | |
| JP2001237684A (ja) | パワーオンリセット回路 | |
| KR100412994B1 (ko) | 반도체장치의 파워-온 리셋회로 | |
| CN219676899U (zh) | 参考电压控制的等化输入数据缓冲电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |