TW201315298A - 線路板及其製作方法 - Google Patents

Abstract

一種線路板及其製作方法。此製作方法是先於介電核心層上壓合第一預膠層與第一導電層，其中第一導電層的面向介電核心層的表面的粗糙度小於或等於1.5 μm。然後，於第一導電層、第一預膠層與介電核心層中形成第一導通孔。接著，將第一導電層與第一預膠層圖案化，以形成第一線路層。而後，壓合第一介電層、第二預膠層與第二導電層於第一線路層上，其中第二導電層的面向第一介電層的表面的粗糙度大於1.5 μm且小於3 μm。繼之，於第二導電層、第二預膠層與第一介電層中形成第二導通孔。之後，將第二導電層與第二預膠層圖案化，以形成第二線路層。

Description

線路板及其製作方法

本發明是有關於一種線路板及其製作方法，且特別是有關於一種包含細線路且具有高可靠度的線路板及其製作方法。

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置具有導電線路的線路板。

為了提高線路板中的佈線密度，一般是利用減成製程(substrative process)來將線路板中的線路層製作為具有40 μm以上的線寬。然而，對於欲製作出40 μm以下的線寬(一般稱為細線路)來說，利用減成製程來製作線路層將導致產品良率降低。在減成製程的過程中，若形成線路層的導電層的厚度過厚，將使得蝕刻時間過長，致使蝕刻液會在線路圖案之間滯積成水池狀而影響蝕刻能力。此外，在蝕刻的過程中，若導電層的厚度過厚，往往需要較長的蝕刻時間，使得蝕刻液會對線路圖案的側壁產生嚴重的側蝕效應，因而影響線路品質與可靠度，且不利於細線路的製作。

為了製作具有40 μm以下的線寬的線路層，目前大多使用具有低粗糙度的超薄銅箔來作為導電層，以避免因蝕刻時間過長而影響線路品質與可靠度。

然而，具有低粗糙度的超薄銅箔會使得線路層與介電層之間的附著力降低，導致最外層的線路層容易自介電層剝離，因而降低了線路板的可靠度。

本發明提供一種線路板的製作方法，用以製作包含細線路且具有高可靠度的線路板。

本發明另提供一種線路板，其包含細線路且具有高可靠度。

本發明提出一種線路板的製作方法，此方法是先於介電核心層上壓合第一預膠層(primer)與第一導電層，其中第一導電層的面向介電核心層的表面的粗糙度小於或等於1.5 μm。然後，於第一導電層、第一預膠層與介電核心層中形成第一導通孔。接著，將第一導電層圖案化，以形成第一線路層。而後，壓合第一介電層、第二預膠層與第二導電層於第一線路層上，其中第二導電層的面向第一介電層的表面的粗糙度大於1.5 μm且小於3 μm。繼之，於第二導電層、第二預膠層與第一介電層中形成第二導通孔。之後，將第二導電層圖案化，以形成第二線路層。

依照本發明實施例所述之線路板的製作方法，上述之第一導電層的面向介電核心層的表面的中心線平均粗糙度與十點平均粗糙度例如小於或等於1.5 μm。

依照本發明實施例所述之線路板的製作方法，上述之第二導電層的面向第一介電層的表面的中心線平均粗糙度與十點平均粗糙度例如大於1.5 μm且小於3 μm。

依照本發明實施例所述之線路板的製作方法，上述在形成第一線路層之後以及在壓合第一介電層、第二預膠層與第二導電層之前，還可以於第一線路層上形成至少一個線路結構。

依照本發明實施例所述之線路板的製作方法，上述之線路結構與的形成方法例如是先將第二介電層、第三預膠層與第三導電層壓合於第一線路層上，其中第三導電層的面向第二介電層的表面的粗糙度小於或等於1.5 μm。然後，於第三導電層、第三預膠層與第二介電層中形成第三導通孔。之後，將第三導電層圖案化，以形成第三線路層。

依照本發明實施例所述之線路板的製作方法，上述之第三導電層的面向第二介電層的表面的中心線平均粗糙度與十點平均粗糙度例如小於或等於1.5 μm。

本發明另提出一種一種線路板，其包括介電核心層、第一線路層、第一預膠層、第一導通孔、第一介電層、第二線路層、第二預膠層以及第二導通孔。第一預膠層配置於介電核心層上。第一線路層配置於第一預膠層上。第一線路層包括第一導電層，其中第一導電層的面向該介電核心層的表面的粗糙度小於或等於1.5 μm。第一導通孔配置於介電核心層與第一預膠層中，且與第一線路層電性連接。第一介電層配置於介電核心層上，且覆蓋第一線路層。第二預膠層配置於第一介電層上。第二線路層配置於第二預膠層上。第二線路層包括第二導電層，其中第二導電層的面向第一介電層的表面的粗糙度大於1.5 μm且小於3 μm。第二導通孔配置於第二介電層與第二預膠層中，且電性連接第一線路層與第二線路層。

依照本發明實施例所述之線路板，上述之第一導電層的面向介電核心層的表面的中心線平均粗糙度與十點平均粗糙度例如小於或等於1.5 μm。

依照本發明實施例所述之線路板，上述之第二導電層的面向第一介電層的表面的中心線平均粗糙度與十點平均粗糙度例如大於1.5 μm且小於3 μm。

依照本發明實施例所述之線路板，更包括配置於第一線路層與第一介電層之間的至少一個線路結構。

依照本發明實施例所述之線路板，上述之線路結構包括第二介電層、第三線路層、第三預膠層以及第三導通孔。第二介電層配置於核心介電層上，且覆蓋第一線路層。第三預膠層配置於第二介電層上。第三線路層配置於第三預膠層上。第三線路層包括第三導電層，其中第三導電層的面向該第二介電層的表面的粗糙度小於或等於1.5 μm。第三導通孔配置於第三介電層與第二介電層中，且電性連接第一線路層與第三線路層，而第二導通孔電性連接第二線路層與第三線路層。

依照本發明實施例所述之線路板，上述之第三導電層的面向第二介電層的表面的中心線平均粗糙度與十點平均粗糙度例如小於或等於1.5 μm。

基於上述，本發明在用以形成線路層的導電層與介電層之間形成預膠層，使得上述導電層可以具有較低的粗糙度，且因此可具有較薄的厚度，因而有利於形成具有40 μm以下的線寬的線路層。此外，在本發明中，形成最外層的線路層的導電層的粗糙度大於形成內層線路層的導電層的粗糙度，使得最外層的線路層可以承受較大的拉力，因而提高了線路板的可靠度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1D為依照本發明一實施例所繪示的線路板之製作流程剖面圖。在本實施例中，將以核心層的相對二面皆具有線路層的線路板作說明，但本發明並不限於此。首先，請參照圖1A，提供介電核心層100。介電核心層100具有彼此相對的第一表面100a與第二表面100b。然後，於第一表面100a上壓合預膠層102a與導電層104a，以及於第二表面100b壓合預膠層102b與導電層104b。預膠層102a、102b的材料例如為B階(B-stage)樹脂，其在壓合前呈半固化狀態而在進行熱壓合後則呈固化狀態。因此，在進行壓合之後，預膠層102a可使導電層104a牢固地壓合於第一表面100a上，且預膠層102b可使導電層104b牢固地壓合於第二表面100b上。如此一來，便可以使用具有較低粗糙度的導電層104a、104b。此外，由於導電層104a、104b具有較低的粗糙度，其厚度可因此而減少，因此在後續以減成製程製作線路層時可減少蝕刻時間，避免過蝕刻(over etching)的情形發生。且因此，所形成的線路層的品質與可靠度可以被提升，且有利於製作出具有40 μm以下的線寬的細線路。

因此，在本實施例中，導電層104a、104b的面向介電核心層100的表面的粗糙度小於或等於1.5 μm。進一步說，導電層104a、104b的面向介電核心層100的表面的中心線平均粗糙度(Ra)與十點平均粗糙度(Rz)例如皆小於或等於1.5 μm。關於上述粗糙度的定義與量測方法可參考日本工業標準JIS B 0601的內容。導電層104a、104b例如為銅箔層

然後，請參照圖1B，於導電層104a、預膠層102a、介電核心層100與預膠層102b中形成導通孔106。導通孔106的形成方法例如是先進行雷射鑽孔製程，於導電層104a、預膠層102a、介電核心層100與預膠層102b中形成暴露出部分導電層104b的盲孔。然後，以電鍍的方式於盲孔中填入導電材料。此外，在進行電鍍的過程中，同時會於導電層104a上形成導電層108a，以及於導電層104b上形成導電層108b。之後，進行圖案化製程，移除部分導電層108a、104a以形成線路層110a，以及移除部分導電層108b、104b以形成線路層110b。線路層110a與線路層110b藉由導通孔106而電性連接。上述移除部分導電層的步驟一般稱為減成製程。

如上所述，在移除部分導電層108a、104a、108b、104b的過程中，由於導電層104a、104b具有較小的厚度，因而可減少蝕刻時間，且因此有利於製作出具有40 μm以下的線寬的細線路，即線路層110a、110b。

接著，請參照圖1C，於線路層110a上壓合介電層112a、預膠層114a與導電層116a，以及於線路層110b上壓合介電層112b、預膠層114b與導電層116b。預膠層114a、114b的材料可與預膠層102a、102b的材料相同，用以使導電層116a、116b分別牢固地壓合於介電層112a、112b上。同樣地，藉由預膠層102a、102b，導電層116a、116b可具有較低的粗糙度與較小的厚度，因而可以減少後續利用減成製程製作線路層時的蝕刻時間，避免過蝕刻的情形發生，且因此有利於製作出具有40 μm以下的線寬的細線路。

此外，在本實施例中，導電層116a、116b用以形成線路板中最外層的線路層，為了避免最外層的線路層自介電層112a、112b脫離，導電層116a、116b的粗糙度較佳大於導電層104a、104b的粗糙度。在本實施例中，導電層116a、116b的面向介電層112a、112b的表面的粗糙度大於1.5 μm且小於3 μm。進一步說，導電層116a、116b的面向介電層112a、112b的表面的中心線平均粗糙度與十點平均粗糙度例如皆大於1.5 μm且小於3 μm。如此一來，由導電層116a、116b所形成的線路層可以承受較大的拉力，進而提高了線路板的可靠度。導電層116a、116b可承受的拉力例如大於1 kgf/cm²。

之後，請參照圖1D，於導電層116a、預膠層114a與介電層112a中形成導通孔118a，以及於導電層116b、預膠層114b與介電層112b中形成導通孔118b。導通孔118a、118b的形成方法與導通孔106相同，於此不另行說明。此外，在形成導通孔118a、118b的過程中，同樣會於導電層116a、116b上分別形成導電層120a、120b。然後，進行圖案化製程，移除部分導電層108a、104a以形成線路層110a，以及移除部分導電層108b、104b以形成線路層110b。線路層122a與線路層110a藉由導通孔118a而電性連接，且線路層122b與線路層110b藉由導通孔118b而電性連接。如此一來，即形成了具有四層線路層的線路板10。

在線路板10中，由於線路層110a與介電核心層100之間配置有預膠層102a，因此藉由預膠層102a具有較高之結合力並在線路層110a與介電核心層100之間維持一定程度的結合力情形下，使構成線路層110a的導電層104a可以具有較低的粗糙度(粗糙度小於或等於1.5 μm)，且因此可以減少導電層104a的厚度，以利於製作出具有40 μm以下的線寬的線路層110a。因此，線路層110a可具有較佳的品質與可靠度。同樣地，由於線路層110b與介電核心層100之間配置有預膠層102b，線路層122a與介電層112a之間配置有預膠層114a，線路層122b與介電層112b之間配置有預膠層114b，因此構成線路層110b的導電層104b、構成線路層122a的導電層116a以及構成線路層122b的導電層116b可以具有較低的粗糙度與較小的厚度，且因此所形成的具有40 μm以下的線寬的線路層可具有較佳的品質與可靠度。

此外，在線路板10中，為了避免最外層的線路層122a、122b分別自介電層112a、112b脫離，因此導電層116a、116b的粗糙度大於導電層104a、104b的粗糙度，使得線路層122a、122b可以承受較大的拉力(例如大於1 kgf/cm²)，且藉此提高了線路板10的可靠度。

在本實施例中，線路板10為具有四層線路層的線路板，但本發明並不限於此。在其他實施例中，亦可以類似的方式形成具有更多層線路層的線路板。

圖2A至圖2B為依照本發明另一實施例所繪示的線路板之製作流程剖面圖。首先，請參照圖2A，在圖1B所述的步驟之後，採用類似於圖1C至圖1D的步驟，將介電層124a、預膠層126a與導電層128a壓合於線路層110a上，以及將介電層124b、預膠層126b與導電層128b壓合於線路層110b上。導電層128a、128b例如與導電層104a、104b相同，且其面向介電層124a、124b的表面的粗糙度小於或等於1.5 μm。然後，於導電層128a、預膠層126a與介電層124a中形成導通孔130a且同時於導電層128a上形成導電層132a，以及於導電層128b、預膠層126b與介電層124b中形成導通孔130b且同時於導電層128b上形成導電層132b。接著，進行圖案化製程，以形成線路層134a、134b。

當然，視實際需求，可繼續重複圖2A所述的步驟，以形成更多層的內層線路層。

之後，請參照圖2B，進行與圖1C至圖1D相同的步驟，以得到具有六層線路層的線路板20。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20．．．線路板

100．．．介電核心層

100a．．．第一表面

100b．．．第二表面

102a、102b、114a、114b、126a、126b．．．預膠層

104a、104b、108a、108b、116a、116b、120a、120b、128a、128b、132a、132b．．．導電層

106．．．導通孔

110a、110b、122a、122b、134a、134b．．．線路層

112a、112b、124a、124b．．．介電層

118a、118b、130a、130b．．．導通孔

圖1A至圖1D為依照本發明一實施例所繪示的線路板之製作流程剖面圖。

圖2A至圖2B為依照本發明另一實施例所繪示的線路板之製作流程剖面圖。

10．．．線路板

100．．．介電核心層

102a、102b、114a、114b．．．預膠層

104a、104b、108a、108b、116a、116b、120a、120b．．．導電層

106．．．導通孔

110a、110b、122a、122b．．．線路層

112a、112b．．．介電層

118a、118b．．．導通孔

Claims (12)

1. 一種線路板的製作方法，包括：於一介電核心層上壓合一第一預膠層與一第一導電層，其中該第一導電層的面向該介電核心層的表面的粗糙度小於或等於1.5 μm；於該第一導電層、該第一預膠層與該介電核心層中形成一第一導通孔；將該第一導電層圖案化，以形成一第一線路層；壓合一第一介電層、一第二預膠層與一第二導電層於該第一線路層上，其中該第二導電層的面向該第一介電層的表面的粗糙度大於1.5 μm且小於3 μm；於該第二導電層、該第二預膠層與該第一介電層中形成一第二導通孔；以及將該第二導電層圖案化，以形成一第二線路層。
2. 如申請專利範圍第1項所述之線路板的製作方法，其中該第一導電層的面向該介電核心層的表面的中心線平均粗糙度與十點平均粗糙度小於或等於1.5 μm。
3. 如申請專利範圍第1項所述之線路板的製作方法，其中該第二導電層的面向該第一介電層的表面的中心線平均粗糙度與十點平均粗糙度大於1.5 μm且小於3 μm。
4. 如申請專利範圍第1項所述之線路板的製作方法，其中在形成該第一線路層之後以及在壓合該第一介電層、該第二預膠層與該第二導電層之前，更包括於該第一線路層上形成至少一線路結構。
5. 如申請專利範圍第4項所述之線路板的製作方法，其中該線路結構與的形成方法包括：將一第二介電層、一第三預膠層與一第三導電層壓合於該第一線路層上，其中該第三導電層的面向該第二介電層的表面的粗糙度小於或等於1.5 μm；於該第三導電層、該第三預膠層與該第二介電層中形成一第三導通孔；以及將該第三導電層圖案化，以形成一第三線路層。
6. 如申請專利範圍第5項所述之線路板的製作方法，其中該第三導電層的面向該第二介電層的表面的中心線平均粗糙度與十點平均粗糙度小於或等於1.5 μm。
7. 一種線路板，包括：一介電核心層；一第一預膠層，配置於該介電核心層上；一第一線路層，配置於該第一預膠層上，該第一線路層包括一第一導電層，其中該第一導電層的面向該介電核心層的表面的粗糙度小於或等於1.5 μm；一第一導通孔，配置於該介電核心層與該第一預膠層中，且與該第一線路層電性連接；一第一介電層，配置於該介電核心層上，且覆蓋該第一線路層；一第二預膠層，配置於該第一介電層上；一第二線路層，配置於該第二預膠層上，該第二線路層包括一第二導電層，其中該第二導電層的面向該第一介電層的表面的粗糙度大於1.5 μm且小於3 μm；以及一第二導通孔，配置於該第二介電層與該第二預膠層中，且電性連接該第一線路層與該第二線路層。
8. 如申請專利範圍第7項所述之線路板，其中該第一導電層的面向該介電核心層的表面的中心線平均粗糙度與十點平均粗糙度小於或等於1.5 μm。
9. 如申請專利範圍第7項所述之線路板，其中該第二導電層的面向該第一介電層的表面的中心線平均粗糙度與十點平均粗糙度大於1.5 μm且小於3 μm。
10. 如申請專利範圍第7項所述之線路板，更包括至少一線路結構，配置於該第一線路層與該第一介電層之間。
11. 如申請專利範圍第10項所述之線路板，其中該線路結構包括：一第二介電層，配置於該核心介電層上，且覆蓋該第一線路層；一第三預膠層，配置於該第二介電層上；一第三線路層，配置於該第三預膠層上，該第三線路層包括一第三導電層，其中該第三導電層的面向該第二介電層的表面的粗糙度小於或等於1.5 μm；以及一第三導通孔，配置於該第三介電層與該第二介電層中，且電性連接該第一線路層與該第三線路層，而該第二導通孔電性連接該第二線路層與該第三線路層。
12. 如申請專利範圍第11項所述之線路板，其中該第三導電層的面向該第二介電層的表面的中心線平均粗糙度與十點平均粗糙度小於或等於1.5 μm。