TW201310499A - 半導體裝置的製造方法 - Google Patents

Abstract

本發明的課題是在於校正投影透鏡的聚焦，防止起因於散焦之圖案的尺寸不良的發生。其解決手段是分別在使用於曝光的中間掩膜(RT)上所形成的晶片圖案(CP)至少形成一個的聚焦自動校正標記(F2)，利用該等的聚焦自動校正標記(F2)之中被配置於實元件區域(D1)的中心部之聚焦自動校正標記(F2)來進行曝光光的聚焦的自動校正。藉此，檢測出比投影透鏡的端部容易變高溫的投影透鏡的中央部的聚焦的變動，而來校正。

Description

半導體裝置的製造方法

本發明是有關半導體裝置的製造方法，特別是有關適用於具有使用中間掩膜的曝光工程之半導體裝置的製造之有效的技術。

在半導體裝置的製造工程中，利用光微影技術來使半導體基板上的膜圖案化時，為了使光阻劑膜形成所望的形狀，而進行用以投影中間掩膜(光罩)上的圖案之曝光。此時，曝光光的一部分是通過中間掩膜，一部分被遮蔽，透過中間掩膜的曝光光是通過投影透鏡而被縮小來照射至半導體基板(晶圓)的面。如此一來，縮小被設於中間掩膜的圖案來投影至光阻劑膜。此時，為了使透過投影透鏡而投影的光的焦點(聚焦)對準半導體基板的主面，有將位於中間掩膜中心部的實元件區域外的外圍(不形成製品的區域)所設的聚焦自動校正用標記(對準標記)投影至搭載半導體基板的晶圓平台所形成的感光基板(檢出器)而來決定最適的聚焦位置的方法為人所知。

在日本特開2005-129781號公報(專利文獻1)是記載：藉由在晶片區域設置對準標記，要比在劃線區域設置對準標記的情況還提高晶圓上的晶片區域的佔有率。在此是記載將對準標記配置於通過中間掩膜的中心的X，Y軸的至少2晶片。

在日本特開平5-182897號公報(專利文獻2)是記載：利用在TTL(Through the Lens)自動聚焦所測定的值來考量投影透鏡的特性在最適的聚焦面進行曝光的曝光裝置。

在日本特開平4-58250號公報(專利文獻3)是記載：利用形成在中間掩膜的縫隙狀校正用圖案來自動校正自動聚焦系及曝光光學系的位移量。

在日本特開平9-260269號公報(專利文獻4)是記載：在投影曝光裝置中，將形成在中間掩膜的圖案予以投影曝光於感光基板上，檢測出形成在感光基板的圖案像的結像狀態而求取最適的聚焦位置，根據複數的標記聚焦位置來校正平台的最適的聚焦位置。在此是在中間掩膜的實元件區域外設置用以校正聚焦位置的標記(透光部)。

[先行技術文獻] [專利文獻] [專利文獻1]

日本特開2005-129781號公報

[專利文獻2]

日本特開平5-182897號公報

[專利文獻3]

日本特開平4-58250號公報

[專利文獻4]

日本特開平9-260269號公報

投影曝光裝置是利用聚焦自動校正功能，使搭載晶圓的晶圓平台移動於上下方向，藉此控制曝光區域的聚焦(焦點)。此情況，可想像是將被照射至中間掩膜表面的實元件區域(製品區域)之外(外圍)形成的聚焦自動校正標記的曝光光投影於晶圓平台上所設的基準標記，藉此基準標記的下部的感光元件(檢出器)會檢測出曝光光而來決定最適的焦點位置(最佳聚焦)之方法。

重複將光阻劑膜等的感光膜曝光之工程時，形成將曝光光重複複數次照射至投影透鏡，在投影透鏡中尤其是放熱性低的中心部會成為高溫，該中心部的透鏡形狀會變形，或該中心部的折射率會變化。相對的，投影透鏡的端部(外周部)是放熱性高，因此即使重複曝光工程也難以蓄熱，像投影透鏡的中心部那樣變形之虞低，因此透過投影透鏡的端部來照射的曝光光是聚焦不易偏差。

由於投影被形成於外圍的聚焦自動校正標記的曝光光是透過投影透鏡的端部來照射至感光元件，因此即使通過投影透鏡的中心部來照射至半導體基板的實元件區域的曝光光的聚焦產生偏差，還是會有無法檢測出該偏差的問題。此情況，即使利用聚焦自動校正標記來進行聚焦的校正動作，還是會因為無法校正透過投影透鏡的中心部之曝光光的聚焦，而產生散焦，在半導體基板上所形成的圖案的尺寸不良。

本發明的目的是在於提供一種防止半導體裝置的圖案 形成不良之技術。

本發明之前述及其他的目的和新穎的特徵可由本說明書的記述及附圖得知。

若簡單地說明在本案所揭示的發明中代表性者的概要，則如其次般。

亦即，本願發明的半導體裝置的製造方法是具有：(a)準備一在實元件區域內具有複數的晶片圖案，且分別在前述複數的晶片圖案至少具備一個第1對準標記的中間掩膜的工程，(b)準備半導體基板的工程，(c)在前述半導體基板形成加工對象物的工程，(d)在前述加工對象物上形成光阻劑膜的工程，(e)利用前述中間掩膜來將前述光阻劑膜曝光的工程。

若簡單地說明藉由在本案所揭示的發明中代表性者所取得的效果，則如以下所述般。

若根據代表性的實施形態，則可防止半導體裝置的圖案形成不良。

以下，根據圖面來詳細說明本發明的實施形態。另外 ，在用以說明實施形態的全圖中，對於具有同一功能的構件附上同一符號，其重複的說明省略。並且，在以下的實施形態中，除了特別必要時以外，原則上不重複同一或同樣部分的說明。

並且，在以下的實施形態所使用的圖面中，即使是平面圖，為了容易看圖，有時部分地附上斜線。

(實施形態1)

首先，參照圖1~圖5來說明在本實施形態的半導體裝置的製造工程所使用的投影曝光裝置及中間掩膜。本實施形態是有關具有利用圖1所示的投影曝光裝置來將形成於半導體基板上的感光膜曝光的工程之半導體裝置的製造方法。圖1是具備聚焦自動校正功能的投影曝光裝置的概略圖。圖2是中間掩膜的平面圖，圖3~圖5是擴大表示中間掩膜的一部分的平面圖。在此，圖1所示的投影曝光裝置是作為在半導體基板的主面藉由重複且步進法(step-and-repeat)來投影裝置圖案的步進機(Stepper)說明。

如圖1所示，投影曝光裝置是具有：用以搭載半導體基板(半導體晶圓)SB的台，為可作動於上下左右前後方向的晶圓平台(XYZ平台)WS，且在晶圓平台的上部配置有包含發出曝光光的光源及調整曝光光的照射方向的透鏡等之曝光照明系OS。在曝光照明系OS與晶圓平台WS之間配置有被搭載於中間掩膜平台RS的中間掩膜RT，在中間掩膜RT與晶圓平台WS之間配置有包含複數個投影透鏡的 投影光學系OL。

中間掩膜RT是例如含鉻(Cr)的圖案會被形成於表面之具有光的透過性的原版。在對半導體基板的曝光工程是由曝光照射系OS來將曝光光照射於中間掩膜RT，使透過中間掩膜RT之未形成有圖案的區域的曝光光經由投影光學系OL內的投影透鏡來照射至晶圓平台WS上的半導體基板SB的表面，藉此以縮小形成於中間掩膜RT的圖案後的圖案形狀來將半導體基板SB的上面的感光膜曝光。此時，形成於中間掩膜RT的表面的圖案是藉由曝光工程來縮小成1/4或1/5程度而投影於半導體基板SB的上面。在圖1中是以箭號來表示將曝光光投影時的光的軌道。

由於在曝光工程是將形成於中間掩膜RT的微細圖案更縮小而投影，因此將對半導體基板SB的曝光予以正確地對準XY方向的位置或對半導體基板SB的曝光光的聚焦(焦點)等為重要。在此，為了以最適的焦點(最佳聚焦)來將曝光光照射於半導體基板SB，而在中間掩膜RT的表面設置作為含鉻的鉻圖案的一部分形成之聚焦自動校正標記(對準標記)FM，並且設置：在晶圓平台WS上所形成的基準標記BM，及在基準標記BM的下部的晶圓平台WS的上面所形成的受光元件(檢出器)DT。

藉由聚焦自動校正功能來調整曝光光的聚焦時，從曝光照明系OS照射的曝光光是以能夠透過中間掩膜RT，聚焦自動校正標記FM及投影光學系OL內的投影透鏡來投影至受光元件DT的方式照射。若在受光元件DT感知曝 光光的狀態下使晶圓平台WS移動於上下方向，則當曝光光的聚焦對準時，受光元件DT檢測出的光的輸出會形成最大，因此可決定曝光光的焦點成為最適之晶圓平台WS的位置。藉由如此的動作，可自動校正曝光光的聚焦，可以最適的聚焦來進行曝光。另外，在中間掩膜RT的表面形成有複數的聚焦自動校正標記FM，但在此為了容易了解圖，而只顯示一個聚焦自動校正標記FM。

將中間掩膜RT的平面圖顯示於圖2。圖2是表示在中間掩膜RT的主面側的同一層內所形成的鉻圖案的佈局圖，在圖1，形成有鉻圖案側的中間掩膜RT的表面是被配置成朝下向。如圖2所示，在中間掩膜RT的表面的中心部設有實元件區域D1，該實元件區域D1形成有用以投影元件(製品)的圖案形狀的鉻圖案，且在中間掩膜RT的表面的周緣部，以能夠包圍實元件區域D1的方式，設有未被形成元件(製品)的鉻圖案的外圍(周邊部區域)R1。實元件區域D1是可藉由使用投影透鏡的曝光來將鉻圖案投影至半導體基板的區域，其外側的區域的外圍R1是即使形成配線圖案也難以投影其圖案形狀至半導體基板的區域。亦即，在外圍R1是用以在半導體基板上形成製品圖案的鉻圖案未被形成。

在實元件區域D1與外圍R1之間形成有鉻圖案的一部分之遮光帶BR，分離實元件區域D1與外圍R1。在半導體基板上投影實元件區域D1內的裝置圖案時，將矩形的裝置圖案的全面一同曝光於半導體基板的上面之後，在藉 由前述曝光工程來曝光於半導體基板上的區域以外的區域(例如與在前曝光工程曝光的區域相鄰的區域)進行與前述曝光工程同樣的曝光。藉由如此重複曝光工程的重複且步進法的工程，在半導體基板的上面極力投影多數的裝置圖案。另外，在此為了容易了解圖，在遮光帶BR附上斜線。並且，在後述的掃描器是使用與藉由重複且步進法來進行曝光的步進機不同的曝光方法。

圖2所示的實元件區域D1內的裝置圖案是包含在沿著中間掩膜RT的主面的X方向及與X方向正交的Y方向排列複數個被配置成矩陣狀的矩形的晶片圖案CP者。包含投影晶片圖案CP而形成的圖案之半導體基板是在之後的工程被切割而小片化成複數的半導體晶片，因此在晶片圖案CP彼此之間設置預定的間隔，在晶片圖案CP彼此之間的區域設置劃線SL。劃線SL是用以在半導體晶片的小片化時藉由切割刀來切斷半導體基板的區域，被配置成包圍各晶片圖案CP的外側。晶片圖案CP是被配置成矩陣狀，因此通過該等之間的劃線SL是具有格子狀的平面形狀。另外，在此是將包含晶片圖案CP及劃線SL的區域稱為實元件區域D1。實元件區域是具有矩形的平面形狀。

遮光帶BR是具有包圍實元件區域D1那樣的四角形的線條狀的形狀，在構成遮光帶BR的四邊之中對向的二邊的各兩端的外側的外圍R1是分別形成有前述複數的聚焦自動校正標記FM的其中之一個的聚焦自動校正標記(對準標記)F1。亦即，在矩形的遮光帶BR的四個角落的各附 近的外圍R1形成有鉻圖案的一部分之聚焦自動校正標記F1。聚焦自動校正標記F1並非是中間掩膜RT的中心部，而是被配置於端部的對準標記。

另外，在此是說明有關在遮光帶BR的四個角落的各附近的外圍R1形成聚焦自動校正標記F1的構成，但亦可在構成遮光帶BR的四邊的其中對向的二邊的各邊的中央附近的外圍R1追加形成自動校正標記。換言之，亦可在與通過實元件區域D1的中心點延伸於X方向的中心線重疊的位置的外圍R1上，遮光帶BR的附近的區域，以能夠夾著前述中心點而對向的方式形成自動校正標記。

本實施形態是分別在複數的晶片圖案CP至少設有一個的聚焦自動校正標記(對準標記)F2。聚焦自動校正標記F2是被形成於各晶片圖案CP的內側的外周部。如此，在中間掩膜RT的主面上形成有被形成於實元件區域D1的全晶片數以上的數量的聚焦自動校正標記F1，F2。聚焦自動校正標記F2是包含：被形成於中間掩膜RT的中心部者，及被形成於中間掩膜RT的端部者。

在圖3顯示擴大圖2的實元件區域D1內的一個晶片圖案CP的平面圖。如圖3所示，在晶片圖案CP形成有用以在加工半導體基板而形成的半導體晶片內形成配線圖案等的鉻圖案。但，晶片圖案CP上的全部的鉻圖案並非是形成用以使半導體晶片動作的圖案之目的而設，上述的聚焦自動校正標記F2是為了對準曝光光的聚焦而使用者，其他亦存在用以檢查形成後的半導體晶片內的元件是否 正常地動作的測試圖案等。

在圖4顯示圖3中以虛線所包圍的區域，擴大矩形的晶片圖案CP的一個角部的平面圖。在圖4所示的晶片圖案CP的角部形成有聚焦自動校正標記F2，在聚焦自動校正標記F2的X方向或Y方向排列形成複數個測試圖案TP。亦即，沿著晶片圖案CP的一個邊來配置測試圖案，聚焦自動校正標記F2會與測試圖案TP並列來配置於晶片圖案CP的一個邊的端部附近。另外，如圖3及圖4所示，在一個的晶片圖案CP上是聚焦自動校正標記F2只被形成一個，但聚焦自動校正標記F2亦可分別形成於晶片圖案CP的四個角落，且不限於晶片圖案CP的角部，亦可設於晶片圖案CP內的其他區域。並且，在圖3及圖4雖未顯示，但實際在晶片圖案CP的外側的區域存在劃線SL(參照圖2)。

在此，如圖4所示，測試圖案TP及聚焦自動校正標記F2並非是形成於與晶片圖案CP內的配線圖案等相同的區域，而是被配置在原本未使用於配線圖案等的形成的區域。因此，在測試圖案TP等某多餘的區域的附近設置聚焦自動校正標記F2，所以即使將聚焦自動校正標記F2設置在晶片圖案CP內，相對於不設聚焦自動校正標記F2的情況，不會犧牲晶片圖案CP內的空間的情形。亦即，由於將聚焦自動校正標記F2設在晶片圖案CP的端部，所以不會有因設置聚焦自動校正標記F2而半導體裝置的集成度降低的情形。

如圖5所示，聚焦自動校正標記F2是藉由具有複數個縫隙狀的間隙的鉻圖案所構成。圖5是擴大顯示圖2及圖3所示的聚焦自動校正標記F2的平面圖。在此為了容易了解圖，而在形成有鉻圖案的區域附上斜線。聚焦自動校正標記F2是由：延伸於X方向而在Y方向排列複數個的縫隙，及在其附近形成之延伸於Y方向而在X方向排列複數個的縫隙所構成。另外，圖2所示的聚焦自動校正標記F1亦具有同一構造。

在使對投影曝光裝置的晶圓平台之曝光光的聚焦自動校正時，是對上述聚焦自動校正標記F1或F2的縫隙照射曝光光，藉由透過前述縫隙及投影透鏡的曝光光來使前述縫隙的圖案結像於圖1所示的晶圓平台WS上的受光元件DT。受光元件是具有對應於依據形成於中間掩膜RT的聚焦自動校正標記FM來投影的像之形狀。亦即，受光元件DT是具有包含：延伸於X方向而在Y方向排列複數個的條紋狀的圖案，及在其附近形成之延伸於Y方向而在X方向排列複數個的條紋狀的圖案之平面形狀。

受光元件DT是例如可使用發光二極體。在使晶圓平台WS移動於上下方向(Z方向)時，藉由受光元件DT來接受透過聚焦自動校正標記FM的縫隙而被投影的曝光光時之光的強度形成最高的位置是對晶圓平台WS上的半導體基板SB進行曝光時的最佳聚焦位置。藉由如此的動作來檢測出最佳聚焦位置，然後對半導體基板SB進行曝光，藉此可進行在最適的焦點距離的曝光。

另外，若焦點距離不是最適的距離，而是在曝光光的投影像的焦點偏離的狀態下對半導體基板SB進行曝光，則在聚焦未對準的區域是曝光光不會從對於半導體基板SB的主面而言垂直的方向來照射至被形成於半導體基板SB上的曝光對象的膜亦即光阻劑膜，產生從各種的角度照射曝光光的現象(散焦)。原本，藉由光微影技術來形成於半導體基板SB上的光阻劑膜的側壁是最好對於半導體基板SB的主面形成垂直，但在產生散焦時，若在曝光工程後將光阻劑膜顯像，則在側壁留下附有斜度的光阻劑膜，因此無法形成具有所望的寬度之光阻劑膜。

以具有如此形狀不良的光阻劑膜作為遮罩，利用蝕刻法來使絕緣膜或導電膜等圖案化時，會發生例如配線的粗度要比所望的粗度更細或粗之配線的尺寸不良的問題，及圖案的位置偏差顯著的問題等。又，若以具有上述那樣的形狀不良之光阻劑膜作為遮罩來對半導體基板SB等進行離子植入，則會發生進行離子植入的位置偏離，或所被導入之離子的濃度部分地變薄的問題。

本實施形態的半導體裝置的製造工程是利用圖2所示的實元件區域D1內的中心部的一個聚焦自動校正標記F2及設在外圍R1上的聚焦自動校正標記F1來進行聚焦的自動校正，藉此在將實元件區域D1的鉻圖案投影於半導體基板SB時，實元件區域D1內的晶片圖案CP會全體性地以接近最佳聚焦位置的聚焦來進行曝光。

以下是利用圖6~圖21來說明本實施形態的半導體裝 置的製造工程。圖6~圖12，圖14，圖15及圖17~圖21是本實施形態的半導體裝置，例如具有n通道型的場效電晶體(MISFET：Metal Insulator Semiconductor Field Effect Transistor)之半導體裝置的製造工程中的剖面圖。圖6~圖12，圖14，圖15及圖17~圖21是在圖的左側顯示p通道型MISFET形成區域A1，在圖的中央顯示n通道型MISFET形成區域B1，在圖的右側顯示成為半導體晶片的端部的區域，為被照射圖5所示的聚焦自動校正標記F2的縫隙形狀的曝光光的區域之校正標記投影曝光區域C1。

首先，如圖6所示，準備具有例如1~10Ωcm程度的比電阻之p型的單結晶矽等所構成的半導體基板(半導體晶圓)1。其次，將此半導體基板1熱氧化而在其表面形成例如厚度11nm程度的絕緣膜2之後，在其上層藉由CVD(Chemical Vapor Deposition)法等來堆積例如厚度90nm程度的絕緣膜3。絕緣膜2是由氧化矽等所構成，絕緣膜3是由氮化矽膜等所構成。

其次，如圖7所示，在半導體基板1上的全面塗佈光阻劑膜PR1。

其次，如圖8所示，利用圖1所示的投影曝光裝置來將光阻劑膜PR1曝光，接著進行顯像之後，除去光阻劑膜PR1的不要的部分，在半導體基板1上留下由光阻劑膜PR1所構成的光阻劑圖案。此時，在校正標記投影曝光區域C1是對應於聚焦自動校正標記的縫隙狀的形狀之條紋狀的光阻劑膜PR1會留在絕緣膜3上。另外，在將光阻劑 膜PR1曝光之前，為了以最適的聚焦來進行曝光，進行利用圖1~圖5所說明之投影曝光裝置的聚焦的自動校正。有關自動校正的詳細方法會在往後敘述。

其次，如圖9所示，以光阻劑膜PR1作為蝕刻遮罩來依序乾蝕刻絕緣膜3，絕緣膜2及半導體基板1，藉此在元件分離形成預定區域的半導體基板1形成例如深度300nm程度的溝(元件分離用的溝)4a之後，進行使用氧電漿等的灰化(Ashing)，藉此除去光阻劑膜PR1。溝4a是元件分離用的溝，亦即後述的元件分離區域4形成用的溝。

其次，如圖10所示，在包括溝4a的內部(側壁及底部)之半導體基板1的主面上，形成例如厚度10nm程度的絕緣膜4b。然後，在半導體基板1的主面上(亦即絕緣膜4b上)，以能夠填埋溝4a內的方式，藉由CVD法等來形成(堆積)絕緣膜4c。

絕緣膜4b是由氧化矽膜或氮氧化矽膜所構成。當絕緣膜4b為氮氧化矽膜時，可防止溝4a的側壁因為絕緣膜4b形成工程以後的熱處理而氧化所造成的體積膨脹，具有可降低作用於半導體基板1的壓縮應力之效果。

絕緣膜4c是藉由HDP-CVD(High Density Plasma CVD：高密度電漿CVD)法來成膜的氧化矽膜，或O₃-TEOS氧化膜等。另外，所謂O₃-TEOS氧化膜是以O₃(臭氧)及TEOS(Tetraethoxysilane：四乙氧基矽烷，亦稱為Tetra Ethyl Ortho Silicate)作為原料氣體(源極氣體)使用，藉由熱CVD法來形成的氧化矽膜。

接著，例如以1150℃程度來熱處理半導體基板1，藉此將埋入溝4a的絕緣膜4c燒結。燒結前的狀態是藉由HDP-CVD法所成膜的氧化矽膜要比O₃-TEOS氧化膜更緻密。因此，當絕緣膜4c為O₃-TEOS氧化膜時，藉由燒結之絕緣膜4c的收縮，具有可降低作用於半導體基板1的壓縮應力之效果。另一方面，當絕緣膜4c為藉由HDP-CVD法所成膜的氧化矽膜時，相較於絕緣膜4c為O₃-TEOS氧化膜時，因為燒結時的絕緣膜4c的收縮少，所以依元件分離區域4作用於半導體基板1的壓縮應力會變大。

其次，如圖11所示，藉由CMP(Chemical Mechanical Polishing：化學機械研磨)法來研磨絕緣膜4c而使絕緣膜3露出，且藉由使用熱磷酸等的溼蝕刻來除去絕緣膜3之後，利用氟酸(HF)水溶液等來除去溝4a的外部的絕緣膜4c及絕緣膜2，在溝4a的內部留下絕緣膜4b，4c，藉此形成元件分離區域(元件分離)4。在校正標記投影曝光區域C1是形成有條紋狀的元件分離區域4。

如此一來，形成有被埋入溝4a內之絕緣膜4b，4c所構成的元件分離區域4。就本實施形態而言，元件分離區域4並非是藉由LOCOS(Local Oxidization of Silicon)法，而是藉由STI(Shallow Trench Isolation)法所形成。亦即，本實施形態的元件分離區域4最好是由形成於半導體基板1的元件分離用的溝4a內所被埋入的絕緣體(在此是絕緣膜4b，4c)來構成。後述的n通道型MISFETQn(亦即構成n通道型MISFETQn的閘極絕緣膜7，閘極電極8a及源 極．汲極用的n^-型半導體區域9a及n⁺型半導體區域9b)是被形成於以元件分離區域4所規定(包圍)的活性區域。

其次，如圖12所示，從半導體基板1的主面到預定的深度形成p型阱5及n型阱6。p型阱5是以覆蓋p通道型MISFET形成預定區域的光阻劑膜(未圖示)作為離子植入阻止遮罩，可藉由在n通道型MISFET形成預定區域的半導體基板1中離子植入例如硼(B)等的p型雜質等來形成。又，n型阱6是以覆蓋n通道型MISFET形成預定區域的其他光阻劑膜(未圖示)作為離子植入阻止遮罩，可藉由在p通道型MISFET形成預定區域的半導體基板1中離子植入例如磷(P)或砷(As)等的n型雜質等來形成。另外，在形成未圖示的上述光阻劑膜的圖案時也利用圖1所示的投影曝光裝置，在前述光阻劑膜的塗佈後，將光阻劑膜曝光的工程之前，進行利用圖1~圖5所說明之聚焦的自動校正。

在形成p型阱5及n型阱6時，在校正標記投影曝光區域C1中條紋狀露出的半導體基板1的主面形成有p型雜質(例如硼(B))及n型雜質(例如磷(P)或砷(As))會被一起植入的半導體區域6a。

接著，藉由例如使用氟酸(HF)水溶液的溼式蝕刻等來使半導體基板1的表面清淨化(洗淨)之後，在半導體基板1的表面(亦即p型阱5及n型阱6的表面)上形成絕緣膜7a。絕緣膜7a是例如由薄的氧化矽膜等所構成，例如可藉由熱氧化法等所形成。

接著，在半導體基板1上形成多結晶矽膜之類的矽膜8，作為閘極電極形成用的導體膜。矽膜8之中的n通道型MISFET形成區域B1之成為後述的閘極電極8a的區域是使用光阻劑膜(未圖示)作為遮罩來離子植入磷(P)或砷(As)等的n型雜質，藉此成為低電阻的n型半導體膜(摻雜多晶矽膜)。又，矽膜8之中的p通道型MISFET形成區域A1之成為後述的閘極電極8b的區域是使用其他的光阻劑膜(未圖示)作為遮罩來離子植入硼(B)等的p型雜質，藉此成為低電阻的p型半導體膜(摻雜多晶矽膜)。

如上述般，分別在n通道型MISFET形成區域B1及p通道型MISFET形成區域A1植入具有各導電型的雜質之工程中，n型的雜質及p型的雜質皆會被導入至矽膜8的校正標記投影曝光區域C1的正上方的矽膜8。如此，在n通道型MISFET形成區域B1及p通道型MISFET形成區域A1分別植入各雜質來導入時，之所以該等的雜質皆會被植入校正標記投影曝光區域C1是因為在半導體裝置的製造工程中進行的複數個光阻劑膜的形成工程所使用的中間掩膜分別設有聚焦自動校正標記。

然後，在矽膜8上塗佈光阻劑膜PR2。另外，矽膜8亦可藉由成膜後(離子植入後)的熱處理來將成膜時為非晶形矽膜者改變成多結晶矽膜。

其次，在進行光阻劑膜PR2的曝光之前，進行利用圖1~5所說明之聚焦的自動校正。在此，利用圖13來詳細說明聚焦的自動校正方法。圖13是表示在本實施形態的 半導體裝置的製造工程的曝光工程所使用的中間掩膜的平面圖。

將曝光光照射至半導體基板時的聚焦的自動校正是如利用圖1所說明般，由曝光照明系OS內的光源來對中間掩膜RT照射曝光光。透過未形成有設在中間掩膜RT的表面的聚焦自動校正標記FM的鉻圖案之縫隙狀的區域的曝光光是透過投影光學系OL來照射至晶圓平台WS上面的基準標記BM及受光元件DT。此時，使晶圓平台WS移動於上下方向，受光元件DT所檢測出的曝光光的強度成為峰值的晶圓平台WS的位置會成為可取得進行曝光時的最佳聚焦的位置。如此一來，可藉由自動計測投影聚焦自動校正標記FM的形狀後的像的焦點對準之最適的焦點距離來進行聚焦的校正。

但，可以一次的聚焦自動校正動作來使聚焦對準的是僅被複數個形成於中間掩膜RT上的聚焦自動校正標記FM的其中一個。亦即，可以一次的校正動作來計測最佳聚焦的是僅限於形成有中間掩膜RT內的一個聚焦自動校正標記FM的區域。

聚焦自動校正標記FM是包括圖2所示的聚焦自動校正標記F1，F2，聚焦自動校正標記F1是具有與圖5所示的聚焦自動校正標記F2相同的圖案形狀。聚焦自動校正標記F2是如圖2所示般分別在實元件區域D1內所排列的複數個晶片圖案CP至少各設一個。如上述般，即使投影一個的聚焦自動校正標記FM來進行聚焦的校正動作，若 投影中間掩膜RT內的其他區域，則恐有聚焦不對準，明顯焦點偏離而產生散焦之虞。

只利用一個的聚焦自動校正標記FM來進行聚焦的校正之後將實元件區域D1的圖案投影於半導體基板時，在進行聚焦的校正之處以外的區域產生散焦的理由，可想像例如圖1所示的投影光學系OL內的投影透鏡在重複曝光工程的期間帶熱，部分地變形或折射率變化等而透鏡的特性變化。並且，投影曝光裝置內的投影透鏡未必以理想的形狀所形成，可想像自進行曝光之前就部分地具有變形等的情況，有時依透鏡而具有折射特性的機差。基於該等的因素，即使利用一點的聚焦自動校正標記FM來檢測出最佳聚焦，也恐有在該聚焦自動校正標記FM的附近的區域以外的區域，曝光光之投影像的聚焦不對準，產生散焦之虞。須要具有像圖11所示那樣的STI構造的元件分離區域4或利用圖15所述的閘極電極8a，8b等特別是散焦所造成尺寸不良的幅度少，精度佳地形成。

因此最好在進行聚焦的自動校正時是對於包含形成於中間掩膜RT上的聚焦自動校正標記F1及F2之全部的聚焦自動校正標記FM一個一個進行曝光，將各聚焦自動校正標記FM的圖案投影於受光元件DT(參照圖1)而進行聚焦的自動校正。藉由對每個形成於中間掩膜RT上之全部的聚焦自動校正標記FM進行聚焦的校正動作，可在使中間掩膜RT內的鉻圖案投影時，令實元件區域D1的全體的聚焦接近最佳聚焦。

但，由於在中間掩膜RT上設有多數的聚焦自動校正標記FM，因此若針對該等全部的聚焦自動校正標記FM進行自動校正動作，則聚焦的自動校正動作所花費的時間會增大，半導體裝置的製造的處理能力會降低。因此，選擇中間掩膜RT上的幾個聚焦自動校正標記FM，以少的校正動作來對準投影像的全體的焦點為重要。

利用圖13來說明使用在聚焦自動校正動作的聚焦自動校正標記FM。圖13是表示與圖2同樣的中間掩膜RT的平面圖。在本實施形態是利用在外圍R1上所形成的四個聚焦自動校正標記F1，及在實元件區域D1的中心部所形成的一個聚焦自動校正標記F2來進行中間掩膜RT全體的投影像的聚焦自動校正動作。

所謂在外圍R1上所形成的四個聚焦自動校正標記F1是意指分別設在構成包圍實元件區域D1的四角形的遮光帶BR的四邊的其中對向的二邊的各兩端的外側的外圍R1上者。

並且，所謂實元件區域D1的中心部的聚焦自動校正標記F2是意指在實元件區域D1內排列成矩陣狀的複數個晶片圖案CP所分別形成的聚焦自動校正標記F2之中，從矩形的實元件區域D1的對角線所交叉的中心點，連結前述對角線上的點，位於前述對角線的4分之1的距離的點之矩形的範圍內所存在的一個聚焦自動校正標記F2。亦即，實元件區域D1為具有延伸於X方向的邊及延伸於Y方向的邊之矩形的區域時，以圖13所示的虛線包圍的區 域那樣，以實元件區域D1的對角線交叉的中心點為中心，延伸於X方向的邊的長度為實元件區域D1的同方向的邊的長度的一半，延伸於Y方向的邊的長度為實元件區域D1的同方向的邊的長度的一半之矩形的區域為實元件區域D1的中心部。因此，所謂實元件區域D1的中心部是矩形的區域，其對角線是與實元件區域D1的對角線重疊，實元件區域D1的矩形的中心部的對角線的長度是成為實元件區域D1的對角線的一半的長度。

在此，實元件區域D1的中心部是與中間掩膜RT的中心部同意義，實元件區域D1的端部，亦即中間掩膜RT的端部是意指比前述中心部更外側的區域。

另外，例如投影光學系OL(參照圖1)內的投影透鏡是具有直徑31.11mm的直徑，當矩形的實元件區域D1的一邊的長度為22mm或26mm程度時，所謂位於實元件區域D1的前述4分之1的距離的點是從實元件區域D1的中心點，亦即實元件區域D1的對角線的交點，沿著該對角線的方向離開4.5mm的點。在圖2及圖13是只對使用在聚焦的自動校正的聚焦自動校正標記附上斜線。

選擇實元件區域D1內的中心部的一個聚焦自動校正標記F2來進行校正動作時，所選擇的聚焦自動校正標記F2最好是使用位於最接近矩形的實元件區域D1的對角線彼此間交叉的中心點的場所之聚焦自動校正標記F2。藉此，可使投影於半導體基板的晶片圖案的全體的焦點接近最佳聚焦。

如上述般將圖1所示的中間掩膜RT上的複數處的聚焦自動校正標記FM的圖案投影於基準標記BM上，藉此來進行聚焦的自動校正。亦即，在此為了使用在聚焦的自動校正而選擇的聚焦自動校正標記的數量是圖13所示的四個聚焦自動校正標記F1及位於實元件區域D1的中心部之一個的聚焦自動校正標記F2，合計五個。然後，使晶圓平台WS移動於X方向及Y方向(前後左右方向)，如下述般將實元件區域D1(參照圖2及圖13)的鉻圖案投影於半導體基板SB的表面的預定的位置，而使光阻劑膜曝光。

亦即，如圖14所示，利用圖1所示的投影曝光裝置來將光阻劑膜PR2曝光。然後進行顯像，接著進行使用氧電漿等的灰化(Ashing)，藉此除去光阻劑膜PR2不要的部分，在半導體基板1上留下由光阻劑膜PR2所構成的光阻劑圖案。此時，在校正標記投影曝光區域C1，對應於聚焦自動校正標記的形狀之條紋狀的光阻劑膜PR2會留在矽膜8上。

其次，如圖15所示，以光阻劑膜PR2作為遮罩，利用乾蝕刻法來使矽膜8圖案化，藉此形成閘極電極8a，8b。

成為n通道型MISFET的閘極電極的閘極電極8a是由導入n型雜質的多結晶矽(n型半導體膜，摻雜多晶矽膜)所構成，在p型阱5上隔著由絕緣膜7a所構成的閘極絕緣膜7來形成於n通道型MISFET形成區域B1。並且，成為p通道型MISFET的閘極電極的閘極電極8b是由導入p型雜質的多結晶矽(p型半導體膜，摻雜多晶矽膜)所構成 ，在n型阱6上隔著由絕緣膜7a所構成的閘極絕緣膜7來形成於p通道型MISFET形成區域A1。閘極電極8a，8b的閘極長可因應所需來變更，例如可設為50nm程度。

在此是形成有閘極電極8a，8b，且在校正標記投影曝光區域C1是矽膜8會隔著絕緣膜7a以條紋狀的形狀來留在半導體區域6a上。亦即，在校正標記投影曝光區域C1是形成有與閘極電極8a，8b同樣的層疊構造。閘極電極8a，8b的矽膜8及其下部的絕緣膜7a是形成延伸於一方向(例如X方向)的層疊圖案，在與矽膜8的延伸方向正交的方向(例如Y方向)排列複數個而配置。並且，在其附近，延伸於與前述矽膜8不同的方向(例如Y方向)的層疊圖案會在與其延伸方向正交的方向(例如X方向)排列複數個而配置。另外，在此所謂的條紋狀的形狀是意指延伸於沿著半導體基板的主面的方向，在與前述延伸方向正交的方向排列複數個而形成的圖案之形狀。

亦即，平面視形成有如圖16所示般的圖案。由矽膜8及絕緣膜7a所構成的層疊圖案是以對應於圖5所示的聚焦自動校正標記F2的縫隙的圖案之平面形狀來形成，因此如圖16所示般構成：延伸於X方向而在Y方向排列複數個的圖案，及在其附近形成之延伸於Y方向而在X方向排列複數個的圖案。圖16是表示在被投影聚焦自動校正標記F2(圖5參照)的半導體基板上的區域亦即校正標記投影曝光區域C1所形成的矽膜8的圖案的平面圖。如圖16所示般，在矽膜8的圖案的周圍的半導體基板的主面形 成有元件分離區域4。另外，包含在圖14所示的校正標記投影曝光區域C1形成的矽膜8的膜是在藉由之後的工程來完成的半導體裝置內為不發揮電性作用的構造體。

其次，如圖17所示，在p型阱5的閘極電極8a的兩側的區域離子植入磷(P)或砷(As)等的n型雜質，藉此形成(一對的)n^-型半導體區域9a，且在n型阱6的閘極電極8b的兩側的區域離子植入硼(B)等的p型雜質，藉此形成(一對的)p^-型半導體區域10a。n^-型半導體區域9a及p^-型半導體區域10a的深度(接合深度)可例如設為30nm程度。

其次，在閘極電極8a，8b的側壁上形成例如由氧化矽或氮化矽或該等絕緣膜的層疊膜等所構成的側壁間隔件或側壁(側壁絕緣膜)11作為絕緣膜。側壁11是例如在半導體基板1上堆積氧化矽膜或氮化矽膜或該等的層疊膜，可藉由RIE(Reactive Ion Etching)法等來向異性蝕刻此氧化矽膜或氮化矽膜或該等的層疊膜而形成。側壁11是被形成於校正標記投影曝光區域C1的圖案，在具有與閘極電極8a，8b同樣構造的矽膜8的側壁也被形成。

側壁11的形成後，例如藉由在p型阱5的閘極電極8a及側壁11的兩側的區域離子植入磷(P)或砷(As)等的n型雜質來形成(一對的)n⁺型半導體區域9b(源極，汲極區域)。例如，將磷(P)植入5×10¹⁵/cm²程度，將砷(As)植入4×10¹⁵/cm²程度來形成。又，例如藉由在n型阱6的閘極電極8b及側壁11的兩側的區域離子植入硼(B)等的p型雜質來形成(一對的)p⁺型半導體區域10b(源極，汲極區域) 。例如，將硼(B)植入4×10¹⁵/cm²程度來形成。亦可先形成n⁺型半導體區域9b，或先形成p⁺型半導體區域10b。離子植入後，亦可例如以1050℃程度，5秒程度的熱處理(瞬間退火處理)來進行導入後的雜質的活化用的退火處理。n⁺型半導體區域9b及p⁺型半導體區域10b的深度(接合深度)是例如可設為80nm程度。

在形成n⁺型半導體區域9b時，是在形成覆蓋p通道型MISFET形成區域A1的光阻劑膜的狀態下進行離子植入。並且，在形成p⁺型半導體區域10b時，是在形成覆蓋n通道型MISFET形成區域B1的光阻劑膜的狀態下進行離子植入。任一工程皆是在形成光阻劑膜之前進行利用圖13等所說明之聚焦的自動校正。另外，在形成n⁺型半導體區域9b及p⁺型半導體區域10b的離子植入工程中，即使藉由光阻劑膜來覆蓋校正標記投影曝光區域C1的幾乎全域，還是會如圖5所示般在中間掩膜上的聚焦自動校正標記F2的鉻圖案形成有使用於聚焦的校正之開口成縫隙狀的圖案，因此在圖17所示的矽膜8的正上方不會有光阻劑膜形成。因此，在形成n⁺型半導體區域9b及p⁺型半導體區域10b的離子植入工程植入的雜質皆也被植入矽膜8。

n⁺型半導體區域9b是比n^-型半導體區域9a更高雜質濃度，p⁺型半導體區域10b是比p^-型半導體區域10a更高雜質濃度。藉此，具有作為n通道型MISFET的源極或汲極的功能之n型的半導體區域(雜質擴散層)會藉由n⁺型半導體區域(雜質擴散層)9b及n^-型半導體區域9a來形成， 具有作為p通道型MISFET的源極或汲極的功能之p型的半導體區域(雜質擴散層)會藉由p⁺型半導體區域(雜質擴散層)10b及p^-型半導體區域10a來形成。因此，n通道型MISFET及p通道型MISFET的源極．汲極區域是具有LDD(Lightly doped Drain)構造。n^-型半導體區域9a是對閘極電極8a自我整合地形成，n⁺型半導體區域9b是對閘極電極8a的側壁上所形成的側壁11自我整合地形成。p^-型半導體區域10a是對閘極電極8b自我整合地形成，p⁺型半導體區域10b是對閘極電極8b的側壁上所形成的側壁11自我整合地形成。

如此一來，在p型阱5形成有n通道型MISFETQn作為場效電晶體。並且，在n型阱6形成有p通道型MISFETQp作為場效電晶體。藉此，可取得圖9的構造。n通道型MISFETQn是可視為n通道型的場效電晶體，p通道型MISFETQp是可視為p通道型的場效電晶體。又，n⁺型半導體區域9b是可視為n通道型MISFETQn的源極或汲極用的半導體區域，p⁺型半導體區域10b是可視為p通道型MISFETQp的源極或汲極用的半導體區域。

其次，藉由自對準多晶矽化物(Salicide：Self Aligned Silicide)技術，在n通道型MISFETQn的閘極電極8a及源極．汲極區域(在此是n⁺型半導體區域9b)的表面，及p通道型MISFETQp的閘極電極8b及源極．汲極區域(在此是p⁺型半導體區域10b)的表面形成低電阻的金屬矽化物層(對應於後述的金屬矽化物層41)。

在矽化物層的形成工程，首先在包含閘極電極8a，8b，矽膜8，n⁺型半導體區域9b及p⁺型半導體區域10b上的半導體基板1的主面(全面)上，例如利用濺射法來形成(堆積)金屬膜。金屬膜12是例如由Ni(鎳)-Pt(白金)合金膜(Ni與Pt的合金膜)所構成。然後，對半導體基板1以250℃~300℃的溫度來實施第1熱處理(1st退火處理)。接著藉由進行溼式洗淨處理來除去未反應的金屬膜之後，對半導體基板1實施第2熱處理(2nd退火處理)。第2熱處理是以和上述第1熱處理的熱處理溫度大致同程度的熱處理溫度要比第1熱處理溫度更高的溫度來進行。

藉此，在閘極電極8a，8b，n⁺型半導體區域9b及p⁺型半導體區域10b的各上部形成主要含NiSi(鎳矽化物)的金屬矽化物層41。另外，在金屬矽化物層41的形成工程是與閘極電極8a，8b的各上面同樣，在校正標記投影曝光區域C1的矽膜8的上面也形成有金屬矽化物層41。

其次，如圖19所示般，在半導體基板1的主面上形成絕緣膜42。亦即，以能夠覆蓋閘極電極8a，8b及矽膜8的方式，在包含金屬矽化物層41上的半導體基板1上形成絕緣膜42。絕緣膜42是例如由氮化矽膜所構成，可藉由成膜溫度(基板溫度)450℃程度的電漿CVD法等來形成。接著，在絕緣膜42上形成比絕緣膜42更厚的絕緣膜43。絕緣膜43是例如由氧化矽膜等所構成，可使用TEOS藉由成膜溫度450℃程度的電漿CVD法等來形成。藉此，形成由絕緣膜42，43所構成的層間絕緣膜。然後，藉由 CMP法來研磨絕緣膜43的表面，使絕緣膜43的上面平坦化。即使起因於底層階差而在絕緣膜42的表面形成有凹凸形狀，還是可藉由CMP法來研磨絕緣膜43的表面，藉此取得其表面會被平坦化的層間絕緣膜。

其次，如圖20所示般，以在絕緣膜43上形成的光阻劑圖案(未圖示)作為蝕刻遮罩使用，而乾蝕刻絕緣膜43，42，藉此在絕緣膜42，43形成接觸孔(貫通孔，孔)44。此時，首先以絕緣膜43相較於絕緣膜42容易被蝕刻的條件來進行絕緣膜43的乾蝕刻，使絕緣膜42具有作為蝕刻阻擋膜的功能下，在絕緣膜43形成接觸孔44之後，以絕緣膜42相較於絕緣膜43容易被蝕刻的條件來乾蝕刻接觸孔44的底部的絕緣膜42而除去。在接觸孔44的底部是半導體基板1的主面的一部分，例如n⁺型半導體區域9b，p⁺型半導體區域10b，閘極電極8a，8b及矽膜8的表面上的金屬矽化物層41的一部分會被露出。

並且，在同工程中，校正標記投影曝光區域C1的絕緣膜42及43會藉由蝕刻來加工，形成接觸孔44，藉此矽膜8的上面的金屬矽化物層41也會露出。在形成上述光阻劑圖案之前也進行利用圖13所說明之聚焦的自動校正。

其次，在接觸孔44內形成由鎢(W)等所構成的插塞(Plug)(連接用導體部，埋入插塞，埋入導體部)45。為了形成插塞45，例如在含接觸孔44的內部(底部及側壁上)的絕緣膜43上，藉由成膜溫度(基板溫度)450℃程度的電漿CVD法來形成障壁導體膜45a(例如鈦膜，氮化鈦膜， 或該等的層疊膜)。接著，以能夠藉由CVD法等在障壁導體膜45a上填埋接觸孔44的方式形成由鎢膜等所構成的主導體膜45b，且藉由CMP法或回蝕刻法等來除去絕緣膜43上不要的主導體膜45b及障壁導體膜45a，藉此可在接觸孔44內形成插塞45。

在閘極電極8a，8b，n⁺型半導體區域9b或p⁺型半導體區域10b上所形成的插塞45是在其底部與閘極電極8a，8b，n⁺型半導體區域9b或p⁺型半導體區域10b的表面上的金屬矽化物層41接觸，而電性連接。並且，在矽膜8上所形成的插塞45是在其底部與矽膜8的表面上的金屬矽化物層41接觸，而與矽膜8電性連接。

其次，如圖21所示般，在被埋入插塞45的絕緣膜43上，依序形成有阻擋絕緣膜51及配線形成用的絕緣膜52。阻擋絕緣膜51是在對絕緣膜52的溝加工時成為蝕刻阻擋的膜，使用對絕緣膜52具有蝕刻選擇比的材料。阻擋絕緣膜51可例如藉由電漿CVD法來形成的氮化矽膜，絕緣膜52可例如藉由電漿CVD法來形成的氧化矽膜。另外，在阻擋絕緣膜51及絕緣膜52形成有其次說明的第1層的配線。

其次，藉由單鑲嵌(single damascene)法來形成第1層的配線。首先，藉由以光阻劑圖案(未圖示)作為遮罩的乾蝕刻，在絕緣膜52及阻擋絕緣膜51的預定區域形成配線溝53之後，在半導體基板1的主面上(亦即包含配線溝的底部及側壁上的絕緣膜52上)形成障壁導體膜(障壁金屬膜 )54。障壁導體膜54可例如使用氮化鈦膜，鉭膜或氮化鉭膜等。接著，藉由CVD法或濺射法等在障壁導體膜54上形成銅的種子層，且利用電解電鍍法等在種子層上形成銅電鍍膜。藉由銅電鍍膜來埋入配線溝53的內部。

然後，藉由CMP法來除去配線溝53以外的區域的銅電鍍膜，種子層及障壁導體膜54，而形成以銅作為主導電材料的第1層的配線55。配線55是經由插塞45來與n通道型MISFETQn及p通道型MISFETQp的源極或汲極用的n⁺型半導體區域9b及p⁺型半導體區域10b或閘極電極8a，8b等電性連接。

藉由此工程，在校正標記投影曝光區域C1是在插塞45上形成具有與插塞45同等的寬度之第1層的配線55。但，矽膜8及被電性連接至矽膜8的插塞45及第1層的配線55是為了分別在圖13所示的中間掩膜RT的晶片圖案CP具有聚焦自動校正標記F2而形成的構造體，在完成的半導體裝置內為不發揮電性作用的導體。

然後，藉由雙鑲嵌(dual damascene)法來形成第2層的配線等的上層配線，但在此是省略圖示及其說明。在形成第1層的配線55上的層疊配線之後部分露出最上層的配線，而形成作為電極使用的焊墊部。接著，沿著劃線來切開半導體基板1而小片化，藉此形成複數個在分別對應於圖13所示的晶片圖案CP的區域所形成的半導體晶片。藉由以上來完成本實施形態的半導體裝置。

在如此完成的各半導體晶片的基板上，形成有像圖21 的校正標記投影曝光區域C1所示那樣對應於聚焦自動校正標記的形狀的條紋狀的構造體，不發揮電性作用的膜。若在中間掩膜RT的晶片圖案CP無聚焦自動校正標記，則在完成的半導體裝置內像圖21的校正標記投影曝光區域C1所示那樣的條紋狀的構造體是不被形成。另外，如上述般以對應於聚焦自動校正標記的縫隙形狀之形狀在半導體區域6a上層疊形成具有大致同一寬度的絕緣膜7a，矽膜8，插塞45及配線55是限於使用在半導體裝置的製造工程中的中間掩膜皆於同位置具有聚焦自動校正標記時。亦即，在每個中間掩膜，聚焦自動校正標記的位置不同時，也會有在元件分離區域4的正上方隔著絕緣膜7a來形成矽膜8，或在矽膜8上未形成插塞45的情形。

其次，更詳細說明有關本實施形態的效果。如利用圖1~圖5所說明般，將形成於中間掩膜的鉻圖案投影於半導體基板上時，以防止產生散焦的目的來進行聚焦的自動校正。藉由進行1次聚焦的自動校正，即使中間掩膜上的部分區域的圖案的投影像的焦點對準，也會有時中間掩膜上的其他區域的圖案未對準焦點。這是因為有時如上述般圖1所示的投影光學系OL內的投影透鏡部分地變形或折射率變化等，投影透鏡的特性在投影透鏡內不一樣。

並且，即使以中間掩膜上的複數個聚焦自動校正標記為對象進行進行曝光之前的聚焦自動校正，使中間掩膜的投影像全體以最適的焦點距離結像，還是會因為之後對多數的半導體基板進行曝光處理中，投影透鏡因曝光光而帶 熱，投影透鏡因熱而部分地變形，而恐有產生散焦之虞。投影透鏡是中心部厚，端部(周緣部)薄，大多的情況是中心部要比端部更暴露於曝光光。因此，投影透鏡是端部暴露於曝光光的情形比中心部更少，且放熱性高，因此相較於投影透鏡的端部，中心部會形成高溫。亦即，投影透鏡的中心部是隨曝光處理的重複而帶熱，容易變形，相對的，投影透鏡的端部是即使重複曝光處理也難以帶熱，所以變形少。因此，在進行複數次曝光處理下，在投影透鏡內的端部及中心部，透鏡的特性會相對地變化。

並且，可考慮在使用i線(波長365nm)的光作為曝光光的光源時是對投影透鏡的構件使用玻璃，在使用KrF(氟化氪)線(波長248nm)的光作為曝光光的光源時是對投影透鏡的構件使用石英，在使用ArF(氟化氬)線(波長193nm)的光作為曝光光的光源時是對投影透鏡的構件使用螢石。上述投影透鏡的構件是配合曝光光的波長來使用容易通過具有該波長的光之材料。另外，i線是使用水銀燈作為光源的光。此時，石英是熱吸收比較低，即使投影透鏡的中心部也比較不易形成高溫，但由玻璃所構成的投影透鏡是熱吸收高，螢石是比玻璃更熱吸收高，因此曝光處理所產生的高溫化顯著。

並且，在使用對於形成有鉻圖案的中間掩膜的一個面的大小而言，鉻圖案所佔的面積的比例少的中間掩膜時，由於曝光光被鉻圖案所遮蔽的區域少，因此會有投影透鏡成為高溫的傾向。而且，在進行曝光光的照射時間長，一 次的曝光量大的曝光工程時，相較於曝光光的照射時間比較短的情況時，由於在投影透鏡蓄熱，因此投影透鏡的變形顯著。

在此，於圖31中顯示將複數片的半導體基板(半導體晶圓)曝光時之聚焦值的變動量的曲線圖。圖31是將縱軸設為顯示聚焦值的偏差(變動量)的大小的值，將橫軸設為進行曝光之半導體晶圓的片數。亦即，曲線圖的右側的計測值，表示經更多數的曝光工程時的聚焦值。在圖31是表示測定投影透鏡的中心的聚焦值的曲線圖CT1，及測定透過投影透鏡的端部來投影中間掩膜表面的聚焦自動校正標記F1(參照圖2)的圖案之處的聚焦值的曲線圖ED1，在此哪個曲線圖皆以將第一片的半導體晶圓曝光時的聚焦值作為基準來將其值設定成0。另外，所謂聚焦值的變動量是表示聚焦的像高差的變動量，在投影透鏡內完全無如此的像高差(聚焦值的差)及變動為理想。

圖31所示的曲線圖ED1是每曝光工程進行聚焦的自動校正，因此其聚焦值是即使對20片以上的半導體晶圓進行曝光，還是保持接近0的值。這是因為藉由聚焦的自動校正，在毎次曝光工程前使晶圓平台移動來調整聚焦，且通過聚焦自動校正標記F1(參照圖2)的圖案之曝光光所透過的投影透鏡的端部是縱然在投影透鏡內也不易帶熱的區域，因此即使重複進行曝光，熱履歷之聚焦值的變化亦少。另外，在此是將以溫度和時間的乘積來表示的熱量稱為熱履歷。投影透鏡是具有一旦熱履歷變大形成高溫則變 形或折射率變化而聚焦變動的性質。

相對於此，在曲線圖CT1是曝光片數增加，每曝光次數增加，聚焦值會變動，一旦超過一定的曝光片數，則聚焦值的變化會變少，保持大致一定的聚焦值。這是因為曲線圖CT1為測量通過投影透鏡的中心部之投影像的聚焦值者，投影透鏡的中心部是熱吸收高，變形或折射率的變化所造成的聚焦值的變化容易產生的部分。之所以曲線圖CT1的聚焦值的值會自途中形成大致一定，那是因為藉由曝光來加諸於投影透鏡的熱與被放熱的熱取得平衡，投影透鏡的熱形成不上昇所致。

並且，曲線圖CT1的測定處是實際作為製品使用的實元件區域，測定中間掩膜的中心部的圖案所被投影之處的聚焦值的結果。在此，曲線圖CT1是不像曲線圖ED1那樣進行使用聚焦自動校正標記的聚焦的校正，因為未校正聚焦值的變化，所以聚焦值大幅度變動。當聚焦值從基準的0值變動成大於絕對值0.2μm時，散焦的現象顯著，半導體裝置的可靠度明顯降低。曲線圖CT1是從進行曝光處理的半導體晶圓的片數超過5片的時間點，聚焦值的變動量會超過0.2μm，因此發生散焦。

如此，藉由重複曝光而帶熱之投影透鏡的中心部的聚焦值的變化不是可忽視者。並且，在只利用中間掩膜的端部(例如外圍)所形成的聚焦自動校正標記來進行聚焦的校正動作時，儘管可以最佳聚焦來照射幾乎不會有熱所造成的聚焦變化之中間掩膜的端部的曝光光，還是無法檢測出 通過熱所造成的聚焦變化顯著的中間掩膜中心部之曝光光是否發生聚焦的偏離，無法進行中心部的自動校正。

因此，作為設在中間掩膜上的聚焦自動校正標記的配置，雖可考慮只在中間掩膜的外圍上設置聚焦自動校正標記，只利用形成於實元件區域的外側的聚焦自動校正標記來進行聚焦的自動校正之方法，但此情況難以校正通過聚焦容易因熱而變化的投影透鏡的中心部來投影之中間掩膜的實元件區域的聚焦。

相對於此，圖13所示的中間掩膜RT是不僅設於中間掩膜RT上的外圍的聚焦自動校正標記F1，還分別在中間掩膜RT的實元件區域D1所排列的晶片圖案CP至少設置一個的聚焦自動校正標記F2。在本實施形態的半導體裝置的製造工程是將實元件區域D1的中心部的聚焦自動校正標記F2利用於聚焦的自動校正動作，藉此可針對透過形狀容易因反覆的曝光所產生的熱履歷而變化的投影透鏡的中心部來投影的曝光光進行聚焦的校正。藉此防止散焦的發生，而可以所望的形狀及位置來形成利用光微影技術所形成的圖案，因此可使半導體裝置的可靠度提升。

實際進行聚焦的校正時，是利用在外圍上所形成的四個聚焦自動校正標記F1及實元件區域D1的中心部的一個聚焦自動校正標記F2來進行自動校正。在使用具有像圖31所示那樣特性的投影透鏡時，為了使通過投影透鏡的中心部來投影的像的聚焦接近最佳聚焦，而使晶圓平台移動，而進行使曲線圖CT1的聚焦值移動至+(正)側之類的校 正。

此時，曲線圖ED1的聚焦值也變動成往+側變大。亦即，當投影透鏡的端部及中心部因熱履歷等而產生收差時，不使投影透鏡的端部的聚焦值變動，而使投影透鏡的中央部的聚焦值變動，在此裝置是不可能。因此，在此是如圖22所示般，以顯示投影中間掩膜的端部之曝光光的聚焦值的變動量的曲線圖ED2與顯示投影中間掩膜的中央部之曝光光的聚焦值的變動量的曲線圖CT2的絕對值能夠形成未滿0.2的方式進行聚焦的校正。

亦即，以通過投影透鏡的中央部之曝光光的聚焦值與通過投影透鏡的端部之曝光光的聚焦值的各絕對值能夠形成大致相同的方式進行聚焦的校正。藉此，相對於只利用形成於中間掩膜的端部的聚焦自動校正標記來進行聚焦的校正時，可減少通過投影透鏡的中央部來投影之曝光光的聚焦的變動量，防止在半導體基板上成為製品區域之形成半導體晶片的區域中發生散焦。另外，圖22是與圖31同樣表示聚焦值的變動量與半導體晶圓的曝光片數的關係的曲線圖，顯示通過投影透鏡的端部來投影之曝光光的聚焦值的曲線圖ED2及顯示通過投影透鏡的中心部來投影之曝光光的聚焦值的曲線圖CT2的二個曲線圖。

如以上所述，投影透鏡的中心部與端部對於熱負荷的影響度有差，聚焦的變動量不同，因此只利用中間掩膜上的端部(外圍)的聚焦自動校正標記來進行聚焦的校正，投影透鏡的中心部的聚焦不會被正確地自動校正，會有在實 元件區域發生散焦的問題。相對於此，本實施形態的半導體裝置的製造方法是分別在中間掩膜上的實元件區域的各晶片圖案形成聚焦自動校正標記，藉由利用其中實元件區域的中心部的聚焦自動校正標記來進行聚焦的校正，可防止曝光區域的中心部的散焦的發生。藉此，可防止配線等的尺寸不良及位移的發生，可使半導體裝置的可靠度提升。

並且，有別於在投影透鏡的中心部及端部因為熱負荷的影響度有差所引起聚焦的變動量不同的狀態時，有時原本在投影透鏡的中心部及端部就會產生聚焦差。這可想像即使是以同規格所製造的投影透鏡，收差的特性在各個的投影透鏡也會有所不同(有機差)，或因長年使用劣化，在投影透鏡的中心部及端部產生聚焦差的情況等。

如圖31及圖22所示，投影透鏡是具有：因被使用於曝光而帶熱，使得聚焦值會在特定的方向(圖31及圖22所示的聚焦值的-(負)方向)變動的特性。如上述般有收差，自進行曝光之前在投影透鏡的中心部及端部就有聚焦差的投影透鏡是如圖23所示，在最初的曝光(將第一片的半導體晶圓曝光的時間點)，有時要比通過投影透鏡的端部的曝光光的聚焦值的曲線圖ED3更靠+(正)側通過投影透鏡的中心部的曝光光的聚焦值的曲線圖CT3會偏離。另外，圖23是與圖22同樣表示聚焦值的變動量與半導體晶圓的曝光片數的關係的曲線圖，顯示通過投影透鏡的端部來投影之曝光光的聚焦值的曲線圖ED3及通過投影透鏡的中心部來投影之曝光光的聚焦值的曲線圖CT3的二個曲線圖。

在進行利用如此的投影透鏡來進行曝光時，藉由投影透鏡的中心部形成高溫，曲線圖CT3會接近曲線圖ED3的聚焦值，藉由聚焦差在投影透鏡的中心部及端部變小，可取得接近投影透鏡全體具有均一的聚焦值之理想的狀態的聚焦特性。

為了取得：投影透鏡的中心部形成高溫，其聚焦值接近投影透鏡的端部的聚焦值，藉此投影透鏡全體的收差變小的效果，只要圖13所示的外圍R1上的聚焦自動校正標記F1等的實元件區域D1的端部的附近的聚焦自動校正標記不使用在聚焦校正動作，只使用實元件區域D1的中心部的聚焦自動校正標記F2來進行聚焦的校正即可。亦即，如圖24所示，只使用實元件區域D1的中心部的聚焦自動校正標記F2來進行聚焦的自動校正，藉此可縮小上述般原本就有收差之投影透鏡的收差，可在全體聚焦值的差少的狀態下使用投影透鏡。藉此，投影透鏡的中央部及端部的聚焦皆會接近最佳聚焦，所以可防止散焦所造成尺寸不良的發生。另外，圖24是表示在本實施形態的半導體裝置的製造方法中所使用的中間掩膜的變形例的平面圖。圖中是只對使用在聚焦的自動校正的聚焦自動校正標記附上斜線。

並且，藉此即使使用複數個有機差的投影透鏡時，還是可抑制前述機差所造成每個半導體晶圓或每個曝光工程(shot)的尺寸偏差的發生。而且，此情況不必利用實元件區域的端部附近的聚焦自動校正標記來進行聚焦的自動校 正，可減少利用聚焦自動校正標記來進行聚焦的自動校正的次數，因此可使半導體裝置的製造工程的處理能力提升。

即使不是使用如上述般自進行曝光之前原本就有機差的投影透鏡時，若考慮投影實元件區域的中心部要比投影透鏡的端部更會因熱履歷而聚焦值的變動大，則亦可不使用例如形成於外圍上之類的聚焦自動校正標記，如圖24所示般只使用位於中間掩膜RT的實元件區域D1的中心部的一個聚焦自動校正標記F2來進行聚焦的自動校正。

若如此只利用實元件區域D1的中心部的聚焦自動校正標記F2來進行聚焦的自動校正，則相較於只利用比實元件區域D1的中心部更靠外側的區域的聚焦自動校正標記來進行聚焦的自動校正時，更可有效地抑制散焦的發生。這是因為若只利用比實元件區域D1的中心部更靠外側的區域(例如外圍R1)的聚焦自動校正標記來進行聚焦的自動校正，則無法檢測出通過因熱履歷而聚焦顯著變化的投影透鏡的中心部來投影至半導體基板之曝光光的聚焦而進行校正。

並且，此情況，如上述般，可省略利用實元件區域D1的端部的附近的聚焦自動校正標記來進行聚焦的自動校正的工程，因此可使半導體裝置的製造工程的處理能力提升。

本實施形態是舉步進機為例來說明，但本發明亦可適用於掃描器，上述步進機是使用利用在圖24所示的矩形的實元件區域D1內極力排列多數的晶片圖案CP之中間 掩膜RT來藉由重複且步進法對一片的半導體基板的上面重複進行曝光工程的方法之曝光裝置。

在此，於圖25顯示本實施形態的半導體裝置的製造方法的變形例中所使用的掃描器(掃描型縮小投影曝光裝置)的概略圖。如圖25所示，掃描器的構成是與圖1所示的步進機相似，但保持中間掩膜RT的中間掩膜平台RS可移動於前後左右方向(X，Y方向)的點，及具有在中間掩膜RT與曝光照明系OS之間有縫隙的視野光圈板S1的點是與步進機大不同。掃描器是用以將中間掩膜RT的遮罩圖案轉印於半導體基板SB上的曝光裝置的一種。具體而言，為了使用投影透鏡的縫隙狀的收差少的部分，而使用視野光圈板S1來照射將光束的剖面縮小成縫隙狀的曝光光，1晶片份掃描(scan)中間掩膜平台RS的同時掃描晶圓平台WS來進行半導體基板SB的曝光之裝置。此時，如圖25的箭號所示，中間掩膜平台ES與晶圓平台WS是同時使掃描於相反方向。

在步進機是以內接於投影透鏡的正方形或長方形的部分作為實元件區域使用，相對的，在掃描器是可利用投影透鏡的縫隙狀的收差少的部分，且以前述縫隙的長邊與中間掩膜平台RS的掃描距離來決定曝光區域，因此曝光區域要比步進機更大。

掃描器相較於步進機，雖可利用投影透鏡的收差少的區域來進行曝光，但與上述的步進機同樣，一旦進行曝光，則投影透鏡的中心部會形成高溫，在投影透鏡的端部與 中心部，聚焦值會產生差，因此藉由適用本發明，可防止在半導體基板上所形成的圖案的尺寸不良的發生。

(實施形態2)

在前述實施形態1是說明有關如圖13所示般利用外圍R1上的聚焦自動校正標記F1及實元件區域D1的中心部的聚焦自動校正標記F2來進行聚焦的校正時，及如圖24所示般只利用實元件區域D1的中心部的聚焦自動校正標記F2來進行聚焦的校正時。

如圖26所示，在本實施形態是說明有關利用在中間掩膜RT上的實元件區域D1內排列的各晶片圖案CP至少形成一個的聚焦自動校正標記F2之中，位於前述實元件區域D1的矩形的中心部(以虛線所包圍的區域)的角部的附近之四個的聚焦自動校正標記F2來進行聚焦的自動校正之方法。圖26是表示在本實施形態的半導體裝置的製造工程的曝光工程所使用的中間掩膜的平面圖。在圖26是只對使用在聚焦的自動校正的聚焦自動校正標記附上斜線。

在本實施形態所製造的半導體裝置的製造工程是與利用圖1~圖23所說明的方法大致同樣，但使用在聚焦的自動校正時的聚焦自動校正標記的選擇的方法是與前述實施形態1不同。具體而言，利用矩形的實元件區域D1的對角線上的點，從實元件區域D1的對角線的端部到該對角線的4分之1的距離的點的附近的聚焦自動校正標記F2 來進行聚焦的自動校正。換言之，利用實元件區域D1的對角線上的點，從矩形的實元件區域D1的對角線彼此間交叉之處到該對角線的4分之1的距離的點的附近的聚焦自動校正標記F2來進行聚焦的自動校正。所謂實元件區域D1的對角線上的點，從實元件區域D1的對角線的端部到該對角線的4分之1的距離的點的附近的聚焦自動校正標記F2是例如意指離前述點最近的聚焦自動校正標記F2。

這是使用位於實元件區域D1的中心與實元件區域D1的四個角部的各之間的中間點的附近之聚焦自動校正標記F2。亦即，如此被選擇的四個聚焦自動校正標記F2皆是位於與實元件區域D1的中心部的距離會形成與實元件區域D1的最近的角部之間的距離大致同長度的場所。

藉由如此將接近實元件區域D1的中心部及端部的雙方之聚焦自動校正標記F2利用於校正動作，可僅以4處的聚焦自動校正標記F2作為對象之少的校正動作來大致均一地自動校正中間掩膜RT全體的聚焦。因此，可與前述實施形態1同樣地對應於熱履歷所造成投影透鏡的中心部的聚焦變動來校正聚焦，防止因散焦所引起之半導體裝置的尺寸不良的發生。並且，相較於以5處以上的聚焦自動校正標記作為對象來進行聚焦的校正動作時，由於可減少進行校正動作的次數，因此可使製造半導體裝置時的處理能力提升。

之所以可取得如此的效果，是因為即使不嚴格地檢測 出投影透鏡的端部與中心部的聚焦差，只要利用對應於投影透鏡的端部及中心部之中間掩膜RT上的實元件區域D1的端部與中心部的中間點的聚焦自動校正標記F2來進行校正動作，便可使包括投影透鏡的端部及中心部的聚焦之全體的聚焦接近最佳聚焦。藉此，可防止只對實元件區域D1的中心進行校正下，實元件區域D1的端部附近的聚焦的校正完全不能的事態。

(實施形態3)

在本實施形態，並非是說明有關如圖13及圖26所示般，實元件區域D1在遮光帶BR的內側以極大的面積來形成的情況，而是如圖27所示般，實元件區域D1會自遮光帶BR空出大的距離來配置的情況。圖27是使用在本實施形態的半導體裝置的製造方法的中間掩膜RT的平面圖。在圖27是只對使用在聚焦的自動校正之聚焦自動校正標記附上斜線。

本實施形態的半導體裝置的製造工程是與前述實施形態1及2同樣進行者，但如圖27所示般，中間掩膜RT內的晶片圖案CP的配置與前述實施形態1及2不同。如圖27所示般，中間掩膜RT上的實元件區域D1是被配置於遮光帶BR的中心部，且在實元件區域D1與遮光帶BR之間更空出只可配置實元件區域D1內的晶片圖案CP的間隔。

之所以如此只在中間掩膜RT的中心部以比較小的面 積來設置晶片圖案CP，是因為儘可能拉長續用因使用而從周緣部開始模糊不清的投影透鏡，使半導體裝置的製造成本降低。亦即，使用於曝光的投影透鏡會因長年使用劣化，從端部開始模糊不輕，而非中心部，形成端部比中心部更先無法使用的狀態之傾向。於是，以即使是端部模糊不清的投影透鏡還是可使用的方式，藉由使用如圖27所示般在遮光帶BR的內側的區域的端部不形成晶片圖案的中間掩膜RT，可使投影曝光裝置內的投影透鏡持久。

但，在利用上述那樣的中間掩膜，藉由重複且步進法來對半導體基板進行曝光時，由於實元件區域的面積小，因此相較於儘可能在遮光帶內配置多的晶片圖案來進行曝光時，須要重複更多的曝光來對半導體基板的全面進行晶片圖案的曝光。

利用圖27所示的中間掩膜RT來進行聚焦的自動校正時，由於使用在曝光的中間掩膜RT上的實元件區域D1是僅遮光帶BR的中心部，因此只使用位於該中心部的晶片圖案CP所分別形成的聚焦自動校正標記F2或實校正區域D1的中心部的一個聚焦自動校正標記F2來進行聚焦的校正。藉此可取得與前述實施形態1同樣的效果。

又，由於本實施形態是在遮光帶BR內的區域的端部，亦即外圍R1的附近未被形成晶片圖案，因此相較於只利用被形成於外圍上的聚焦自動校正標記來進行聚焦的自動校正時，只要利用晶片圖案內的聚焦自動校正標記來進行聚焦的自動校正，便可特別有效地防止散焦的發生。

(實施形態4)

在本實施形態是說明有關使用如圖28所示般在中間掩膜RT上的實元件區域D1內的各晶片圖案CP的各四個角落設置聚焦自動校正標記F2，且在劃線SL上也設置聚焦自動校正標記(對準標記)F3的中間掩膜RT來進行聚焦的自動校正時的半導體裝置的製造方法。圖28是表示在本實施形態的半導體裝置的製造工程的曝光工程所用的中間掩膜的平面圖。在圖28是只對使用在聚焦的自動校正的聚焦自動校正標記附上斜線。

在本實施形態製造的半導體裝置的製造工程是與利用圖1~圖23來說明的方法大致同樣，但在聚焦的自動校正時使用的中間掩膜上的聚焦自動校正標記的配置及選擇的方法是與前述實施形態1相異。

具體而言，如圖28所示般在實元件區域D1內極力多配置的晶片圖案CP的各角部的內側形成有聚焦自動校正標記F2。亦即，矩形的晶片圖案CP皆於其各角部具有聚焦自動校正標記F2。亦即，在各晶片圖案CP內配置有四個聚焦自動校正標記F2。

並且，在被投影於半導體基板時成為在切割工程被切斷的區域的中間掩膜RT上的劃線SL也形成有與晶片圖案CP上的聚焦自動校正標記F2(參照圖5)相同構造的聚焦自動校正標記F3。在此，聚焦自動校正標記F3是被配置在劃線SL的矩形的外周部的四個角部，及前述外周部 的對向的2邊的各中央部，及劃線SL的中央部。所謂劃線SL的中央部是例如與實元件區域D1的中心點重疊的劃線SL的一部分。亦即，聚焦自動校正標記F3是被配置在中間掩膜RT的中心部及端部的對準標記。

在本實施形態中使用投影曝光裝置時的聚焦的自動校正動作是利用圖28所示的中間掩膜RT上的複數個晶片圖案CP上所形成的全部的聚焦自動校正標記F2之中，最接近實元件區域D1的角部的四個聚焦自動校正標記F2，及前述劃線SL的中央部的聚焦自動校正標記F3。

亦即，以實元件區域D1內的中心部及角部所形成的聚焦自動校正標記，特別是接近晶片圖案CP之處的聚焦自動校正標記為對象，進行聚焦的自動校正動作。藉此，藉由實際選擇最接近作為半導體晶片動作的區域之晶片圖案CP的聚焦自動校正標記，可更正確地校正實際形成有元件的區域的聚焦，要比只使用實元件區域D1的外側的聚焦自動校正標記時更能夠有效地防止散焦的發生。

在此，藉由在晶片圖案CP內的四個角落及劃線SL上也設置聚焦自動校正標記，可擴大聚焦自動校正標記的選項幅度，更精密地檢測出所欲進行聚焦的校正之區域的聚焦來進行校正。另外，在劃線SL上設置聚焦自動校正標記F3，因此在劃線SL被投影的區域的半導體基板上的劃線區域形成有與包括圖16及圖21的校正標記投影曝光區域C1所示的矽膜8之條紋狀的構造體同樣的構造體。

(實施形態5)

在本實施形態是說明有關如圖29所示般在中間掩膜RT上在離開遮光帶BR或外圍R1的區域所形成的劃線SL及實元件區域D1分別設置聚焦自動校正標記的情況。圖29是表示在本實施形態的半導體裝置的製造工程的曝光工程所使用的中間掩膜的平面圖。

在本實施形態所使用的中間掩膜RT的佈局是與在前述實施形態3所說明的中間掩膜同樣，具有自遮光帶BR內空出大的距離來配置於遮光帶BR的中心部之複數的晶片圖案CP者。但，在被配置成包圍晶片圖案CP的劃線SL的矩形的外周的四個角部分別形成有聚焦自動校正標記F3，在實元件區域D1內的晶片圖案CP的各內側的四個角部也分別形成有聚焦自動校正標記F2。

在本實施形態製造的半導體裝置的製造工程是與前述實施形態3大致同樣，但在聚焦的自動校正時使用的中間掩膜上的聚焦自動校正標記的配置及選擇的方法是與前述實施形態3相異。

在本實施形態是利用在劃線SL上所形成之角部的四個聚焦自動校正標記F3，及最接近位於劃線SL上的實元件區域D1的中心點之四個晶片圖案CP內的聚焦自動校正標記F2之中最接近前述中心點的聚焦自動校正標記F2來進行聚焦的校正動作。

藉此，可取得與前述實施形態3同樣的效果。另外，在此是藉由使用接近實元件區域D1的四個聚焦自動校正 標記F2，及接近實元件區域D1的四個角落的聚焦自動校正標記F3，要比前述實施形態3更能夠有效地抑制散焦的發生。

如圖29所示之中間掩膜RT般，離開外圍R1之處形成實元件區域D1時，亦即只在中間掩膜RT的中心部形成有晶片圖案CP那樣時，曝光光會被集中地照射於使用在曝光的投影透鏡的中心部，在其周圍的前述投影透鏡的端部幾乎無曝光光照射，因此特別容易產生投影透鏡的中心部與端部的溫度差。如此使用中間掩膜內的鉻圖案的面積佔有率低的中間掩膜時，尤其投影透鏡的中心部的聚焦值的變動大，因此最好重點地選擇接近實元件區域D1內的中心部的聚焦自動校正標記。這是因為實元件區域小，在半導體基板上以重複且步進法來進行曝光的次數會增加，投影透鏡的中心部的吸熱量會變大。如此一來，藉由進行對應於中間掩膜表面的鉻圖案的佔有率或佈局之聚焦自動校正標記的選擇，可抑制投影透鏡的聚焦值的變動，且可抑制投影透鏡內的聚焦值的偏差。

(實施形態6)

本實施形態是說明有關使用具有與在前述實施形態4利用圖28來說明的中間掩膜同樣的形狀的中間掩膜來進行曝光時。圖30是表示在本實施形態的半導體裝置的製造工程的曝光工程所使用的中間掩膜的平面圖。

圖30所示的中間掩膜與圖28所示的中間掩膜是具有 相同的構造，但為了進行聚焦的自動補正而選擇的聚焦自動校正標記相異。具體而言，利用被形成於劃線SL的中央之一個的聚焦自動校正標記F3，及最接近該中心部亦即實元件區域D1的中心部之四個的聚焦自動校正標記F2來進行聚焦的校正動作。在此是選擇與劃線SL的中心部鄰接的二個晶片圖案CP的各內側所形成的四個聚焦自動校正標記F2之中接近前述中心部的二個。亦即，在本實施形態為了聚焦的自動校正動作而被選擇的聚焦自動校正標記是重點地選擇位於實元件區域D1的中心部的聚焦自動校正標記。因此，在實元件區域D1的端部(外周部)的附近所配置的聚焦自動校正標記是未選擇，不使用在聚焦的自動校正。

藉此，如在前述實施形態1所述般，因投影透鏡的機差或長年使用劣化等，只要自動校正僅中心部的聚焦，便可在使用投影透鏡的中心部的溫度上昇下投影透鏡的中心部及端部的聚焦皆接近最佳聚焦之類的投影透鏡的曝光工程中，於投影像的全體接近理想的聚焦的狀態下進行曝光。

在如此使用因機差而部分收差不同之類的投影透鏡時，藉由選擇形成於中間掩膜上的複數個聚焦自動校正標記之中的特定的區域的聚焦自動校正標記，可按照投影透鏡的機差來進行抑止偏差之類的聚焦的校正。如此的效果是可藉由在全部的晶片圖案內至少設置一個聚焦自動校正標記來取得。

以上，根據其實施形態來具體說明本發明者們所研發 的發明，但本發明並非限於前述實施形態，當然可在不脫離其要旨的範圍實施各種的變更。

例如，與前述實施形態1同樣，前述實施形態2~6的半導體裝置的製造方法可適用於具有使用掃描器的曝光工程之半導體裝置的製造方法。

[產業上的利用可能性]

本發明是有效適用於具備具有金屬矽化物層的半導體元件的半導體裝置的製造技術。

1‧‧‧半導體基板

2，3，4b，4c，7a‧‧‧絕緣膜

4‧‧‧元件分離區域

4a‧‧‧溝

5‧‧‧p型阱

6‧‧‧n型阱

6a‧‧‧半導體區域

7‧‧‧閘極絕緣膜

8‧‧‧矽膜

8a，8b‧‧‧閘極電極

9a‧‧‧n^-型半導體區域

9b‧‧‧n⁺型半導體區域

10a‧‧‧p^-型半導體區域

10b‧‧‧p⁺型半導體區域

11‧‧‧側壁

12‧‧‧金屬膜

41‧‧‧金屬矽化物層

42，43，52‧‧‧絕緣膜

44‧‧‧接觸孔

45‧‧‧插塞

45a‧‧‧障壁導體膜

45b‧‧‧主導體膜

51‧‧‧阻擋絕緣膜

53‧‧‧配線溝

54‧‧‧障壁導體膜

55‧‧‧配線

A1‧‧‧p通道型MISFET形成區域

B1‧‧‧n通道型MISFET形成區域

BM‧‧‧基準標記

BR‧‧‧遮光帶

C1‧‧‧校正標記投影曝光區域

CF‧‧‧晶片圖案

CP‧‧‧晶片圖案

D1‧‧‧實元件區域

DT‧‧‧受光元件

ES‧‧‧中間掩膜平台

F1~F3‧‧‧聚焦自動校正標記(對準標記)

FM‧‧‧聚焦自動校正標記(對準標記)

OL‧‧‧投影光學系

OS‧‧‧曝光照明系

PR1，PR2‧‧‧光阻劑膜

Qn‧‧‧n通道型MISFET

Qp‧‧‧p通道型MISFET

R1‧‧‧外圍

RS‧‧‧中間掩膜平台

RT‧‧‧中間掩膜

S1‧‧‧視野光圈板

SL‧‧‧劃線

TP‧‧‧測試圖案

SB‧‧‧半導體基板

WS‧‧‧晶圓平台

圖1是表示在本發明的實施形態1的半導體裝置的製造工程所使用的投影曝光裝置的概略圖。

圖2是表示在本發明的實施形態1的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖3是表示在本發明的實施形態1的半導體裝置的製造工程所使用的中間掩膜之一個的晶片圖案的平面圖。

圖4是擴大表示在本發明的實施形態1的半導體裝置的製造工程所使用的中間掩膜的晶片圖案的一部分的平面圖。

圖5是擴大表示在本發明的實施形態1的半導體裝置的製造工程所使用的中間掩膜的一部分的平面圖。

圖6是說明本發明的實施形態1的半導體裝置的製造工程的剖面圖。

圖7是接續於圖6的半導體裝置的製造工程中的剖面圖。

圖8是接續於圖7的半導體裝置的製造工程中的剖面圖。

圖9是接續於圖8的半導體裝置的製造工程中的剖面圖。

圖10是接續於圖9的半導體裝置的製造工程中的剖面圖。

圖11是接續於圖10的半導體裝置的製造工程中的剖面圖。

圖12是接續於圖11的半導體裝置的製造工程中的剖面圖。

圖13是表示在本發明的實施形態1的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖14是接續於圖12的半導體裝置的製造工程中的剖面圖。

圖15是接續於圖14的半導體裝置的製造工程中的剖面圖。

圖16是接續於圖14的半導體裝置的製造工程中的剖面圖。

圖17是接續於圖15的半導體裝置的製造工程中的剖面圖。

圖18是接續於圖16的半導體裝置的製造工程中的剖面圖。

圖19是接續於圖18的半導體裝置的製造工程中的剖面圖。

圖20是接續於圖19的半導體裝置的製造工程中的剖面圖。

圖21是接續於圖20的半導體裝置的製造工程中的剖面圖。

圖22是表示曝光次數與聚焦值的變動量的關係的曲線圖。

圖23是表示曝光次數與聚焦值的變動量的關係的曲線圖。

圖24是表示在本發明的實施形態1的半導體裝置的製造工程所使用的中間掩膜的變形例的平面圖。

圖25是表示在本發明的實施形態1的半導體裝置的製造工程所使用的投影曝光裝置的變形例的概略圖。

圖26是表示在本發明的實施形態2的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖27是表示在本發明的實施形態3的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖28是表示在本發明的實施形態4的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖29是表示在本發明的實施形態5的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖30是表示在本發明的實施形態6的半導體裝置的製造工程所使用的中間掩膜的平面圖。

圖31是表示曝光次數與聚焦值的變動量的關係的曲線圖。

BR‧‧‧遮光帶

CP‧‧‧晶片圖案

D1‧‧‧實元件區域

F1，F2‧‧‧聚焦自動校正標記(對準標記)

FM‧‧‧聚焦自動校正標記(對準標記)

R1‧‧‧外圍

RT‧‧‧中間掩膜

SL‧‧‧劃線

Claims (15)

1. 一種半導體裝置的製造方法，其特徵係具有：(a)準備一在實元件區域內具有複數的晶片圖案，且分別在前述複數的晶片圖案至少具備一個第1對準標記的中間掩膜之工程，(b)準備半導體基板的工程，(c)在前述半導體基板形成加工對象物的工程，(d)在前述加工對象物上形成光阻劑膜的工程，(e)利用前述中間掩膜來將前述光阻劑膜曝光的工程。
2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述(e)工程之前，利用位於前述中間掩膜的中心部之前述第1對準標記來進行曝光光的聚焦的校正。
3. 如申請專利範圍第2項之半導體裝置的製造方法，其中，在前述(e)工程之前，利用位於前述中間掩膜的端部之前述第1對準標記來進行曝光光的聚焦的校正。
4. 如申請專利範圍第2項之半導體裝置的製造方法，其中，在前述(e)工程之前，利用位於前述實元件區域外的第2對準標記來進行曝光光的聚焦的校正。
5. 如申請專利範圍第1項之半導體裝置的製造方法，其中，分別在前述晶片圖案所形成的前述第1對準標記係配置在前述複數的晶片圖案的各內側的外周部。
6. 一種半導體裝置的製造方法，其特徵係具有：(a)準備一在實元件區域內具有複數的晶片圖案，且在前述實元件區域的中心部具備第1對準標記的中間掩膜之 工程，(b)準備半導體基板的工程，(c)在前述半導體基板形成加工對象物的工程，(d)在前述加工對象物上形成光阻劑膜的工程，(e)利用前述中間掩膜來將前述光阻劑膜曝光的工程。
7. 如申請專利範圍第6項之半導體裝置的製造方法，其中，前述實元件區域的中心部係從具有矩形的平面形狀的前述實元件區域的中心點到離前述實元件區域的對角線的長度的4分之1的距離之處為止的範圍。
8. 如申請專利範圍第6項之半導體裝置的製造方法，其中，在前述(e)工程之前，利用前述第1對準標記來進行曝光光的聚焦的校正。
9. 如申請專利範圍第8項之半導體裝置的製造方法，其中，在前述中間掩膜的端部配置有第2對準標記。
10. 如申請專利範圍第9項之半導體裝置的製造方法，其中，在前述(e)工程之前，利用前述第2對準標記來進行曝光光的聚焦的校正。
11. 如申請專利範圍第6項之半導體裝置的製造方法，其中，前述第1對準標記係分別在前述複數的晶片圖案至少形成一個。
12. 如申請專利範圍第6項之半導體裝置的製造方法，其中，前述第1對準標記係形成於被配置成分別包圍前述複數的晶片圖案的劃線。
13. 如申請專利範圍第9項之半導體裝置的製造方法 ，其中，前述第2對準標記係形成於前述複數的晶片圖案。
14. 如申請專利範圍第9項之半導體裝置的製造方法，其中，前述第2對準標記係形成於被配置成分別包圍前述複數的晶片圖案的劃線。
15. 如申請專利範圍第9項之半導體裝置的製造方法，其中，前述第2對準標記係形成於前述實元件區域外。