CN102832106A - 制造半导体器件的方法 - Google Patents

Abstract

本发明涉及制造半导体器件的方法。校正经过投影透镜的聚焦以防止由于散焦而在图案中出现尺度误差。至少一个自动聚焦校正标记形成于在用于曝光的掩膜板中形成的每个芯片图案的上方。使用位于实际器件区域的中心部分中的自动聚焦校正标记之一来执行对曝光聚焦的自动校正。以这一方式，检测和校正经过投影透镜的中心部分(该中心部分比投影透镜的末端部分更可能达到高温)的曝光的聚焦变化。

Description

制造半导体器件的方法

相关申请的交叉引用

包括说明书、附图和摘要、于2011年6月16日提交的第2011-133779号日本专利申请的公开内容通过整体引用而结合于此。

技术领域

本发明涉及一种制造半导体器件的方法，并且具体地涉及一种在应用于包括使用掩膜板的曝光步骤的半导体器件制造时有效的技术。

背景技术

在半导体器件的制造步骤中，当使用光刻技术来图案化半导体衬底之上方的膜时，执行用于在掩膜板(光掩模)之上方投影图案的曝光以将光阻剂膜形成为所需形状。这时，通过穿过掩膜板来阻隔曝光的部分，并且通过穿过投影透镜以照射半导体衬底(晶片)的表面在尺寸上减少掩膜板透射的曝光。以这一方式，在尺寸上减少并且在光阻剂膜上投影掩膜板之上方提供的图案。这时，为了使投影透镜透射和投影的光聚焦于半导体衬底的主表面上，使用如下已知方法，在该方法中，在半导体衬底装配于之上方的晶片台架之上方形成的光敏衬底(检测器)上投影在位于掩膜板的中心部分中的实际器件区域以外的周界(recto)(未形成产品的区域)之上方提供的自动聚焦校正标记(对准标记)以确定最优聚焦位置。

在公开号为2005-129781的日本待审专利公开(专利文献1)中陈述了对准标记被提供于芯片区域之上方并且由此将芯片区域在晶片之上方的占据比增加至比在划线区域中提供对准标记的情况下更高的值。这里陈述了相应对准标记设置于穿过掩膜板的中心的X轴和Y轴延伸经过的至少两个芯片中。

在公开号为Hei5(1993)-182897的日本待审专利申请(专利文献2)中，描述如下曝光装置，该装置使用通过使用TTL(经过透镜)自动聚焦系统测量的值考虑投影透镜的性质在最优焦平面中执行曝光。

在公开号为Hei4(1992)-58250的日本待审专利公开(专利文献3)中，陈述了通过使用掩膜板之上方形成的缝状校正图案来自动校正在自动聚焦系统与曝光光学系统之间的移位数量。

在公开号为Hei9(1997)-260269的日本待审专利公开(专利文献4)中，陈述了在投影曝光装置中，通过曝光向光敏衬底之上投影掩膜板之上方形成的图案，检测光敏衬底上形成的图案的图像状态以允许确定最优聚焦位置，并且基于多个标记聚焦位置校正台架之上方的最优聚焦位置。这里在掩膜板的实际器件区域以外提供用于校正聚焦位置的标记(光透射部分)。

[相关领域文献]

[专利文献]

[专利文献1]

公开号为2005-129781的日本待审专利公开

[专利文献2]

公开号为Hei 5(1993)-182897的日本待审专利公开

[专利文献3]

公开号为Hei 4(1992)-58250的日本待审专利公开

[专利文献4]

公开号为Hei 9(1997)-260269的日本待审专利公开

发明内容

在投影曝光装置中，使用自动聚焦校正功能在竖直方向上移动晶片装配于其之上方的晶片台架以控制曝光场中的聚焦。在这一情况下，可以考虑如下方法，在该方法中，在晶片台架之上方提供的参考标记上投影向掩膜板的表面的位于其实际器件区域(产品区域)以外的区域(周界)之上方形成的自动聚焦校正标记施加的曝光，从而在参考标记之下的光敏元件(检测器)检测曝光以确定最优聚焦位置(最佳聚焦)。

当重复使光敏膜(比如光阻剂膜)曝光的步骤时遵循的是向投影透镜重复施加曝光并且投影透镜的具有特别低的热释放性质的中心部分达到高温。因而中心部分的透镜形状变形或者中心部分的折射率改变。另一方面，不同于投影透镜的中心部分，投影透镜的具有高的热释放性质的末端部分(外部外围部分)更少可能保持热并且变形的可能性低。因而投影透镜的末端部分透射的待施加的曝光更少可能未对焦。

用于投影周界之上方形成的自动聚焦校正标记的曝光由投影透镜的末端部分透射并且向光敏元件施加。这造成如下问题：即使经过投影透镜的中心部分向半导体衬底的实际器件区域施加的曝光未对焦，仍然不能检测未对焦状态。在这一情况下，即使当使用自动聚焦校正标记来执行聚焦校正操作时，仍然不能校正投影透镜的中心部分透射的曝光的聚焦。因而出现散焦从而引起半导体衬底之上方形成的图案中的尺度误差。

本发明的目的在于提供一种用于防止在为半导体器件形成图案时的失效的技术。

本发明的上述和其它目的以及新颖特征将从本说明书和附图中的陈述中变得清楚。

下文是对本申请中公开的本发明的有代表性的方面的概括简述。

也就是说，本发明的一种制造半导体器件的方法包括以下步骤(a)制备掩膜板，掩膜板在其实际器件区域中具有多个芯片图案并且包括每个芯片图案中的至少一个第一对准标记；(b)制备半导体衬底；(c)在半导体衬底中形成待加工的对象；(d)在待加工的对象之上方形成光阻剂膜；并且(e)使用掩膜板来使光阻剂膜曝光。

下文是对本申请中公开的本发明的有代表性的方面可实现的效果的简述。

也就是说，根据一个有代表性的实施例，可以防止在半导体器件形成图案时的失效。

附图说明

图1是在作为本发明第一实施例的半导体器件的制造步骤中使用的投影曝光装置的示意图；

图2是在作为本发明第一实施例的半导体器件的制造步骤中使用的掩膜板的平面图；

图3是示出了在作为本发明第一实施例的半导体器件的制造步骤中使用的掩膜板的一个芯片图案的平面图；

图4是在放大之下示出了在作为本发明第一实施例的半导体器件的制造步骤中使用的掩膜板的芯片图案的部分的平面图；

图5是在放大之下示出了在作为本发明第一实施例的半导体器件的制造步骤中使用的掩膜板的部分的平面图；

图6是图示了作为本发明第一实施例的半导体器件的制造步骤的横截面图；

图7是半导体器件在它的继图6的制造步骤之后的制造步骤中的横截面图；

图8是半导体器件在它的继图7的制造步骤之后的制造步骤中的横截面图；

图9是半导体器件在它的继图8的制造步骤之后的制造步骤中的横截面图；

图10是半导体器件在它的继图9的制造步骤之后的制造步骤中的横截面图；

图11是半导体器件在它的继图10的制造步骤之后的制造步骤中的横截面图；

图12是半导体器件在它的继图11的制造步骤之后的制造步骤中的横截面图；

图13是在作为本发明第一实施例的半导体器件的制造步骤中使用的掩膜板的平面图；

图14是半导体器件在它的继图12的制造步骤之后的制造步骤中的横截面图；

图15是半导体器件在它的继图14的制造步骤之后的制造步骤中的横截面图；

图16是半导体器件在它的继图14的制造步骤之后的制造步骤中的平面图；

图17是半导体器件在它的继图15的制造步骤之后的制造步骤中的横截面图；

图18是半导体器件在它的继图16的制造步骤之后的制造步骤中的横截面图；

图19是半导体器件在它的继图18的制造步骤之后的制造步骤中的横截面图；

图20是半导体器件在它的继图19的制造步骤之后的制造步骤中的横截面图；

图21是半导体器件在它的继图20的制造步骤之后的制造步骤中的横截面图；

图22示出了各自代表在曝光次数与聚焦值变化之间的关系的图形；

图23示出了各自代表在曝光次数与聚焦值变化之间的关系的图形；

图24是示出了在作为本发明第一实施例的半导体器件的制造步骤中使用的掩膜板的修改的平面图；

图25是示出了在作为本发明第一实施例的半导体器件的制造步骤中使用的投影曝光装置的修改的示意图；

图26是在作为本发明第二实施例的半导体器件的制造步骤中使用的掩膜板的平面图；

图27是在作为本发明第三实施例的半导体器件的制造步骤中使用的掩膜板的平面图；

图28是在作为本发明第四实施例的半导体器件的制造步骤中使用的掩膜板的平面图；

图29是在作为本发明第五实施例的半导体器件的制造步骤中使用的掩膜板的平面图；

图30是在作为本发明第六实施例的半导体器件的制造步骤中使用的掩膜板的平面图；并且

图31示出了各自代表在曝光次数与聚焦值变化之间的关系的图形。

具体实施方式

下文将基于附图更具体描述本发明的实施例。注意在用于图示实施例的所有附图中，具有相同功能的构件由相同标号表示，并且省略其重复描述。在以下实施例中，除非特别有必要则原则上不会重复对相同内容的描述。

在以下实施例中使用的附图中，为了图示清楚，即使平面图也可以部分加影线。

(第一实施例)

首先将参照图1至图5给出对在第一实施例的半导体器件的制造步骤中使用的投影曝光装置和掩膜板的描述。第一实施例涉及一种制造半导体器件的方法，该方法包括使用图1中所示投影曝光装置来使形成于半导体衬底之上方的光敏膜曝光。图1是具有自动聚焦校正功能的投影曝光装置的示意图。图2是掩膜板的平面图。图3至图5是示出了在放大之下的掩膜板的部分的平面图。这里将在如下假设下给出描述：图1中所示投影曝光装置是使用步进和重复技术向半导体衬底的主表面上投影器件图案的步进器。

如图1中所示，投影曝光装置是用于在其之上方装配半导体衬底(半导体晶片)SB的台并且具有在竖直、横向和前后方向上可移动的晶片台架(XYZ台架)。曝光照明系统OS设置于晶片台架之上方，该曝光照明系统包括用于发射曝光的光源、用于调整曝光的施加方向的透镜等。在掩膜板台架RS之上方装配的掩膜板RT设置于曝光照明系统OS与晶片台架WS之间。包括多个投影透镜的投影光学系统OL设置于掩膜板RT与晶片台架WS之间。

掩膜板RT是具有如下图案并且具有透光率的原型板，该图案例如包含形成于其表面之上方的铬(Cr)。在曝光半导体衬底的步骤中，向掩膜板RT施加来自曝光照明系统OS的曝光，并且经由投影光学系统OL中的投影透镜向晶片台架WS之上方的半导体衬底SB的表面施加由掩膜板RT的其中未形成图案的区域透射的曝光，以将半导体衬底SB的上表面之上方的光敏膜曝光成通过减小掩膜板RT之上方形成的图案而获得的图案形状。这时，形成于掩膜板RT之上方的图案减小至将在半导体衬底SB的上表面上投影的原有尺寸的约1/4至1/5。在图1中，在投影曝光时的光迹线由箭头示出。

在曝光步骤中，进一步减小和投影掩膜板RT中形成的微小图案，从而重要的是执行待曝光的半导体衬底SB在XY方向上的精确定位、曝光向半导体衬底SB上的精确聚焦等。这里为了在最优聚焦(最佳聚焦)位置用曝光照射半导体衬底SB，掩膜板RT的表面具有作为包含铬的铬图案的部分而形成的自动聚焦校正标记(对准标记)FM。也提供晶片台架WS之上方形成的参考标记BM和在参考标记BM之下形成于晶片台架WS的上表面中的光接收元件(检测器)DT。

当使用自动聚焦校正功能来调整曝光的聚焦时，从曝光照明系统OS发射曝光以经过掩膜板RT、自动聚焦校正标记FM和在投影光学系统中OL的投影透镜投影于光接收元件DT上。如果晶片台架WS在光接收元件DT感测曝光的状态中竖直移动，则光接收元件DT检测到的光的输出在曝光聚焦时变成最大。这允许确定晶片台架的使曝光的聚焦最优化的位置。通过这样的操作，有可能自动校正曝光的聚焦并且在最优聚焦位置执行曝光。注意在掩膜板RT的表面之上方形成多个自动聚焦校正标记FM，但是为了图示清楚而仅示出自动聚焦校正标记FM的一个。

图2示出了掩膜板RT的平面图。图2是示出了在相同层中形成于掩膜板RT的主表面侧上的铬图案的布局的视图。在图1中，掩膜板RT被设置成其形成有铬图案的表面向下。如图2中所示，掩膜板RT的表面的中心部分具有实际器件区域D1，该区域形成有用于投影器件(产品)的图案形状的铬图案。在掩膜板RT的表面的外围边缘部分中，提供器件(产品)的铬图案未形成于其之上方的周界(外围区域)R1以便包围实际器件区域D1。实际器件区域D1是如下区域，其中可以通过使用投影透镜曝光在半导体衬底上投影铬图案。作为其外侧区域的周界R1是如下区域，即使在形成布线图案时仍然难以从该区域在半导体衬底上投影其图案形状。也就是说，在周界R1之上方未形成用于在半导体衬底之上方形成产品图案的铬图案。

在实际器件区域D1与周界R1之间形成作为铬图案的部分的光阻隔范围BR以分离实际器件区域D1与周界R1。当在半导体衬底上投影实际器件区域D1中的器件图案时，通过曝光到半导体衬底的上表面上，同时投影矩形器件图案的整个表面。然后，除了前述曝光步骤在半导体衬底上投影的区域之外的区域(例如与在先前曝光步骤中投影的区域相邻的区域)受到与在前述曝光步骤中执行的曝光投影相同的曝光投影。通过其中这样重复曝光步骤的步进和重复工艺，在半导体衬底的上表面上投影最大可能数量的器件图案。这里注意为了图示清楚，光阻隔范围BR加影线。对于后文描述的扫描器，使用与用于根据步进和重复工艺执行曝光的步进器的曝光方法不同的曝光方法。

图2中所示实际器件区域D1中的器件图案包括在X方向和与X方向正交的Y方向上布置成矩阵配置的各自沿着掩膜板RT的主表面延伸的多个矩形芯片图案CP。包括通过在其上投影芯片图案CP而形成的图案的半导体衬底在后续步骤中受到切分以单一化成多个半导体芯片。因而在芯片图案CP之间提供预定间距并且在个体芯片图案CP之间的区域中提供划线SL。划线SL是用于在半导体衬底被单一化成个体半导体芯片时借助切分刀片来切割半导体衬底的区域并且设置成从其外侧包围每个芯片图案CP。由于在矩阵配置中布置芯片图案CP，所以在其间穿过的划线SL具有网格状平面形状。这里注意包括芯片图案CP和划线SL的区域称为实际器件区域D1。实际器件区域具有矩形平面形状。

光阻隔范围BR具有包围实际器件区域D1这样的四边形线性形状。在周界R1的位于形成光阻隔范围BR的四边中的相反两边的两端的外部的相应部分之上方，形成在上文描述的多个自动聚焦校正标记FM之中的自动聚焦校正标记(对准标记)F1。也就是说，在周界R1的位于矩形光阻隔范围BR的四个拐角附近的相应部分之上方，形成各自形成铬图案的部分的自动聚焦校正标记F1。自动聚焦校正标记F1是未设置于掩膜板RT的中心部分中、但是设置于其末端部分中的对准标记。

前文已经给出对如下配置的描述，在该配置中，在周界R1的位于矩形光阻隔范围BR的四个拐角附近的相应部分之上方形成自动聚焦校正标记F1。然而也可以有可能还在周界R1的位于形成光阻隔范围BR的四边中的相反两边的中间附近的相应部分之上方形成自动聚焦正标记。换而言之，也可以在周界R1的位于光阻隔范围BR附近的区域之上方并且在与穿过实际器件区域D1的中心点并且在X方向上延伸的中心线重叠的位置形成自动校正标记以便彼此相向而前述中心点介于其间。

在第一实施例中，多个芯片图案CP中的每个芯片图案具有至少一个自动聚焦校正标记(对准标记)F2。自动聚焦校正标记F2形成于每个芯片图案CP的外部外围部分内。因此，在掩膜板RT的主表面之上方，形成数目比形成于实际器件区域D1中的芯片的总数更大的自动聚焦校正标记F1和F2。自动聚焦校正标记F2包括形成于掩膜板RT的中心部分中的自动聚焦校正标记和形成于掩膜板RT的末端部分中的自动聚焦校正标记。

图3示出了通过放大图2的实际器件区域D1中的芯片图案CP之一而获得的平面图。如图3中所示，在芯片图案CP之上方，形成用于在通过加工半导体衬底而形成的半导体芯片中形成布线图案等的铬图案。注意并不是芯片图案CP之上方的整个铬图案提供为出于形成用于操作半导体芯片的图案的目的。上文描述的自动聚焦校正标记F2用来聚焦曝光。此外，也有用于检查形成的半导体芯片中的器件是否正常操作等的测试图案。

图4示出了通过放大由图3中的虚线包围的如下区域而获得的平面图，该区域是矩形芯片图案CP的拐角部分之一。图4中所示芯片图案CP的拐角部分形成有自动聚焦校正标记F2。多个测试图案TP被形成为布置于自动聚焦校正标记F2的X方向上和Y方向上。也就是说，沿着芯片图案CP的边之一布置测试图案，并且自动聚焦校正标记F2设置于芯片图案CP的边之一的末端部分附近。如图3和图4中所示，仅自动聚焦校正标记F2之一设置于芯片图案CP之一之上方。然而自动聚焦校正标记F2也可以形成于芯片图案CP的四个相应拐角上。其中形成自动聚焦校正标记F2的区域并不限于芯片图案CP的拐角部分。也可以在芯片图案CP中的其它区域中提供自动聚焦校正标记F2。在芯片图案CP以外的区域中有划线SL(见图2)(但是在图3和图4中未示出)。

这里如图4中所示，测试图案TP和自动聚焦校正标记F2未在芯片图案CP中形成于与其中形成布线图案等的区域相同的区域中、但是设置于原本未用于形成布线图案等的区域中。因此即使在芯片图案CP中提供自动聚焦校正标记F2以便在其中存在测试图案TP等的过剩区域附近提供这些自动聚焦校正标记，但是与其中完全未提供自动聚焦校正标记F2的情况相比，未牺牲芯片图案CP中的空间。也就是说，由于在芯片图案CP的末端部分中提供自动聚焦校正标记F2，所以没有由于提供自动聚焦校正标记F2而产生的半导体器件集成度下降。

如图5中所示，自动聚焦校正标记F2由具有多个缝状间隙的铬图案形成。图5是在放大之下示出了图2和图3中所示自动聚焦校正标记F2的平面图。这里为了图示清楚，其中形成铬图案的区域加影线。自动聚焦校正标记F2包括在X方向上延伸并且在Y方向上布置的多个缝以及在其附近形成、在Y方向上延伸并且在X方向上布置的多个缝。注意图2中所示每个自动聚焦校正标记F1具有相同结构。

当将自动校正在投影曝光装置的晶片台架上的曝光聚焦时，用曝光照射上文描述的自动聚焦校正标记F1和F2的缝，并且使前述缝和投影透镜透射的曝光在图1中所示晶片台架WS之上方的光接收元件DT上形成前述缝的图案图像。光接收元件具有与经由形成于掩膜板RT之上方的自动聚焦校正标记FM投影的图像对应的形状。也就是说，光接收元件DT具有如下平面形状，该形状包括以在X方向上延伸并且在Y方向上布置的多个条这一形式的图案和以在其附近形成、在Y方向上延伸并且在X方向上布置的多个条这一形式的图案。

对于光接收元件DT，例如使用光电二极管。当在竖直方向(Z方向)上移动晶片台架WS时，自动聚焦校正标记FM的缝透射的并且投影的曝光具有最高强度的位置，适于作为在晶片台架WS之上方的半导体衬底SB受到曝光时的最佳聚焦位置。通过这样的操作，可以检测最佳聚焦位置，并且通过后续曝光半导体衬底SB，可以在最佳焦距执行曝光。

注意当在焦距并非最佳的状态中执行半导体衬底SB的曝光并且曝光的投影图像变模糊时，在其中投影图像未对焦的区域中，出现如下现象(散焦)，在该现象中，未在与半导体衬底SB的主表面垂直的方向上，向在半导体衬底SB之上方作为将曝光的膜而形成的光阻剂膜施加、但是在各种角度向光阻剂膜施加用于照射光阻剂膜的曝光。本质上希望形成通过光刻技术在半导体衬底SB之上方形成的光阻剂膜的侧壁与半导体衬底SB的主表面垂直。然而在散焦已经出现的情况下，当在曝光步骤之后显影光阻剂膜时，逐渐减少的光阻剂膜保留于侧壁之上方。因而不再有可能形成具有所需宽度的光阻剂膜。

当使用具有这样的形状误差的光阻剂膜作为掩模通过蚀刻方法图案化绝缘膜、传导膜等时，出现如诸如比所需厚度更薄或者更厚的具有尺度误差的布线线路、图案的明显位移等问题。当使用如上文描述的具有形状误差的光阻剂膜向半导体衬底SB等中执行离子注入时，出现诸如执行离子注入的位置移位或者注入的离子密度局部减小等问题。

在第一实施例的半导体器件的制造步骤中，使用图2中所示实际器件区域D1的中心部分中的自动聚焦校正标记F2和在周界R1之上方提供的自动聚焦校正标记F1之一来执行自动聚焦校正，以由此在实际器件区域D1之上方的铬图案投影于半导体衬底SB之上时允许实际器件区域D1中的芯片图案CP作为整体在与最佳聚焦位置接近的聚焦位置曝光。

下文将使用图6至图21给出对第一实施例的半导体器件的制造步骤的描述。图6至图12、图14、图15和图17至图21是第一实施例的半导体器件(例如具有n沟道场效应晶体管(MISFET：金属绝缘体半导体场效应晶体管)的半导体器件)在其制造步骤中的横截面图。在图6至图12、图14、图15和图17至图21中的每幅图中，在附图的左侧上示出了p沟道MISFET形成区域A1，在附图的中间示出了n沟道MISFET形成区域B1，并且在附图的右侧上示出了校正标记投影曝光区域C1，该区域是适于作为半导体芯片的末端部分的区域并且以图5中所示自动聚焦校正标记F2的缝这一形式用曝光来照射。

首先如图6中所示，制备半导体衬底(半导体晶片)1，该衬底包括p型单晶硅等并且具有例如约1至10Ωcm的特定电阻率。接着热氧化半导体衬底1以在其表面之上方形成具有例如约11nm厚度的绝缘膜2。然后通过CVD(化学气相沉积)方法等在位于其之上方的层中沉积具有例如约90nm厚度的绝缘膜3。绝缘膜2包括氧化硅等。绝缘膜3包括氮化硅膜等。

接着如图7中所示，在半导体衬底1的整个上表面之上方涂覆光阻剂膜PR1。

接着如图8中所示，使用图1中所示投影曝光装置来曝光光阻剂膜PR1。随后，在对其执行显影之后，去除光阻剂膜PR1的非所需部分以在半导体衬底1之上方留下包括光阻剂膜PR1的光阻剂图案。这时，在校正标记投影曝光区域C1中，具有与自动聚焦校正标记的缝状形状对应的条状形状的光阻剂膜PR1保留于绝缘膜3之上方。注意在曝光光阻剂膜PR1之前，为了在最优聚焦执行曝光，执行使用图1至图5描述的用于投影曝光装置的自动聚焦校正。后文将描述自动校正的具体方法。

接着如图9中所示，使用光阻剂膜PR1作为蚀刻掩模，绝缘膜3和2以及半导体衬底1相继受到干蚀刻以在半导体衬底1的其中将形成隔离的区域中形成各自具有例如约300nm厚度的沟槽(用于隔离的沟槽)4a。然后执行使用氧等离子体等的灰化以去除光阻剂膜PR1。沟槽4a用于隔离(即用于形成后文描述的隔离区域4)。

接着如图10中所示，在半导体衬底1的主表面(包括沟槽4a的内侧(侧壁和底部部分)之上方形成具有例如约10nm厚度的绝缘膜4b。然后在半导体衬底1的主表面之上方(即在绝缘膜4b之上方)通过CVD方法等形成(沉积)绝缘膜4c以便填充沟槽4a。

绝缘膜4b包括氧化硅膜或者氮氧化硅膜。当绝缘膜4b为氮氧化硅膜时获得如下效果，通过该膜可以防止由于在形成绝缘膜4b的步骤之后的热处理而氧化沟槽4a的侧壁所产生的体积扩张并且可以减小作用于半导体衬底1的压应力。

绝缘膜4c是通过HDP-DVD(高密度等离子体CVD)方法沉积的氧化硅膜、O₃-TEOS氧化物膜等。注意O₃-TEOS氧化物膜是使用O₃(臭氧)和TEOS(四乙基原硅酸盐)作为原材料气体(源气体)通过热CVD方法形成的氧化硅膜。

随后通过使半导体衬底1在例如约1150℃受到热处理，烘焙沟槽4a中掩埋的绝缘膜4c。在烘焙之前的状态中，通过HDP-CVD方法沉积的氧化硅膜比O₃-TEOS氧化物膜更密集。因而在绝缘膜4c为O₃-TEOS氧化物膜的情况下，由于烘焙而压缩绝缘膜4c实现允许减小作用于半导体衬底1的压应力的效果。

接着如图11中所示，通过CMP(化学机械抛光)方法抛光绝缘膜4c以曝光绝缘膜3。在通过使用热磷酸等湿蚀刻去除绝缘膜3之后，使用氢氟酸(HF)溶液等来去除位于沟槽4a以外的绝缘膜4c和绝缘膜2以留下沟槽4a中的绝缘膜4b和4c并且由此形成隔离区域(隔离)4。在校正标记投影曝光区域C1中形成条状隔离区域4。

以这一方式，形成隔离区域4，该区域包括沟槽4a中掩埋的绝缘膜4b和4c。在第一实施例中，未通过LOCOS(局部硅氧化)方法、但是通过STI(浅沟槽隔离)方法形成隔离区域4。也就是说，第一实施例的隔离区域4优选地包括在形成于半导体衬底1的用于隔离的沟槽4a中掩埋的绝缘体(这里为绝缘膜4b和4c)。在隔离区域4限定(包围)的有源区域中形成后文描述的n沟道MISFET Qn(即形成n沟道MISFET Qn的栅极绝缘膜7、栅极电极8a、源极/漏极n^-型半导体区域9a和源极/漏极n⁺型半导体区域9b)。

接着如图12中所示，从半导体衬底1的主表面形成p型井5和n型井6至预定深度。可以通过使用覆盖p沟道MISFET形成区域的光阻剂膜(未示出)作为离子注入抑制掩模，在n沟道MISFET形成区域中向半导体衬底1中离子注入p型杂质(如例如硼(B))来形成p型井5。另一方面，可以通过使用覆盖n沟道MISFET形成区域的另一光阻剂膜(未示出)作为离子注入抑制掩模在p沟道MISFET形成区域中向半导体衬底1中离子注入n型杂质(如例如磷(P)或者砷(As))来形成n型井6。注意当也形成未示出的前述光阻剂膜的图案时，使用图1中所示投影曝光装置，并且在涂覆前述光阻剂膜之后并且在曝光光阻剂膜的步骤之前，执行使用图1至图5描述的自动聚焦校正。

当形成p型井5和n型井6时，在半导体衬底1的在校正标记投影曝光区域C1中以条状形状曝光的主表面中形成半导体区域6a，在该区域中注入p型杂质(例如硼(B))和n型杂质(例如磷(P)或者砷(As))中的每种杂质。

随后通过例如使用氢氟酸(HF)溶液等的湿蚀刻来清洁(冲洗)半导体衬底1的表面。然后在半导体衬底1的表面(即p型井5和n型井6的表面)之上方形成绝缘膜7a。绝缘膜7a例如包括薄氧化硅膜等并且可以例如通过热氧化方法等来形成。

随后在半导体衬底1之上方形成硅膜8(比如多晶硅膜)作为用于形成栅极电极的导体膜。在硅膜8之中，位于n沟道MISFET形成区域B1中的适于作为后文描述的栅极电极8a的区域，通过使用光阻剂膜(未示出)作为掩模在其中离子注入n型杂质(比如磷(P)或者砷(As))，来改变成低阻n型半导体膜(掺杂多晶硅膜)。也在硅膜8之中，位于p沟道MISFET形成区域A1中的适于作为后文描述的栅极电极8b的区域，通过使用另一光阻剂膜(未示出)作为掩模在其中离子注入p型杂质(比如硼(B))，来改变成低阻p型半导体膜(掺杂多晶硅膜)。

在这样向n沟道MISFET形成区域B1和p沟道MISFET形成区域A1中注入具有不同传导性类型的杂质的步骤中，向硅膜8的确切位于校正标记投影曝光区域C1中的部分中引入n型杂质和p型杂质中的每种杂质。因此，在向n沟道MISFET形成区域B1和p沟道MISFET形成区域A1中有选择地引入不同杂质的情况下，向校正标记投影曝光区域C1中注入每种杂质，因为在半导体器件的制造步骤期间执行的形成多个光阻剂膜的步骤使用的每个掩膜板之上方提供自动聚焦校正标记。

随后在硅膜8之上方涂覆光阻剂膜PR2。注意硅膜8(在沉积时为非晶态膜)也可以通过在其沉积之后(在离子注入之后)执行的热处理来改变成多晶硅膜。

然后在曝光光阻剂膜PR2之前执行使用图1至图5描述的自动聚焦校正。这里将使用图13给出对自动聚焦校正的方法的具体描述。图13是示出了在第一实施例的半导体器件的制造步骤之中的曝光步骤中使用的掩膜板的平面图。

在当用曝光照射半导体衬底时的自动聚焦校正中，如使用图1描述的那样，从曝光照明系统OS朝着掩膜板RT施加曝光。在其中未形成铬图案的掩膜板RT的表面之上方提供的自动聚焦校正标记FM的缝状区域透射的曝光，穿过投影光学系统OL以向晶片台架WS的上表面之上方的参考标记BM并且向其中的光接收元件DT施加。这时，在竖直方向上移动晶片台架WS，并且光接收元件DT检测到的曝光具有峰强度的晶片台架WS的位置适于作为在执行曝光时获得最佳聚焦的位置。通过这样自动测量最优焦距(通过投影每个自动聚焦校正标记FM的形状而获得的图像在该焦距对焦)来执行聚焦校正。

注意通过一次自动聚焦校正操作，可以引起掩膜板RT之上方形成的多个自动聚焦校正标记FM中的仅一个自动聚焦校正标记对焦。也就是说，通过一次校正操作，可以仅在掩膜板RT的有限区域(在该区域中形成自动聚焦校正标记FM中的仅一个自动聚焦校正标记)中测量最佳聚焦。

自动聚焦校正标记FM包括图2中所示自动聚焦校正标记F1和F2。自动聚焦校正标记F1具有与图5中所示自动聚焦校正标记F2的图案形状相同的图案形状。如图2中所示，在布置于实际器件区域D1中的多个芯片图案CP中的每个芯片图案中提供自动聚焦校正标记F2中的至少一个自动聚焦校正标记。如上文描述的那样，即使通过投影自动聚焦校正标记FM之一来执行聚焦校正操作，当投影掩膜板RT中的另一区域时，投影的图像仍然未对焦并且明显变模糊从而引起散焦。

当使用自动聚焦校正标记FM中的仅一个自动聚焦校正标记来执行聚焦校正、然后在半导体衬底上投影实际器件区域D1的图案时，散焦出现于除了其中可设想地执行聚焦校正的部分之外的区域中，例如因为在图1中所示投影光学系统OL中的投影透镜通过重复的曝光步骤被加热为部分变形或者具有其折射率的改变(这可以改变透镜的性质)。此外，投影曝光装置中的投影透镜未必形成为理想形状，并且可以可设想地在执行曝光之前具有部分畸变等。因而透镜可以具有从一个透镜到另一透镜不同的折射率性质。由于这样的因素，即使当使用自动聚焦校正标记FM之一来检测到最佳聚焦时，在除了相关自动聚焦校正标记FM附近的区域之外的区域中，使用曝光来投影的图像仍然可能未对焦从而可能引起散焦。具有图11中所示STI结构、后文使用图15描述的栅极电极8a和8b等的隔离区域4具有耐受尺度误差的特别小的裕度并且因此需要被准确形成。

因此，当执行自动聚焦校正时，希望曝光掩膜板RT之上方形成的并且包括自动聚焦校正标记F1和F2的所有自动聚焦校正标记FM中的每个自动聚焦校正标记，并且投影每个自动聚焦校正标记FM的图案到光接收元件DT(见图1)上以执行自动聚焦校正。通过针对形成于掩膜板RT之上方的所有自动聚焦校正标记FM中的每个自动聚焦校正标记分别执行聚焦校正操作，当投影掩膜板RT中的铬图案时，有可能使整个实际器件区域D1内的聚焦更接近最佳聚焦。

然而由于在掩膜板RT之上方提供大量自动聚焦校正标记FM，所以如果针对所有自动聚焦校正标记FM中的每个自动聚焦校正标记执行自动校正，则自动聚焦校正操作所需要的时间增加从而减少半导体器件的制造吞吐量。因此重要的是选择掩膜板RT中的一些自动聚焦校正标记FM并且通过更小数目的校正操作使整个掩膜板RT的投影图像对焦。

将使用图13给出对在自动聚焦校正操作中使用的自动聚焦校正标记FM的描述。图13是示出了与图2中相同的掩膜板RT的平面图。在第一实施例中，使用掩膜板R1之上方形成的四个自动聚焦校正标记F1和实际器件区域D1的中心区域中形成的自动聚焦校正标记F2之一针对整个掩膜板RT的投影图像执行自动聚焦校正操作。

形成于周界R1之上方的四个自动聚焦校正标记F1指示分别在周界R1的位于形成四边形光阻隔范围BR(该范围包围实际器件区域D1)的四边中的相反两边的两端之外的部分之上方提供的自动聚焦校正标记。

在实际器件区域D1的中心部分中的自动聚焦校正标记F2指示在实际器件区域D1之上方的如下矩阵配置中布置的多个相应芯片图案CP中形成的自动聚焦校正标记F2之一，该矩阵配置存在于通过耦合矩形实际器件区域D1的相应对角线上的如下点而获得的矩形范围中，其中每点与矩形实际器件区域D1的中心点(其对角线相交于该中心点)的距离对应于每个对角线的长度的四分之一)。也就是说，当假设实际器件区域D1为具有在X方向上延伸的边和在Y方向上延伸的边的矩形区域时，实际器件区域D1的中心部分是如同图13中所示虚线围绕的如下区域一样的矩形区域，该区域具有它的位于实际器件区域D1的中心点(其对角线相交于该中心点)处的中心、具有各自在X方向上延伸并且长度与实际器件区域D1的在相同X方向上延伸的每边的长度的一半对应的边，而且具有各自在Y方向上延伸并且长度与实际器件区域D1的在相同Y方向上延伸的每边的长度的一半对应的边。因此，实际器件区域D1的中心部分为矩形区域，并且其对角线与实际器件区域D1的对角线重叠，而且实际器件区域D1的矩形中心部分的每个对角线的长度对应于实际器件区域D1的每个对角线的长度的一半。

这里假设实际器件区域D1的中心部分与掩膜板RT的中心部分同义并且实际器件区域D1的末端部分(即掩膜板RT的末端部分)是指其位于中心部分以外的区域。

注意当例如投影光学系统OL(见图1)中的每个投影透镜具有31.11mm的直径并且矩形实际器件区域D1的每边具有约22mm或者26mm的长度时，假设前述点(每点在与实际器件区域D1的每个对角线的四分之一对应的距离)为在沿着实际器件区域D1的对角线的方向上从实际器件区域D1的中心点隔开(即从实际器件区域D1的对角线的交点)4.5mm的点。在图2和图13中，仅用于自动聚焦校正的自动聚焦校正标记加影线。

当选择实际器件区域D1的中心部分中的自动聚焦校正标记F2之一并且执行校正操作时，希望使用位于与矩形实际器件区域D1的中心点(其对角线相交于该中心点)最近的位置的自动聚焦校正标记F2。这可以使得用于在半导体衬底上投影的整个芯片图案的聚焦更接近最佳聚焦。

通过这样在参考标记BM上投影在图1中所示掩膜板RT之上方的多个位置的自动聚焦校正标记FM的图案来执行自动聚焦校正。也就是说，这里被选择用于自动聚焦校正的自动聚焦校正标记包括图13中所示四个自动聚焦校正标记F1和位于实际器件区域D1的中心部分中的自动聚焦校正标记F2之一，并且其总数为五个。随后在X方向和Y方向上(在前后和横向方向上)移动晶片台架WS，并且以以下方式在半导体衬底SB的表面的位于预定位置的部分上投影实际器件区域D1中的铬图案(见图2和图13)以曝光光阻剂膜。

也就是说，如图14中所示，使用图1中所示投影曝光装置来曝光光阻剂膜PR2。随后执行显影，并且随后执行使用氧等离子体等的灰化以去除光阻剂膜PR2的非所需部分并且在半导体衬底1之上方留下包括光阻剂膜PR2的光阻剂图案。这时，在校正标记投影曝光区域C1中，以与自动聚焦校正标记的形状对应的条状形状的光阻剂膜PR2保留于硅膜8之上方。

接着如图15中所示，通过使用光阻剂膜PR2作为掩模的干蚀刻方法来图案化硅膜8以形成栅极电极8a和8b。

适于作为n沟道MISFET的栅极电极的栅极电极8a包括其中已经引入n型杂质的多晶硅(n型半导体膜或者掺杂多晶硅膜)并且在n沟道MISFET形成区域B1中经由包括绝缘膜7a的栅极绝缘膜7形成于p型井5之上方。另一方面，适于作为p沟道MISFET的栅极电极的栅极电极8b包括其中已经引入p型杂质的多晶硅(p型半导体膜或者掺杂多晶硅膜)并且在p沟道MISFET形成区域A1中经由包括绝缘膜7a的栅极绝缘膜7形成于n型井6之上方。栅极电极8a和8b的栅极长度可以按照需要改变成例如约50nm。

这里形成栅极电极8a和8b，并且在校正标记投影曝光区域C1中，硅膜8经由绝缘膜7a以条状形状保留于半导体区域6a之上方。也就是说，在校正标记投影曝光区域C1中，形成与每个栅极电极8a和8b的堆叠结构相同的堆叠结构。在一个方向(例如X方向)上延伸的堆叠图案中形成每个栅极电极8a和8b的硅膜8a和位于其下的绝缘膜7a，并且在与硅膜8的延伸方向正交的方向(例如Y方向)上布置多个堆叠图案。在其附近，在与上文描述的硅膜8的延伸方向不同的方向(例如Y方向)上延伸的多个堆叠图案被设置成布置于与其延伸方向正交的方向(例如X方向)上。注意这里提到的条状形状指示在沿着半导体衬底的主表面的方向上延伸并且在与前述延伸方向正交的方向上布置的多个图案中的每个图案的形状。

也就是说，当在平面图中查看时，形成如图16中所示图案。各自包括硅膜8和绝缘膜7a的堆叠图案形成为与图5中所示自动聚焦校正标记F2的缝的图案对应的平面形状，并且因此如图16中所示形成在X方向上延伸并且在Y方向上布置的多个图案以及在其附近形成、在Y方向上延伸并且在X方向上布置的多个图案。图16是示出了在作为半导体衬底的上表面中的如下区域的校正标记投影曝光区域C1中形成的硅膜8的图案的平面图，自动聚焦校正标记F2(见图5)投影于该区域上。如图16中所示，在半导体衬底的在硅膜8的图案周围的主表面中形成隔离区域4。注意包括图14中所示校正标记投影曝光区域C1中形成的硅膜8的膜是在后续步骤完成的半导体器件中未起电作用的结构。

接着如图17中所示，向n型井5的位于栅极电极8a的两侧上的区域中离子注入n型杂质(比如磷(P)或者砷(As))以由此形成(成对)n^-型半导体区域9a，而向n型井6的位于栅极电极8b的两侧上的区域中离子注入p型杂质(比如硼(B))以形成(成对)p^-型半导体区域10a。n^-型半导体区域9a和p^-型半导体区域10a的深度(结深度)可以设置成例如约30nm。

接着在栅极电极8a和8b的侧壁之上方形成作为绝缘膜、各自例如包括氧化硅、氮化硅或者绝缘膜的层叠膜的侧壁间隔物或者侧壁(侧壁绝缘膜)11。可以通过例如在半导体衬底1之上方沉积氧化硅膜、氮化硅膜或者其层叠膜并且通过RIE(反应离子蚀刻)方法等各向异性蚀刻氧化硅膜、氮化硅膜或者其层叠膜来形成侧壁11。侧壁11是形成于校正标记投影曝光区域C1中的图案并且也形成于具有与每个栅极电极8a和8b的结构相同的结构的硅膜8的侧壁之上方。

在形成侧壁11之后，例如通过向p型井5的位于栅极电极8a和侧壁11的两侧上的区域中注入n型杂质(比如磷(P)或者砷(As))来形成(成对)n⁺型半导体区域9b(源极/漏极区域)。例如通过注入约5×10¹⁵/cm²的磷(P)或者约4×10¹⁵/cm²的砷(As)来形成n⁺型半导体区域9b。另一方面，例如通过向n型井6的位于栅极电极8b和侧壁11的两侧上的区域中注入p型杂质(比如硼(B))来形成(成对)p⁺型半导体区域10b(源极/漏极区域)。例如通过注入约4×10¹⁵/cm²的硼(B)来形成p⁺型半导体区域10b。可以首先形成n⁺型半导体区域9b或者p⁺型半导体区域10b。在离子注入之后，也可以通过例如在约1050℃持续约5秒的热处理(尖峰退火处理)来执行用于激活引入的杂质的退火处理。n⁺型半导体区域9b和p⁺型半导体区域10b的深度(结深度)可以设置成例如约80nm。

当形成n⁺型半导体区域9b时，在形成覆盖p沟道MISFET形成区域A1的光阻剂膜的状态中执行离子注入。当形成p⁺型半导体区域10b时，在形成覆盖n沟道MISFET形成区域B1的光阻剂膜的状态中执行离子注入。在任一步骤中，在形成光阻剂膜之前，执行使用图13描述的自动聚焦校正等。注意在用于形成n⁺型半导体区域9b和p⁺型半导体区域10b的离子注入步骤中，即使当基本上整个校正标记投影曝光区域C1由光阻剂膜覆盖时，由于掩膜板中的每个自动聚焦校正标记F2的铬图案形成有如图5中所示具有用于聚焦校正的缝状开口的图案，所以光阻剂膜仍然未直接形成于硅膜8之上方(图17中所示)。因而在用于形成n⁺型半导体区域9b和p⁺型半导体区域10b的离子注入步骤中注入的杂质也各自向硅膜8中注入。

n+型半导体区域9b具有比n^-型半导体区域9a的杂质浓度更高的杂质浓度，而p⁺型半导体区域10b具有比p^-型半导体区域10a的杂质浓度更高的杂质浓度。因而作为n沟道MISFET的源极/漏极来工作的n型半导体区域(杂质扩散层)由n⁺型半导体区域(杂质扩散层)9b和n^-型半导体区域9a形成，而作为p沟道MISFET的源极/漏极来工作的p型半导体区域(杂质扩散层)由p⁺型半导体区域(杂质扩散层)10b和p^-型半导体区域10a形成。因而n沟道MISFET和p沟道MISFET的源极/漏极区域具有LDD(轻度掺杂漏极)结构。通过关于栅极电极8a的自对准来形成n^-型半导体区域9a，而通过关于形成于栅极电极8a的侧壁上方的侧壁11的自对准来形成n⁺型半导体区域9b。通过关于栅极电极8b的自对准来形成p^-型半导体区域10a，而通过关于形成于栅极电极8b的侧壁上方的侧壁11的自对准来形成p⁺型半导体区域10b。

因此，在p型井5中形成n沟道MISFET Qn作为场效应晶体管，而在n型井6中形成p沟道MISFET Qp作为场效应晶体管。以这一方式，获得图9的结构。n沟道MISFET Qn可以视为n沟道场效应晶体管，而p沟道MISFET Qp可以视为p沟道场效应晶体管。另外，n⁺型半导体区域9b可以视为n沟道MISFET Qn的源极/漏极半导体区域，而p⁺型半导体区域10b可以视为p沟道MISFET Qp的源极/漏极半导体区域。

接着通过salicide(自对准硅化物)技术，低阻金属硅化物层(对应于后文描述的金属硅化物层41)形成于n沟道MISFET Qn的源极/漏极区域(这里为n⁺型半导体区域9b)和栅极电极8a的表面以及p沟道MISFET Qp的源极/漏极区域(这里为p⁺型半导体区域10b)和栅极电极8b的表面中的每个表面中。

在形成硅化物层的步骤中，首先例如使用溅射方法来在半导体衬底1的主表面(整个表面)(包括硅膜8、n⁺型半导体区域9b、p⁺型半导体区域10b和栅极电极8a和8b的上表面)之上方形成(沉积)金属膜。假设金属膜12例如包括Ni-Pt(镍-铂)合金膜(Ni和Pt的合金膜)。随后半导体衬底1在250℃至300℃的温度受到第一热处理(第1退火处理)。随后执行湿清洁处理以去除金属膜的未反应部分，然后半导体衬底1受到第二热处理(第2退后处理)。以上文描述的第一热处理中的热处理温度基本上相同或者比第一热处理温度更高的热处理温度执行第二热处理。

以这一方式，主要包含NiSi(硅化镍)的金属硅化物层41形成于栅极电极8a和8b、n⁺型半导体区域9b和p⁺型半导体区域10b的相应上部分中。注意在形成金属硅化物层41的步骤中，以与在栅极电极8a和8b的相应上表面中相同的方式，金属硅化物层41也形成于校正标记投影曝光区域C1的硅膜8的上表面中。

接着如图19中所示，在半导体衬底1的主表面之上方形成绝缘膜42。也就是说，绝缘膜42形成于包括金属硅化物层41的半导体衬底1之上方以便覆盖栅极电极8a和8b以及硅膜8。绝缘膜42例如包括氮化硅膜并且可以通过等离子体CVD方法(其中沉积温度(衬底温度)约为450℃等)来形成。随后在绝缘膜42之上方形成比绝缘膜42更厚的绝缘膜43。绝缘膜43例如包括氧化硅膜等并且可以通过等离子体CVD方法(其中沉积温度约为450℃等)使用TEOS来形成。因而形成包括绝缘膜42和43的层间绝缘膜。随后绝缘膜43的上表面受到通过CMP方法等的抛光以平坦化。即使绝缘膜42的表面由于下层水平面差异而形成为齿状形状，通过CMP方法抛光绝缘膜43的表面仍然可以获得具有平坦化表面的层间绝缘膜。

接着如图20中所示，使用绝缘膜43之上方形成的光阻剂图案(未示出)作为蚀刻掩模，绝缘膜43和42受到干蚀刻以形成有接触孔(通孔或者孔)44。这时，在比绝缘膜42更可能蚀刻绝缘膜43的条件之下，先执行绝缘膜43的干蚀刻以使绝缘膜42作为蚀刻停止膜来工作，并且由此在绝缘膜43中形成接触孔44。然后在比绝缘膜43更可能蚀刻绝缘膜42的条件之下，在接触孔44的底部部分的绝缘膜42受到干蚀刻以去除。在接触孔44的底部部分，曝光半导体衬底1的主表面的部分(例如在n⁺型半导体区域9b、p⁺型半导体区域10b、栅极电极8a和8b以及硅膜8的每个表面之上方的金属硅化物层41的部分)。

在相同步骤中，通过蚀刻来加工校正标记投影曝光区域C1中的绝缘膜42和43以形成接触孔44并且由此暴露硅膜8的上表面之上方的金属硅化物层41。也在形成前述光阻剂图案之前执行使用图13描述的自动聚焦校正。

接着在接触孔44中形成包括钨(W)等的塞(连接导体部分、掩埋塞或者掩埋导体部分)。为了例如在包括接触孔44的内部(底部部分和侧壁)的绝缘膜43之上方形成塞45，通过等离子体CVD方法(其中沉积温度(衬底温度)约为450℃)形成阻挡导体膜45a(例如钛膜、氮化钛膜或者其层叠膜)。随后通过CVD方法等在阻挡导体膜45a之上方形成包括钨膜等的主要导体膜45b以便填充接触孔44，并且通过CMP方法、回蚀方法等去除位于绝缘膜43之上方的阻挡导体膜45a和主要导体膜45b的非所需部分，可以在接触孔44中形成塞45。

形成于栅极电极8a和8b、n⁺型半导体区域9b或者p⁺型半导体区域10b之上方的塞45在其底部部分与在栅极电极8a和8b、n⁺型半导体区域9b或者p⁺型半导体区域10b的每个表面之上方的金属硅化物层41接触以与之电耦合。另一方面，形成于硅膜8之上方的塞45在其底部部分与在硅膜8的每个表面之上方的金属硅化物层41接触以电耦合到硅膜8。

接着如图21中所示，在塞45掩埋于其中的绝缘膜43之上方相继形成用于布线形成的停止绝缘膜51和绝缘膜52。停止绝缘膜51在绝缘膜52受到沟槽加工时适于作为蚀刻停止层并且使用对绝缘膜具有蚀刻选择性的材料。停止绝缘膜51可以例如包括通过等离子CVD方法形成的氮化硅膜，并且绝缘膜52可以例如由通过等离子体CVD方法形成的氧化硅膜形成。注意在停止绝缘膜51和绝缘膜52中形成接下来描述的第一层布线线路。

接着通过单大马士革方法形成第一层布线线路。首先通过使用光阻剂图案(未示出)作为掩模进行干蚀刻，在绝缘膜52和停止绝缘膜51的预定区域中形成布线沟槽53。然后在主表面之上方(即在包括布线沟槽的底部部分和侧壁的绝缘膜52之上方)形成阻挡导体膜(阻挡金属膜)54。作为阻挡导体膜54，可以例如使用氮化钛膜、钽膜、氮化钽膜等。随后通过CVD方法、溅射方法等在阻挡导体膜54之上方形成铜种子层，并且使用电镀方法等在种子层之上方形成镀铜膜。用镀铜膜填充布线沟槽53。

然后通过CMP方法从除了布线沟槽53之外的区域去除镀铜膜、种子层和阻挡导体膜54以形成包含铜作为主要传导材料的第一层布线线路55。布线线路55经由塞45电耦合到n沟道MISFET Qn和p沟道MISFET Qp的源极/漏极n⁺型半导体区域9b和源极/漏极p⁺型半导体区域10b、其栅极电极8a和8b等。

通过该步骤，在校正标记投影曝光区域C1中，在塞45之上方形成具有与塞45的宽度相等的宽度的第一层布线线路55。注意硅膜8、电耦合到硅膜8的第一层布线线路55以及塞45是由于存在于图13中所示掩膜板RT的相应芯片图案CP中的自动聚焦校正标记F2而形成的结构，并且是在完成的半导体器件中未起电作用的导体。

随后通过双大马士革方法形成上层布线线路(比如第二层布线线路)，但是这里省略其图示和描述。在堆叠布线线路形成于第一层布线线路55之上方之后，部分暴露最上层布线线路以形成用作电极的焊盘部分。随后沿着划线切割半导体衬底1以单一化从而形成在与图13中所示芯片图案CP对应的相应区域中形成的多个半导体芯片。以这一方式完成第一实施例的半导体器件。

在每个完成的半导体芯片的衬底之上方形成如下膜，该膜是如在图21的校正标记投影曝光区域C1中所示具有与自动聚焦校正标记对应的形状的条状结构，并且未起电作用。如果在掩膜板RT的芯片图案CP中无自动聚焦校正标记，则如在图21的校正标记投影曝光区域C1中所示条状结构未形成于完成的半导体器件中。注意如上文描述的那样，仅当在半导体器件的制造步骤中使用的掩膜板在相同位置具有自动聚焦校正标记时，具有基本上相同宽度的绝缘膜7a、硅膜8、塞45和布线线路55以堆叠关系在半导体区域6a之上方形成为与自动聚焦校正标记的缝形状对应的形状。也就是说，当自动聚焦校正标记的位置从一个掩膜板到另一掩膜板不同时，硅膜8可以经由绝缘膜7a紧接地形成于隔离区域4之上方，或者塞45可以未形成于硅膜8之上方。

接着将更具体描述第一实施例的效果。如使用图1至图5描述的那样，当形成于掩膜板之上方的铬图案投影于半导体衬底上时，出于防止出现散焦的目的而执行自动聚焦校正。即使当在掩膜板的区域之一之上方的图案的投影图像由于执行自动聚焦校正一次而对焦时，在掩膜板的其它区域之上方的图案仍然可能未对焦。这是因为如上文描述的那样由于在图1中所示投影光学系统OL中的任何投影透镜的部分变形或者其折射率的改变而使得投影透镜的性质可能在其中不均匀。

另外即使当针对掩膜板之上方的多个自动聚焦校正标记执行在执行曝光之前的自动聚焦校正，并且可以在最优焦距形成整个掩膜板的投影图像时，在大量半导体衬底随后受到曝光处理之时，任何投影透镜仍然可以由曝光加热以由此部分变形并且可能引起散焦。每个投影透镜在其中心部分更厚而在其末端部分(外围边缘部分)中更薄，并且中心部分比末端部分更频繁地暴露于曝光。因而投影透镜的末端部分比其中心部分更少暴露于曝光并且具有比其中心部分的热释放性质更高的热释放性质，从而中心部分达到更高的高温。换而言之，投影透镜的中心部分由于重复的曝光处理而更可能受热和变形，但是投影透镜的末端部分即使在重复曝光处理时仍然更少可能受热并且因此具有减少的变形。因而，由于执行曝光处理多次而在投影透镜的末端部分的性质与其中心部分的性质之间观测到相对改变。

在使用i线(在365nm的波长)作为曝光的光源的情况下考虑将玻璃用于投影透镜的构件。也在使用KrF(氟化氪)线(在248nm的波长)作为曝光的光源的情况下考虑将石英用于投影透镜的构件，而在使用ArF(氟化氩)线(在193nm的波长)作为曝光的光源的情况下考虑将氟石用于投影透镜的构件。对于上文描述的投影透镜的构件，根据曝光的波长使用容易透射具有前述波长的光的材料。注意，i线是使用汞灯作为光源时的光。这时，石英在热吸收方面相对低并且即使在投影透镜的中心部分中仍然更小可能达到高温。然而由于包括玻璃的投影透镜在热吸收方面高并且氟石在热吸收方面高于玻璃，所以由于曝光处理所致的其温度增加是明显的。

当使用如下的掩膜板时，其中铬图案占据的面积与掩膜板的形成有铬图案的一个表面的尺寸之比为低，由于其中曝光由铬图案阻隔的区域小，所以每个投影透镜往往达到高温。另外，当执行如下曝光步骤时，在该步骤中，曝光的照射时间长并且一次曝射的曝光量大，在投影透镜中积累比在曝光的照射时间相对短的情况下更大热量，从而投影透镜的变形明显。

图31示出了各自代表在曝光多个半导体衬底(半导体晶片)时的聚焦值变化的图形。在图31中，纵轴代表示出了聚焦值偏差(变化)量值的值，而横轴代表曝光的半导体晶片的数目。也就是说，在两个中位于更右侧的测量值示出了在执行更大数目的曝光步骤时的聚焦值。图31示出了通过测量在投影透镜的中心测量聚焦值而获得的图形CT1以及通过在如下部分中测量聚焦值而获得的图形ED1，在这些部分上经过投影透镜的末端部分投影掩膜板的表面之上方的自动聚焦校正标记F1(见图2)的图案。这里每个图形基于在曝光第一半导体衬底时的聚焦值(该聚焦值设置成零)。注意聚焦值变化示出了聚焦图像高度变化。理想地，无图像高度差(聚焦值之差)并且其中投影透镜中无变化。

在图31中所示图形ED1中，即使当曝光二十个或者更多半导体晶片时，聚焦值保持接近0的值，因为已经针对每个曝光步骤执行自动聚焦校正。这是因为在每个曝光步骤之前通过自动聚焦校正来移动晶片台架以调整聚焦，并且因为投影透镜的末端部分(通过该末端部分透射已经穿过自动聚焦校正标记F1(见图2)的图案的曝光)是投影透镜的更少可能受热的区域，所以即使重复执行曝光，由于加热历史所致的聚焦值改变为小。这里注意温度与时间的乘积代表的热量称为加热历史。投影透镜具有在加热历史增加并且达到高温时变形或者折射率改变从而变化聚焦的性质。

对照而言，在图形CT1中，每当曝光晶片的数目增加从而增加曝光曝射次数时，聚焦值变化，并且当超过曝光晶片的给定数目时，聚焦值改变减少，从而维持基本上均匀聚焦值。这是因为图形CT1由测量各自穿过投影透镜中心部分的投影图像的聚焦值产生，并且投影透镜的中心部分在吸热方面为高并且更可能由于变形或者折射率改变而经历聚焦值改变。图形CT1中的聚焦值从中间点保持基本上恒定的原因在于平衡了曝光向投影透镜施加的热和从其释放的热，因此投影透镜的热不再增加。

其中执行针对图形CT1的测量的部分在实际上用作产品的实际器件区域中，并且示出了在掩膜板的中心部分的图案投影于其上的部分中测量聚焦值的结果。这里对于图形CT1，尚未执行如针对图形ED1执行的使用自动聚焦校正标记的聚焦校正，并且尚未校正聚焦值改变，从而聚焦值已经明显变化。当聚焦值已经从作为参考值的0显著地变化到绝对值多于0.2μm的值时，散焦现象变成明显从而明显降低半导体器件的可靠性。在图形CT1中，在受到曝光处理的半导体晶片的数目超过五个时，聚焦值变化超过0.2μm，从而散焦出现。

不能忽略已经通过这样执行重复曝光而加热的投影透镜的中心部分中的聚焦值改变。另外，当仅使用掩膜板的末端部分(例如周界)中形成的自动聚焦校正标记来执行聚焦校正操作时，即使经过掩膜板的末端部分(由于加热所致的聚焦改变在该末端部分很少出现)的曝光可以在基础聚焦会聚，仍然不可能检测穿过掩膜板的中心部分(由于加热所致的聚焦改变在该中心部分明显)的曝光是否已经经历聚焦移位，因此不能针对中心部分执行自动校正。

因而可以考虑如下方法，在该方法中，在掩膜板之上方提供的自动聚焦校正标记的布置使得仅在掩膜板的周界之上方提供自动聚焦校正标记并且仅使用在实际器件区域以外形成的自动聚焦校正标记来执行自动聚焦校正。然而在这一情况下，难以校正经过投影透镜的中心部分(聚焦在该中心部分可能因加热而改变)投影的掩膜板的实际器件区域中的聚焦。

对照而言，在图13中所示掩膜板RT中，不仅在掩膜板RT的周界上方提供自动聚焦校正标记F1，而且在布置于掩膜板RT的实际器件区域D1之上方的每个芯片图案CP中提供至少一个自动聚焦校正标记F2。在第一实施例的半导体器件的制造步骤中，将实际器件区域D1的中心部分中的自动聚焦校正标记F2用于自动聚焦校正操作，允许校正经过投影透镜的中心部分(在该中心部分可能由于重复曝光所产生的加热历史而出现形状改变)投影的曝光的聚焦。通过这样防止出现散焦，有可能使用光刻技术以所需形状并且在所需位置形成图案。因此可以提高半导体器件的可靠性。

当实际执行聚焦校正时，使用周界上形成的四个自动聚焦校正标记F1和在实际器件区域D1的中心部分中的自动聚焦校正标记F2之一来执行自动聚焦。当使用具有如图31中所示性质的投影透镜时，这样执行校正使得移动晶片台架以将图形CT1的聚焦值移入正(+)范围以使经过投影透镜的中心部分投影的图像的聚焦成为最佳聚焦。

这时，图形ED1的聚焦值也变化成在正范围中更大。也就是说，当已经由于加热历史等而在投影透镜的末端部分与其中心部分之间出现像差时，不可能在装置中变化经过投影透镜的中间部分的曝光的聚焦值而未变化经过投影透镜的末端部分的曝光的聚焦值。因而如图22中所示，这里执行聚焦校正使得图形ED2(示出了已经经过掩膜板的末端部分投影的曝光的聚焦值变化)和图形CT2(示出了已经经过掩膜板的中间部分投影的曝光的聚焦值变化)的相应绝对值少于0.2

也就是说，执行聚焦校正使得已经穿过投影透镜的中间部分的曝光的聚焦值和已经穿过投影透镜的末端部分的曝光的聚焦值的相应绝对值基本上相等。因而与仅使用掩膜板的末端部分中形成的自动聚焦校正标记来执行聚焦校正的情况对照，有可能减少经过投影透镜的中间部分投影的曝光的聚焦变化并且防止散焦出现于半导体衬底的如下区域中，在该区域中形成适于作为产品区域的半导体芯片。注意图22与图31相似地示出了各自代表在聚焦值变化与曝光半导体晶片数目之间的关系的两个图形，这些图形是图形ED2(示出了已经经过投影透镜的末端部分投影的曝光的聚焦值)和图形CT2(示出了已经经过投影透镜的中心部分投影的曝光的聚焦值)。

如上文描述的那样，投影透镜的中心部分和末端部分对热负荷具有不同程度的影响并且具有不同聚焦变化。因而即使当仅使用掩膜板的末端部分(周界)中的自动聚焦校正标记来执行聚焦校正时，仍然未正确执行对经过投影透镜的中心部分的聚焦的自动校正，并且引起实际器件区域中出现散焦的问题。对照而言，在第一实施例的制造半导体器件的方法中，自动聚焦校正标记形成于掩膜板的实际器件区域之上方的个体芯片图案中，并且使用位于实际器件区域的中心部分中的自动聚焦校正标记之一来执行聚焦校正、由此允许防止曝光区域的中心部分中出现散焦。以这一方式，有可能防止布线线路等中的尺度误差及其位移并且提高半导体器件的可靠性。

除了投影透镜的中心部分和末端部分由于它们对热负荷的影响程度不同而具有不同聚焦变化的情况之外，还有投影透镜的中心部分和末端部分其间原本具有聚焦差异的情况。这可以可设想地包括即使根据相同规范制造的投影透镜具有互不相同的像差性质的情况、投影透镜的中心部分和末端部分由于老化退化而具有不同聚焦的情况等。

如图31和图22中所示，投影透镜具有由于用于曝光和受热而在预定方向(在图31和图22中所示聚焦值的负(-)方向)上变化聚焦值的性质。就如下投影透镜而言，该投影透镜具有像差，并且具有在执行曝光之前引起在穿过其中心部分的曝光与穿过其末端部分的曝光之间的聚焦差异这样的可能性，在第一次曝光(在曝光第一半导体晶片时)时，如图23中所示，穿过投影透镜的中心部分的曝光的聚焦值图形CT3可以在正(+)方向上从穿过其末端部分的曝光的聚焦值图形ED3位移。注意图23与图22相似地示出了各自代表在聚焦值变化与曝光晶片数目之间的关系的两个图形，这些图形是图形ED3(代表经过投影透镜的末端部分投影的曝光的聚焦值)和图形CT3(代表经过投影透镜的中心部分投影的曝光的聚焦值)。

当使用这样的投影透镜来执行曝光时，可以获得更接近理想状态的聚焦特征曲线，其中，投影透镜的中心部分达到高温以由此使图形CT3的聚焦值更接近图形ED3的聚焦值，并且在穿过投影透镜的中心部分的曝光与穿过其末端部分的曝光之间的聚焦差异减小以由此允许整个投影透镜提供均匀聚焦值。

为了通过允许投影透镜的中心部分达到高温并且使穿过中心部分的曝光的聚焦值更接近穿过投影透镜的末端部分的曝光的聚焦值来获得减小整个投影透镜的像差的效果，可以仅使用实际器件区域D1的中心部分中的自动聚焦校正标记F2来适当执行聚焦校正而未将实际器件区域D1的末端部分附近的自动聚焦校正标记(比如图13中所示周界R1中的自动聚焦校正标记F1)用于聚焦校正操作。也就是说，如图24中所示，通过仅使用实际器件区域D1的中心部分中的自动聚焦校正标记F2来执行自动聚焦校正，有可能减小如上文描述的那样固有地具有像差的投影透镜的像差并且在造成总体上少量聚焦值差异的状态中使用投影透镜。这使经过投影透镜的中心部分和末端部分的每个聚焦成为最佳聚焦并且因此可以防止由于散焦而出现尺度误差。注意图24是示出了在第一实施例的制造半导体器件的方法中使用的掩膜板的修改的平面图。在附图中，仅用于自动聚焦校正的自动聚焦校正标记加影线。

即使当这涉及到使用其间具有固有差异的多个投影透镜时，仍然有可能阻止由于在投影透镜之间的固有差异而出现从一个半导体晶片到另一半导体晶片和从一个曝光步骤(曝射)到另一曝光步骤(曝射)的尺寸变化。在这一情况下，无需使用实际器件区域的末端部分附近的自动聚焦校正标记来执行自动聚焦校正。由于可以减少使用自动聚焦校正标记来执行自动聚焦校正的次数，所以可以提高半导体器件的制造步骤的吞吐量。

即使当未使用如上文描述的在执行曝光之前其间固有地具有聚焦差异的投影透镜时，如果给予对由于加热历史所致的聚焦值变化在穿过投影透镜的中心部分(经过该部分投影实际器件区域)的曝光中比在穿过其末端部分的曝光中更大这样的事实的考虑，则仍然也有可能仅使用如图24中所示位于掩膜板RT的实际器件区域D1的中心部分中的自动聚焦校正标记F2来执行自动聚焦校正而未例如使用周界之上方形成的自动聚焦校正标记。

如果这样仅使用实际器件区域D1的中心部分中的自动聚焦校正标记F2来执行自动聚焦校正，则与仅使用实际器件区域D1的中心部分以外的区域之上方的自动聚焦校正标记来执行自动聚焦校正的情况相比，可以更有效地阻止散焦的出现。这是因为如果仅使用实际器件区域D1的中心部分以外的区域(例如周界R1)之上方的自动聚焦校正标记来执行自动聚焦校正，则不可能检测经过投影透镜的中心部分(在该中心部分由于加热历史聚焦明显改变)在半导体衬底上投影的曝光的聚焦并且对其执行校正。

在这一情况下，如上文描述的那样，也有可能省略使用实际器件区域D1的末端部分附近的自动聚焦校正标记来执行自动聚焦校正的步骤。因此有可能提高半导体器件的制造步骤的吞吐量。

在第一实施例中，已经使用如下步进器作为例子给出描述，该步进器是使用如下步进和重复方法的曝光装置，在该方法中，一个半导体衬底的上表面重复受到使用图24中所示如下掩膜板RT的曝光步骤，最大可能数目的芯片图案CP在该掩膜板之上方布置于矩形实际器件区域D1中。然而本发明也适用于扫描器。

图25示出了在第一实施例的制造半导体器件的方法的修改中使用的扫描器(扫描减少投影曝光装置)的示意图。如图25中所示，扫描器具有与图1中所示步进器的配置相似的配置、但是与步进器大为不同在于用于保持掩膜板RT的掩膜板台架RS在前后和横向方向(X和Y方向)上可移动并且扫描器具有在掩膜板RT与曝光照明系统OS之间的具有缝的场停止板S1。扫描器是用于向半导体衬底SB上传送掩膜板RT的掩模图案的曝光类型装置。具体而言，扫描器是通过施加曝光来执行半导体衬底SB的曝光的装置，其中使用场停止板S1并且在同时移动用于扫描的晶片台架WS之时移动掩膜板台架RS以实现与一个芯片对应的扫描，来减少光通量的横截面为缝状形状，以使用投影透镜的具有小的像差的缝状部分。这时，如图25中的箭头所示，在相反方向上同时移动掩膜板台架ES和晶片台架WS用于扫描。

在步进器中使用投影透镜上刻画的方形或者矩形部分作为实际器件区域，而在扫描器中可以使用投影透镜的具有小的像差的缝状部分。此外由于曝光区域取决于缝的长边和为了扫描而移动掩膜板台架RS的距离，所以可以获得比在步进器中获得的曝光区域更大的曝光区域。

与步进器相比，扫描器可以使用投影透镜的具有更小的差异的区域来执行曝光。然而以与上文描述的步进器中相同的方式，当执行曝光时，投影透镜的中心部分达到高温，并且在穿过投影透镜的末端部分的曝光与穿过其中心部分的曝光之间产生聚焦值差异。因此通过应用本发明，有可能防止在形成于半导体衬底之上方的图案中形成尺度误差。

(第二实施例)

在前述第一实施例中，已经给出对如图13中所示使用周界R1中的自动聚焦校正标记F1和实际器件区域D1的中心部分中的自动聚焦校正标记F2来执行聚焦校正的情况以及对如图24中所示仅使用实际器件区域D1的中心部分中的自动聚焦校正标记F2来执行聚焦校正的情况的描述。

在第二实施例中，将给出对如下方法的描述，在该方法中，如图26中所示，使用如下自动聚焦校正标记F2之中的位于掩膜板RT之上方的实际器件区域D1的矩形中心部分(由虚线包围)的拐角部分附近的四个自动聚焦校正标记来执行自动聚焦校正，这些自动聚焦校正标记形成于在上文描述的实际器件区域D1中布置的芯片图案CP中，从而每个芯片图案CP包括自动聚焦校正标记F2中的至少一个自动聚焦校正标记。图26是示出了在第二实施例的半导体器件的制造步骤之中的曝光步骤中使用的掩膜板的平面图。

在第二实施例中制造的半导体器件的制造步骤与使用图1至图23描述的方法基本相同、但是与前述第一实施例的制造步骤不同在于选择在自动聚焦校正中使用的自动聚焦校正标记的方式。具体而言，使用位于矩形实际器件区域D1的对角线上的点附近并且与实际器件区域D1的对角线末端部分的距离各自与每个对角线的长度的四分之一对应的自动聚焦校正标记F2来执行自动聚焦校正。换而言之，使用位于实际器件区域D1的对角线上的点附近并且与矩形实际器件区域D1的对角线相交地方的距离各自与每个对角线的长度的四分之一对应的自动聚焦校正标记F2来执行自动聚焦校正。假设位于实际器件区域D1的对角线上的点附近并且与实际器件区域D1的对角线末端部分的距离各自与每个对角线的长度的四分之一对应的自动聚焦校正标记F2例如指示与前述点最近的自动聚焦校正标记F2。

这意味着使用位于在实际器件区域D1的中心与实际器件区域D1的四个拐角部分之间的中间点附近的自动聚焦校正标记F2。也就是说，这样选择的自动聚焦校正标记F2各自位于如下地方，其中与实际器件区域D1的中心部分的距离与从实际器件区域D1的最近拐角部分的距离基本上相同。

通过这样将与实际器件区域D1的中心部分和末端部分中的每个部分最近的自动聚焦校正标记F2用于校正操作，有可能仅基于在四个地方的自动聚焦校正标记F2通过数目减少的校正操作在整个掩膜板RT内执行基本上均匀的自动聚焦校正。因此以与前述第一实施例中相同的方式，有可能响应于穿过投影透镜的中心部分的由于加热历史所致的曝光聚焦变化来执行聚焦校正并且防止由于散焦而在半导体器件中出现尺度误差。此外由于与基于在五个或者更多地方的自动聚焦校正标记执行聚焦校正操作的情况相比可以减少执行校正操作的次数，所以可以提高半导体器件的制造吞吐量。

可以获得这样的效果是因为即使当未严格检测在穿过投影透镜的末端部分的曝光与穿过其中心部分的曝光之间的聚焦差异时，如果使用在掩膜板RT之上方的实际器件区域D1的与投影透镜的末端部分和中心部分对应的末端部分和中心部分之间的中间点的自动聚焦校正标记F2来执行校正操作，则仍然有可能使经过整个投影透镜的聚焦(包括经过投影透镜的末端部分和经过其中心部分的聚焦)成为最佳聚焦。以这一方式，有可能防止由于执行仅对与实际器件区域D1的中心对应的聚焦的校正而完全不能执行对与实际器件区域D1的末端部分附近对应的聚焦的校正这样的情形。

(第三实施例)

在第三实施例中，将不给出对如图13和26中所示形成实际器件区域D1以占据光阻隔范围BR内的最大可能区域的情况、但是对如图27中所示实际器件区域D1设置于与光阻隔范围BR相距大距离的情况的描述。图27是在第三实施例的制造半导体器件的方法中使用的掩膜板RT的平面图。在图27中，仅在自动聚焦校正中使用的自动聚焦校正标记加影线。

以与前述第一和第二实施例中相同的方式执行第三实施例的半导体器件的制造步骤，但是如图27中所示，在掩膜板RT中的芯片图案CP的布置不同于前述第一和第二实施例中的每个实施例中的布置。如图27中所示，在掩膜板RT之上方的实际器件区域D1设置于由光阻隔范围BR包围的中心部分中，并且在实际器件区域D1与光阻隔范围BR之间有实际器件区域D1中的芯片图案CP可以进一步布置于其中的空间。

这样提供芯片图案CP以仅占据掩膜板RT的中心部分中的相对小的区域以便使用从其外围边缘部分开始由于其使用而雾化的投影透镜持续最长可能时段并且减少半导体器件的制造成本。也就是说，用于曝光的投影透镜倾向于未从其中心部分、但是从其末端部分开始由于其使用所致的老化退化而雾化并且达到在不再可以使用中心部分之前不再可以使用末端部分的状态。因而为了允许甚至使用具有雾化末端部分的投影透镜，使用如图27中所示掩膜板RT(在该掩膜板中，芯片图案未形成于光阻隔范围BR内的区域的末端部分中)以由此延长投影曝光装置中的每个投影透镜的寿命。

然而在使用如上文描述的掩膜板以及步进和重复技术来执行半导体衬底的曝光的情况下，实际器件区域的面积小，从而与最大可能数目的芯片图案设置于光阻隔范围内并且执行曝光的情况相比，有必要将曝光重复最大可能次数并且通过曝光在半导体衬底的整个表面上投影芯片图案。

当使用图27中所示掩膜板RT来执行自动聚焦校正时，用于曝光的掩膜板RT的实际器件区域D1仅为光阻隔区域BR包围的其中心部分。因而使用位于中心部分中的个体芯片图案CP中形成的自动聚焦校正标记F2或者实际器件区域D1的中心部分中的自动聚焦校正标记F2之一来执行聚焦校正。以这一方式，可以获得与前述第一实施例中相同的效果。

在第三实施例中，光阻隔范围BR中的区域的末端部分中(即周界R1附近)未形成芯片图案。因此如果使用芯片图案中的自动聚焦校正标记来执行自动聚焦校正，则与仅使用周界之上方形成的自动聚焦校正标记来执行自动聚焦校正相比，可以特别有效地防止出现散焦。

(第四实施例)

在第四实施例中，将给出对在使用如下掩膜板RT来执行自动聚焦校正时制造半导体器件的方法的描述，在该掩膜板中，在掩膜板RT之上方的实际器件区域D1中的每个芯片图案CP的四个拐角中提供自动聚焦校正标记F2并且也在划线SL中提供自动聚焦校正标记(对准标记)F3。图28是示出了在第四实施例的半导体器件的制造步骤中的曝光步骤中使用的掩膜板的平面图。在图28中，仅用于自动聚焦校正的自动聚焦校正标记加影线。

在第四实施例中制造的半导体器件的制造步骤与使用图1至图23描述的方法中基本上相同、但是与前述第一实施例的制造步骤不同在于选择并且在掩膜板之上方布置在自动聚焦校正中使用的自动聚焦校正标记的方式。

具体而言，如图28中所示，在布置于实际器件区域D1中的最大可能数目的芯片图案CP的相应内拐角部分中形成自动聚焦校正标记F2。也就是说，每个矩形芯片图案CP在其各个拐角部分中具有自动聚焦校正标记F。也就是说，在每个芯片图案CP中设置四个自动聚焦校正标记F2。

另外，在掩膜板RT的划线SL(这些划线在投影于半导体衬底上时适于作为在切分步骤中切割的区域)形成各自具有与芯片图案CP中的每个自动聚焦校正标记F2的结构(见图5)相同的结构的自动聚焦校正标记F3。这里，自动聚焦校正标记F3设置于划线SL的矩形外部外围部分的四个拐角部分中、外部外围部分的两个相反边的相应中间部分之上方以及划线SL的中间部分之上方。假设划线SL的中间部分是例如与实际器件区域D1的中心点重叠的划线SL的部分。也就是说，自动聚焦校正标记F3是设置于掩膜板RT的中心部分和末端部分中的对准标记。

在第四实施例中使用投影曝光装置时的自动聚焦校正操作中，在图28中所示的形成于掩膜板RT的多个芯片图案CP之上方的所有自动聚焦校正标记F2之中，使用与实际器件区域D1的拐角部分最近的四个自动聚焦校正标记F2和使用在前述划线SL的中间部分中的自动聚焦校正标记F3。

也就是说，基于在实际器件区域D1的中心部分和拐角部分中形成的自动聚焦校正标记之中的位于与芯片图案CP特别接近的地方的自动聚焦校正标记来执行自动聚焦校正操作。通过这样选择与芯片图案CP最近的自动聚焦校正标记作为实际地作为半导体芯片来操作的区域，有可能更精确地校正在其中实际形成器件的区域中的聚焦并且比在仅使用实际器件区域D1以外的自动聚焦校正标记的情况下更有效地防止散焦出现。

这里通过在芯片图案CP的四个内拐角中并且也在划线SL中提供自动聚焦校正标记，增加待选择的可能候选自动聚焦校正标记以允许检测和校正在希望精确聚焦校正的区域中的聚焦。注意由于在划线SL上提供自动聚焦校正标记F3，所以半导体衬底的划线区域(划线SL投影于这些划线区域上)中形成与条形式的结构(包括图16和图21的校正标记投影曝光区域C1中所示曝光膜8)相同的结构。

(第五实施例)

在第五实施例中，将给出对如图29中所示在每个划线SL和实际器件区域D1之上方提供自动聚焦校正标记的情况的描述，这些自动聚焦校正标记形成于掩膜板RT的与光阻隔范围BR或者周界R1远离的区域之上方。图29是示出了在第五实施例的半导体器件的制造步骤之中的曝光步骤中使用的掩膜板的平面图。

在第五实施例中使用的掩膜板RT的布局与在前述第三实施例中描述的掩膜板的布局相似地具有在恰当阻隔范围BR包围的中心部分中在与其相距大距离处设置的多个芯片图案CP。然而在定位成包围芯片图案CP的划线SL的矩形外部外围的四个拐角部分中形成相应自动聚焦校正标记F3，并且也在实际器件区域D1中的芯片图案CP的四个内拐角部分中形成相应自动聚焦校正标记F2。

在第五实施例中制造的半导体器件的制造步骤与前述第三实施例中基本上相同、但是与前述第三实施例的制造步骤不同在于选择并且在掩膜板之上方布置在自动聚焦校正中使用的自动聚焦校正标记的方式。

在第五实施例中，使用划线SL的拐角部分中形成的四个自动聚焦校正标记F3以及在位于与实际器件区域D1的中心点最近的四个芯片图案CP中的自动聚焦校正标记F2之中的位于与前述中心点最近的划线SL中的自动聚焦校正标记来执行聚焦校正操作。

这允许获得如在前述第三实施例中获得的效果相同的效果。注意这里通过使用与实际器件区域D1接近的四个自动聚焦校正标记F2和与实际器件区域D1的四个拐角接近的自动聚焦校正标记F3，可以比在前述第三实施例中更有效地阻止出现散焦。

当实际器件区域D1如在图29中所示掩膜板RT中那样形成于与周界R1远离的位置时(即当芯片图案CP仅形成于掩膜板RT的中心部分之上方时)，用曝光局部和专门照射投影透镜的用于曝光的中心部分，而几乎未用曝光照射透镜的其附近末端部分。因而可能特别在投影透镜的中心部分与末端部分之间产生温度差。在使用如下掩膜板、在该掩膜板中铬图案占据的面积比值为低的情况下，在投影透镜的中心部分中的聚焦值变化特别大。因此希望主要选择与实际器件区域D1的中心部分接近的自动聚焦校正标记。这是因为：由于实际器件区域小，所以使用步进和重复技术对半导体衬底的上表面执行曝光的次数增加从而增加由投影透镜的中心部分吸收的热量。通过这样根据铬图案或者其布局占据掩膜板表面的比值来选择自动聚焦校正标记，有可能阻止穿过投影透镜的曝光的聚焦值变化并且也阻止经过投影透镜的曝光的聚焦值变化。

(第六实施例)

在第六实施例中，将给出对使用如下掩膜板来执行曝光的情况的描述，该掩膜板具有与在前述第四实施例中使用图28描述的掩膜板的配置相同的配置。图30是示出了在第六实施例的半导体器件的制造步骤之中的曝光步骤中使用的掩膜板的平面图。

图30中所示掩膜板具有与图28中所示掩膜板的结构相同的结构、但是不同在于为了执行自动聚焦校正而选择的自动聚焦校正标记。具体而言，使用在划线SL的中间形成的一个自动聚焦校正标记F3和与划线SL的中心部分(即实际器件区域D1的中心部分)最近的四个自动聚焦校正标记F2来执行聚焦校正操作。这里，在与划线SL的中心部分相邻的两个相应芯片图案CP中的每个芯片图案CP中形成的四个自动聚焦校正标记F2之中，选择与前述中心部分最近的两个自动聚焦校正标记F2。也就是说，第六实施例已经主要选择位于实际器件区域D1的中心部分中的自动聚焦校正标记作为将被选择用于自动聚焦校正操作的自动聚焦校正标记。因而设置于实际器件区域D1的末端部分(外部外围部分)附近的自动聚焦校正标记尚未被选择和用于自动聚焦校正。

因而如在前述第一实施例中描述的那样，在使用投影透镜的曝光步骤中(在其中，如果针对在投影透镜之间的固有差异以及老化退化自动校正仅经过中心部分的聚焦，则投影透镜的中心部分中的温度增加以由此使经过投影透镜的中心部分和末端部分中的每个部分的聚焦接近最佳聚焦)，可以在整个投影图像接近理想地对焦的状态中执行曝光。

当使用这样的投影透镜、该投影透镜由于其与另一投影透镜的固有差异而具有局部不同像差时，通过选择在掩膜板之上方形成的多个自动聚焦校正标记之中的位于指定区域中的自动聚焦校正标记，可以执行这样的聚焦校正以抑制由于投影透镜的固有差异所致的变化。可以通过在每个芯片图案中提供至少一个自动聚焦校正标记来获得这样的效果。

尽管上文已经基于本发明人实现的本发明的实施例具体描述本发明，但是本发明并不限于前述实施例。将理解可以在未脱离本发明主旨的范围内在本发明中做出各种改变和修改。

例如与前述第一实施例的方法相似地第二至第六实施例的制造半导体器件的方法适用于包括使用扫描仪的曝光步骤的制造半导体器件的方法。

本发明在应用于如下制造技术时有效，该制造技术用于包括如下半导体元件的半导体器件，该半导体元件具有金属硅化物层。

Claims (15)

1.一种制造半导体器件的方法，包括以下步骤：

(a)制备掩膜板，所述掩膜板在其实际器件区域中具有多个芯片图案，并且在每个所述芯片图案中包括至少一个第一对准标记；

(b)制备半导体衬底；

(c)在所述半导体衬底中形成待加工的对象；

(d)在待加工的所述对象之上方形成光阻剂膜；以及

(e)使用所述掩膜板来使所述光阻剂膜曝光

2.根据权利要求1所述的制造半导体器件的方法，

其中在所述步骤(e)之前使用存在于所述掩膜板的中心部分中的所述第一对准标记来执行对曝光的聚焦的校正。

3.根据权利要求2所述的制造半导体器件的方法，

其中在所述步骤(e)之前使用存在于所述掩膜板的末端部分中的所述第一对准标记来执行对所述曝光的所述聚焦的所述校正。

4.根据权利要求2所述的制造半导体器件的方法，

其中在所述步骤(e)之前使用存在于所述实际器件区域以外的第二对准标记来执行对所述曝光的所述聚焦的所述校正。

5.根据权利要求1所述的制造半导体器件的方法，

其中形成于每个所述芯片图案中的所述第一对准标记设置于每个所述芯片图案的外部外围部分内。

6.一种制造半导体器件的方法，包括以下步骤：

(a)制备掩膜板，所述掩膜板在其实际器件区域中具有多个芯片图案，并且在所述实际器件区域的中心部分中包括第一对准标记；

(b)制备半导体衬底；

(c)在所述半导体衬底中形成待加工的对象；

(d)在待加工的所述对象之上方形成光阻剂膜；以及

(e)使用所述掩膜板来使所述光阻剂膜曝光。

7.根据权利要求6所述的制造半导体器件的方法，

其中所述实际器件区域的所述中心部分是从具有矩形平面形状的所述实际器件区域的中心点到如下位置的范围，该位置与所述中心点的距离对应于所述实际器件区域的对角线的长度的四分之一。

8.根据权利要求6所述的制造半导体器件的方法，

其中在所述步骤(e)之前使用所述第一对准标记来执行对曝光的聚焦的校正。

9.根据权利要求8所述的制造半导体器件的方法，

其中第二对准标记设置于所述掩膜板的末端部分中。

10.根据权利要求9所述的制造半导体器件的方法，

其中在所述步骤(e)之前使用所述第二对准标记来执行对所述曝光的所述聚焦的所述校正。

11.根据权利要求6所述的制造半导体器件的方法，

其中所述至少一个第一对准标记形成于每个所述芯片图案中。

12.根据权利要求6所述的制造半导体器件的方法，

其中所述第一对准标记形成于划线中，所述划线被设置成包围每个所述芯片图案。

13.根据权利要求9所述的制造半导体器件的方法，

其中所述第二对准标记形成于每个所述芯片图案中。

14.根据权利要求9所述的制造半导体器件的方法，

其中所述第二对准标记形成于划线中，所述划线被设置成包围每个所述芯片图案。

15.根据权利要求9所述的制造半导体器件的方法，

其中所述第二对准标记形成于所述实际器件区域以外。

Images