CN102237389A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102237389A
CN102237389A CN2011101224472A CN201110122447A CN102237389A CN 102237389 A CN102237389 A CN 102237389A CN 2011101224472 A CN2011101224472 A CN 2011101224472A CN 201110122447 A CN201110122447 A CN 201110122447A CN 102237389 A CN102237389 A CN 102237389A
Authority
CN
China
Prior art keywords
interlayer dielectric
film
hole
conductive layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101224472A
Other languages
English (en)
Inventor
板垣圭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102237389A publication Critical patent/CN102237389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种半导体器件及其制造方法，该半导体器件具有包括层间绝缘膜的低轮廓层叠结构，并且该半导体器件包括容易形成的对准标记。半导体器件包括在半导体衬底中形成的光电转换器、在标记区域中的阻拦膜、在所述阻拦膜和光电转换器之上形成的第一层间绝缘膜、第一金属互连和第二层间绝缘膜。制作穿入第一层间绝缘膜和第二层间绝缘膜并到达阻拦膜的通孔，并在通孔中的导电层的上表面中制作第一凹陷。在第一凹陷之上的第二金属互连中制作用作对准标记的第二凹陷。

Description

半导体器件及其制造方法
相关申请的交叉引用
2010年5月6日提交的日本专利申请No，2010-106317的包括说明书、权利要求书、附图和摘要在内的公开内容在此通过引用全文并入本文。
技术领域
本发明涉及半导体器件及其制造方法，更为具体而言，本发明涉及包括诸如光电二极管之类的光电转换器的半导体器件及其制造方法。
背景技术
对于在数码相机特别是单镜头反光数码相机中使用的图像传感器而言，对外部光的感光性的改善是理想的。例如，当在图像传感器中使用光电二极管时，光电二极管的顶部通常覆有层叠结构，在该层叠结构中堆叠了包括层间绝缘膜的薄膜。
在制作这种层叠结构的过程中，使用之前形成的层来作为用于对准的标记，以根据期望对在后一步骤中形成的薄膜进行构图。此处，用于对准的标记例如是在金属层的一部分中制作的凹陷。例如，日本未审专利公开No.Hei 3(1991)-138920公开了其中制作这样的对准标记的半导体器件。
发明内容
为了让图像传感器提升对接收的外部光的感光性，理想的是降低位于例如作为图像传感器构成物的光电二极管之上的层叠结构的厚度(高度)。通过降低作为层叠结构构成物的层间绝缘膜的厚度，可以减小由于层间绝缘膜所导致的从外部进入光电二极管的光强度降低的可能性。
然而，当层叠结构的高度降低时，在金属膜的上表面中制作的凹陷的深度同样降低，在穿入层叠结构中的孔中填充该金属膜。因而，如果层叠结构的高度降低，则将难于在孔中制作像在足够厚的金属膜中的凹陷那样的清楚的对准标记。如果对准标记凹陷不够深并且不够清楚，则在后期光刻工艺的曝光步骤中将难于对准。
另一方面，如果增加层叠结构的高度，则将易于制作足够深且充足清楚的凹陷，但是从外部进入光电二极管的光强度将降低。这可以导致对进入光电二极管的外部光的感光性恶化。
在日本未审专利公开No.Hei 3(1991)-138920中描述的半导体器件中，用于对准标记的孔到达半导体衬底的表面。从而对准标记孔是深的，并且在对准标记孔的侧壁上的金属互连膜的厚度在孔的径向方向上在很大程度上变化。这引起对准准确性的恶化。
鉴于上述问题而做出本发明，而本发明的目的在于提供具有低轮廓或薄的层叠结构并确保高对准准确性的半导体器件及其制造方法，该层叠结构包括层间绝缘膜。
依据本发明的一个方面，一种半导体器件配置如下。该半导体器件包括：具有主表面的半导体衬底；在半导体衬底中形成的光电转换器；在半导体衬底的主表面之上形成的阻拦膜；在阻拦膜之上和光电转换器之上形成的第一层间绝缘膜；在第一层间绝缘膜之上形成的第一金属互连；以及形成为覆盖第一金属互连和光电转换器的第二层间绝缘膜。制作穿入第一层间绝缘膜和第二层间绝缘膜并到达阻拦膜的孔。该器件还包括孔内导电层和第二金属互连，该孔内导电层沿孔的侧壁和底壁形成并在其上表面具有第一凹陷，在孔内导电层和第二层间绝缘膜之上形成第二金属互连，其中用作对准标记的第二凹陷位于第一凹陷的正上方并且位于第二金属互连的上表面中。
依据本发明的第二方面，一种用于制造半导体器件的方法包括如下步骤。首先，在具有主表面的半导体衬底中形成光电转换器。在半导体衬底的主表面之上形成金属互连。在金属互连和光电转换器之上形成层间绝缘膜。在层间绝缘膜中制作到达金属互连的孔。形成用于填充该孔的导电层。选择性地移除导电层的上表面从而制作从层间绝缘膜上表面处凹陷的导电层上表面。在导电层上表面和层间绝缘膜上表面之上形成金属层以便在导电层的正上方的金属层的上表面中制作用作对准标记的凹陷。
依据本发明的第一方面，其中形成对准标记的孔的深度等于第一层间绝缘膜和第二层间绝缘膜的厚度之和。在沿该深孔的侧壁和底壁形成的孔内导电层的上表面中制作了充足深的凹陷。因而，半导体器件可以具有清楚的对准标记，该对准标记具有凹陷之上形成的充足的深度。
在依据本发明第二方面的制造方法中，填充该孔的导电层的上表面从层间绝缘膜的上表面处凹陷。在导电层的凹陷的上表面之上制作用作对准标记的凹陷。作为结果，形成具有充足深度的清楚的对准标记。
附图说明
图1是显示了处于晶圆上状态的依据本发明第一实施例的半导体器件的平面示意图；
图2是显示了由图1中虚线II包围的区域的放大形式的平面示意图；
图3是显示了与图2中虚线III包围的区域对应的芯片的放大形式的平面示意图；
图4是显示了第一实施例中对准标记的例子的平面示意图；
图5是沿图4中线V-V获取的截面示意图；
图6是显示了第一实施例中对准标记的另一例子的平面示意图，该另一例子与图4中所示的例子不同；
图7是沿图6中线VII-VII获取的截面示意图；
图8是显示了第一实施例中对准标记的另一例子的平面示意图，该另一例子与图4和图6中所示的例子不同；
图9是沿图8中线IX-IX获取的截面示意图；
图10是显示了依据第一实施例的半导体器件的结构的截面示意图；
图11是显示了依据第一实施例的半导体器件的制造方法的第一步骤的截面示意图；
图12是显示了依据第一实施例的半导体器件的制造方法的第二步骤的截面示意图；
图13是显示了依据第一实施例的半导体器件的制造方法的第三步骤的截面示意图；
图14是显示了依据第一实施例的半导体器件的制造方法的第四步骤的截面示意图；
图15是显示了依据第一实施例的半导体器件的制造方法的第五步骤的截面示意图；
图16是显示了依据第一实施例的半导体器件的制造方法的第六步骤的截面示意图；
图17是显示了依据第一实施例的半导体器件的制造方法的第七步骤的截面示意图；
图18是显示了依据第一实施例的半导体器件的制造方法的第八步骤的截面示意图；
图19是显示了依据第一实施例的半导体器件的制造方法的第九步骤的截面示意图；
图20是显示了依据第一实施例的半导体器件的制造方法的第十步骤的截面示意图；
图21是显示了依据第一实施例的半导体器件的制造方法的第十一步骤的截面示意图；
图22是显示了依据第一实施例的半导体器件的制造方法的第十二步骤的截面示意图；
图23是显示了依据第一实施例的半导体器件的制造方法的第十三步骤的截面示意图；
图24是显示了依据第一实施例的半导体器件的制造方法的第十四步骤的截面示意图；
图25A是显示了第一实施例中标记区域中形成的导电层的截面示意图，而图25B是显示了作为第一实施例的对比例的导电层的截面示意图；
图26是显示了适于用作对准标记的标记的截面和对应于表1中所示尺寸数据的项编号的照片；
图27是显示了不适于用作对准标记的标记的截面和对应于表1中所示尺寸数据的项编号的照片；
图28是显示了依据第一实施例的半导体器件的变化形式的截面示意图，其中阻拦膜不同于图10中所示的阻拦膜；
图29是显示了依据第一实施例的半导体器件的变化形式的截面示意图，其中导电层不同于图28中所示的导电层；
图30是显示了依据第一实施例的半导体器件的变化形式的截面示意图，其中阻拦膜不同于图10和图28中所示的阻拦膜；
图31是显示了依据第一实施例的半导体器件的变化形式的截面示意图，其中导电层不同于图30中所示的导电层；
图32是显示了依据本发明第二实施例的半导体器件的制造方法中在第一实施例中图18中所示步骤之后的步骤的截面示意图；
图33是显示了依据第二实施例的半导体器件的制造方法中在图32中所示步骤之后的步骤的截面示意图；
图34是显示了依据第二实施例的半导体器件的制造方法中在图33中所示步骤之后的步骤的截面示意图；
图35是显示了依据第二实施例的半导体器件的制造方法中在图34中所示步骤之后的步骤的截面示意图；以及
图36是显示了依据第二实施例的半导体器件的制造方法中在图35中所示步骤之后的步骤的截面示意图。
具体实施方式
接着，将参见附图来描述本发明的优选实施例。
第一实施例
首先，下面描述处于晶圆上状态的依据第一实施例的半导体器件。
参见图1，在半导体晶圆SW上形成用于图像传感器的多个芯片区域IMC。芯片区域IMC分别具有矩形平面形状并被设置成矩阵图案。
参见图2，各芯片区域IMC具有用于形成诸如光电二极管之类的光电转换器的区域PDR和用于形成用于控制光电二极管的外围电路的区域PCR。在形成区域PDR的两侧均提供形成区域PCR。在芯片区域IMC之间形成划片线区域DLR。在划片线区域DLR中设置对准标记。
通过沿划片线区域DLR对半导体晶圆SW划片来将半导体晶圆SW划分成多个半导体芯片。
接着，将描述依据第一实施例的半导体器件，其形式为芯片。参见图3，半导体芯片SC具有矩形平面形状并且包括光电二极管形成区域PDR、外围电路形成区域PCR和划片线区域DLR。在划片线区域DLR中的对准标记中，一些对准标记被划片切割，而其他一些对准标记保持未切割。
在图4和图5中显示对准标记的例子，其中各对准标记在平面视图中的长度位于30μm和34μm之间，宽度位于4μm和8μm之间，并且相邻对准标记之间的间隔是16μm。在图6和图7中显示了另一例子，其中各对准标记在平面视图中具有36μm的长度、2μm的宽度，并且相邻对准标记之间的间隔是14μm。在图8和图9中显示另一例子，其中各对准标记在平面视图中是4μm的方形，并且相邻对准标记之间的间隔是16μm。在一些情形中，膜的上表面中的凹槽或凹陷被用作这样的对准标记。
接着，将描述晶圆上状态和芯片形式两者中的图像传感器及其对准标记。
参见图10，这个实施例中的图像传感器具有在光电二极管区域中的光电二极管PTO和在外围电路区域中的控制晶体管CTR。在标记区域中形成作为对准标记的凹陷MK。
更为具体而言，在硅半导体衬底SUB的n区域NTR中形成图像传感器。在半导体衬底SUB的表面之上形成的场氧化膜FO将光电二极管区域、外围电路区域和对准标记区域互相分隔。
光电二极管PTO包括p型阱区域PWR1和n型杂质区域NPR。在半导体衬底SUB的表面中的光电二极管区域中形成p型阱区域PWR1。在半导体衬底SUB的表面中的p型阱区域PWR1中形成n型杂质区域NPR，并且n型杂质区域NPR与p型阱区域PWR1形成pn结。
光电二极管区域还包括诸如开关晶体管SWTR之类的MIS(金属绝缘体半导体)晶体管。具体而言，开关晶体管SWTR包括成对的源极/漏极区域NPR和NR/NDR、栅极绝缘膜GI以及栅极电极GE。成对的n型源极/漏极区域NPR和NR/NDR被间隔开，并且被设置在半导体衬底SUB的表面中的p型阱区域PWR1中。作为成对的n型源极/漏极区域NPR和NR/NDR中的一个的NPR与光电二极管PTO的n型杂质区域NPR形成为一体，并且与其电耦合。作为成对的源极/漏极区域NPR和NR/NDR中的另一个的NR/NDR包括作为高浓度区域的n+杂质区域NDR和作为LDD(轻掺杂漏极)的n型杂质区域NR。栅极电极GE通过栅极绝缘膜GI在成对的源极/漏极区域NPR和NR/NDR之间的半导体衬底SUB的表面之上形成。
此外，在p型阱区域PWR1中的半导体衬底SUB表面中形成用于与叠置互连耦合的p+杂质区域PDR。
以覆盖光电二极管PTO的方式在半导体衬底S UB的表面之上形成包括氧化硅膜OF和氮化硅膜NF的层叠抗反射涂层。该抗反射涂层OF/NF的一端位于栅极电极GE的一个侧壁之上。在栅极电极GE的另一侧壁上形成包括作为抗反射涂层OF/NF剩余物的氧化硅膜OF和氮化硅膜NF的侧壁绝缘层。
例如，在外围电路区域中的半导体衬底SUB的表面中形成p型阱区域PWR2。在这种p型阱区域PWR2中形成用于控制多个光电二极管PTO的操作的控制元件，并且该控制元件包括例如MIS晶体管CTR。
MIS晶体管CTR包括成对的n型源极/漏极区域NR/NDR、栅极绝缘膜GI和栅极电极GE。成对的n型源极/漏极区域NR/NDR被间隔开，并被形成在半导体衬底SUB的表面中。成对的n型源极/漏极区域NR/NDR分别包括作为高浓度区域的n型杂质区域NDR和作为LDD的n型杂质区域NR。
栅极电极GE通过栅极绝缘膜GI形成在成对的n型源极/漏极区域NR/NDR之间的半导体衬底SUB的表面之上。在栅极电极GE的侧壁上形成包括氧化膜OF和氮化膜NF作为抗反射涂层剩余物的侧壁绝缘层。
光电二极管区域和外围电路区域中的各MIS晶体管的栅极电极GE的材料可以是掺杂质的多晶硅或诸如TiN之类的金属。
在光电二极管区域、外围电路区域和对准标记区域(划片线区域)中，以覆盖上述元件(光电二极管PTO、MIS晶体管SWTR和CTR)的方式在半导体衬底SUB的表面之上形成层间绝缘膜II1。在光电二极管区域和外围电路区域中，在层间绝缘膜II1之上形成构图后的第一金属互连AL1。这个第一金属互连AL1通过接触C1与例如p+杂质区域PDR或n+杂质区域NDR电耦合，接触C1填充层间绝缘膜II1的接触孔。
在对准标记区域中，在层间绝缘膜II1之上形成阻拦膜AL1。例如，通过使用普通光刻和蚀刻技术分隔与用作金属互连AL1相同的金属膜来形成这个阻拦膜AL1，并且阻拦膜AL1可以由铝(A1)或铜(Cu)制成。
以覆盖金属互连AL1和阻拦膜AL1的方式在层间绝缘膜II1之上形成层间绝缘膜II2。在光电二极管区域和外围电路区域中，在层间绝缘膜II2之上形成构图后的第二金属互连AL2。这个第二金属互连AL2通过导电层T1与第一金属互连AL1电耦合，导电层T1填充层间绝缘膜II2的通孔。
以覆盖金属互连AL2的方式在层间绝缘膜II2之上形成层间绝缘膜II3。在光电二极管区域和外围电路区域中，在层间绝缘膜II3之上形成构图后的第三金属互连AL3。这个第三金属互连AL3通过导电层T2与第二金属互连AL2电耦合，导电层T2填充层间绝缘膜II3的通孔。
在对准标记区域中，在层间绝缘膜II2和II3中制作通孔DTH，通孔DTH穿入层间绝缘膜II2和II3并到达阻拦膜AL1。沿通孔DTH的侧壁和底壁在通孔DTH内形成导电层(孔内导电层)DT。这个导电层DT例如是由钨(W)制成。在导电层DT的上表面中制作凹陷(第一凹陷)CAV。
在导电层DT的上表面之上和在层间绝缘膜II3的上表面之上形成用于对准标记的金属膜(第二金属互连)AL3。在对准标记金属膜AL3的上表面中并且在导电层DT的凹陷CAV的正上方制作将用作对准标记的凹陷(第二凹陷)MK。例如，使用普通的光刻和蚀刻技术由与用于光电二极管区域和外围电路区域中金属互连AL3的相同的金属膜来形成这个对准标记金属膜AL3，并且这个对准标记金属膜AL3可以由铝或铜制成。
以覆盖光电二极管区域和外围电路区域中金属互连AL3和对准标记金属膜AL3的方式在层间绝缘膜II3之上形成层间绝缘膜II4。在层间绝缘膜II4之上形成钝化膜PASF。在钝化膜PASF之上并且在光电二极管PTO的正上方放置聚光透镜LENS。这个聚光透镜LENS用于采集光并将光投射在光电二极管PTO上。
层间绝缘膜II1、II2、II3和II4例如是由氧化硅或是在蚀刻选择性(例如，在为形成通孔DTH而蚀刻层间绝缘膜II2或II3中的蚀刻选择性)方面不同于金属阻拦膜AL1的材料制成。
通孔DTH的侧壁在从层间绝缘膜II3的上表面向阻拦膜AL1的方向上形成连续的表面，而在层间绝缘膜II2和层间绝缘膜II3之间的边界上没有任何的水平差异。换言之，在图10所示的截面中，通孔DTH的侧壁从层间绝缘膜II3线性延伸至阻拦膜AL1的表面。尽管并未示出，但可以在通孔DTH的侧壁和底壁上形成阻挡金属膜。
在图10的截面视图中显示的凹陷MK是向下的锥形(三角形)。然而，如果增加凹陷CAV的宽度(图10中的水平维度)，则下方宽度将几乎等于图5、图7和图9中所示的上方宽度。
图10显示了在光电二极管区域中的一个光电二极管PTO和一个开关元件SWTR、在外围电路区域中的一个控制晶体管CTR和在标记区域中的一个凹陷MK。然而实际上，在如图3中所示的各个单独的芯片中间隔和设置了多于一个的光电二极管PTO和多于一个的开关元件SWTR。
接着，将参见图11至图23来说明如图10中所示的依据第一实施例的半导体器件的制造方法。
参见图11，制备半导体衬底SUB，该半导体衬底SUB由取决于所使用的光波长的半导体材料(硅、锗等)制成。在半导体衬底SUB的表面中形成作为n-外延生长层的n区域NTR。然后，分别在光电二极管区域和外围电路区域中形成p型阱区域PWR1和PWR2。在光电二极管与外围电路区域之间的边界和外围电路与标记区域之间的边界中形成场氧化膜FO。场氧化膜FO将光电二极管、外围电路和标记区域的形成区域互相电绝缘。
然后，在期望的位置形成栅极绝缘膜GI和栅极电极GE。具体过程如下。例如通过热氧化在半导体衬底SUB的主表面之上形成栅极绝缘膜。在栅极绝缘膜之上沉积用以形成栅极电极的多晶硅膜等。然后，对栅极绝缘膜和多晶硅等进行构图，使得如图11所示形成栅极绝缘膜GI和栅极电极GE。
参见图12，使用普通的光刻和离子注入技术在光电二极管区域的p型阱区域PWR1内部形成n型杂质区域NPR。从而形成包括p型阱区域PWR1和n型杂质区域NPR的光电二极管PTO。
参见图13，使用普通的光刻和离子注入技术在光电二极管区域的p型阱区域PWR1和PWR2中每一个的内部的半导体衬底SUB的表面中形成将变成为LDD的n型区域NR。
参见图14，举例而言，在半导体衬底SUB的全部表面之上依次堆叠沉积氧化硅膜OF和氮化硅膜NF。然后，使用普通光刻和蚀刻技术以至少覆盖光电二极管PTO的方式对氧化硅膜OF和氮化硅膜NF进行构图，从而制成包括氧化硅膜OF和氮化硅膜NF的抗反射涂层。
此外，通过蚀刻氧化硅膜OF和氮化硅膜NF，在各栅极电极GE的侧壁上形成作为抗反射涂层剩余物的侧壁绝缘层。
参见图15，使用普通的光刻和离子注入技术在p型阱区域PWR1的预定位置中形成p+区域PDR。
参见图16，使用普通的光刻和离子注入技术在光电二极管区域和外围电路区域中的每一个的预定位置中形成n型区域NDR。n型区域NDR是杂质浓度比n型区域NR的杂质浓度更高的n+区域。
参见图17，通过CVD(化学气相沉积)形成作为氧化硅膜的层间绝缘膜II1。然后通过CMP(化学机械抛光)对层间绝缘膜II1进行抛光，使得其上表面平坦。此外，使用普通的光刻和蚀刻技术以到达n型区域NDR和p型区域PDR的方式在层间绝缘膜II1中制作接角虫孔CH1。
参见图18，在各接触孔CH1中填充例如由钨制成的导电膜C1。例如，针对这种工艺使用CVD，并且还在层间绝缘膜II1之上形成薄钨膜。通过CMP移除层间绝缘膜II1之上的薄钨膜。然后，例如通过溅射在层间绝缘膜II1之上形成例如由铝制成的薄膜。然后，使用普通的光刻和蚀刻技术，在光电二极管区域和外围电路区域中的每一个中形成例如由铝制成的金属互连AL1，以及在标记区域中形成例如由铝制成的阻拦膜AL1。
光电二极管区域和外围电路区域中的金属互连AL1通过接触C1电耦合至n型区域NDR和p型区域PDR。
参见图19，在层间绝缘膜II1、金属互连AL1和阻拦膜AL1之上形成层间绝缘膜II2，并且在期望的位置(金属互连AL1之上)制作通孔TH1。使用与形成层间绝缘膜II1和接触孔CH1相同的工艺来形成层间绝缘膜II2和通孔TH1。由于层间绝缘膜II2的蚀刻选择性不同于金属互连AL1的蚀刻选择性，所以对层间绝缘膜II2的向下蚀刻可以容易地终止在到达金属互连AL1的点。
参见图20，在各通孔TH1中填充例如由钨制成的导电层T1。然后，在层间绝缘膜II2之上制作例如由铝制成的金属互连AL2的图案。使用与形成接触C1和金属互连AL1相同的工艺来形成导电层T1和金属互连AL2。在标记区域中不形成金属互连AL2。
参见图21，在层间绝缘膜II2和金属互连AL2之上形成层间绝缘膜II3，并且在期望位置(金属互连AL2之上)制作通孔TH2。使用与形成层间绝缘膜II2和通孔TH1相同的工艺来形成层间绝缘膜II3和通孔TH2。
以从层间绝缘膜II3的顶部到达金属互连AL2的方式在光电二极管区域和外围电路区域中形成通孔TH2。另一方面，以从层间绝缘膜II3的顶部到达阻拦膜AL1的方式在标记区域中形成通孔DTH。通过以穿入层间绝缘膜II2和层间绝缘膜II3的方式蚀刻层间绝缘膜II2和层间绝缘膜II3来制作通孔DTH。由于层间绝缘膜II2和层间绝缘膜II3的蚀刻选择性不同于阻拦膜AL1的蚀刻选择性，所以用于形成通孔DTH的蚀刻可以容易地终止于到达阻拦膜AL1的点。
参见图22，以填充通孔TH2和通孔DTH的方式在层间绝缘膜II3之上形成例如由钨制成的导电膜DL。通孔DTH的直径和深度大于通孔TH2的直径和深度。因而，尽管导电膜DL完全填充通孔TH2，但是导电膜DL未完全填充通孔DTH，而是沿通孔DTH的侧部和底壁伸展。在此之后，通过CMP抛光和移除导电膜DL，直至露出层间绝缘膜II3的上表面。
参见图23，作为上述CMP工艺的结果，在通孔TH2中从导电膜DL处形成导电层T2，并且在通孔DTH中从导电膜DL处形成导电层DT。沿通孔DTH侧壁和底壁形成的导电层DT在其上表面具有凹陷CAV。
在上述膜形成工艺中，在通孔DTH中填充的导电膜DT的一部分在平面视图中并未到达层间绝缘膜II3的最上方的表面，并且该部分浅于周围的其他部分。因此，形成凹陷CAV(第一凹陷)。
以覆盖导电层DT、导电层T2和层间绝缘膜II3的上表面的方式形成金属膜AL3。在位于凹陷CAV的正上方的金属膜AL3的上表面中制作凹陷MK(第二凹陷)。在用于构图金属膜AL3的光刻工艺中的定位光掩模(中间掩模)中，这个凹陷MK被用作对准标记。
具体而言，在对金属膜AL3构图的工艺中，首先在金属膜AL3上涂覆光致抗蚀剂(光感受体)。然后，在使用凹陷MK作为对准标记定位光掩模之后，光致抗蚀剂的预定部分暴露给传输通过光掩模的光。在此之后，对光致抗蚀剂进行显影，并将其构图为预定形状。使用构图后的光致抗蚀剂作为掩模，通过蚀刻将金属膜AL3构图成预定形状。然后，通过灰化或类似技术将光致抗蚀剂移除。
作为对金属膜AL3构图的结果，由光电二极管和外围电路区域中的金属膜AL3来形成金属互连AL3，并且在标记区域中的导电层DT之上保留用于对准标记的具有凹陷MK的金属膜AL3。
参见图24，以覆盖金属互连AL3和对准标记金属膜AL3的方式在层间绝缘膜II3之上形成层间绝缘膜II4。例如通过CMP来使层间绝缘膜II4的上表面平坦化。在此之后，例如通过CVD在层间绝缘膜II4之上沉积氮化硅膜。这个氮化硅膜变为钝化膜PASF。
最后，在光电二极管PTO正上方放置聚光透镜LENS，并且从而完成图10中所示的图像传感器。
接着，将参考图25A和图25B描述这个实施例的效果。图25A显示了图10中所示的这个实施例的标记区域的结构。通孔DTH穿入层间绝缘膜II2和层间绝缘膜II3。图25B显示了通孔STH仅穿入层间绝缘膜II3的对比例。由于图25B中所示的对比例除了通孔STH仅穿入层间绝缘膜II3之外在结构上与图25A所述的第一实施例相同，所以使用相同的附图标记指示相同的原件，并且省略对其的描述。
类似于图25B中所示对比例的通孔STH的浅孔可以由导电层DT容易地填充。这意味着在填充通孔STH的导电层DT的上表面中难于生成凹陷CAV。如果在导电层DT的上表面中没有凹陷CAV或者凹陷是小的，则在导电层DT之上形成的金属层AL3的上表面中未生成用作对准标记的凹陷。此外，即使生成了用于对准标记的凹陷，其也将是非常小的，并且不适于用作对准标记。
另一方面，在图25A中所示的第一实施例中，穿入两个层间绝缘膜II2和II3的通孔DTH较深。因此，由导电层DT完全填充通孔DTH并不容易，使得在导电层DT的上表面中生成大(深)凹陷CAV更为可能。因而，在导电层DT之上形成的金属膜AL3的上表面中容易生成大凹陷MK。大凹陷MK将用作确保高对准精确性的对准标记。
在这个实施例中，由于通孔DTH的深度对应于两个层间绝缘膜的组合厚度，所以可以制作出比对比例中更深的凹陷MK。因此，进入光电二极管PTO的光强度可通过降低层间绝缘膜II2和层间绝缘膜II3的厚度同时保持用作对准标记的凹陷MK的所需深度而增加。
如果制作出清楚的深凹陷MK，则在之后的步骤中使用凹陷MK作为对准标记来实施构图将更为容易。这将在下面参见图26和图27以及下表来描述。
表1
Figure BSA00000495097200141
图26和图27中虚线环绕的区域显示了凹陷MK。在图26和图27中数字1至4代表的尺寸分别对应于表1的项(1)至项(4)的尺寸数据。涉及适于用作对准标记(图26)的标记的尺寸显示在表1的“适于用作对准标记”栏，而涉及不适于用作对准标记(图27)的标记的尺寸显示在表1的“不适于用作对准标记”栏。
该比较显示出适于用作对准标记的标记深度大于不适于用作对准标记的标记的深度，并且适于用作对准标记的标记在通孔中的导电层的总体厚度(4)也大于不适于用作对准标记的标记在通孔中的导电层的总体厚度(4)。
由于所有的膜都未通过CMP平坦化，所以表1的项(1)、(2)和(3)的数值数据之和并不总是等于项(4)的数值数据。
此外，在这个实施例中，由于通孔DTH并未达到半导体衬底SUB的表面，所以凹陷MK的径向厚度的变化是小的。因此，改善了对准的精确性。
此外，在这个实施例中，通孔DTH的壁表面是从层间绝缘膜II3的上表面延伸至金属互连AL 1而在层间绝缘膜II2和II3之间的边界上没有任何水平差异的连续表面。这消除了因水平差异导致的凹陷MK的径向厚度变化的可能性，从而确保高对准精确性。
在如上所述地在标记区域中形成通孔DTH的过程中，阻拦膜AL1是第一金属互连AL1。然而，可以接受的是形成通孔DTH中的阻拦膜是与用作如图28中所示光电二极管PTO中的抗反射涂层相同的氮化硅膜NF。这是因为作为抗反射涂层的上方膜的氮化硅膜相对于层间绝缘膜(氧化硅膜等)具有高蚀刻选择性。
图28中所示的图像传感器在标记区域中的阻拦膜和其中制作标记的层的方面不同于图10中所示的图像传感器。在图28中所示的结构中，标记区域中的阻拦膜是如上所述的抗反射涂层的氮化硅膜NF。其中制作凹陷MK的层是使用第二金属互连AL2单独形成的金属膜AL2。由于图28中所示的图像传感器除了上述内容外几乎与图10中所示的图像传感器相同，所以图28中的与图10中相同的元件被相同的附图标记指示，并且在此省略对其的描述。
使用光电二极管PTO的氮化硅膜NF来单独形成图28中所示的图像传感器中的阻拦膜。因此，阻拦膜位于层间绝缘膜II1之下，从而通孔DTH的顶部水平面几乎等于层间绝缘膜II2的顶部水平面。然而，还可接受的是，如图29中所示，通孔TTH的顶部水平面像图10中所示结构一样几乎等于层间绝缘膜II3的顶部水平面。在那种情形下，通孔TTH穿入三层，即层间绝缘膜II1、层间绝缘膜II2和层间绝缘膜II3。
作为另一例子，可以接受的是，如图30中所示，阻拦膜是与控制晶体管CTR和开关元件SWTR的栅极电极GE材料相同的多晶硅薄膜。这是因为多晶硅相对于层间绝缘膜(氧化硅膜等)具有高的蚀刻选择性。图30中所示的图像传感器除了上述内容之外与图10中所示的图像传感器几乎相同。
使用与用于控制晶体管CTR和开关元件SWTR的栅极电极GE相同的层来单独形成图30中所示的图像传感器中的阻拦膜G1。，因此，阻拦膜位于层间绝缘膜II1之下，从而通孔DTH的顶部水平面几乎等于层间绝缘膜II2的顶部水平面。然而，还可以接受的是，如图31中所示，通孔TTH的顶部水平面像图10中所示结构一样几乎等于层间绝缘膜II3的顶部水平面。在那种情形下，通孔TTH穿入三层，即层间绝缘膜II1、层间绝缘膜II2和层间绝缘膜II3。
第二实施例
第二实施例在制作凹陷MK的方法方面不同于第一实施例。接着，将参考图32至图36描述依据第二实施例的半导体器件(图像传感器)的制造方法。
在第二实施例中，采用与第一实施例中图11至图18所示步骤相同的步骤。具体而言，在半导体衬底SUB内部形成光电二极管PTO，并在半导体衬底SUB的主表面之上形成金属互连AL1和阻拦膜AL1。
在图32中所示的步骤与第一实施例中图19所示的步骤的不同之处在于还在标记区域中制作通孔STH。换言之，使用标记区域中的金属膜AL1作为阻拦膜制作穿入层间绝缘膜II2的通孔STH。
参见图33，以填充通孔TH1和通孔STH的方式在层间绝缘膜II2之上形成例如由钨制成的导电膜Wa。例如通过CVD来形成导电膜Wa。在此之后，通过CMP来抛光和移除导电膜Wa，直至露出层间绝缘膜II2的上表面。
参见图34，作为上述CMP工艺的结果，在通孔TH1和STH中的由钨制成的导电膜Wa保持未移除，并且变成导电层Wb。使填充通孔TH1和STH的导电层Wb的上表面几乎被平坦化。
参见图35，通过回蚀技术来选择性地移除通孔TH1和STH中钨导电层Wb的上表面的一些部分。在这种工艺中，钨导电层Wb的上表面相对于层间绝缘膜II2的上表面向下凹陷，从而在钨导电层Wb的上表面中生成凹陷CAV。
参见图36，例如通过溅射在层间绝缘膜II2和钨导电层Wb之上形成例如由铝制成的薄金属膜AL2a(金属层)。此时，在通孔STH中导电层Wb的凹陷CAV正上方的薄金属膜AL2a的上表面中制作了用作对准标记的凹陷MK。随后使用普通光刻和蚀刻技术来对薄金属膜AL2a进行构图以形成金属互连，尽管在图中未示出。
在对薄金属膜AL2a构图的过程中，使用在薄金属膜AL2a中制作的凹陷MK作为对准标记来实施对光掩模的定位(对准)。使用与在第一实施例中对金属膜AL3构图几乎相同的方式来实施对薄金属膜AL2a的构图。
在此之后，如在第一实施例中一样形成层间绝缘膜II3等，并最终完成图像传感器。
如图32至图36中所示，第二实施例中的图像传感器除上述内容之外与第一实施例中图像传感器几乎相同，从而在图32至图36中，与第一实施例相同的元件被相同的附图标记指示，并在此省略对其的描述。
接着将描述第二实施例的效果。
如果如上所述地在单个层间绝缘膜II2中制作的通孔STH中形成导电层Wb，并且在标记区域中的导电层DT(Wb)是薄的，则在导电层Wb的上表面中可能不生成凹陷CAV。这是因为导电层DT可以容易地填充像图25B中显示的对比例的通孔STH那样的浅孔。
在这个实施例中，通过如图34和图35中所示的回蚀技术来选择性地移除导电层Wb的上表面。因此，导电层Wb的上表面相对于层间绝缘膜II2的上表面凹陷，从而在导电层Wb的上表面中生成凹陷CAV。从而在通孔STH中的导电层Wb的上表面中制作了用于对准标记的凹陷CAV，这表明可以在通孔STH中的导电层Wb的上表面中制作用于对准标记的充分深的凹陷CAV，通孔STH是在单个层间绝缘膜II2中制作的。因此，可以通过降低光电二极管PTO之上的层间绝缘膜的厚度来改善光电二极管PTO的光敏度并确保高对准精确性。
图32至图36显示了回蚀通孔STH中导电层DT(Wb)的情形。然而，举例而言，即使在层间绝缘膜II1和II3中制作的接触孔和通孔中的导电层被类似地回蚀，也可以获得类似的效果。此外，可以类似地回蚀在图29或图31中显示的导电层DT或TT。此外，标记区域中用于导电层DT(TT)的阻拦膜不限于由铝制成的金属互连，它也可以是使用与用于图28和图29中显示的抗反射涂层的相同层来单独形成的氮化硅膜NF，或者它可以是使用与用于图30和图31中所示的栅极电极的相同的层来单独形成的薄膜。
此外，在本实施例中，理想的是使用普通的CVD技术(在沉积期间不使用溅射的气相生长方法)来形成填充通孔STH的导电膜Wa。在一些情形中，通过称为HDP(高密度等离子体)-CVD的气相生长方法来形成以这种方式填充孔的膜，在HDP-CVD中通过向晶圆应用偏置RF(射频)来同时实施沉积和溅射。在这种方法中，在导电膜Wa的上表面中的凹陷MK的侧壁几乎不能变成垂直于半导体衬底SUB的主表面。具体而言，凹陷MK的侧壁从导电膜Wa的上表面起在深度方向上逐渐变窄，并变成截面视图中的三角形。因此，凹陷MK的轮廓不清楚，从而作为对准标记的凹陷MK不能确保高对准精确性。
另一方面，当通过在沉积期间不溅射的气相生长方法来向通孔STH中填充导电膜Wa时，导电膜Wa的上表面中的凹陷MK的侧壁可以做成垂直于半导体衬底SUB的主表面。因此，凹陷MK的轮廓是清楚的，从而作为对准标记的凹陷MK可以确保高对准精确性。
本发明的第二实施例与第一实施例的不同之处仅在上述点。换言之，第二实施例与第一实施例在诸如结构、条件、过程和效果之类的其他点方面都相同。
应当考虑到本文中公开的实施例在所有方面都是说明性的，而非限制性的。本发明的范围由所附权利要求书限定，而非由之前的说明书限定，并且位于权利要求书的边界和界限内的所有变化，或者等同于这类边界和界限的所有变化都因而旨在被权利要求书所包括。
本发明可以有效地用于具有光电转换器的半导体器件及其制造方法。

Claims (9)

1.一种半导体器件，包括：
具有主表面的半导体衬底；
在所述半导体衬底中形成的光电转换器；
在所述半导体衬底的主表面之上形成的阻拦膜；
在所述阻拦膜之上和在所述光电转换器之上形成的第一层间绝缘膜；
在所述第一层间绝缘膜之上形成的第一金属互连；
形成为覆盖所述第一金属互连和所述光电转换器的第二层间绝缘膜，其中在所述第一层间绝缘膜和所述第二层间绝缘膜中制作孔，所述孔穿入所述第一层间绝缘膜和所述第二层间绝缘膜并到达所述阻拦膜；
沿所述孔的侧壁和底壁形成的孔内导电层，所述孔内导电层在其上表面中具有第一凹陷；
在所述孔内导电层和所述第二层间绝缘膜之上形成的第二金属互连，所述第二金属互连具有用作对准标记的第二凹陷，所述第二凹陷位于所述第一凹陷的正上方并位于所述第二金属互连的上表面中。
2.根据权利要求1的半导体器件，其中所述孔的侧壁在从所述第二层间绝缘膜的上表面到所述阻拦膜的方向上形成连续的表面，并在所述第一层间绝缘膜和所述第二层间绝缘膜之间的边界不具有任何的水平差异。
3.根据权利要求1或2的半导体器件，其中所述阻拦膜由蚀刻选择性不同于所述第一层间绝缘膜和所述第二层间绝缘膜的材料制成。
4.根据权利要求1至3中任一项的半导体器件，其中所述阻拦膜是在所述第一金属互连之下的层中形成的第三金属互连。
5.根据权利要求1至3中任一项的半导体器件，其中所述阻拦膜是使用与用于光电转换器的抗反射涂层的层相同的层来单独形成的膜。
6.根据权利要求1至3中任一项的半导体器件，其中使用与用于晶体管栅极电极的层相同的层来单独形成所述阻拦膜。
7.一种制造半导体器件的方法，包括如下步骤：
在具有主表面的半导体衬底中形成光电转换器；
在所述半导体衬底的所述主表面之上形成金属互连；
在所述金属互连之上和所述光电转换器之上形成层间绝缘膜；
在所述层间绝缘膜中制作到达所述金属互连的孔；
形成用于填充所述孔的导电层；
选择性地移除所述导电层的上表面以使得所述导电层的上表面从所述层间绝缘膜的上表面处凹陷；以及
在所述导电层的上表面之上和所述层间绝缘膜的上表面之上形成金属层，以在所述导电层正上方的所述金属层的上表面中制作用作对准标记的凹陷。
8.根据权利要求7的制造半导体器件的方法，其中形成用于填充所述孔的导电层的步骤包括：
形成所述导电层以填充所述孔并覆盖所述层间绝缘膜的步骤；以及
通过化学机械抛光方法来抛光并移除所述导电层直至露出所述层间绝缘膜的上表面的步骤。
9.根据权利要求8的制造半导体器件的方法，其中通过在形成所述膜期间没有溅射的气相生长方法来形成所述导电层。
CN2011101224472A 2010-05-06 2011-05-05 半导体器件及其制造方法 Pending CN102237389A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010106317A JP2011238652A (ja) 2010-05-06 2010-05-06 半導体装置およびその製造方法
JP2010-106317 2010-05-06

Publications (1)

Publication Number Publication Date
CN102237389A true CN102237389A (zh) 2011-11-09

Family

ID=44887862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101224472A Pending CN102237389A (zh) 2010-05-06 2011-05-05 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20110272774A1 (zh)
JP (1) JP2011238652A (zh)
KR (1) KR20110123206A (zh)
CN (1) CN102237389A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013127045A1 (zh) * 2012-03-01 2013-09-06 江苏物联网研究发展中心 一种用于三维集成混合键合结构及其键合方法
CN103855175A (zh) * 2012-11-30 2014-06-11 瑞萨电子株式会社 半导体器件及其制造方法
CN103904109A (zh) * 2012-12-27 2014-07-02 瑞萨电子株式会社 半导体器件以及用于制造半导体器件的方法
CN104377213A (zh) * 2013-08-13 2015-02-25 株式会社东芝 固体摄像装置以及固体摄像装置的制造方法
CN104471675A (zh) * 2012-06-27 2015-03-25 株式会社村田制作所 薄膜层叠元件的制造方法
CN105097661A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108054137A (zh) * 2017-11-30 2018-05-18 上海华力微电子有限公司 金属互连结构及其制作方法
CN111129204A (zh) * 2018-10-30 2020-05-08 群创光电股份有限公司 电子装置
CN111326421A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 导电结构及半导体器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
US8872301B2 (en) * 2012-04-24 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dual profile shallow trench isolation apparatus and system
JP6151499B2 (ja) * 2012-09-11 2017-06-21 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP2017130693A (ja) * 2017-04-13 2017-07-27 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1061872A (zh) * 1990-06-29 1992-06-10 佳能株式会社 具有对准标记的半导体器件的制造方法
US20020016059A1 (en) * 2000-07-28 2002-02-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device, and a semiconductor device manufactured thereby
CN1399325A (zh) * 2001-07-19 2003-02-26 三洋电机株式会社 半导体器件及其制造方法
US20050067722A1 (en) * 2003-09-30 2005-03-31 Hidetoshi Koike Semiconductor device which prevents peeling of low-permittivity film by using multilevel interconnection
CN101118919A (zh) * 2006-08-02 2008-02-06 佳能株式会社 光电转换器件、光电转换器件制造方法、及图像拾取系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170041A (en) * 1976-09-17 1979-10-02 Trw Inc. Logic gate utilizing charge transfer devices
US5401691A (en) * 1994-07-01 1995-03-28 Cypress Semiconductor Corporation Method of fabrication an inverse open frame alignment mark
JP3546985B2 (ja) * 1997-12-15 2004-07-28 シャープ株式会社 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
JP4221940B2 (ja) * 2002-03-13 2009-02-12 ソニー株式会社 固体撮像素子及び固体撮像装置並びに撮像システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1061872A (zh) * 1990-06-29 1992-06-10 佳能株式会社 具有对准标记的半导体器件的制造方法
US20020016059A1 (en) * 2000-07-28 2002-02-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device, and a semiconductor device manufactured thereby
CN1399325A (zh) * 2001-07-19 2003-02-26 三洋电机株式会社 半导体器件及其制造方法
US20050067722A1 (en) * 2003-09-30 2005-03-31 Hidetoshi Koike Semiconductor device which prevents peeling of low-permittivity film by using multilevel interconnection
CN101118919A (zh) * 2006-08-02 2008-02-06 佳能株式会社 光电转换器件、光电转换器件制造方法、及图像拾取系统

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013127045A1 (zh) * 2012-03-01 2013-09-06 江苏物联网研究发展中心 一种用于三维集成混合键合结构及其键合方法
CN104471675A (zh) * 2012-06-27 2015-03-25 株式会社村田制作所 薄膜层叠元件的制造方法
CN103855175B (zh) * 2012-11-30 2019-02-19 瑞萨电子株式会社 半导体器件及其制造方法
CN103855175A (zh) * 2012-11-30 2014-06-11 瑞萨电子株式会社 半导体器件及其制造方法
US10411056B2 (en) 2012-11-30 2019-09-10 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
CN103904109A (zh) * 2012-12-27 2014-07-02 瑞萨电子株式会社 半导体器件以及用于制造半导体器件的方法
CN104377213A (zh) * 2013-08-13 2015-02-25 株式会社东芝 固体摄像装置以及固体摄像装置的制造方法
CN105097661B (zh) * 2014-05-22 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN105097661A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108054137A (zh) * 2017-11-30 2018-05-18 上海华力微电子有限公司 金属互连结构及其制作方法
CN111129204A (zh) * 2018-10-30 2020-05-08 群创光电股份有限公司 电子装置
CN111326421A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 导电结构及半导体器件
CN111326421B (zh) * 2018-12-13 2022-04-26 夏泰鑫半导体(青岛)有限公司 导电结构及半导体器件

Also Published As

Publication number Publication date
KR20110123206A (ko) 2011-11-14
US20110272774A1 (en) 2011-11-10
JP2011238652A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102237389A (zh) 半导体器件及其制造方法
TWI608600B (zh) 影像感測器及其製作方法
JP6132525B2 (ja) 半導体装置およびその製造方法
KR100619396B1 (ko) 시모스 이미지 센서 및 그 제조방법
US7838318B2 (en) Method of fabricating image sensor photodiodes using a multi-layer substrate and contact method and the structure thereof
US7233050B2 (en) System and method to improve image sensor sensitivity
US20160043130A1 (en) Solid-state imaging device
CN104882454A (zh) 半导体器件及其制造方法
US8129213B2 (en) Solid-state imaging device and method for manufacturing the same
US10510542B2 (en) Gate electrodes with notches and methods for forming the same
US10026767B2 (en) Semiconductor device and manufacturing method thereof
KR100660348B1 (ko) Ｃｍｏｓ 이미지 센서의 제조방법
JP4486043B2 (ja) Ｃｍｏｓイメージセンサー及びその製造方法
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
US20100120189A1 (en) Method for manufacturing image sensor
US20080111197A1 (en) Semiconductor device including a misfet having divided source/drain regions
US9490294B2 (en) Method of manufacturing semiconductor device
US20230207586A1 (en) Image sensor
CN108831896B (zh) 像素单元顶部的沟槽及其制造方法
KR20050105586A (ko) 이미지센서 및 그 제조방법
US20230215892A1 (en) Image sensor, camera module including the image sensor, electronic device including the camera module, and method of manufacturing the image sensor
US20230246052A1 (en) Image sensor
US20240120361A1 (en) Frontside illuminated image sensor and manufacturing method thereof
JP2015230929A (ja) 固体撮像装置の製造方法
CN118053885A (zh) 图像传感器和制造图像传感器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111109