KR20080069555A - 얼라인먼트 마크 형성 방법, 얼라인먼트 방법, 반도체장치의 제조방법 및 고체 촬상 장치의 제조방법 - Google Patents
얼라인먼트 마크 형성 방법, 얼라인먼트 방법, 반도체장치의 제조방법 및 고체 촬상 장치의 제조방법 Download PDFInfo
- Publication number
- KR20080069555A KR20080069555A KR1020080007274A KR20080007274A KR20080069555A KR 20080069555 A KR20080069555 A KR 20080069555A KR 1020080007274 A KR1020080007274 A KR 1020080007274A KR 20080007274 A KR20080007274 A KR 20080007274A KR 20080069555 A KR20080069555 A KR 20080069555A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity implantation
- alignment mark
- film
- forming
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 288
- 238000000034 method Methods 0.000 title claims abstract description 238
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 69
- 239000012535 impurity Substances 0.000 claims abstract description 771
- 238000012545 processing Methods 0.000 claims abstract description 41
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims description 638
- 239000000758 substrate Substances 0.000 claims description 221
- 230000001681 protective effect Effects 0.000 claims description 176
- 230000015572 biosynthetic process Effects 0.000 claims description 113
- 238000005530 etching Methods 0.000 claims description 111
- 230000002265 prevention Effects 0.000 claims description 86
- 238000003384 imaging method Methods 0.000 claims description 66
- 238000012546 transfer Methods 0.000 claims description 45
- 150000004767 nitrides Chemical class 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 230000002411 adverse Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000007654 immersion Methods 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 5
- 230000002829 reductive effect Effects 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 25
- 239000007924 injection Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 138
- 229920002120 photoresistant polymer Polymers 0.000 description 134
- 238000009792 diffusion process Methods 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 14
- 238000001459 lithography Methods 0.000 description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000001514 detection method Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Slot Machines And Peripheral Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명에 따른 얼라인먼트 마크 형성 방법은, 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용하고 불순물 주입 영역을 형성하는데 사용된 동일한 레지스트 필름을 마스크로서 사용하여 후속의 불순물 주입 단계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때에 사용된 얼라인먼트 마크를 형성하는 얼라인먼트 마크 형성 단계를 포함한다.
얼라인먼트 마크, 얼라인먼트, 반도체 장치, 고체 촬상 장치
Description
본 발명은 반도체 장치(예를 들면, 트랜지스터, 포토다이오드 등)의 제조 단계중에서 불순물 주입 영역 사이에 얼라인먼트 정밀도의 허용치를 감소시키고 또한 불순물 주입 영역과 불순물 주입 단계 후에 형성된 가공층(예를 들면, 배선층, 차광필름 등) 사이에 얼라인먼트 정밀도의 허용치를 감소시키기 위해, 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용할 수 있는 얼라인먼트 마크 형성 방법; 그 얼라인먼트 마크 형성 방법을 사용한 얼라인먼트 방법; 및 얼라인먼트 마크 형성 방법을 사용하여 형성된 얼라인먼트를 사용하여 얼라인먼트를 행함으로써 반도체 장치 및 고체 촬상 장치를 제조하기 위한 반도체 장치 제조방법 및 고체 촬상 장치 제조방법에 관한 것이다.
종래에, 반도체 장치의 제조 단계 및 그 고체 촬상 장치의 제조하는 단계에 서, 불순물 주입 영역을 형성하기 위해 포토레지스트 필름을 노광하고 소정의 포토 레지스트 패턴을 형성하는 리소그래피 단계가 행해진다. 일반적으로, 리소그래피 단계가 행해질 때, 얼라인먼트 마크로서 얼라인먼트 마크를 형성하는 것을 주목적으로 하는 제조공정에서 제 1 층에서 가공된 얼라인먼트 마크, 소자를 분리하기 위해 형성된 산화 필름(예를 들면 STI(Shallow Trench Isolation) , LOCOS(Local Oxidation of Silicon) 등)을 사용한 얼라인먼트 마크, 폴리실리콘 게이트를 가공하는 것과 동시에 형성된 얼라인먼트 마크 등이 사용된다. 타켓층으로서 그 얼라인먼트 마크가 형성된 층을 사용하여 얼라인먼트를 실시하여, 포토레지스트 패턴을 해상한다.
참조문헌 1 및 2는, 예를 들면, 반도체 장치 및 고체 촬상 장치에 있어서, 고집적화 및 소자분리에 사용되는 실리콘 옥사이드 필름과 실리콘 기판 사이의 계면의 불일치에 의해 발생된 누설전류를 개선하기 위해 소자가 불순물 주입 영역으로 분리된 장치가 개시되어 있다.
참조문헌 1에 개시된 종래의 고체 촬상 장치에 있어서, 화소부 사이의 경계부분에 불순물을 주입하여 소자분리용 복수층의 우물 영역을 형성한다.
참조문헌 2에 개시된 종래의 고체 촬상 장치에 있어서, 서로 인접한 수직 전송 채널 사이에 불순물을 주입하여 소자 분리 영역을 형성한다.
상기 기재된 바와 같이, 고집적화 및 소자가 불순물 주입 영역으로 분리된 장치의 고기능성을 더욱 개선하는데 있어서 불순물 주입 영역 사이의 얼라인먼트 정밀도가 더욱 중요해지고 있다.
참조문헌 1 일본 특허공개 2004-56017 공보
참조문헌 2 일본 특허공개 2003-258232 공보
그러나, 상기 기재된 것처럼 소자가 불순물 주입 영역으로 분리된 이러한 장치를 제조하는 경우에, 종래의 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크가 사용되면, 불순물 주입 영역 사이의 얼라인먼트 정밀도를 개선할 수 없다는 문제가 발생한다. 이하에, 상기 문제를 도5(a)~도5(c)를 참조하여 상세하게 설명한다.
도5(a)~도5(c)는 각각 종래의 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크의 문제를 설명하기 위해 종래의 반도체 장치를 제조하는 단계를 도시한 종단면도이다.
우선, 도5(a)에 도시한 것처럼, 반도체 기판(101)에 종래의 얼라인먼트 마크 형성 방법에 의해 얼라인먼트 마크(102)를 형성한다. 참조번호 103은 불순물 주입 보호 필름을 나타낸다.
다음에, 도5(b)에 도시한 것처럼, 반도체 기판(101)에 불순물 주입 영역(104)를 형성하기 위해, 얼라인먼트 마크(102) 및 불순물 주입 보호 필름(103)이 형성된 반도체 기판부 상에 포토레지스트 필름을 도포하고, 얼라인먼트(102)를 사용하여 불순물 주입 영역(104)이 되는 영역 위에 개구부(105a)가 위치하도록, 소정의 불순물 주입 방지용 포토레지스트 패턴(105)을 형성한다. 불순물 주입 방지 포토레지스트 패턴(105)을 마스크로서 사용하고, 소정의 불순물 이온은 개구부(105a)에 상응하는 반도체 기판(101)의 부분에 개구부(105a)를 통해 주입하여 불순물 주 입 영역(104)를 형성한다.
그 후에, 도5(c)에 표시된 것처럼, 반도체 기판(101)에 불순물 주입 영역(106)을 더 형성하기 위해, 얼라인먼트 마크(103)과 불순물 주입 보호 필름(103)이 형성된 반도체 기판부에 포토레지스트 필름을 도포하고, 소정의 불순물 주입 방지 포토레지스트 패턴(107)은 얼라인먼트 마크(102)를 사용하여 불순물 주입 영역(106)이 되는 영역 위에 개구부(107a)가 위치하도록 형성한다.
불순문 주입 방지 포토레지스트 패턴(107)을 마스크로서 사용하고, 개구부(107a)에 상응하는 반도체 기판(101)의 부분에 개구부(107a)를 통해 소정의 불순물 이온을 주입하여 불순물 주입 영역(106)을 형성한다.
여기서, 얼라인먼트 마크(102)와 불순물 주입 영역(104 및 106) 사이의 위치관계를 더욱 상세하게 설명한다.
도5(b)에서, D1은 얼라인먼트 마크(102)와 불순물 주입 영역(104) 사이의 거리를 나타낸다. d1은 불순물 주입 영역(104)에 대한 어긋남 허용범위를 나타낸다. 도5(c)에서 D2는 얼라인먼트 마크(102)와 불순물 주입 영역(106) 사이의 거리를 나타낸다. d2는 불순물 주입 영역(106)에 대한 어긋남 허용범위를 나타낸다.
이 경우에, 얼라인먼트 마크(102)에 대한 얼라인먼트 정밀도는 불순물 주입 방지 포토레지스트 패턴(105) 및 불순물 주입 방지 포토레지스트 패턴(107)을 해상시키는 리소그래피 단계에서 최적화될 수 있다.
불순물 주입 영역(106)에 대한 얼라인먼트 정밀도는 불순물 주입 영역(104)을 고려하는 경우 단지 얼라인먼트 마크(102)만으로 확보할 수 있다. 따라서, 불순 물 주입 영역(104)과 불순물 주입 영역(106) 사이에 어긋남 정도가 나쁜 경우에, 도5(c)의 거리 P로 나타낸 것처럼, 불순물 주입 영역(104)과 불순물 주입 영역(106) 사이의 어긋남의 값은 불순물 주입 영역(104)에 대한 어긋남 허용 범위d1 및 불순물 주입 영역(106)에 대한 어긋남 허용 범위 d2가 함께 조합된 값이다.
이러한 것처럼, 최악의 경우를 가정하면 얼라인먼트 정밀도는 어긋남 허용범위d1=어긋남 허용 범위 d2이면, 불순물 주입 영역(104)와 불순물 주입 영역(106) 사이의 어긋남의 값이 얼라인먼트 정밀도(어긋남 허용 범위d1)의 2배의 값이다. 따라서, 얼라인먼트 정밀도(어긋남 허용 범위 d1)의 2배인 어긋남을 고려하여, 반도체 장치 또는 고체 촬상 장치의 장치 특성을 확보할 필요가 있다.
따라서, 노광장치(예를 들면, 스텝퍼)의 얼라인먼트 메카니즘을 극한까지 제어하거나, 또는 노광장치에 의해 얼라인먼트 마크 검출의 에러 인지량을 얼라인먼트 마크(102)의 가공 형상을 반도체 기판(101)에 형성되도록 극한까지 제어해도, 종래의 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크(102)를 사용하여 얼라인먼트를 실시하는 것이면 반도체 장치 또는 고체 촬상 장치는 장치 성능의 2배 이상인 것을 가정해서 고안될 필요가 있다. 따라서, 제품의 칩 크기가 커져서, 반도체 기판상에서 실장될 칩의 수가 억제되어 제조 비용이 커지는 문제를 일으킨다.
이 문제를 해결하기 위해, 종래에 불순물 주입 영역에 대해 직접 얼라인먼트를 실시하는 방법이 실시되고 있다. 이 경우에, 불순물 주입 방지 포토레지스트 패턴을 해상시키는 리소그래피 단계에서, 얼라인먼트 마크 형성 영역에서 포토레지스 트 패턴을 형성하는 얼라인먼트 마크는 형성되고, 불순물 주입이 실시된다. 따라서, 불순물이 주입된 영역과 불순물의 주입이 방지된 영역으로 이루어진 얼라인먼트 마크가 형성된다.
그러나, 단지 반도체층에 불순물만을 주입하여, 불순물이 주입된 영역과 불순물의 주입을 방지한 영역 사이의 특별한 단차를 가공형성할 수 없다. 얼라인먼트용 광원으로부터 입사광에 대해 단차부로부터 산란광을 검출 신호 파형으로서 사용하여 얼라인먼트 마크의 위치를 검출하는 얼라인먼트 방법, 또한 얼라인먼트 마크부 위에서 바라 본 화상을 사용하여 단차의 엣지부에서 관찰된 명암을 검출 신호 파형으로서 사용하여 얼라인먼트 마크의 위치를 검출하는 얼라인먼트 방법에 있어서, 단차가 부재하기 때문에 검출 신호 파형이 나타나지 않는다. 따라서, 이들 얼라인먼트 방법은 실제의 제조공정에서 사용될 수 없다.
또한, 기판 표면 상에 불순물이 주입된 영역과 불순물의 주입이 방지된 영역 사이의 명암 콘트래스트 또는 색채 콘트래스트는 거의 나타나지 않는다. 따라서, 불순물이 주입된 영역과 불순물의 주입이 방지된 영역으로 이루어진 얼라인먼트 마크를 사용하여 명암 콘트래스트차 또는 색채 콘트래스트차를 검출 신호 파형으로서 사용하여 얼라인먼트 마크의 위치를 검출하는 얼라인먼트 방법에 있어서도, 검출 신호 파형이 약하기 때문에 얼라인먼트 에러가 발생한다. 이러한 것처럼, 이 얼라인먼트 방법은 실제의 제조공정에서 사용될 수 없다.
또한, 불순물이 주입된 후에 불순물 주입 방지 포토레지스트 패턴을 마스크로서 사용하여 반도체 기판에 얼라인먼트 마크가 되는 하나 또는 복수의 홈부를 가 공하는 방법이 고려될 수 있다.
그러나, 이 경우에, 얼라인먼트 마크가 되는 하나 또는 복수의 홈부는 가공될 수 있지만, 홈부를 가공하고 싶지 않은 활성 영역의 반도체 기판 영역에도 하나 또는 복수의 홈부가 형성된다. 이러한 것처럼, 반도체 장치 또는 고체 촬상 장치의 필요한 특성을 얻을 수 없다.
여기서, 상술한 것처럼, 불순물 주입 영역 사이 또는 불순물 주입 영역과 불순물 주입 단계 후에 형성된 가공층(예를 들면, 배선층, 차광필름 등) 사이의 얼라인먼트는 다른 기판 가공단계에서 형성된 얼라인먼트 마크를 사용하여 실시되어, 노광장치 성능의 제한 보다 완만한 수치 범위내에 얼라인먼트 정밀도를 관리하고 학보하는 문제를 일으킨다.
불순물 주입 영역 사이 또는 불순물 주입 영역과 불순물 주입 단계 후에 형성된 가공층 사이의 얼라인먼트에서의 문제는 종래의 대면적 패턴을 사용하는 반도체 장치 또는 고체 촬상 장치에서 명백하지 않다. 그러나, 패턴크기의 미세화의 진행 결과, 이 문제가 더 중요한 쟁점이 되었다.
본 발명은 상기 기재된 종래의 문제를 해결하기 위해 예의검토하였다. 본 발명의 목적은: 불순물 주입 영역을 타켓층으로 사용하여 미세화된 패턴크기를 사용하는 반도체 장치 또는 고체 촬상 장치에서도 리소그래피의 얼라인먼트 정밀도를 개선하여 필요한 장치 특성을 얻을 수 있는 얼라인먼트 마크 형성 방법(예를 들면, 다음의 불순물 영역 형성 단계, 다음의 배선층, 차광등 가공단계); 이 얼라인먼트 마크 형성 방법을 사용한 얼라인먼트 방법; 및 얼라인먼트 마크 형성 방법을 사용 하여 형성된 얼라인먼트 마크를 사용하여 얼라인먼트를 실시함으로써 반도체 장치 및 고체 촬상 장치를 제조하기 위한 반도체 장치 제조방법 및 고체 촬상 장치 제조방법을 제공하는 것이다.
본 발명에 따른 얼라인먼트 마크 형성 방법은: 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용하고, 불순물 주입 영역을 형성하는데 사용된 동일한 레지스트 필름을 마스크로서 사용하여. 후속의 불순물 주입 단계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때 사용되는 얼라인먼트 마크를 형성하는 얼라인먼트 마크 형성 단계를 포함하고, 상기 기재된 목적을 달성하였다. 여기서, 동일한 레지스트 필름을 더 설명한다. 본 발명에 의한 얼라인먼트 마크 형성 방법은: 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용하고 불순물 주입 영역을 형성하는데 사용된 동일한 레지스트 필름을 마스크로서 사용하여 후속의 불순물 주입 단계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때에 사용된 얼라인먼트 마크를 형성하는 단계에서, 상기 레지스트 필름은 얼라인먼트 마크를 형성하기 위한 레지스트 패턴 및 불순물 주입 영역을 형성하기 위한 레지스트 패턴을 포함하고, 상기 레지스트 패턴을 동시에 노광하여 형성하는 얼라인먼트 마크 형성하여 상기 목적을 달성하였다.
바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 얼라인먼트 마크를 형성하기 전에, 얼라인먼트 마크 형성 단계는 적어도 불순물 주입 영역에 상응하는 반도체 기판의 최표면을 보호하기 위한 보호 필름을 형성하는 보호 필름 형성 단계를 포함한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 보호 필름 형성 단계는:반도체 기판 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계; 및 얼라인먼트 마크 형성 영역에서 불순물 주입 보호 필름을 제거하는 보호 필름 제거 단계를 포함한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 얼라인먼트 마크 형성 단계는:반도체 기판 상에 레지스트 필름을 도포하고, 불순물 주입 영역이 되는 활성 영역 위에 개구부를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 레지스트 패턴 형성 단계; 및 불순물 주입 단계 전에 또는 불순물 주입 단계 후에 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 반도체 기판의 얼라인먼트 마크 형성 영역에서 얼라인먼트 마크로서 하나 또는 복수의 홈을 형성하는 홈 형성 단계를 포함한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 홈 형성 단계는 불순물 주입 방지 레지스트 패턴에 상응하는 불순물 주입 보호 필름에 단차부를 형성한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 하나 또는 복수의 홈이 형성될 때, 불순물 주입 영역의 반도체 기판을 불순물 주입 보호 필름으로 도포한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 얼라인먼트 마크 형성 단계는: 반도체 기판 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계; 불순물 주입 보호 필름 상에 레지스트 필름을 도포하고, 이 레지스트 필름에 불순물 주입 영역이 되는 활성영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 및 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수개의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 제 1 레지스트 패턴 형성 단계; 불순물 주입 단계 전에 또는 불순물 주입 단계 후에 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 레지스트 필름의 개구에 상응하는 불순물 주입 보호 필름의 일부 또는 전체를 제거하여 불순물 주입 보호 필름에 단차부를 형성하는 단차부 형성 단계; 레지스트 필름을 제거하는 레지스트 필름 제거 단계; 반도체 기판 상에 다른 레지스트 필름을 새롭게 도포하고, 다른 레지스트 필름에 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 영역 형성 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 단계; 및 얼라인먼트 마크 영역 형성 레지스트 패턴이 형성된 레지스트 필름 및 얼라인먼트 마크 형성용 패턴이 형성된 불순물 주입 보호 필름을 마스크로서 사용하여 반도체 기판의 얼라인먼트 마크 형성 영역에 하나 또는 복수개의 홈을 얼라인먼트 마크로서 형성하는 홈 형성 단계를 포함한다.
더욱 바람직하게는 본 발명에 따른 얼라인먼트 마크 형성 방법은 소자를 분리할 목적으로 반도체 기판 상에 절연층을 형성하는 절연 필름 형성 단계를 포함하고, 상기 얼라인먼트 마크 형성 단계는: 반도체 기판 및 절연층 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계; 불순물 주입 보호 필름 상에 레지스트 필름을 도포하고, 불순물 주입 영역이 될 활성 영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 절연필름 형성 단계에서 얼라인먼트 마크 형성 영역에서 형성된 절연층에서 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 레지스트 패턴 형성 단계; 불순물 주입 단계 전에 또는 불순물 주입 단계 후에, 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 레지스트 필름의 개구에 상응하는 불순물 주입 보호 필름의 일부 또는 전체를 선택적으로 제거하고 제거된 불순물 주입 보호 필름 아래에 절연층의 일부를 제거하여 얼라인먼트 마크가 되는 하나 또는 복수의 홈부를 형성하는 홈 형성 단계를 포함한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법은 소자를 분리할 목적으로 반도체 기판상에 절연층을 형성하는 절연필름 형성 단계를 포함하고, 상기 얼라인먼트 마크 형성 단계는: 반도체 기판 상에 레지스트 필름을 도포하고, 불순물 주입 영역이 되는 활성영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 절연층 형성 단계에서 얼라인먼트 마크 형성 영역에서 형성된 절연층에서 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 레지스트 패턴 형성 단계; 및 불순물 주입 단계 전에 또는 불순물 주입 단계 후에, 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하 여 레지스트 필름의 개구에 상응하는 절연층의 일부를 제거하여 얼라인먼트 마크가 되는 하나 또는 복수의 홈을 형성하는 홈 형성 단계를 포함한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 불순물 주입 보호 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 절연 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 레지스트 필름은 불순물이 주입될 때 불순물의 침투를 방지하기 위해 필요한 필름 두께를 갖도록 설정한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 불순물 주입 보호 필름은 홈 형성 단계 또는 단차부 형성 단계에 있어서 불순물 주입 보호 필름내에서 에칭이 완료되도록 하는 필름 두께를 갖도록 도포한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 불순물 주입 보호 필름은 홈 형성 단계 또는 단차부 형성 단계에 있어서 불순물 주입 보호 필름을 제거하여 얇아지는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체의 기판 또는 장치 특성에 영향을 미치지 않도록 하는 필름 두께를 갖도록 도포한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 불순물 주입 보호 필름은 그 필름 두께가 50Å(50Å포함)~2000Å(2000Å포함) 이도록 도포한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 에칭 조건은 제거될 불순물 주입 보호 필름의 필름 두께가 불순물 주입 보호 필름의 전체 필름 두께의 10%(10%포함)~100%(100%포함)이도록 설정한다.
더욱 바람직하게는, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 불순물 주입 보호 필름에서 단차부의 형성은 불순물 주입 보호 필름과 반도체 기판 사이의 에칭 속도의 차가 충분히 얻어지도록, 습식 에칭기술에서는 에칭액의 형태, 농도 및 액침시간을 설정하고, 건식 에칭 기술에서는 진공도, 가스혼합비, 가스유량 및 플라스마 인가전압을 설정한 습식 에칭 기술 및/또는 건식 에칭 기술로 실시한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 얼라인먼트 마크 형성 후에, 반도체 기판에서 불순물 주입 보호 필름 전체를 제거하고, 후속의 불순물 주입 단계에서 불순물 주입 보호 필름을 새롭게 도포한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 제 2 레지스트 패턴 형성 단계에서는 얼라인먼트 마크 형성 영역을 노광하고 현상하여 다른 레지스트 필름에 패턴을 형성하고, 해상된 얼라인먼트 마크 형성용 패턴을 갖는 다른 레지스트 필름을 마스크로서 사용하여 불순물 주입 보호 필름에 형성된 얼라인먼트 마크 형성용 패턴을 노출시킨다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 제 2 레지스트 패턴 형성 단계에서는 불순물 주입 영역의 반도체 기판을 덮도록 다른 레지스트 패턴을 형성한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 홈깊이는 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도의 차를 고려하여, 상기 불순물 주입 보호 필름의 필름 두께가 반도체 기판상에 소정의 필름 두께 이상 잔존하고 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 악영향을 미치지 않도록 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 홈 깊이는 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도 차를 고려하여, 상기 불순물 주입 보호 필름이 얼라인먼트 마크 형성 영역의 홈 이외의 반도체 기판 상에 소정의 필름 두께 이상의 필름 두께를 갖도록 잔존하거나 불순물 주입 보호 필름 전부가 정확히 제거되도록 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도 차를 고려하여, 상기 불순물 주입 보호 필름이 얼라인먼트 마크 형성 영역의 홈이외의 반도체 기판 상에 소정의 필름 두께 이상의 필름 두께를 갖도록 잔존하거나 불순물 주입 보호 필름의 전체가 정확히 제거되도록 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈의 깊이와 폭 및 홈 사이의 간격 중에서, 적어도 홈의 깊이는 홈 형성 단계 후의 단계에서 도포되고 가공된 가공층의 표면상에 하나 또는 복수의 홈이 전파되어 나타나도록 설정된다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 상기 홈의 깊이는 5nm(5nm포함)~150nm(150nm포함)으로 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 홈 형성 단계에서, 홈 깊이는 40nm(40nm포함)~80nm(80nm포함)로 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형상이 홈 형성 단계 후의 단계에서 도포되고 가공된 가공층의 표면상에 전파되지 않아서, 나타나지 않을 경우에, 상기 홈 위에 위치한 가공층의 부분을 제거하여 홈을 노출시킨다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 에칭 조건은 반도체 기판 및 불순물 주입 보호 필름의 각각에 대한 에칭속도를 고려하고, 또한 불순물 주입 보호 필름의 필름두께가 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 에칭 조건은 반도체 기판에 대해 불순물 주입 보호 필름에 전사된 얼라인먼트 마크 형성 패턴용 에칭속도를 고려하고, 불순물 주입 보호 필름의 필름 두께가 단차부 형성 단계의 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다.
더욱 바람직하게, 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 에칭 조건은 반도체 기판에 대한 불순물 주입 보호 필름 및 절연필름 각각에 대한 에칭속도를 고려하고, 또한 불순물 주입 보호 필름의 필름 두께가 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다.
더욱 바람직하게는 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 홈 형성 단계에서, 에칭 조건은 반도체 기판에 대해 절연 필름에 대한 에칭 속도를 고려하고 또한 불순물 주입 보호 필름의 필름 두께가 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 미치지 않도록 설정한다.
더욱 바람직하게 본 발명에 따른 얼라인먼트 마크 형성 방법에 있어서, 상기 홈은 단일의 막대 형상 홈, 서로 인접하도록 배열된 복수의 막대 형상 홈, 하나 또는 복수의 격자상 홈 및 하나 또는 복수의 홀 중 적어도 하나이다.
본 발명에 따른 얼라인먼트 방법은 상기 기재된 본 발명에 따른 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하여 얼라인먼트 마크 형성 단계 후에 형성된 불순물 주입 영역 및 가공층 중 하나 이상의 위에 얼라인먼트를 실시함으로써 상기 기재된 목적을 달성할 수 있다.
본 발명에 따른 반도체 장치를 제조하는 방법은: 상기 기재된 본 발명에 따른 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하고 불순물 주입 방지 레지스트 패턴을 마스크로서 사용하여 다른 불순물 주입 영역과 가공층 중 하나 이상을 형성하는 단계를 포함하고, 상기 다른 불순물 주입 영역은 그 불순물 이온이 주입된 불순물 주입 영역과 다른 것으로, 상기 목적을 달성한다.
본 발명에 따른 고체 촬상 장치를 제조하는 방법은: 상기 기재된 본 발명에 따른 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하여 얼라 인먼트를 실시하고, 상기 레지스트 필름에 형성된 불순물 주입 방지 레지스트 패턴을 마스크로서 사용하여 불순물이 주입된 제 1 불순물 영역과 다른 제 2 불순물 영역을 형성하는 제 2 불순물 영역 형성 단계; 및 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 3 불순물 영역을 형성하는 제 3 불순물 주입 영역 형성 단계를 포함하고, 제 1 내지 제 3 불순물 주입 영역은 전하 전송 영역, 채널 스톱 영역 및 판독게이트 영역 각각에 그 임의의 순서로 형성되어 상기 기재된 목적을 달성한다.
바람직하게, 본 발명에 따른 고체 촬상 장치를 제조하는 방법은: 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역 상에 절연 필름을 통해 가공필름으로서 전하전송 전극을 형성하는 전하 전송 전극 형성 단계; 및 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 전하전송 전극을 마스크의 일부로서 사용하여 포토다이오드 영역을 형성하는 제 4 불순물 영역 형성 단계를 포함한다.
더욱 바람직하게, 본 발명에 따른 고체 촬상 장치의 제조방법은:제 4 불순물 영역 형성 단계 후에, 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 절연필름을 통해 전하 전송 전극을 피복하여 상기 포토다이오드 영역이 수광할 수 있도록 포토다이오드 영역 위에 개구를 갖는 차광 필름을 형성하는 차광 필름 형성 단계를 포함한다.
본 발명에 따른 고체 촬상 장치를 제조하는 방법은: 상기 기재된 본 발명에 따른 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하여 얼라 인먼트을 실시하고 레지스트 필름에 형성된 불순물 주입 방지 레지스트 패턴을 마스크로서 사용하여 불순물이 주입된 제 1 불순물 영역과 다른 제 2 불순물 영역을 형성하는 제 2 불순물 영역 형성 단계; 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 3 불순물 영역을 형성하는 제 3 불순물 주입 영역 형성 단계; 및 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 4 불순물 영역을 형성하는 제 4 불순물 영역 형성 단계를 포함하고, 제 1 내지 제 4 불순물 주입 영역은 전하 전송 영역, 채널 스톱 영역, 판독 게이트 영역 및 포토다이오드 영역을 각각 임의의 순서로 형성하여 상기 기재된 목적을 달성한다.
바람직하게, 본 발명에 따른 고체 촬상 장치를 제조하는 방법은: 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 전하 전송 전극을 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역상에 절연 필름을 통해 가공 필름으로서 형성하는 전하 전송 전극 형성 단계를 포함한다.
더욱 바람직하게, 본 발명에 따른 고체 촬상 장치를 제조하는 방법은: 전하 전송 전극 형성 단계 후에, 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고, 전하 전송 전극을 절연필름 통해 피복하고 상기 포토다이오드 영역이 수광할 수 있도록 포토다이오드 영역 위에 개구를 갖는 차광필름을 형성하는 차광필름 형성 단계를 포함한다.
더욱 바람직하게는, 본 발명에 따른 고체 촬상 장치를 제조하는 방법에 있어서, 불순물 영역 형성 단계에 있어서, 불순물 주입 조건은 얼라인먼트 마크 형성 단계에서 불순물 주입 보호 필름의 일부를 제거하여 얇아지거나 얼라인먼트 마크 형성 단계에서 불순물 주입 보호 필름이 제거되어 불순물 주입 보호 필름의 일부가 존재하지 않는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체 기판 또는 장치 특성에 영향을 미치지 않도록 설정한다.
더욱 바람직하게는, 본 발명에 따른 고체 촬상 장치의 제조방법에 있어서, 불순물 영역 형성 단계는 필요한 장치 특성에 따라서 이온종, 주입량, 주입 에너지 및 주입각을 설정한다.
그 후, 상기 기재된 구조를 갖는 본 발명의 기능을 설명한다.
종래의 반도체 장치 및 고체 촬상 장치에 있어서, 불순물 주입 영역 사이의 소자분리를 형성하는 것은 일반적인 방법으로서 행해진다. 그러나, 불순물 주입 영역 사이의 얼라인먼트 정밀도는 장치 특성을 결정하는데에 가장 중요한 요소인 것은 아니다. 따라서, 반도체 장치, 고체 촬상 장치 등의 제조 공정에서 리소그래피 단계 사이의 얼라인먼트 정밀도가 가장 엄격한 얼라인먼트 정밀도를 요구하는 것으로 간주되지 않아도 특별한 문제는 발생하지 않았다.
그러나, 반도체 장치, 고체 촬상 장치 등이 최근에 미세화됨에 따라서, 패턴크기 및 화소크기가 더욱 감소되어, 단계 사이의 어긋남에 의한 장치 특성의 에러의 마진이 감소되었다. 이러한 것처럼, 불순물 영역 사이 및 불순물 주입 영역과 후속의 단계에서 형성된 가공층(예를 들면, 배선층, 차광필름 등) 사이의 얼라인먼트 완화에 기인되는 장치 특성의 열화가 명백해진다.
본 발명은 미세화된 반도체 장치 및 고체 촬상 장치에서 불순물 주입 영역 사이의 얼라인먼트 정밀도의 허용치를 감소시키기 위해, 또한 불순물 주입 영역과 후속의 단계에서 형성된 가공층(예를 들면, 배선층, 차광필름 등) 사이의 얼라인먼트 정밀도의 허용치를 감소시키기 위해 얼라인먼트 타켓층으로서 불순물 주입 영역을 사용할 수 있다. 따라서, 얼라인먼트 정밀도를 개선할 수 있다.
이것을 실현하기 위해, 불순물 주입 영역이 형성되는 경우, 불순물 주입 방지 레지스트 패턴을 형성하기 위해 사용되는 레지스트 필름에 있어서 불순물 주입 방지 레지스트 패턴과 더불어 얼라인먼트 마크 형성 레지스트 패턴을 노광하고 형성한다. 레지스트 필름은 마스크로서 사용하고, 불순물 주입 영역을 형성하고, 동시에 옥사이드 필름 또는 니트라이드 필름의 각각과 반도체 기판(예를 들면, 실리콘) 사이에 에칭 선택비를 고려하여 반도체 기판에 얼라인먼트 마크가 형성된다.
이하, 더욱 설명한다.
우선, 불순물 주입을 실시하는 경우, 반도체 기판에 악영향을 피하기 위해, 옥사이드 필름 또는 니트라이드 필름으로 이루어진 불순물 주입 보호 필름을 형성한다. 다음에, 레지스트 패턴은 얼라인먼트 마크를 형성하고 싶은 영역에만 기존의 포토리소그래피 공정을 사용해서 형성한다. 얼라인먼트 형성 형역에 불순물 주입 보호 필름은 기존의 건식 에칭 또는 습식 에칭을 사용하여 제거한다. 다음에, 얼라인먼트 타켓으로서 하고 싶은 불순물 주입 영역을 형성하기 위해, 불순물 주입 영역이 되는 영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성한다. 불순물 주입 방지 레지스트 패턴의 형성과 동시에 노광을 행하는 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 동일한 레지스트 필름에 형성한다.
또한, 불순물 주입 단계 전에 또는 불순물 주입 단계 후에, 불순물 주입 방지 레지스트 패턴과 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름이 마스크로서 사용되어 반도체 기판의 얼라인먼트 마크 형성 영역에서 얼라인먼트 마크를 가공한다. 이 경우에, 불순물 주입 보호 필름(예를 들면, 옥사이드 필름 또는 니트라이드 필름)과 반도체 기판(예를 들면, 실리콘 기판) 사이의 충분한 에칭 선택비를 갖는 기존의 에칭 조건은 반도체 장치 및 고체 촬상 장치의 특성을 결정하기 위한 불순물 주입 영역이 형성된 반도체 기판에 에칭이 어떤 손상도 일으키지 않도록 사용된다. 에칭 조건은 불순물 주입 영역에 불순물 주입 보호 필름내에 에칭을 완료하도록(또는 소정의 필름 두께 이상을 갖는 불순물 주입 보호 필름이 존재하도록) 설정한다. 이러한 것처럼, 얼라인먼트 마크가 되는 하나 또는 복수의 홈이 반도체 기판의 얼라인먼트 마크 형성 영역에 가공하고 형성된다.
또한, 불순물 주입을 실시하는 경우에 반도체 기판에 악영향을 피하기 위해, 옥사이드 필름 또는 니트라이드 필름으로 이루어진 불순물 주입 보호 필름을 형성한다. 그 다음에, 레지스트 패턴을 형성하여 얼라인먼트 타겟으로서 하고 싶은 불순물 주입 영역을 형성한다. 이것과 동시에, 얼라인먼트 마크 형성 레지스트 패턴을 동일한 레지스트 필름에 형성한다. 이 레지스트 필름을 마스크로서 사용하여 불순물 주입 보호 필름을 에칭하여 반도체 장치 및 고체 촬상 장치의 특성을 결정하는 불순물 주입 영역이 형성된 반도체 기판 영역에 에칭이 어떤 손상도 일으키지 않도록 불순물 주입 보호 필름에 얼라인먼트 마크 형성 패턴을 형성한다. 이 경우에, 레지스트 필름을 제거한 후, 얼라인먼트 마크 영역 형성 레지스트 패턴은 얼라 인먼트 마크를 형성하고 싶은 영역에만 기존의 포토리소그래피 공정을 사용하여 형성한다. 얼라인먼트 마크 영역 형성 레지스트 패턴이 형성된 레지스트 필름 및 얼라인먼트 마크 형성 패턴이 형성된 불순물 주입 보호 필름을 마스크로서 사용하여 기존의 에칭 조건을 사용하여 반도체 기판의 얼라인먼트 마크 형성 영역에서 얼라인먼트 마크가 되는 하나 또는 복수의 홈을 가공하고 형성한다.
또한, 소자 분리를 목적으로 반도체 기판상에 절연 필름(예를 들면, 옥사이드 필름, 니트라이드 필름 등)을 형성하는 경우에, 소자 분리 절연층의 형성과 동시에 얼라인먼트 마크 형성 영역에서 형성한 절연필름(예를 들면, 옥사이드 필름, 니트라이드 필름 등)에서 얼라인먼트 마크가 되는 패턴을 형성할 수 있다. 이 경우에, 불순물 주입이 실시되는 경우에 반도체 기판에 악영향을 피하기 위해, 옥사이드 필름 또는 니트라이드 필름으로 이루어진 불순물 주입 보호 필름이 형성된다. 그 다음에, 불순물 주입 방지 레지스트 패턴을 형성하여 얼라인먼트 타켓으로 하고 싶은 불순물 주입 영역을 형성한다. 이것과 동시에, 얼라인먼트 마크 형성 레지스트 패턴을 동일한 레지스트 필름에 형성한다. 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 패턴을 마스크로서 사용하여 반도체 장치 및 고체 촬상 장치의 특성을 결정하기 위한 불순물 주입 영역이 형성된 반도체 기판 영역에 에칭이 어떤 손상도 일으키지 않도록 반도체 기판의 얼라인먼트 마크 형성 영역에서 얼라인먼트 마크를 가공한다. 이 경우에, 불순물 주입 보호 필름(예를 들면, 옥사이드 필름 또는 니트라이드 필름)과 반도체 기판(예를 들면, 실리콘 기판) 사이의 충분한 에칭 선택비를 갖는 기존의 에칭 조건을 사용하 여, 소자 분리 절연필름을 형성할 때 반도체 장치 및 고체 촬상 장치의 특성을 결정하기 위한 불순물 주입 영역이 형성된 반도체 기판 영역에 에칭이 어떤 손상도 일으키지 않도록, 얼라인먼트 마크 형성 영역에 형성된 절연필름(예를 들면, 옥사이드 필름 또는 니트라이드 필름)에 얼라인먼트 마크가 되는 하나 또는 복수의 홈을 가공하고 형성한다. 상기 기재된 것처럼, 얼라인먼트 마크는 소자 분리 절연층이 형성될 때에 얼라인먼트 마크 형성 영역에서 형성된 절연층에 형성되는 경우, 절연층상에 불순물 주입 보호 필름이 형성되지 않은 구조를 가질 가능성이 있다.
이와 같이 해서, 불순물 주입 영역이 형성될 때, 불순물 주입 방지 레지스트 패턴을 형성하는데 사용된 레지스트 필름에서 불순물 주입 방지 레지스트 패턴과 함께 얼라인먼트 마크 형성 레지스트 패턴을 노광하고 형성한다. 따라서, 반도체 기판과 소자 분리 절연 필름과 함께 형성된 절연필름(얼라인먼트 마크를 형성하고 싶은 영역)에 얼라인먼트 마크를 가공하고 형성할 가능성이 있다. 따라서, 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용할 가능성이 있다.
또한, 얼라인먼트 마크를 형성하고 싶은 영역 이외의 영역(예를 들면, 불순물 주입 영역)은 불순물 절연 보호 필름 또는 분리 형성된 레지스트 필름으로 피복된다. 따라서, 반도체 기판에 가공이 실시되지 않는다. 또한, 반도체 기판에 어떤 손상도 일으키지 않는 에칭 조건을 선택하여 사용하는 경우, 종래에 발생하는 반도체 장치, 고체 촬상 장치 등의 장치 특성에 어떤 손상도 일으키지 않고 얼라인먼트 타겟층으로서 하고 싶은 불순물 주입 영역 형성층(불순물 주입 영역) 상에 정밀도가 우수한 얼라인먼트를 실시할 가능성이 있다.
또한, 얼라인먼트 마크가 포토리소그래피 단계에서 노광장치에 의해 정확하게 인지될 수 있도록 얼라인먼트 마크 형성 단계 후에 도포하고 가공한 가공층상에 얼라인먼트 마크가 되는 하나 또는 복수의 홈이 나타나는 것이 바람직하다. 이것에 대해, 얼라인먼트 마크 형성 단계에서 반도체 기판에서 형성된 얼라인먼트 마크가 되는 홈의 깊이가 5nm(5nm포함)~150nm(150nm포함)인 것이 바람직하다. 또한, 상기 홈이 반도체 기판의 얼라인먼트 마크로서 직접 사용될 경우 및 후속의 단계에서 가공층이 형성될 경우를 고려하여 홈 깊이를 설정하는 것이 바람직하다.
상기 기재된 것처럼, 본 발명에 의하면, 반도체 장치 또는 고체 촬상 장치의 제조공정에 있어서, 동일한 레지스트 필름을 마스크로서 사용하여 불순물 주입 영역을 형성하고 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용함으로써 불순물 주입 영역 사이, 및 불순물 주입 영역과 후속의 단계에서 형성된 가공층(예를 들면, 배선층, 차광필름 등) 사이의 얼라인먼트 정밀도를, 제조공정에서 가장 엄격한 얼라인먼트 정밀도를 필요한 값과 같은 고정밀도 얼라인먼트 허용치로 관리할 수 있다. 따라서, 미세화된 반도체 장치 및 고체 촬상 장치를 수용할 수 있다.
또한, 반도체 기판 또는 소자 분리 절연층에서 형성된 하나 또는 복수의 홈을 얼라인먼트 마크로서 사용할 수 있기 때문에, 얼라인먼트용 광원으로부터 입사광에 대해 단차부로부터 산란광을 검출 신호 파형으로서 사용하는 얼라인먼트 마크의 위치를 검출하기 위한 얼라인먼트 방법, 및 얼라인먼트 마크부 위에서 바라본 화상을 사용하여 단차부의 엣지부에서 관찰된 명암을 검출 신호 파형으로서 사용하는 얼라인먼트 마크의 위치를 검출하기 위한 얼라인먼트 방법 등의 각종 얼라인먼 트 방법에 의해 얼라인먼트를 실시할 수 있다.
또한, 얼라인먼트 마크 형성 영역만 개구를 갖고, 얼라인먼트 마크 형성 영역 이외의 부분을 보호 필름 또는 레지스트 필름으로 피복하기 때문에, 홈을 가공하고 싶지 않은 활성 영역의 반도체 기판 영역에서 홈을 가공하지 않거나, 반도체 기판에 어떤 손상도 일으키지 않도록 에칭 조건을 선택하여 반도체 기판을 가공한다. 이러한 것처럼, 반도체 장치 또는 고체 촬상 장치의 필요한 특성을 얻을 수 있다.
본 발명의 이들 및 다른 이점은 수반하는 도면을 참조하여 하기의 상세한 설명을 읽고 이해하여 당업자에게 명백해진다.
이하, 반도체 장치의 제조방법에 본 발명에 따른 얼라인먼트 마크 형성 방법을 적용한 실시형태 1~3, 반도체 장치 제조방법에 본 발명에 따른 얼라인먼트 방법을 적용한 실시형태 4~5, 및 고체 촬상 장치 제조방법에 본 발명에 따른 얼라인먼트 마크 형성 방법 및 본 발명에 따른 얼라인먼트 방법을 적용한 실시형태 6은 수반하는 도면으로 상세하게 설명한다. 고체 촬상 장치는, CCD(couple charge device) 고체 촬상 장치 이외에, 각 화소의 신호 전하를 증폭해서 촬상신호를 얻기 위해 CMOS(complementary MOS) 고체 촬상 장치를 포함하는 것을 유의할 필요가 있다.
(실시형태1)
실시형태1은 불순물 주입 영역 형성 단계 후에(또는 전에) 얼라인먼트 마크 형성 단계에 있어서, 불순물 주입 영역 형성 단계 및 얼라인먼트 마크 형성 단계 둘다에서 동일한 포토레지스트 필름을 마스크로서 사용해서, 활성 영역B 에서 불순물 주입 영역 위에 불순물 주입 보호 필름에 단차부가 형성되고, 소정의 홈이 얼라인먼트 마크 형성 영역A에 형성된 경우가 기재되어 있다.
도1a는 본 발명의 실시형태1에 따른 얼라인먼트 마크 형성 방법을 설명하기 위한 반도체 장치의 제조단계에서 필수적인 부분을 도시한 종단면도이다.
도1a의 (a)에 도시한 것처럼, 불순물 주입 보호 필름(2)을 반도체 기판(1) 상에 도포한다. 포토레지스트 필름(3)의 패턴은 얼라인먼트 마크 형성 영역 A에 개구(3a)가 위치하고 또한 활성영역B가 되는 영역을 도포하도록 형성된다. 그 다음에, 개구(3a) 아래에 불순물 주입 보호 필름(2)을 제거한다.
이 경우에, 불순물 주입 보호 필름(2)의 필름 두께는: 불순물 주입 보호 필름(2)이 제거되어 후술된 얼라인먼트 마크 형성 단계에서 에칭 가공에 의해 더 얇아지지만 후술된 불순물 주입 영역(5)을 얼라인먼트 타켓층으로서 사용한 불순물 이온 주입 단계에서 불순물 주입 보호 필름(2)의 두께가 반도체 기판(1)에 영향을 미치지 않고, 또한 후술될 불순물 주입 방지 포토레지스트 패턴(4b)과 동시에 해상된 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 마스크로서 사용한 공지의 에칭 기술에 의해 실시된 반도체 기판(1)에 얼라인먼트 마크를 형성하는 단계에서 불순물 주입 보호 필름(2)의 두께가 불순물 주입 영역(5)에 영향을 미치지 않도록 불순물 주입 영역 형성층(불순물 주입 영역)(5) 위에 불순물 주입 보호 필름(2) 내에서 에칭 가공을 완료하는 것을 고려하여 설정한다. 예를 들면, 불순물 주입 보호 필 름(2)로서, 옥사이드 필름 또는 니트라이드 필름을 공지의 도포 기술에 의해 그 필름 두께가 50Å(50Å포함)~2000Å(2000Å포함)이도록 도포한다.
또한, 포토레지스트 필름(3)의 개구(3a)의 패턴을 해상하기 위해, 공지의 기술인 i선 레이저(파장 365nm), KrF 엑시머 레이저(248nm), ArF 엑시머 레이저(파장 193nm) 등의 노광 광원 중에서 필요한 해상 성능을 고려하여 선택된 노광 광원을 갖는 축소 투영 노광장치(즉, 스텝퍼)를 사용하여 광원 및 다른 재료에 적합한 공지의 조건의 점에서 포토레지스트 재료의 도포 단계 및 현상 단계를 실시하고, 필요에 따라서 반사방지필름의 도포 단계를 실시할 수 있다. 또한, 스텝퍼에서 얼라인먼트 메카니즘에 대해, 종래에 사용된 얼라인먼트 메카니즘을 사용할 수 있다. 상기의 경우에서와 같이 포토레지스트 패턴을 해상하기 위한 기술로서, 이하의 단계에서 특별하게 기재되지 않으면 종래에 사용된 리소그래피 기술이 사용되고, 필요한 포토레지스트 패턴이 해상된다.
또한, 불순물 주입 보호 필름(2)의 일부 또는 전체를 선택적으로 제거하는 것은 불순물 주입 보호 필름(2)으로서 사용된 옥사이드 필름 또는 니트라이드 필름에 대해 반도체 기판(1)(예를 들면, 실리콘 기판)에 대한 에칭 속도의 차가 충분히 얻어지도록, 에칭액(예를 들면 옥사이드 필름에 사용된 하이드로플루오르산, 니트라이드 필름에 사용된 인산 등)을 사용하여 공지의 농도, 액침시간 등으로 가공/세정하는 습식 에칭 기술 또는 공지의 진공도, 가스 혼합비, 가스유량, 플라스마 인가접압 등에 의해 조절된 건식 에칭 기술에 의해 실시된다. 이것과 동일하게, 옥사이드 필름, 니트라이드 필름, 실리콘 기판 등의 필름은 특별하게 기재되지 않으면 후속의 단계에서 필요한 에칭 속도를 유지하는 공지의 에칭 기술에 의해 가공된다. 이 경우에, 제거될 불순물 보호 필름(2)의 필름 두께는 불순물 주입 보호 필름(2)의 전체의 필름 두께의 10%(10%포함)~100%(100%)이다.
포토레지스트 필름(3)에 필요로 되는 필름 두께는 얼라인먼트 마크 형성 영역 A에 상응하는 개구(3a)에서 전체의 불순물 주입 보호 필름(2)을 선택적으로 제거하기 위해서 에칭할 때에 포토레지스트 필름(3) 아래에 부분을 보호하도록 유지하는 것을 유의할 필요가 있다.
다음에, 도1a의 (b)에서 도시한 것처럼, 후술될 불순물 주입 영역(5)이 되는 영역 위에 개구를 갖는 불순물 주입 방지 포토레지스트 패턴(4b)을 활성영역 B에서 형성되도록 설계하고, 동시에 불순물 주입 영역(5)를 얼라인먼트 타켓층으로서 사용하기 위해 동일한 포토레지스트층에서 얼라인먼크 마크를 가공하기 위한 패턴이 형성되도록 설계한다. 얼라인먼트 마크 형성 영역 A에서 얼라인먼트 마크(6)가 되는 영역 위에 하나 또는 복수의 개구를 갖고 해상된 얼라인먼트 마크 형성 포토레지스트 패턴(4a)를 갖는 포토레지스트 필름(4)이 형성된다. 포토레지스트 필름(4)은 불순물의 주입을 방지하기 위해 불순물을 주입하고 싶지 않은 부분에 필요한 필름 두께를 유지한다.
그 다음에, 도1a의 (c)에 표시된 이온 주입 단계(불순물 주입 영역 형성 단계)에서, 반도체 기판(1)에서 불순물 주입 영역(5)를 형성하기 위해, 불순물 주입 방지 포토레지스트 패턴(4b)을 마스크로서 사용하고, 불순물 주입 방지 포토레지스트 패턴(4b)의 개구(패턴)를 통해 반도체 기판에 불순물 이온을 주입한다. 붕소(B) 이온, 인산(P)이온, 비소(As) 이온 등은 사용될 불순물 이온 종의 대표적인 것이다. 각각의 불순물 주입 영역 형성 단계에서 장치 특성을 결정하기 위해서 이온종, 주입량, 주입 에너지 및 주입각을 고려한다. 고려된 이온종, 주입량, 주입에너지 및 주입각에 의해, 반도체 기판(1)의 소정의 영역에 불순물 이온을 주입한다. 따라서, 반도체 기판(1)의 소정의 위치에서 불순물 주입 영역(5)을 형성한다. 이것과 동시에 얼라인먼트 마크 형성 포토레지스트 패턴(4a)이 마스크로서 사용되고, 얼라인먼트 마크 형성 포토 레지스트 패턴(4a)의 하나 또는 복수의 개구(패턴)을 통해 반도체 기판(1)의 소정의 영역에 불순물 이온을 주입한다.
또한, 도1a의 (d)에 표시된 것처럼, 얼라인먼트 마크 형성 영역 A에서 불순물 주입 보호 필름(2)이 제거된 부분에서 형성된 얼라인먼트 마크 형성 포토레지스트 패턴(4a)를 마스크로서 사용되고, 반도체 기판(1)의 얼라인먼트 마크 형성 영역 A에 건식 에칭을 실시하여 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 형성한다. 그 에칭 조건은 반도체 기판(1)과 불순물 주입 보호 필름(2) 각각에 대한 에칭속도를 고려하고, 또한 불순물 주입 보호 필름(2)의 두께는 활성영역B이 되는 반도체 기판(1)의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다. 이 경우에, 반도체 기판(1)(예를 들면, 실리콘 기판)의 얼라인먼트 마크 형성 영역A의 건식에칭에 의해, 활성영역 B 및 불순물 주입 영역(5)은 불순물 주입 보호 필름(2)으로서 형성된 옥사이드 필름 또는 니트라이드 필름에 대한 에칭 속도를 고려하고, 또한 불순물 주입 보호 필름(2)이 건식에칭에 의해 영향을 받지 않도록 제거될 천연 옥사이드 필름을 고려해서 설정된 필름 두께를 갖도록 도포된 불순물 주입 보호 필름(2)으로 피복한다. 천연 옥사이드 필름을 도1a의 (a)에서 불순물 주입 보호 필름(2)를 제거한 후에 대기에 노출한 반도체 기판(1) 위에 약 2nm의 필름 두께를 갖도록 도포한다. 건식 에칭을 불순물 주입 보호 필름(2) 내에서 완료해서, 불순물 주입 보호 필름(2)에서 에칭단차(2b)가 형성된다. 그러나, 이 경우에, 에칭 단차(2b) 아래에 있고 활성영역 B의 불순물 주입 영역(5) 위에 있는 기판부는 불순물 주입 보호 필름(2)에 의해 에칭되지 않는다.
반도체 기판(1)에서 가공될 얼라인먼트 마크(6)가 되는 홈의 깊이와 폭 및 홈 사이의 간격은 얼라인먼트 마크(6)이 반도체 기판(1)에 대한 얼라인먼트 마크로서 직접 사용되는 경우 및 후속의 단계에서 도포되고 가공된 가공층 상에 소정의 홈이 나타나도록 얼라인먼트 마크(6)의 홈을 얼라인먼트 마크로서 사용하는 경우를 고려하여 설정한다. 예를 들면, 얼라인먼트 마크(6)가 되는 홈의 깊이는 5nm(5nm포함)~150nm(150nm포함)로 설정한다. 더욱 바람직하게 얼라인먼트 마크(6)가 되는 홈의 깊이는 40nm(40nm포함)~80nm(80nm포함)로 설정한다. 홈의 깊이가 150nm를 초과하면, 홈의 단차 때문에 포토레지스트를 도포할 때에 불균일이 발생하기 쉽다. 홈의 깊이 5nm는 얼라인먼트의 홈을 검출하기 위한 한계값이다.
얼라인먼트 마크 형성 단계 후의 단계에서 도포되고 가공된 가공층상에 얼라인먼트 마크(6)가 되는 홈의 형상이 전파되지 않아서 나타나지 않는 경우에, 홈 위에 위치되는 가공층의 부분을 제거하여 홈을 노광한다.
그 다음에, 도1a의 (e)에 표시된 것처럼, 포토레지스트 필름(4)는 O2플라스 마, 황산 등으로 반도체 기판(1)(또는 불순물 주입 보호 필름(2))에서 제거된다. 그 후속의 단계에서, 불순물 주입 영역, 배선층 및 차광필름 등의 가공층이 형성된다.
상술한 것처럼, 실시형태1은 불순물 주입 영역(5)을 얼라인먼트 타겟층으로 사용하여 후속의 불순물 주입 단계 및 후속의 가공층 형성 단계 중 어느 하나에서 패터닝을 실시할 때 사용되는 단차부(2b)와 얼라인먼트 마크(6)을 형성하는 얼라인먼트 마크 형성 방법이 기재되어 있다. 얼라인먼트 마크 형성 방법은:반도체 기판(1) 상에 불순물 주입 보호 필름(2)를 도포하는 보호 필름 도포 단계; 얼라인먼트 마크 형성 영역 A에서 불순물 주입 보호 필름(2)를 제거하는 보호 필름 제거 단계; 반도체 기판(1) 상에 레지스트 필름을 도포하고, 불순물 주입 영역(5)이 되는 영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴(4b)를 형성하고 얼라인먼트 마크(6)가 되는 영역 위에 하나 또는 복수개의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴(4a)를 형성하는 레지스트 패턴 형성 단계; 및 불순물 주입 단계 후에(또는 불순물 주입 단계 전에), 불순물 주입 방지 레지스트 패턴(4b)와 얼라인먼트 마크 형성 레지스트 패턴(4a)를 갖는 레지스트 필름(4)을 마스크로서 사용하여 불순물 주입 보호 필름(2)이 제거된 반도체 기판(1)의 얼라인먼트 마크 형성 영역 A에서 얼라인먼트 마크로서 하나 또는 복수개의 홈을 형성하고, 불순물 주입 방지 레지스트 패턴(4b)에 상응하는 불순물 주입 보호 필름(2)에서 단차부(2b)를 형성하는 홈 및 단차부 형성 단계를 포함한다.
상술한 것처럼, 불순물 주입 영역(5)이 형성되면, 불순물 주입 방지 레지스 트 패턴(4b)를 형성하는데 사용되는 레지스트 필름(4)에서 불순물 주입 방지 레지스트 패턴(4b)과 함께 얼라인먼트 마크 형성 레지스트 패턴(4a)을 형성한다. 얼라인먼트 마크 형성 영역A에서 전체의 불순물 주입 보호 필름(2)(그 필름 두께방향으로 전체의 불순물 주입 보호 필름(2))을 미리 선택적으로 제거한다. 불순물 주입 단계 후에(또는 전에), 포토레지스트를 필름(4)을 마스크로서 사용하고, 불순물 주입 보호 필름(2)이 제거된 반도체 기판(1)의 하나 또는 복수의 개구에서 얼라인먼트 마크(6)가 되는 소정의 하나 또는 복수의 홈이 형성된다. 이 경우에, 동일한 포토레지스트 필름(4)이 불순물 주입 영역 형성 단계 및 얼라인먼트 마크 형성 단계 둘다에서 마스크로서 사용되고, 불순물 주입 영역(5)에 상응하는 불순물 주입 보호 필름(2)의 위치에 에칭 단차(2b)가 형성된다. 이러한 것처럼, 불순물 주입 영역은 얼라인먼트 타켓층으로서 사용될 수 있다. 따라서, 얼라인먼트 정밀도가 개선될 수 있고, 이것은 미세화된 반도체장치 및 고체 촬상 장치에 적응할 수 있다.
활성 영역B의 불순물 주입 보호 필름(2)에 얼라인먼트 마크(6)가 형성될 때 에 가공된 에칭 단차(단차부(2b))의 부분이 존재한다. 그러나, 불순물 주입 단계가 연속적으로 실시되면, 불순물 주입 보호 필름(2)의 필름 두께 및 불순물 주입 조건은 필름두께-에칭단차(단차부2b)인 불순물 보호 필름으로서 불순물 주입 보호 필름(2)이 활성영역B에서 반도체 기판(1) 또는 장치 특성에 영향을 미치지 않도록 설정한다. 보다 바람직하게, 반도체 기판(1)에서 전체의 불순물 주입 보호 필름(2)를 제거하고, 후속의 단계에서 불순물 주입 보호 필름으로서 고려된 필름 두께를 갖는 필름을 새롭게 도포된다.
또한, 필름 두께-에칭 단차(단차부(2b))인 불순물 주입 보호 필름(2)을 갖더라도, 불순물 주입 보호 필름(2)의 필름 두께가 활성영역B 또는 장치 특성에 영향을 미치지 않고, 또한 얼라인먼트 마크 형성 레지스트 패턴(4a)의 형상 및 에칭공정 후에 레지스트 필름(4)의 필름 두께가 불순물 형성 영역(5)의 형성에 영향을 미치지 않도록 설정하는 경우, 에칭공정 후에 불순물을 주입할 수 있다.
(실시형태2)
실시형태2는 활성영역B에 상응하는 에칭단차(단차부2b)의 형성과 함께 얼라인먼트 마크 형성 영역 A에 상응하는 에칭 단차(단차부2a)가 형성되고, 에칭 단차(단차부(2a))를 마스크로서 사용해서 반도체 기판(1)에 얼라인먼트 마크(6)가 되는 복수의 홈을 형성하는 경우를 설명한다.
도1b는 본 발명의 실시형태2에 따른 얼라인먼트 마크를 설명하기 위해 반도체 장치의 제조단계에서 필수적인 부분을 도시한 종단면도이다.
우선, 도1b의 (a)에 도시한 것처럼, 반도체 기판(1) 상에 옥사이드 필름, 니트라이드 필름 등으로 이루어진 불순물 주입 보호 필름(2)을 도포한다.
활성 영역B 상에 후술될 불순물 주입 영역(5)이 되는 영역 위에 개구를 갖는 불순물 주입 방지 포토레지스트 패턴(7b)이 형성되도록 설계되고, 얼라인먼트 타겟층으로서 불순물 주입 영역을 사용하기 위해 동시에 동일한 포토레지스트층에 얼라인먼트 마크를 가공하기 위한 패턴을 형성하도록 설계한다. 얼라인먼트 마크 형성 영역에서 얼라인먼트 마크(6)가 되는 영역 위에 하나 또는 복수개의 개구를 갖는 해상된 얼라인먼트 마크 형성용 포토레지스트 패턴(7a)을 형성한다. 포토레지스트 필름(7)은 그 불순물의 주입을 방지하기 위해 불순물의 주입을 하고 싶지 않은 부분에 필요한 필름 두께를 유지한다. 또한, 불순물 주입 보호 필름(2)은, 예를 들면 그 필름두께가 50Å(50Å포함)~2000Å(2000Å포함)이도록 형성된다. 이 경우에, 필름두께 50Å는 불순물을 주입할 때 반도체 기판(1)의 표면이 거칠게 되는 것을 보호하기 위해 요구되는 최소의 필름두께이다. 불순물 주입 보호 필름(2)의 필름두께가 2000Å 이상이면, 이것은 후속의 단계에서 불순물 주입 보호 필름(2)을 제거할 시간을 필요로 한다.
다음에, 이온 주입 단계(불순물 주입 영역 형성 단계)에서 반도체 기판(1)에서 불순물 주입 영역(5)을 형성하기 위해, 불순물 주입 방지 포토레지스트 패턴(7b)을 마스크로서 사용하고, 불순물 주입 방지 포토레지스트 패턴(7b)의 개구부(패턴)를 통해 반도체 기판(1)에 불순물 이온을 주입한다. 이 경우에 각각의 불순물 주입 영역 형성 단계에서 장치 특성을 결정하기 위해 주입 조건에 대해, 이온종, 주입량, 주입 에너지 및 주입각을 고려한다.
다음에, 도1b의 (b)에서 표시된 것처럼, 포토레지스트 필름(7)을 마스크로서 사용해서 포토레지스트 필름(7)의 개구에 위치된 불순물 주입 보호 필름(2)의 부분을 선택적으로 에칭하고 제거한다. 이 경우에, 반도체 기판(1)에서 후술될 얼러라인먼트 마크(6)을 형성하기 위해 불순물 주입 보호 필름(2)과 반도체 기판(1)(예를 들면, 실리콘 기판) 사이의 에칭속도차가 고려된다. 이것을 고려하여, 불순물 주입 보호 필름(2)은 불순물 주입 보호 필름(2)의 두께가 활성영역B의 반도체 기판(1) 또는 장치 특성에 영향을 미치지 않도록 하는 깊이까지 에칭한다. 이러한 것처럼, 얼라인먼트 마크 형성 패턴(7a)을 불순물 주입 보호 필름(2)에 전사한다. 또한, 실리콘 기판(반도체기판(1))과 옥사이드 필름 또는 니트라이드 필름(불순물 주입 보호 필름(2)) 사이의 충분한 에칭속도의 차를 갖는 에칭 조건은 불순물 주입 보호 필름(2)의 두께가 반도체 기판(1)의 활성영역B의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다. 이러한 것처럼, 불순물 주입 방지 포토레지스트 패턴(7b)의 개구에서 전체의 불순물 주입 보호 필름(2)이 제거될 수 있다. 제거될 불순물 주입 보호 필름(2)의 필름 두께는, 예를 들면 불순물 주입 보호 필름(2)의 전체의 필름 두께의 10%(10%포함)~100%(10%포함)로 설정한다.
다음에, 도1b의 (c)에 도시한 것처럼, 반도체 기판(1)(또는 불순물 주입 보호 필름(2))에서 O2플라스마, 황산 등으로 포토레지스트 필름(7)을 제거한다. 개구부(8a)가 얼라인먼트 마크 형성 영역A에 위치되도록 불순물 주입 보호 필름 상에서 포토레지스트 필름(8)의 패턴을 형성한다.
이 경우에, 얼라인먼트 마크 형성 영역A를 노광하고 현상하고 포토레지스트 필름(8)을 소정의 개구 형상을 갖도록 패터닝함으로써, 해상된 얼라인먼트 마크 형성 패턴(7a)을 갖는 레지스트 필름(7)을 마스크로서 사용하여 불순물 주입 보호 필름(2)에서 형성된 얼라인먼크 마크 형성 패턴(2a)를 노광한다.
따라서, 얼라인먼트 마크 형성 영역A 이외에 부분은, 포토 레지스트 필름(8)의 패턴에 의해 얼라인먼트 마크가 형성될 때에 실시되는 에칭 공정으로부터 보호된다. 불순물 주입 보호 필름(2)에서 전사된 얼라인먼트 마크 형성 패턴(단차 부(2a)) 및 포토레지스트 필름(8)의 패턴을 마스크로서 사용하고, 반도체 기판(1)에 에칭공정을 실시되어 얼라인먼트 마크(6)가 되는 하나 또는 복수개의 홈을 형성한다.
이 경우에, 에칭 공정은 공지의 에칭 기술로 실시되고, 그 에칭 조건은 실리콘 기판(예를 들면, 반도체 기판(1))에 대해 불순물 주입 보호 필름(2)에서 전사된 얼라인먼트 마크 형성 패턴(2a)의 에칭속도의 차를 고려하고, 또한 불순물 주입 보호 필름(2)의 두께가 활성영역B에 상응하는 반도체 기판(1)의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다.
반도체 기판(1)에서 가공될 얼라인먼트 마크(6)가 되는 홈의 깊이와 폭 및 홈 사이의 간격은 얼라인먼트 마크(6)가 반도체 기판(1)에 대한 얼라인먼트 마크로서 직접 사용되는 경우 및 다음에 단계에서 도포되고 가공된 가공층 상에 소정의 홈이 나타나도록 얼라인먼트 마크(6)의 홈이 얼라인먼트 마크로서 사용되는 경우를 고려하여 설정한다. 예를 들면, 얼라인먼트 마크(6)가 되는 홈의 깊이를 5nm(5nm포함)~150nm(150nm포함)이도록 설정한다. 보다 바람직하게 얼라인먼트 마크(6)가 되는 홈의 깊이는 40nm(40nm포함)~80nm(80nm포함)이도록 설정한다. 홈의 깊이가 150nm를 초과하면, 홈의 단차부에 의해 포토레지스트의 도포 불균일이 발생하기 쉽다. 얼라인먼트 마크 형성 단계 후의 단계에서 도포되고 가공된 가공층 상에 얼라인먼트 마크(6)가 되는 홈의 형상이 전파되지 않아서 나타내지 않을 때, 상기 홈 위에 위치된 가공층의 부분을 제거하여 홈을 노출시킬 수 있다.
다음에, 도1b의 (d)에 도시된 것처럼, 포토레지스트 필름(8)을 반도체 기 판(1)(또는 불순물 주입 보호 필름(2))에서 O2플라스마, 황산 등으로 제거한다. 후속의 단계에서, 불순물 주입 영역, 배선층 및 차광 필름 등의 가공층이 형성된다.
상술한 것처럼, 실시형태 2는 불순물 주입 영역(5)을 얼라인먼트 타켓층으로서 사용하고 후속의 불순물 주입 단계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때에 사용되는 단차부(2b) 및 얼라인먼트 마크(6)를 형성하기 위한 얼라인먼트 마크 형성 방법을 설명한다. 얼라인먼트 마크 형성 방법은: 반도체 기판(1) 상에 불순물 주입 보호 필름(2)를 도포하는 보호 필름 도포 단계; 불순물 주입 보호 필름(2) 상에 포토레지스트 필름을 도포하고, 포토레지스트 필름에서 불순물 주입 영역(5)이 되는 영역 위에 개구부를 갖는 불순물 주입 방지 레지스트 패턴(7b)을 형성하고 얼라인먼트 마크(6)가 되는 영역 위에 하나 또는 복수의 개구부(패턴)를 갖는 얼라인먼트 마크 형성 레지스트 패턴(7a)를 동시에 노광하고 형성하는 제 1 레지스트 패턴 형성 단계; 불순물 주입 단계후(또는 불순물 주입 단계 전에), 불순물 주입 방지 레지스트 패턴(7b) 및 얼라인먼트 마크 형성 레지스트 패턴(7a)를 동시에 노광하여 형성된 포토레지스트 필름(7)을 마스크로서 사용하여, 포토레지스트 필름(7)의 개구에 상응하는 불순물 주입 보호 필름(2)의 일부 또는 전체를 선택적으로 제거하여 불순물 주입 보호 필름(2)의 단차부(2a, 2b)를 형성하는 단차부 형성 단계; 포토레지스트 필름(7)을 제거하는 레지스트 필름 제거 단계; 반도체 기판(1) 상에 다른 포토 레지스트 필름을 새롭게 도포하고 다른 포토 레지스트 필름에서 얼라인먼트 마크(6)가 되는 영역 위에 개구를 갖는 얼라인먼트 마크 영역 형성 레지스트 패턴(8a)형성하는 제 2의 레지스트 패턴 형성 단계; 및 얼라인먼트 마크 영역 형성 레지스트 패턴(8a)이 형성된 레지스트 필름(8) 및 얼라인먼트 마크 형성용 패턴(2a)이 형성된 불순물 주입 보호 필름을 마스크로서 사용하고 반도체 기판(1)의 얼라인먼트 마크 형성 영역A에서 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 형성하는 홈 형성 단계를 포함한다.
상기 기재된 것처럼, 불순물 주입 영역(5)이 형성될 때, 불순물 주입 방지 레지스트 패턴(7b)를 형성하는데 사용된 레지스트 필름(7)에 있어서 불순물 주입 방지 레지스트 패턴(7b)과 더불어 얼라인먼트 마크 형성 레지스트 패턴(7a)을 노광해서 형성한다. 불순물 주입 보호 필름(2)에서 얼라인먼트 마크 형성 레지스트 패턴(7a)에 상응하는 얼라인먼트 마크 형성 패턴이 전사되어 단차부(2a)를 형성하고, 불순물 주입 방지 레지스트 패턴(7b)에 상응하는 불순물 주입 방지 패턴이 불순물 주입 보호 필름(2)에 전사되어 단차부(2b)를 형성한다. 불순물 주입 보호 필름(2) 상에 얼라인먼트 마크 형성 영역A의 개구를 갖는 포토레지스트 필름(8)이 형성되고 불순물 주입 보호 필름(2)의 에칭 단차(단차부(2a))를 마스크로서 사용해서 반도체 기판(1)의 얼라인먼트 마크(6)가 되는 복수의 홈을 형성한다. 이러한 것처럼, 불순물 주입 영역(5)은 얼라인먼트 타켓층으로서 사용될 수 있다. 따라서, 얼라인먼트 정밀도를 향상시킬 수 있고, 이것은 미세화 반도체 장치 및 고체 촬상 장치에 적응할 수 있다.
가공 후에 활성 영역B의 불순물 주입 보호 필름(2)에서 얼라인먼트 마크(6)가 형성될 때에 가공된 에칭 단차(단차부(2b))의 일부가 존재한다. 그러나, 불순물 주입 단계가 연속적으로 실시되면, 불순물 주입 조건은 에칭 단차(단차부(2b))가 불순물 주입 보호 필름(2)에 존재하지 않는 경우에도 불순물 주입 보호 필름(2)의 두께가 활성영역 B의 반도체 기판(1) 또는 장치 특성에 영향을 미치지 않도록 설정한다. 또한, 불순물 주입 보호 필름(2)이 존재하지 않을 경우, 에칭 단차(단차부(2b))에 상응하는 부분이 불순물 주입 방지 포토레지스트 필름(7)으로 피복하도록 패턴 레이아웃한다. 보다 바람직하게, 반도체 기판(1)에서 전체의 불순물 주입 보호 필름(2)을 제거하고, 다음 단계에서 불순물 주입 보호 필름으로 고려된 필름두께를 갖는 필름이 새롭게 도포된다.
또한, 에칭 단차(단차부(2b))에서 불순물 주입 보호 필름(2)이 존재하지 않는 경우에도, 불순물 주입 보호 필름(2)의 두께가 활성영역 B의 반도체 기판(1) 또는 장치 특성에 영향을 미치지 않도록 불순물 주입 조건을 설정하는 경우 및 또한, 얼라인먼트 마크 형성 레지스트 패턴(7a)의 패터닝 형상 및 에칭 공정 후에 레지스트 필름의 필름 두께가 불순물 주입 영역(5)의 형성에 영향을 미치지 않도록 불순물 주입 조건을 설정하는 경우 에칭 처리 후에 불순물 주입을 실시할 수 있다.
(실시형태3)
실시형태3은 활성영역 B의 불순물 주입 보호 필름에서 단차부를 형성하고, 또한 얼라인먼트 마크 영역 절연층에서 얼라인먼트 마크가 되는 하나 또는 복수의 홈을 형성하기 위해, 소자 절연필름과 더불어 얼라인먼트 마크 형성 영역A에 형성된 얼라인먼트 마크 영역 절연층에 대해, 불순물 주입 전후에 동일한 포토레지스트 필름을 마스크로서 사용하는 경우를 설명한다.
도1c는 본 발명의 실시형태 3에 따른 얼라인먼트 마크 형성 방법을 설명하기 위해 반도체 장치의 제조단계에서 필수적인 부분을 도시한 종단면도이다.
우선, 도1c의 (a)에 도시한 것처럼, 소자분리를 목적으로 반도체 기판(1) 상에 절연필름(예를 들면, 옥사이드 필름, 니트라이드 필름 등)을 형성하는 절연 필름 형성 단계에 있어서, 얼라인먼트 마크 형성 영역A에 대해 절연필름(예를 들면, 옥사이드 필름, 니트라이드 필름 등)과 동일한 구조를 갖는 얼라인먼트 마크 영역 절연층(9)을 형성한다.
다음에, 불순물 주입 보호 필름(2)은 반도체 기판(1) 및 얼라인먼트 마크 영역 절연층(9) 상에 도포한다. 활성영역 B에서 후술될 불순물 주입 영역(5)이 되는 영역 위에 개구를 갖는 불순물 주입 방지 포토레지스트 패턴(10B)이 형성되도록 설정함과 동시에 불순물 주입 영역(5)을 얼라인먼트 타겟층으로서 사용하기 위해 동일한 포토레지스트층에서 얼라인먼트 마크를 가공하기 위한 패턴이 형성되도록 설정한다. 얼라인먼트 마크 형성 영역 A에서 얼라인먼트 마크 영역 절연층(9)에서 얼라인먼트 마크(6)가 되는 영역 위에 하나 또는 복수의 개구를 갖는 해상된 얼라인먼트 마크 형성용 포토 레지스트 패턴(10a)를 갖는 포토레지스트 필름(10)이 형성된다. 포토레지스트 필름(10)은 불순물의 주입을 방지하기 위해 불순물을 주입하고 싶지 않은 부분에 필요한 필름 두께를 유지한다. 또한, 불순물 주입 보호 필름(2)는 그 필름 두께가 예를 들면 50Å(50Å포함)~2000Å(2000Å포함)이도록 형성된다.
또한, 이온 주입 단계(불순물 주입 영역 형성 단계)에서 반도체 기판(1)의 불순물 주입 영역(5)을 형성하기 위해, 불순물 주입 방지 포토레지스트 패턴(10b) 을 마스크로서 사용하고, 반도체 기판(1)에서 불순물 주입 방지 포토레지스트 패턴(10b)의 개구(패턴)을 통해 불순물 이온을 주입한다. 이 경우에 주입 조건에 대해, 장치 특성을 결정하기 위해 각각의 불순물 주입 영역 형성 단계에서 이온종, 주입량, 주입 에너지 및 주입각이 고려된다.
다음에, 도1c의 (b)에 도시된 것처럼, 포토레지스트 필름(10)을 마스크로서 사용하고, 얼라인먼트 마크 영역 절연층(9)을 가공해서 얼라인먼트 마크 영역 절연층(9)에서 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 형성한다. 불순물 주입 영역(5) 위에 불순물 주입 보호 필름(2)은 불순물 주입 영역(5) 위에 전체의 필름 두께의 불순물 주입 보호 필름(2)이 에칭처리에 의해 선택적으로 제거되기 때문에 에칭 단차(단차부(2b))를 갖는다.
이 경우에, 공지의 에칭 기술로 에칭공정을 실시하고, 그 에칭 조건은 실리콘 기판(반도체 기판(1)에 대해 얼라인먼트 마크 형성 패턴(2a) 및 옥사이드 필름 또는 니트라이드 필름(얼라인먼트 마크 영역 절연층(9)) 각각에 대한 에칭속도차를 고려하고, 또한 레지스트 필름(10)의 개구(불순물 주입 방지 포토 레지스트 패턴(10b)) 아래에 불순물 주입 보호 필름의 전체 필름 두께를 제거하는 경우에도 불순물 주입 보호 필름(2) 두께가 활성영역B의 반도체 기판(1)의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다.
반도체 기판(1)에서 가공될 얼라인먼트 마크(6)가 되는 홈의 깊이와 폭 및 홈 사이의 간격은 반도체 기판(1)에 대한 얼라인먼트 마크(6)를 얼라인먼트 마크로서 직접 사용하는 경우 및 후속의 단계에서 도포되고 가공된 가공층 상에 소정의 홈이 나타나도록 얼라인먼트 마크(6)의 홈을 얼라인먼트 마크로서 사용하는 경우를 고려하여 설정한다. 예를 들면, 얼라인먼트 마크(6)가 되는 홈의 깊이는 5nm(5nm포함)~150nm(150nm포함)이도록 설정한다. 보다 바람직하게 얼라인먼트 마크(6)가 되는 홈의 깊이는 40nm(40nm포함)~80nm(80nm포함)로 설정한다. 홈의 깊이가 150nm를 초과하면, 홈의 단차 때문에 포토레지스트의 도포 불균일이 발생하기 쉽다. 얼라인먼트 마크 형성 단계 후의 단계에서 도포되고 가공된 가공층 상에 얼라인먼트 마크(6)가 되는 홈의 형상이 전파되지 않아서 나타나지 않으면, 상기 홈 위에 위치된 가공층의 부분을 제거하여 홈을 노출시킬 수 있다.
도1c의 (c)에 도시된 것처럼, 반도체 기판(1)(또는 불순물 주입 보호 필름(2))에서 O2플라스마, 황산 등으로 포토 레지스트 필름(10)을 제거한다. 후속의 단계에서, 불순물 주입 영역, 배선층 및 차광 필름 등의 가공층이 형성된다.
상술한 것처럼, 실시형태 3는 불순물 주입 영역(5)을 얼라인먼트 타켓층으로서 사용하고 후속의 불순물 주입 단계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때에 사용되는 단차부(2b) 및 얼라인먼트 마크(6)를 형성하기 위한 얼라인먼트 마크 형성 방법에 대해 설명한다. 얼라인먼트 마크 형성 방법은: 소자를 분리할 목적으로 반도체 기판(1)에서 절연층을 형성하는 절연 필름 형성 단계; 반도체 기판(1) 및 절연층 상에 불순물 주입 보호 필름(2)를 도포하는 보호 필름 도포 단계; 불순물 주입 보호 필름(2) 상에 레지스트 필름을 도포하고, 불순물 주입 영역(5)이 되는 활성 영역 B 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴(10b)을 형성하고 절연층 형성 단계에서 얼라인먼트 마크 형성 영역A에서 형성되는 얼라인먼트 마크 형성 영역 절연층(9)의 얼라인먼트에서 얼라인먼트 마크(6)가 되는 영역 위에 하나 또는 복수개의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴(10a)을 형성하는 레지스트 패턴 형성 단계; 및 불순물 주입 단계 후에 또는 불순물 주입 단계 전에 불순물 주입 방지 레지스트 패턴(10b) 및 얼라인먼트 마크 형성 레지스트 패턴(10a)이 형성된 포토레지스트 필름(10)을 마스크로서 사용하고 포토레지스트(10)의 개구에 상응하는 불순물 주입 보호 필름(2)의 전체 두께를 선택적으로 제거하고 제거된 불순물 주입 보호 필름(2) 아래에 얼라인먼트 마크 영역 절연층(9)의 일부를 제거하여 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 형성하는 홈 및 단차 형성 단계를 포함한다.
상기 기재된 것처럼, 불순물 주입 영역(5)이 형성된 경우, 불순물 주입 방지 레지스트 패턴(10b)를 형성하는데 사용되는 레지스트 필름(10)에 있어서 불순물 주입 방지 레지스트 패턴(10b)과 더불어, 얼라인먼트 마크 형성 레지스트 패턴(10a)가 노광되고 형성된다. 불순물 주입 전에 또는 후에, 포토레지스트 필름(10)을 마스크로서 사용하고 불순물 주입 보호 필름(2)에 단차부(2b)를 형성하고, 소자 분리 절연층과 더불어 얼라인먼트 마크 형성 영역A에서 형성된 얼라인먼트 마크 영역 절연층(9)에서 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈이 형성된다. 이러한 것처럼, 불순물 주입 영역(5)은 얼라인먼트 타겟층으로서 사용될 수 있다. 즉, 불순물 주입 영역(5) 및 얼라인먼트 마트(6)은 동일한 레지스트 필름을 마스크로서 사용하여 형성한다. 따라서, 얼라인먼트 정밀도를 개선할 수 있고, 이것은 미세화 된 반도체 장치 및 고체 촬상 장치에 적응할 수 있다.
가공 후에 활성 영역B에서 불순물 주입 보호 필름(2)에 얼라인먼트 마크(6)가 형성될 때 가공된 일부의 에칭 단차(단차부(2b))가 존재한다. 그러나, 불순물 주입 단계가 연속적으로 실시되면, 불순물 주입 조건은 불순물 주입 보호 필름(2)에서 에칭 단차(단차부(2b))가 존재하지 않는 경우에도 불순물 주입 보호 필름(2)의 두께를 활성영역B의 반도체 기판(1) 또는 장치 특성에 영향을 미치지 않도록 설정한다. 또한, 패턴 레이아웃은 에칭 단차(단차부(2b))에 상응하는 부분은 불순물 주입 보호 필름(2)이 존재하지 않을 때에 불순물 주입 방지 포토레지스트 필름(7)으로 피복하도록 설정할 수 있다. 보다 바람직하게는, 반도체 기판(1)에서 전체의 불순물 주입 보호 필름(2)을 제거하고, 하기의 단계에서 불순물 주입 보호 필름으로서 고려된 필름 두께를 갖는 필름을 새롭게 도포한다.
또한, 에칭 단차(단차부(2b))에서 불순물 주입 보호 필름(2)이 존재하지 않는 경우에도, 불순물 주입 조건은 불순물 주입 보호 필름(2)의 두께가 활성영역B의 반도체 기판(1) 또는 장치 특성에 영향을 미치지 않도록 설정하는 경우, 또한 얼라인먼트 마크 형성 레지스트 패턴(10b)의 패터닝 형상 및 에칭 공정 후에 레지스트 필름의 필름 두께가 불순물 주입 영역(5)의 형성에 영향을 미치지 않는 경우에 에칭 공정 후에 불순물 주입을 실시할 수 있다.
또한, 얼라인먼트 마크 영역 절연층(9)에서 얼라인먼트 마크가 형성되면, 얼라인먼트 마크 영역 절연층(9) 상에 불순물 주입 보호 필름(2)이 형성되지 않는 구조를 갖는 가능성이 있다.
실시형태1에서, 불순물 주입 보호 필름(2)의 필름 두께는 불순물 주입 보호 필름(2)의 두께가 불순물 주입 영역(5)을 얼라인먼트 타켓층으로서 사용하는 불순물 이온 주입 단계에서 반도체 기판(1)에 영향을 미치지 않고, 또한 불순물 주입 보호 필름(2)의 두께가 불순물 주입 영역(5)를 형성하는 포토 레지스트 패턴과 더불어 해상된 얼라인먼트 마크 형성 포토 레지스트 패턴을 마스크로서 사용하는 공지의 에칭 기술에 의해 실시되는 반도체 기판(1)에서의 얼라인먼트 마크를 형성하는 단계에서 불순물 주입 영역(5)에 영향을 미치지 않도록 에칭 공정이 불순물 주입 보호 필름(2) 내에서 완료되는 것을 고려하여 설정한다. 예를 들면, 불순물 주입 보호 필름(2)으로서, 옥사이드 필름 또는 니트라이드 필름은 공지의 에칭 기술에 의해 그 필름 두께가 50Å(50Å포함)~2000Å(2000Å포함)이도록 도포한다. 또한, 실시형태2에서, 포토레지스트 필름(7)이 사용되고, 실리콘 기판과 옥사이드 필름 또는 니트라이드 필름 사이의 충분한 에칭속도차를 갖는 에칭 조건은 얼라인먼트 마크(6)가 실리콘 기판(반도체 기판(1))에 형성될 때에 불순물 주입 보호 필름(2)의 두께가 활성영역 B의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다. 이러한 것처럼, 불순물 주입 방지 포토 레지스트 패턴(7b)의 개구에서 전체의 불순물 주입 보호 필름(2)을 제거할 수 있다. 또한, 실시형태3에서, 포토레지스트 필름(10)이 사용되고, 실리콘 기판과 옥사이드 필름 또는 니트라이드 필름 사이의 충분한 에칭속도의 차를 갖는 에칭 조건은 불순물 주입 보호 필름(2)의 두께가 얼라인먼트 마크 영역 절연층(9)에 얼라인먼트 마크(6)가 형성되는 경우 활성영역B의 표면 또는 장치 특성에 영향을 미치지 않도록 설정한다. 이러한 것처럼, 불순물 주 입 방지 포토레지스트 패턴(10b)의 개구에서 전체의 불순물 주입 보호 필름(2)을 제거할 수 있다.
실시형태 4 및 5는 실시형태 1~3에 따라서 형성된 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하는 얼라인먼트 방법 및 이 경우의 얼라인먼트 정밀도를 상세하게 설명한다.
(실시형태4)
도2의 (a) 및 도2의 (b)는 각각 예를 들면 도1a의 (d)에서 도시된 얼라인먼트 마크 형성 단계에서 형성된 얼라인먼트 마크(6)을 사용하여 다른 불순물 주입 영역의 얼라인먼트를 실시하는 경우를 설명하기 위해 반도체 장치를 제조하는 단계에서 필수적인 부분을 도시한 종단면도이다.
도2의 (a)에서 도시된 것처럼, 다른 포토레지스트 필름은 반도체 기판(1) 상에서 새롭게 도포되고, 후술될 다른 불순물 주입 영역(15)이 되는 활성영역B 위에 개구를 갖도록 불순물 주입 방지 포토레지스트 패턴(11b)이 형성된다. 이 경우에, 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 사용하여 형성된 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시한다.
실시형태4에서, 도2(b)에 도시된 것처럼, 불순물 주입 영역(5)을 형성하는 리소그래피 단계에서, 단지 얼라인먼트 마크(6)의 얼라인먼트 정밀도를 고려할 필요가 있다. 도2의 (b)에서, D는 얼라인먼트 마크(6)과 불순물 주입 영역(15) 사이의 거리를 나타낸다. d는 불순물 주입 영역(15)의 어긋남 허용 범위를 나타낸다.
얼라인먼트 마크(6)는 얼라인먼트 타겟층이 되는 불순물 주입 영역(5)를 형 성하는 리소그래피 단계에서 동시에 형성된 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 토대로 형성된다. 따라서, 제조공정 단계 사이의 가장 엄격한 얼라인먼트 정밀도에 요구되는 값과 같은 고정밀 얼라인먼트 허용치로 관리할 수 있다.
(실시형태5)
도3의 (a) 및 도3의 (b)는, 예를 들면 도1a의 (d)에서 도시된 얼라인먼트 마크 형성 단계에서 형성된 얼라인먼트 마크(6)을 사용하여 불순물 주입 영역(5)와 그 후속의 단계에서 형성된 배선층(가공층) 사이의 얼라인먼트를 실시하는 경우를 설명하기 위해 반도체 장치의 각각의 제조단계에서 필수적인 부분을 도시한 종단면도이다.
도3의 (a)에서 도시된 것처럼, 반도체 기판/배선 필름 층간 절연필름(12) 및 배선필름(13)을 반도체 기판(1) 상에 도포된다. 그 위에 포토 레지스트 필름(14)이 도포된다. 후술될 배선층 필름을 피복하도록 그 위에 배선층 형성 포토레지스트 패턴(14a)을 형성한다. 이 경우에, 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 사용하여 형성된 얼라인먼트 마크(6)를 사용하여 얼라인먼트를 실시한다.
실시형태 5에서, 도3의 (b)에 도시한 것처럼, 불순물 주입 영역(5)를 형성하는 단계 이후에 형성된 배선층(13a)의 리소그래피 단계에서, 단지 얼라인먼트 마크(6)의 정밀도(얼라인먼트 마크(6)의 전파상(6a))만을 고려할 필요가 있다.
얼라인먼트 마크(6)는 얼라인먼트 타겟층이 되는 불순물 주입 영역(5)을 형성하는 리소그래피 단계에서 동시에 형성되는 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 기초로 하여 형성한다. 따라서, 제조공정은 단계 사이에서 가장 엄격한 얼라인먼트 정밀도에 대해 요구되는 값과 같은 고정밀 얼라인먼트 허용치로 관리할 수 있다.
또한, 배선필름(13)의 최표면상에 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 갖는 단차가 배선필름(13)의 상부측을 향해 전파되어 단차가 형성된다. 따라서, 후속의 단계에서 필요에 따라서 얼라인먼트 마크(6)가 사용될 수 있다. 바람직하게, 배선필름(13)에서 얼라인먼트 마크(6)의 전파상(6a)의 단차가 소실하지 않도록 필요한 단차, 얼라인먼트 마크의 폭 및 홈 사이의 간격을 고려하여 배선필름(13)의 레이아웃 및 가공을 실시한다. 또한, 가공의 한계 때문에 배선층(13a)의 상부측에서 얼라인먼트 마크(6)의 홈의 단차가 소실되는 경우, 배선층(13a)이 가공될 때 얼라인먼트 마크(6) 상에 배선필름(13)을 제거하여 얼라인먼트 마크(6)의 홈을 노출시킬 수 있다.
(실시형태6)
실시형태6은 실시형태 1~3에 따른 얼라인먼트 마크 형성 방법 및 실시형태 4 및 5에 따른 얼라인먼트 방법을, 반도체 장치로서 CCD(charge-couple device) 고체 촬상 장치(50)를 제조하는 방법에 적용하는 경우를 상세하게 설명한다.
도4의 (a)~도4의(d)는 각각 본 발명의 실시형태6에 따른 고체 촬상 장치를 제조하는 단계를 설명하기 위해 기판 부분을 도시한 종단면도이다.
도4의 (a)에 도시된 실시형태 6에 따른 고체 촬상 장치(50)에서, N형 실리콘 기판(31)에 P형 반도체 우물 영역(32)을 형성한다. 판독 게이트영역으로 기능한 P형 반도체 영역(35); 채널 스톱 영역(38); P형 반도체 영역(35)과 채널 스톱 영 역(38) 사이의 전하 수송 영역으로 기능하는 P형 반도체 활성영역(36) 및 N형 반도체 활성영역(37); 및 수광부가 되는 포토다이오드부(PD부; photoelectric conversion section)으로서 기능하는 N형 불순물 확산 영역(33) 및 N형 불순물 확산 영역(33)의 최표면상에서 고농도 P형 불순물 확산 영역(34)은 P형 반도체 우물 영역(32)의 소정의 영역 각각에서 형성된다.
P형 반도체 우물 영역(32)의 최표면상에 절연필름(예를 들면, SiO2 필름(39))을 형성한다. 게이트부의 Si3N4 필름(40)은 PD부의 고농도 P형 불순물 확산 영역(34) 위에 부분을 피하기 위해 SiO2 필름(39) 상에 형성된다. Si3N4 필름(40) 상에 전하 전송 전극(41)이 형성된다. 전하 전송 전극(41)을 피복하기 위해 전하 전송 전극(41) 상에 층간 절연 필름(42)을 형성한다.
또한, 고농도 P형 불순물 확산층(34)이 수광할 수 있도록 층간절연필름(42) 상에 고농도 P형 불순물 확산층(34) 위에 개구를 갖는 차광필름(43)을 형성한다. 차광필름(43)이 형성된 전체 기판부상에 평탄화 필름으로서 PSG(인 실리케이트 유리) 등의 재료로 이루어진 층간절연필름(44) 및 BPSG 필름(45)을 형성한다. 또한, 마이크로렌즈(도시안됨)를 형성하고, 필요에 따라서 컬러필터 등을 형성한다.
그 다음에, CCD 고체 촬상 장치(50)를 제조하는 방법은 도4의 (a)~도4의 (b)에 도시된 단계 순서로 설명한다.
우선, 도4의 (a)에 도시된 것처럼, N형 반도체 기판(31) 상에 P형 반도체 우물 영역(32)을 형성한다. 또한, P형 반도체 우물 영역(32) 상에 절연필름(예를 들 면, SiO2 필름(39))을 형성한다.
다음에, P형 반도체 우물 영역(32)의 소정의 영역 각각에 N형 불순물 이온 및 P형 불순물 이온을 선택적으로 주입한다. 따라서, 제 1 내지 제 3 불순물 주입 영역으로서, 판독 게이트 영역으로서 기능하는 P형 반도체 영역(35), 채널 스톱 영역(38), 및 P형 반도체 영역(35)과 채널 스톱 영역(38) 사이의 전하 수송 영역으로서 기능하는 P형 반도체 활성영역(36) 및 N형 반도체 활성 영역(37)을 각각 형성한다.
제 1 내지 제 3 불순물 주입 영역은 전하 수송 영역으로서 기능하는 P형 반도체 활성 영역(36) 및 N형 반도체 활성 영역(37), 채널 스톱 영역(38), 및 판독 게이트로서 기능하는 P형 반도체 영역(35)에서 그 임의의 순서로 형성된다. 실시형태 6은, 우선 전하 수송 영역으로서 기능하는 제 1 불순물 주입 영역인 P형 반도체 활성영역(36) 및 N형 반도체 활성영역(37)을 형성하고, 제 2 불순물 주입 영역인 채널 스톱 영역(38)을 형성한 후, 판독 게이트 영역으로서 기능하는 제 3 불순물 주입 영역인 P형 반도체 영역(35)을 형성한 경우를 이 순서로 설명한다. 또한, 실시형태는 6은 실시형태1과 동일한 방법으로 얼라인먼트 마크(6)를 형성한 경우를 설명한다. 또한, 얼라인먼트 마크(6)은 실시형태 2 및 3의 경우와 동일한 방법으로 형성될 수 있다.
우선, 불순물 주입 보호 필름(2)(여기서, SiO2 필름(39))을 도포한다. 포토레지스트 패턴은 포토레지스트 패턴의 개구가 얼라인먼트 마크 형성 영역 A에 위치 하도록 불순물 주입 보호 필름(2)에서 형성된다. 다음에, 포토레지스트 패턴의 개구 아래에 불순물 주입 보호 필름(2)을 제거하고, 기판(31)에서 포토레지스트 패턴을 O2플라즈마, 황산 등으로 제거한다.
다음에, 제 1 불순물 주입 영역이 되는 영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고, 동시에 얼라인먼트 마크 형성 영역A에서 얼라인먼트 마크 형성 포토레지스트 패턴을 형성한다. 불순물 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴을 마스크로서 사용하고, 제 1 불순물 주입 영역 및 얼라인먼트 마크 형성 영역A에 불순물을 주입한다.
그 다음에, 얼라인먼트 마크 형성 영역A에서 불순물 주입 보호 필름(2)을 제거한 부분에서 형성된 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 마스크로서 사용하고 반도체 기판(1)의 얼라인먼트 마크 형성 영역A 상에 건식 에칭 공정을 실시하여 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 형성한다.
실시형태1에 따른 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크의 하나 또는 복수의 홈을 사용하여 얼라인먼트를 실시하고 제 2 불순물 주입 영역(채널 스톱 영역(38))을 형성한다. 제 2 불순물 주입 영역은 제 1 불순물 주입 영역(전하 수송 영역; P형 반도체 활성 영역(36) 및 N형 반도체 활성 영역(37))과 다르다.
또한, 얼라인먼트 마크의 하나 또는 복수의 홈을 사용하여 얼라인먼트를 실시하고 제 3 불순물 주입 영역(P형 반도체 영역(35))을 형성한다. 제 3불순물 주입 영역은 제 1 불순물 주입 영역 및 제 2 불순물 주입 영역과 다르다.
다음에, 도4의 (b)에 도시된 것처럼, SiO2 필름(39)의 전면에 절연필름(예를 들면, Si3N4 필름)을 형성된다. 그 다음에 수광부가 되는 PD부(광전변환부)의 고농도 P형 불순물 확산 영역(34) 위에 Si3N4 필름을 선택적으로 에칭하여 제거한다. 게이트부의 Si3N4 필름(40)은 제거되지 않고 남은 Si3N4 필름(40)으로 구성된다.
게이트부에 형성된 Si3N4 필름(40) 상에 전하 전송 전극(41)을 형성한다. 전하 전송 전극(41)을 피복하기 위해 전하 전송 전극(41) 상에 층간 절연 필름(42)을 형성한다. 또한, 이 경우에, 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크의 하나 또는 복수의 홈을 사용하여 얼라인먼트를 실시하고, 가공필름으로서 전하 수송전극(41)을 형성한다.
또한, 도4의 (c)에 도시된 것처럼, 전하 전송 전극(41)을 마스크의 일부로서 사용하고 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크의 하나 또는 복수의 홈을 사용하여 얼라인먼트를 실시한다. 예를 들면, 소정의 깊이에서 N형 불순물로서 인 이온을 주입하여 제 4의 불순물 주입 영역으로서 PD부의 N형 불순물 확산영역(33)을 형성한다. 예를 들면, N형 불순물의 최표면층에서 붕소이온을 주입하여 제 4 불순물 주입 영역으로서 PD부의 고농도 P형 부순물 확산 영역(34)을 형성한다. 수광부의 광전 변환부는 N형 불순물 확산 영역(33)과 P형 반도체 우물 영역(32) 사이의 PN접합, 및 N형 불순물 확산 영역(33)과 고농도 P형 불순물 확산 영 역(34) 사이의 PD부의 PN 접합에 의해 구성되어 있다.
또한, 도4의 (d)에 도시된 것처럼, 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크의 하나 또는 복수의 홈을 사용하여 얼라인먼트를 실시하고, 전하 전송 전극(41)을 피복하기 위해 층간 절연 필름(42) 상에 고농도 P형 불순물 확산층(34) 위에 고농도 P형 불순물 확산층(34)가 수광할 수 있도록 개구를 갖는 텅스텐(W) 필름, 티탄늄(Ti) 필름 등으로 이루어진 차광필름(43)을 형성한다.
차광필름(43)이 형성된 기판부 전면에 평탄화 필름으로서 층간 절연 필름(44)와 PSG(인 실리케이트 유리) 등의 재료로 이루어진 BPSG 필름(45)을 이 순서로 형성한 후 마이크로렌즈(도시안됨)를 형성한다. 따라서, 실시형태6에 따른 CCD 고체 촬상 장치(50)를 제조한다.
보다 구체적으로, 실시형태6에 따른 고체 촬상 장치(50)를 제조하는 방법은: 예를 들면, 도1a에 도시된 본 발명에 따른 얼라인먼트 마크 형성 방법에 따라서 형성된 얼라인먼트 마크(6)을 사용하고, 포토레지스트 필름(4)의 불순물 주입 방지 레지스트 패턴(4b)를 마스크로서 사용하는 얼라인먼트를 실시하여 얼라인먼트 타켓층이 되는 불순물 주입 영역(5)(제 1 불순물 영역; P형 반도체 활성 영역(36) 및 N형 반도체 활성 영역(37))으로서 전하 수송 영역과 다른 제 2 불순물 영역으로서 채널 스톱 영역(38)을 형성하는 제 2 불순물 영역 형성 단계; 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 판독 게이트 영역(P형 반도체 영역(35))을 제 3 불순물 영역으로 형성하는 제 3 불순물 영역 형성 단계;얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역 상에 절연필름을 통해 가공층으로서 전하 전송 전극(41)을 형성하는 전하 전송 전극 형성 단계; 전하 수송전극(41)을 마스크의 일부로서 사용하고 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고 포토다이오드 영역을 수광영역(제 4 불순물 영역; PD부; N형 불순물 확산 영역(33) 및 고농도 P형 불순물 확산 영역(34))으로서 형성하는 제 4 불순물 영역 형성 단계; 및 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고 절연필름을 통해 상기에서 전하 전송 전극(41)을 피복하고 포토다이오드 영역(PD부)이 수광할 수 있도록 개구를 갖는 차광필름(43)을 형성하는 차광필름 형성 단계를 포함한다.
상기 기재된 것처럼, 실시형태 6에 따라서, 도1a에 도시된 것처럼, 예를 들면 우선 불순물 주입 방지 필름으로서 포토레지스트 필름을 도포한다. 그 다음에, 얼라인먼트 마크 형성 영역 A에서 형성된 개구(3a)를 갖는 포토레지스트 필름(3)에 포토레지스트 패턴을 마스크로서 사용하는 에칭공정을 실시하여 얼라인먼트 마크 형성 영역A의 불순물 주입 보호 필름(2)를 제거한다.
다음에, 얼라인먼트 타겟층으로서 하고 싶은 불순물 주입 영역(5)의 불순물 주입 방지 포토레지스트 패턴(4b)을 형성하고, 동시에 얼라인먼트 마크 형성 포토레지스트 패턴(4a)를 형성한다. 불순물 주입 방지 포토레지스트 패턴(4b)와 얼라인먼트 마크 형성 포토레지스트 패턴(4a)이 형성된 포토레지스트 필름(4)을 마스크로서 사용하여 제 1 불순물 주입을 실시한다. 그 다음에, 반도체 기판(1) 상에 노출된 포토레지스트 패턴(4a)를 마스크로서 사용하여 반도체 기판(1)의 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 가공형성한다. 얼라인먼트 마크(6)가 되는 하 나 또는 복수의 홈의 위치를 참조로 사용함으로써, 도2에 도시된 다른 불순물 주입 영역(15)을 우수한 정밀도로 형성할 수 있다. 이러한 것처럼, 반도체 장치 제조공정 및 고체 촬상 장치 제조공정에 있어서, 불순물 주입 영역(5)과 다른 불순물 주입 영역(15) 사이 및 불순물 주입 영역(5)와 다음 단계에서 형성된 가공층(예를 들면, 배선층, 차광필름(43) 등으로서 전하 전송 전극(41)) 사이의 얼라인먼트 정밀도의 허용치를 더욱 감소시킬 수 있는 얼라인먼트 마크 형성 방법을 얻을 수 있다.
불순물 주입 영역을 얼라인먼트 타겟층으로서 사용하고, 후속의 불순물 주입 영역 형성 단계 및 다음의 배선층, 차광필름 등을 가공하는 단계에서 리소그래피시에 얼라인먼트 정밀도를 개선하여 필요한 장치 특성을 얻을 수 있다.
실시형태6에서, 본 발명에 따른 CCD 고체 촬상 장치(50)을 제조하는 방법은:본 발명에 따른 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크(6)를 사용하여 얼라인먼트를 실시하고, 포토레지스트 필름(4)의 불순물 주입 방지 레지스트 패턴(4b)를 마스크로서 사용하여 얼라인먼트 타겟층이 되는 불순물 주입 영역(5)(제 1 불순물 영역; P형 반도체 활성 영역(36) 및 N형 반도체 활성영역(37))으로서 전하 수송 영역과 다른 제 2 불순물 영역으로서 채널 스톱 영역(38)을 형성하는 제 2 불순물 영역 형성 단계; 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고 제 3 불순물 영역으로서 판독게이트 영역(P형 반도체 영역(35))을 형성하는 제 3 불순물 영역 형성 단계; 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역 상에 절연필름을 통해 가공층으로서 전하 전송 전극(41) 을 형성하는 전하 전송 전극 형성 단계; 전하 전송 전극(41)을 마스크의 일부로서 사용하고 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고 포토다이오드 영역을 수광부(제 4 불순물 영역; PD부; N형 불순물 확산 영역(33) 및 고농도 P형 불순물 확산 영역(34))로서 형성하는 제 4 불순물 영역 형성 단계; 및 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고 절연필름을 통해 그 위에 전하 전송 전극(41)을 피복하고 포토다이오드 영역(PD부)를 수광할 수 있도록 개구를 갖는 차광필름(43)을 형성하는 차광필름 형성 단계를 포함한다. 그러나, 본 발명은 이것으로 제한되지 않는다. 또한, CCD 고체 촬상 장치(50)을 제조하는 방법은 하기와 같이 구성될 수 있다.
제 4 불순물 영역 형성 단계를 실시하는 경우 전하 전송 전극(41)을 마스크로서 사용하지 않고, 전하 전송 전극(41)을 형성하기 전에(전하 전송 전극 형성 단계 전에) 및 제 1 내지 제 3 불순물 영역 형성 단계 후에 포토다이오드 영역(PD부; N형 불순물 확산 영역(33) 및 고농도 P형 불순물 확산 영역(34))을 형성하는 제 4 불순물 영역 형성 단계를 형성할 수 있다. 이 경우에, 제 1 내지 제4 불순물 주입 영역, 전하 수송 영역, 채널 스톱 영역, 판독 게이트 영역 및 포토다이오드 영역을 그 임의의 순서로 형성한다. 그 후에, 얼라인먼트 마크(6)을 사용하여 얼라인먼트를 실시하고, 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역 상에 절연필름을 통해 가공층으로서 전하 전송 전극(41)을 형성하는 전하 전송 전극 형성 단계; 및 전하 전송 전극 형성 단계 후에 얼라인먼트 마크(6)를 사용하여 얼라인먼트 실시하고 절연필름을 통해 그 위에 전하 전송 전극(41)을 피복하 고 포토다이오드 영역(PD부;N형 불순물 확산 영역(33) 및 고농도 P형 불순물 확산 영역(34))을 수광할 수 있도록 한 개구를 갖는 차광필름(43)을 형성하는 차광필름 형성 단계를 포함한다.
상기 기재된 것처럼, 본 발명에 따라서, 도1a에 도시된 것처럼, 우선 불순물 주입 방지 필름(2)을 반도체 기판(1) 상에 도포한다. 그 다음에, 얼라인먼트 마크 형성 영역 A에서 형성된 개구(3a)를 갖는 포토레지스트 필름(3)의 패턴을 마스크로서 사용하는 에칭 공정을 실시하여 얼라인먼트 마크 형성 영역A의 불순물 주입 보호 필름(2)을 제거한다. 다음에, 얼라인먼트 타겟층으로서 하고 싶은 불순물 주입 영역(5)에 대한 불순물 주입 방지 포토 레지스트 패턴(4b)을 형성하고, 동시에 얼라인먼트 마크 형성 포토레지스트 패턴(4a)을 노광하여 형성한다. 포토레지스트 필름을 사용하여 제 1 불순물 주입을 실시한다. 그 다음에, 반도체 기판(1) 위에 개구를 갖는 얼라인먼트 형성 포토 레지스트 패턴(4a)을 마스크로서 사용하여 반도체 기판(1)에서 얼라인먼트 마크(6)가 되는 하나 또는 복수의 홈을 가공형성한다. 얼라인먼트 마크(6)을 참조로서 사용하고 불순물 주입 영역(5)를 얼라인먼트 타겟층으로서 사용함으로써 불순물 주입 영역(5)을 형성하는 단계와 배선층, 차광층 등을 가공하는 후속의 단계 사이의 얼라인먼트 정밀도를 개선할 수 있다.
본 발명에 따른 얼라인먼트 마크 형성 방법은 실시형태 1~3에 대해 실시예로서 기재되어 있다. 그러나, 본 발명은 이것으로 제한되지 않는다. 즉, 본 발명은 불순물 주입 영역을 얼라인먼트 타겟층으로서 사용하고 불순물 주입 영역을 형성하는데 사용된 동일한 레지스트 필름을 마스크로서 사용해서 후속의 불순물 주입 단 계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때 사용되는 얼라인먼트 마크를 형성하는 얼라인먼트 마크 형성 단계를 포함할 필요가 있다. 이 와 같이, 동일한 포토레지스트 필름을 마스크로서 사용하여 불순물 주입 영역 및 얼라인먼트 마크를 형성함으로써, 얼라인먼트 정밀도를 개선하고 미세화된 반도체 장치 및 고체 촬상 장치에 적응하기 위한 본 발명의 목적을 이행할 수 있다. 이 경우에, 얼라인먼트 마크 형성 단계는 얼라인먼트 마크(6)를 형성하기 전에 적어도 불순물 주입 영역(5)(불순물이 주입될 때 반도체 기판(1)의 표면이 거칠게 되는 것을 보호하기 위해 불순물 주입 보호 필름(2))에 상응하는 반도체 기판(1)의 최표면을 보호하기 위해 보호 필름을 형성하는 보호 필름 형성 단계를 포함할 필요가 있다.
또한, 실시형태 1 내지 3은 실시형태 1 내지 3에 따라서, 홈 형성 단계에서 단일의 레지스트 필름이 마스크로서 사용하여 반도체 기판(1)의 얼라인먼트 마크 형성 영역A에서 얼라인먼트 마크(6)로서 하나 또는 복수의 홈을 형성하는 경우를 설명한다. 그러나, 본 발명은 이것으로 제한되지 않는다. 또한, 홈은 단일의 막대 형상 홈, 서로 인접하도록 배열된 복수의 막대 형상 홈, 하나 또는 복수의 격자상 홈 및 하나 또는 복수의 홀(복수의 홀에 의해 소정의 기호 또는 모양의 아웃라인을 형성하는 경우) 중 어느 하나이어도 좋다.
상기 기재된 것처럼, 본 발명은 그 바람직한 실시형태 1 내지 6을 사용하여 예시될 수 있다. 그러나, 본 발명은 상기 기재된 실시형태 1 내지 6에 대해서만 해석될 필요는 없다. 본 발명의 범위는 청구항에 대해서만 해석될 필요가 있다. 또한 당업자는 본 발명의 설명 및 바람직한 본 발명의 실시형태 1~6의 상세한 설명에서 공지의 기술을 기초로 해서 기술에 상당한 범위를 실시할 수 있는 것으로 이해된다. 또한, 본 명세서에서 임의의 특허, 임의의 특허출원 및 임의의 인용된 문헌은 구체적으로 기재되어 있는 내용과 동일한 방법으로 본 명세서에 대해 참조로서 포함될 필요가 있다.
본 발명에 따라서, 불순물 주입 영역은 반도체 장치를 제조하는 단계중에서 불순물 주입 영역 사이에 얼라인먼트 정밀도의 허용치를 감소시키고 또한 불순물 주입 영역과 불순물 주입 단계 후에 형성된 가공층(예를 들면, 배선층, 차광 필름 등) 사이의 얼라인먼트 정밀도의 허용치를 감소시키기 위해 얼라인먼트 타겟층으로서 사용될 수 있는 얼라인먼트 마크 형성 방법; 얼라인먼트 마크 형성 방법을 사용한 얼라인먼트 방법; 및 반도체 장치 및 고체 촬상 장치를 얼라인먼트 마크 형성 방법을 사용함으로써 형성된 얼라인먼트 마크를 사용하여 얼라인먼트를 실시함으로써 제조하기 위한 반도체 장치 제조방법 및 고체 촬상 장치 제조방법의 분야에서, 반도체 장치 또는 고체 촬상 장치의 제조공정에 있어서, 동일한 레지스트 필름을 마스크로서 사용하여 불순물 주입 영역 및 얼라인먼트 마크를 형성하고 불순물 주입 영역을 얼라인먼트 타겟층으로서 사용함으로써, 불순물 주입 영역 사이, 또한 불순물 주입 영역과 다음 단계에서 형성된 가공층(예를 들면, 배선층, 차광필름 등) 사이의 얼라인먼트 정밀도를 제조공정에서 가장 엄격한 얼라인먼트 정밀도에 필요한 값에 상당한 고정밀 얼라인먼트 허용치로 관리할 수 있다. 따라서, 미세화 반도체 장치 및 고체 촬상 장치에 적응할 수 있다.
또한, 반도체 기판 또는 소자 분리절연층에 형성된 하나 또는 복수의 홈이 얼라인먼트 마크로서 사용될 수 있기 때문에, 얼라인먼트에 대한 광원으로부터 입사광에 대해 단차부로부터 산란된 광을 검출 단일파형으로서 사용한 얼라인먼트 마크의 위치를 검출하는 얼라인먼트 방법, 및 얼라인먼트 마크 부분 위에서 본 화상을 사용하여 단차부의 엣지부에서 관찰된 명암을 검출 단파형으로서 사용하는 얼라인먼트 마크의 검출위치에 대한 얼라인먼트 방법 등의 각종 얼라인먼트 방법에 의해 얼라인먼트를 실시할 수 있다.
또한, 단지 얼라인먼트 마크 형성 영역만이 개구를 갖고, 얼라인먼트 마크 형성 영역 이외에 부분은 불순물 보호 필름 또는 레지스트 필름으로 도포하기 때문에, 홈을 가공을 하고 싶지 않은 활성영역의 반도체 기판 영역에 홈이 가공되지 않고, 또는 반도체 기판에 손상을 일으키지 않도록 에칭 조건을 선택하여 반도체 기판을 가공한다. 이러한 것처럼, 반도체 장치 또는 고체 촬상 장치의 필요한 특성을 얻을 수 있다.
각종 다른 변경은 명백해지고 당업자에 의해 본 발명의 정신과 범위를 벗어나지 않고 용이하게 행해질 수 있다. 따라서, 여기서 첨부된 청구항의 범위는 여기서 기재된 설명에 제한되지 않지만, 다소 넓게 해석되는 것으로 의도된다.
도1a의 (a)~(e)는 본 발명의 실시형태1에 따른 얼라인먼트 마크 형성 방법을 설명하기 위한 반도체 장치를 제조하는 단계에서 필수적인 부분을 도시한 종단면도이다.
도1b의 (a)~(d)는 본 발명의 실시형태2에 따른 얼라인먼트 마크 형성 방법을 설명하기 위해 반도체 장치의 제조단계에서 필수적인 부분을 도시한 종단면도이다.
도1c의 (a)~(c)는 본 발명의 실시형태3에 따른 얼라인먼트 마크 형성 방법을 설명하기 위해 반도체 장치의 제조단계에서 필수적인 부분을 도시한 종단면도이다.
도2의 (a) 및 (b)는 각각 본 발명의 실시형태 4에 따른 얼라인먼트 방법을 설명하기 위한 도면이고, 도1a의 (d)에 도시된 얼라인먼트 마크 형성 단계에서 형성된 얼라인먼트 마크를 사용하여 다른 불순물 주입 영역의 얼라인먼트를 실시하는 경우에 얼라인먼트 정밀도를 설명하기 위한 반도체 장치를 제조하는 단계에서 필수적인 부분을 도시한 종단면도이다.
도3의 (a) 및 (b)는 각각 본 발명의 실시형태 5에 따른 얼라인먼트 방법을 설명하기 위한 도면이고, 도1a의 (d)에 도시된 얼라인먼트 마크 형성 단계에서 형성된 얼라인먼트 마크를 사용하여 불순물 주입 영역과 이하의 단계에서 형성된 배선층 사이의 얼라인먼트를 실시하는 경우에 얼라인먼트 정밀도를 설명하기 위한 반도체 장치를 제조하는 단계에서 필수적인 부분을 도시한 종단면도이다.
도4의 (a) 및 (d)는 각각 본 발명의 실시형태 6에 따른 고체 촬상 장치를 제조하는 단계를 설명하기 위해 기판부를 도시한 종단면도이다.
도5의 (a)~(c)는 각각 종래의 얼라인먼트 마크 형성 방법을 설명하기 위해 종래의 반도체 장치를 제조하는 단계를 도시하는 종단면도이다.
A 얼라인먼트 마크 형성 영역
B 활성 영역
D 얼라인먼트 마크(6)과 불순물 주입 영역(15) 사이의 거리
d 불순물 주입 영역(15)에 대한 어긋남 허용 범위
1 반도체 기판
2 불순물 주입 보호 필름
2a 불순물 주입 보호 필름에 전사된 얼라인먼트 마크 형성 패턴
2b 불순물 주입 보호 필름에 전사된 불순물 주입 방지 패턴
(다른 부분)
3 포토레지스트 필름
3a 얼라인먼트 마크 영역 형성용 포토레지스트 패턴(개구)
4 포토레지스트 필름
4a 얼라인먼트 마크 형성용 포토레지스트 패턴
4b 불순물 주입 방지 포토 레지스트 패턴
5 불순물 주입 영역(얼라인먼트 타켓 층)
6 얼라인먼트 마크(상기 기판에 가공된 부분; 홈)
7 포토레지스트 필름
7a 얼라인먼트 마크 형성 포토레지스트 패턴
7b 불순물 주입 방지 포토레지스트 패턴
8 포토레지스트 필름
8a 얼라인먼트 마크 영역 형성용 포토레지스트 패턴
9 소자 분리 절연층
10 포토레지스트 필름
10a 얼라인먼트 마크 형성용 포토 레지스트 패턴
10b 불순물 주입 방지 포토레지스트 패턴
11 포토레지스트 필름
11b 불순물 주입 방지 포토레지스트 패턴
12 옥사이드 필름
13 배선필름
13b 배선층
14 포토레지스트 필름
14a 배선층 가공 포토레지스트 패턴
15 다른 불순물 주입 영역
31 N형 실리콘 기판
32 P형 반도체 우물 영역
33 N형 불순물 확산 영역
34 고농도 P형 불순물 확산 영역
35 P형 반도체 영역
36 P형 반도체 활성 영역
37 N형 반도체 활성영역
38 채널 스톱 영역(P형 불순물 확산 영역)
39 SiO2 필름
40 Si3N4 필름
41 전하 전송 전극
42 층간 절연필름
43 차광필름
44 층간 절연 필름
45 BPSG 필름
50 CCD 고체 촬상 장치(반도체 장치)
D1 얼라인먼트 마크(102)와 불순물 주입 영역(104) 사이의 거리
D2 얼라인먼트 마크(102)와 불순물 주입 영역(106) 사이의 거리
d1 불순물 주입 영역(104)의 어긋남 허용 범위
d2 불순물 주입 영역(106)의 어긋남 허용 범위
101 반도체 기판
102 얼라인먼트 마크(종래)
103 불순물 주입 보호 필름
104 불순물 주입 영역
105 포토레지스트 필름
105a 불순물 주입 방지 포토레지스트 패턴
106 다른 불순물 주입 영역
107 포토레지스트 필름
107a 다른 불순물 주입 방지 포토레지스트 패턴
Claims (76)
- 불순물 주입 영역을 얼라인먼트 타켓층으로서 사용하고 불순물 주입 영역을 형성하는데 사용된 동일한 레지스트 필름을 마스크로서 사용하여 다음의 후속의 주입 단계 및 후속의 가공층 형성 단계 중 하나 이상에서 패터닝을 실시할 때에 사용되는 얼라인먼트 마크를 형성하는 얼라인먼트 마크 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 1 항에 있어서, 상기 레지스트 필름은 얼라인먼트 마크를 형성하기 위한 레지스트 패턴 및 불순물 주입 영역을 형성하기 위한 레지스트 패턴을 포함하고, 상기 레지스트 패턴은 동시에 노광하여 형성되는 것을 특징으로 하는 얼라인마크 형성 방법.
- 제 1 항에 있어서, 상기 얼라인먼트 마크를 형성하기 전에, 상기 얼라인먼트 마크 형성 단계는 적어도 불순물 주입 영역에 상응하는 반도체 기판의 최표면을 보호하기 위한 보호 필름을 형성하는 보호 필름 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 2 항에 있어서, 상기 얼라인먼트 마크를 형성하기 전에, 상기 얼라인먼트 마크 형성 단계는 적어도 불순물 주입 영역에 상응하는 반도체 기판의 최표면을 보 호하기 위한 보호 필름을 형성하는 보호 필름 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 3 항에 있어서, 상기 보호 필름 형성 단계는,반도체 기판 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계; 및얼라인먼트 마크 형성 영역에서 불순물 주입 보호 필름을 제거하는 보호 필름 제거 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 4 항에 있어서, 상기 보호 필름 형성 단계는,반도체 기판 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계; 및얼라인먼트 마크 형성 영역에서 불순물 주입 보호 필름을 제거하는 보호 필름 제거 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 1 항에 있어서, 상기 얼라인먼트 마크 형성 단계는,반도체 기판 상에 레지스트 필름을 도포하고, 불순물 주입 영역이 되는 활성 영역 위에 개구부를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 레지스트 패턴 형성 단계; 및불순물 주입 단계 전에 또는 불순물 주입 단계 후에 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 반도체 기판의 얼라인먼트 마크 형성 영역에서 얼라인먼트 마크로서 하나 또는 복수의 홈을 형성하는 홈 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 홈 형성 단계는 불순물 주입 방지 레지스트 패턴에 상응하는 불순물 주입 보호 필름에 단차부를 형성하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 하나 또는 복수의 홈이 형성될 때, 불순물 주입 영역의 반도체 기판을 불순물 주입 보호 필름으로 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 8 항에 있어서, 하나 또는 복수의 홈이 형성될 때, 불순물 주입 영역의 반도체 기판을 불순물 주입 보호 필름으로 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 1 항에 있어서, 얼라인먼트 마크 형성 단계는,반도체 기판 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계;상기 불순물 주입 보호 필름 상에 레지스트 필름을 도포하고, 이 레지스트 필름에 불순물 주입 영역이 되는 활성영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 및 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수개의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 제 1 레지스트 패턴 형성 단계;불순물 주입 단계 전에 또는 불순물 주입 단계 후에 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 레지스트 필름의 개구에 상응하는 불순물 주입 보호 필름의 일부 또는 전체를 제거하여 불순물 주입 보호 필름에 단차부를 형성하는 단차부 형성 단계;상기 레지스트 필름을 제거하는 레지스트 필름 제거 단계;반도체 기판 상에 다른 레지스트 필름을 새롭게 도포하고, 다른 레지스트 필름에 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 영역 형성 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 단계; 및상기 얼라인먼트 마크 영역 형성 레지스트 패턴이 형성된 레지스트 필름 및 상기 얼라인먼트 마크 형성용 패턴이 형성된 불순물 주입 보호 필름을 마스크로서 사용하여 반도체 기판의 얼라인먼트 마크 형성 영역에 하나 또는 복수개의 홈을 얼라인먼트 마크로서 형성하는 홈 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 1 항에 있어서, 소자를 분리할 목적으로 반도체 기판 상에 절연층을 형성하는 절연 필름 형성 단계를 더욱 포함하고;상기 얼라인먼트 마크 형성 단계는,반도체 기판 및 절연층 상에 불순물 주입 보호 필름을 도포하는 보호 필름 도포 단계;상기 불순물 주입 보호 필름 상에 레지스트 필름을 도포하고, 불순물 주입 영역이 되는 활성 영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 상기 절연필름 형성 단계에서 얼라인먼트 마크 형성 영역에서 형성된 절연층에서 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 레지스트 패턴 형성 단계; 및불순물 주입 단계 전에 또는 불순물 주입 단계 후에, 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 레지스트 필름의 개구에 상응하는 불순물 주입 보호 필름의 일부 또는 전체를 선택적으로 제거하고 제거된 불순물 주입 보호 필름 아래에 절연층의 일부를 제거하여 얼라인먼트 마크가 되는 하나 또는 복수의 홈부를 형성하는 홈 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 1 항에 있어서, 소자를 분리할 목적으로 반도체 기판 상에 절연층을 형성하는 절연필름 형성 단계를 더욱 포함하고;상기 얼라인먼트 마크 형성 단계는,반도체 기판 상에 레지스트 필름을 도포하고, 불순물 주입 영역이 되는 활성영역 위에 개구를 갖는 불순물 주입 방지 레지스트 패턴을 형성하고 상기 절연층 형성 단계에서 얼라인먼트 마크 형성 영역에서 형성된 절연층에서 얼라인먼트 마크가 되는 영역 위에 하나 또는 복수의 개구를 갖는 얼라인먼트 마크 형성 레지스트 패턴을 형성하는 레지스트 패턴 형성 단계; 및불순물 주입 단계 전에 또는 불순물 주입 단계 후에, 불순물 주입 방지 레지스트 패턴 및 얼라인먼트 마크 형성 레지스트 패턴이 형성된 레지스트 필름을 마스크로서 사용하여 레지스트 필름의 개구에 상응하는 절연층의 일부를 제거하여 얼라인먼트 마크가 되는 하나 또는 복수의 홈을 형성하는 홈 형성 단계를 포함하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 5 항에 있어서, 불순물 주입 보호 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 6 항에 있어서, 불순물 주입 보호 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 8 항에 있어서, 불순물 주입 보호 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 불순물 주입 보호 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 불순물 주입 보호 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 절연 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 13 항에 있어서, 절연 필름으로서 옥사이드 필름 및 니트라이드 필름 중 하나 이상을 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 레지스트 필름은 불순물이 주입될 때 불순물의 침투를 방지하기 위해 필요한 필름 두께를 갖도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 레지스트 필름은 불순물이 주입될 때 불순물의 침투를 방지하기 위해 필요한 필름 두께를 갖도록 설정하는 것을 특징으로 하는 얼라 인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 불순물 주입 보호 필름은, 상기 홈 형성 단계 또는 상기 단차부 형성 단계에서 불순물 주입 보호 필름내에서 에칭이 완료되도록 하는 필름 두께를 갖도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 불순물 주입 보호 필름은, 상기 홈 형성 단계 또는 상기 단차부 형성 단계에서 불순물 주입 보호 필름내에서 에칭이 완료되도록 하는 필름 두께를 갖도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 불순물 주입 보호 필름은, 상기 홈 형성 단계 또는 상기 단차부 형성 단계에서 불순물 주입 보호 필름내에서 에칭이 완료되도록 하는 필름 두께를 갖도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 불순물 주입 보호 필름은, 상기 홈 형성 단계 또는 상기 단차부 형성 단계에서 불순물 주입 보호 필름을 제거하여 얇아지는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체의 기판 또는 장치 특성에 영향을 미치지 않도록 하는 필름 두께를 갖도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 불순물 주입 보호 필름은, 상기 홈 형성 단계 또는 상기 단차부 형성 단계에서 불순물 주입 보호 필름을 제거하여 얇아지는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체의 기판 또는 장치 특성에 영향을 미치지 않도록 하는 필름 두께를 갖도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 불순물 주입 보호 필름은, 상기 홈 형성 단계 또는 상기 단차부 형성 단계에서 불순물 주입 보호 필름을 제거하여 얇아지는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체의 기판 또는 장치 특성에 영향을 미치지 않도록 하는 필름 두께를 갖도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 불순물 주입 보호 필름은 그 필름 두께가 50Å(50Å포함)~2000Å(2000Å포함)이도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 불순물 주입 보호 필름은 그 필름 두께가 50Å(50Å포함)~2000Å(2000Å포함)이도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 불순물 주입 보호 필름은 그 필름 두께가 50Å(50Å포함)~2000Å(2000Å포함)이도록 도포하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 8 항에 있어서, 에칭 조건은 제거될 불순물 주입 보호 필름의 필름 두께가 불순물 주입 보호 필름의 전체 필름 두께의 10%(10%포함)~100%(100%포함)이도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 에칭 조건은 제거될 불순물 주입 보호 필름의 필름 두께가 불순물 주입 보호 필름의 전체 필름 두께의 10%(10%포함)~100%(100%포함)이도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 에칭 조건은 제거될 불순물 주입 보호 필름의 필름 두께가 불순물 주입 보호 필름의 전체 필름 두께의 10%(10%포함)~100%(100%포함)이도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 8 항에 있어서, 상기 불순물 주입 보호 필름에서 단차부의 형성은 불순물 주입 보호 필름과 반도체 기판 사이의 에칭 속도의 차가 충분히 얻어지도록,습식 에칭기술에서 에칭액의 형태, 농도 및 액침시간을 설정하고,건식 에칭 기술에서 진공도, 가스혼합비, 가스유량 및 플라스마 인가전압을 설정하는 습식 에칭 기술 및/또는 건식 에칭 기술로 실시하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 불순물 주입 보호 필름에서 단차부의 형성은 불순물 주입 보호 필름과 반도체 기판 사이의 에칭 속도의 차가 충분히 얻어지도록,습식 에칭기술에서 에칭액의 형태, 농도 및 액침시간을 설정하고,건식 에칭 기술에서 진공도, 가스혼합비, 가스유량 및 플라스마 인가전압을 설정하는 습식 에칭 기술 및/또는 건식 에칭 기술로 실시하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 불순물 주입 보호 필름에서 단차부의 형성은 불순물 주입 보호 필름과 반도체 기판 사이의 에칭 속도의 차가 충분히 얻어지도록,습식 에칭기술에서 에칭액의 형태, 농도 및 액침시간을 설정하고,건식 에칭 기술에서 진공도, 가스혼합비, 가스유량 및 플라스마 인가전압을 설정하는 습식 에칭 기술 및/또는 건식 에칭 기술로 실시하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 얼라인먼트 마크 형성 후에, 반도체 기판에서 불순물 주입 보호 필름 전체를 제거하고, 후속의 불순물 주입 단계에서 불순물 주입 보호 필름을 새롭게 도포하는 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 얼라인먼트 마크 형성 후에, 반도체 기판에서 불순물 주입 보호 필름 전체를 제거하고, 후속의 불순물 주입 단계에서 불순물 주입 보호 필름을 새롭게 도포하는 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 얼라인먼트 마크 형성 후에, 반도체 기판에서 불순물 주입 보호 필름 전체를 제거하고, 후속의 불순물 주입 단계에서 불순물 주입 보호 필름을 새롭게 도포하는 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 제 2 레지스트 패턴 형성 단계에서는 얼라인먼트 마크 형성 영역을 노광하고 현상하여 다른 레지스트 필름에 패턴을 형성하고, 해상된 얼라인먼트 마크 형성용 패턴을 갖는 다른 레지스트 필름을 마스크로서 사용하여 불순물 주입 보호 필름에 형성된 얼라인먼트 마크 형성용 패턴을 노출시키는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 제 2 레지스트 패턴 형성 단계에서는 불순물 주입 영역의 반도체 기판을 피복하도록 다른 레지스트 패턴을 형성하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 홈 형성 단계에서, 홈깊이는 불순물 주입 보호 필름 과 반도체 기판 사이의 에칭속도의 차를 고려하여, 상기 불순물 주입 보호 필름의 필름 두께가 반도체 기판 상에 소정의 필름 두께 이상 잔존하고 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 악영향을 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈 형성 단계에서, 홈깊이는 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도의 차를 고려하여, 상기 불순물 주입 보호 필름의 필름 두께가 반도체 기판 상에 소정의 필름 두께 이상 잔존하고 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 악영향을 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 홈 형성 단계에서, 홈깊이는 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도의 차를 고려하여, 상기 불순물 주입 보호 필름의 필름 두께가 반도체 기판 상에 소정의 필름 두께 이상 잔존하고 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 악영향을 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈 형성 단계에서, 홈 깊이는 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도 차를 고려하여, 상기 불순물 주입 보호 필름이 얼라인먼트 마크 형성 영역에서 홈 이외의 반도체 기판 상에 소정의 필름 두께 이 상의 필름 두께를 갖도록 잔존하거나 불순물 주입 보호 필름 전부가 정확히 제거되도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈 형성 단계에서, 에칭차는 불순물 주입 보호 필름과 반도체 기판 사이의 에칭속도 차를 고려하여, 상기 불순물 주입 보호 필름이 얼라인먼트 마크 형성 영역에서 홈이외의 반도체 기판 상에 소정의 필름 두께 이상의 필름 두께를 갖도록 잔존하거나 불순물 주입 보호 필름의 전체가 정확히 제거되도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 홈의 깊이와 폭 및 홈 사이의 간격 중에서, 적어도 홈의 깊이는 홈 형성 단계후의 단계에서 도포되고 가공된 가공층의 표면상에 하나 또는 복수의 홈이 전파되어 나타나도록 설정되는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 홈의 깊이와 폭 및 홈 사이의 간격 중에서, 적어도 홈의 깊이는 홈 형성 단계후의 단계에서 도포되고 가공된 가공층의 표면상에 하나 또는 복수의 홈이 전파되어 나타나도록 설정되는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 홈 형성 단계에서, 상기 홈의 깊이는 5nm(5nm포함 )~150nm(150nm포함)으로 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈 형성 단계에서, 상기 홈의 깊이는 5nm(5nm포함)~150nm(150nm포함)으로 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 50 항에 있어서, 상기 홈 형성 단계에서, 상기 홈의 깊이는 40nm(40nm포함)~80nm(80nm포함)로 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 51 항에 있어서, 상기 홈 형성 단계에서, 상기 홈의 깊이는 40nm(40nm포함)~80nm(80nm포함)로 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 홈 형상이 상기 홈 형성 단계 후의 단계에서 도포되고 가공된 가공층의 표면상에 전파되지 않아서 나타나지 않을 경우에, 상기 홈 위에 위치한 가공층의 부분을 제거하여 홈을 노출시키는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈 형상이 상기 홈 형성 단계 후의 단계에서 도포되고 가공된 가공층의 표면상에 전파되지 않아서 나타나지 않을 경우에, 상기 홈 위에 위치한 가공층의 부분을 제거하여 홈을 노출시키는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 홈 형상이 상기 홈 형성 단계 후의 단계에서 도포되고 가공된 가공층의 표면상에 전파되지 않아서 나타나지 않을 경우에, 상기 홈 위에 위치한 가공층의 부분을 제거하여 홈을 노출시키는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 홈 형성 단계에서, 에칭 조건은 반도체 기판 및 불순물 주입 보호 필름의 각각에 대한 에칭속도를 고려하고, 또한 상기 불순물 주입 보호 필름의 필름두께가 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 영향을 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈 형성 단계에서, 에칭 조건은 반도체 기판에 대해 불순물 주입 보호 필름에 전사된 얼라인먼트 마크 형성 패턴의 에칭속도를 고려하고, 상기 불순물 주입 보호 필름의 필름 두께가 단차부 형성 단계에서 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 영향을 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 홈 형성 단계에서, 에칭 조건은 반도체 기판에 대한 불순물 주입 보호 필름 및 절연필름 각각에 대한 에칭속도를 고려하고, 또한 상기 불순물 주입 보호 필름의 필름 두께가 활성영역이 되는 반도체 기판의 표면 또 는 장치 특성에 영향을 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 13 항에 있어서, 상기 홈 형성 단계에서, 에칭 조건은 반도체 기판에 대한 절연 필름에 대한 에칭 속도를 고려하고, 또한 상기 불순물 주입 보호 필름의 필름 두께가 활성영역이 되는 반도체 기판의 표면 또는 장치 특성에 미치지 않도록 설정하는 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 7 항에 있어서, 상기 홈은 단일의 막대 형상 홈, 서로 인접하도록 배열된 복수의 막대 형상 홈, 하나 또는 복수의 격자상 홈 및 하나 또는 복수의 홀 중 적어도 하나인 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 11 항에 있어서, 상기 홈은 단일의 막대 형상 홈, 서로 인접하도록 배열된 복수의 막대 형상 홈, 하나 또는 복수의 격자상 홈 및 하나 또는 복수의 홀 중 적어도 하나인 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 12 항에 있어서, 상기 홈은 단일의 막대 형상 홈, 서로 인접하도록 배열된 복수의 막대 형상 홈, 하나 또는 복수의 격자상 홈 및 하나 또는 복수의 홀 중 적어도 하나인 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 13 항에 있어서, 상기 홈은 단일의 막대 형상 홈, 서로 인접하도록 배열된 복수의 막대 형상 홈, 하나 또는 복수의 격자상 홈 및 하나 또는 복수의 홀 중 적어도 하나인 것을 특징으로 하는 얼라인먼트 마크 형성 방법.
- 제 1 항에 기재된 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하여, 얼라인먼트 마크 형성 단계 후에 형성된 불순물 주입 영역 및 가공층 중 하나 이상의 위에 얼라인먼트를 실시하는 것을 특징으로 하는 얼라인먼트 방법.
- 제 1 항에 기재된 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하고 불순물 주입 방지 레지스트 패턴을 마스크로서 사용하여 다른 불순물 주입 영역과 가공층 중 하나 이상을 형성하는 단계를 포함하고, 상기 다른 불순물 주입 영역은 그 불순물 이온이 주입된 불순물 주입 영역과 다른 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항에 기재된 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고, 상기 레지스트 필름에 형성된 불순물 주입 방지 레지스트 패턴을 마스크로서 사용하여 불순물이 주입된 제 1 불순물 영역과 다른 제 2 불순물 영역을 형성하는 제 2 불순물 영역 형성 단계; 및상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 3 불순물 영역 을 형성하는 제 3 불순물 주입 영역 형성 단계를 포함하고:상기 제 1 내지 제 3 불순물 주입 영역은 전하 전송 영역, 채널 스톱 영역 및 판독게이트 영역 각각에 그 임의의 순서로 형성되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 67 항에 있어서,상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역 상에 절연 필름을 통해 가공필름으로서 전하 전송 전극을 형성하는 전하 전송 전극 형성 단계; 및상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 상기 전하전송 전극을 마스크의 일부로서 사용하여 포토다이오드 영역을 형성하는 제 4 불순물 영역 형성 단계를 더욱 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 68 항에 있어서, 제 4 불순물 영역 형성 단계 후에,상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 절연필름을 통해 전하 전송 전극을 피복하고 상기 포토다이오드 영역이 수광할 수 있도록 포토다이오드 영역 위에 개구를 갖는 차광 필름을 형성하는 차광 필름 형성 단계를 더욱 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 1 항에 기재된 얼라인먼트 마크 형성 방법에 의해 형성된 얼라인먼트 마 크를 사용하여 얼라인먼트을 실시하고 레지스트 필름에 형성된 불순물 주입 방지 레지스트 패턴을 마스크로서 사용하여 불순물이 주입된 제 1 불순물 영역과 다른 제 2 불순물 영역을 형성하는 제 2 불순물 영역 형성 단계;상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 3 불순물 영역을 형성하는 제 3 불순물 주입 영역 형성 단계; 및상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 4 불순물 영역을 형성하는 제 4 불순물 영역 형성 단계를 포함하고:상기 제 1 내지 제 4 불순물 주입 영역은 전하 전송 영역, 채널 스톱 영역, 판독 게이트 영역 및 포토다이오드 영역에 각각 임의의 순서로 형성되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 70 항에 있어서, 상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고 제 1 불순물 주입 영역, 제 2 불순물 주입 영역 및 제 3 불순물 주입 영역상에 절연 필름을 통해 가공 필름으로서 전하 전송 전극을 형성하는 전하 전송 전극 형성 단계를 더욱 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 71 항에 있어서, 상기 전하 전송 전극 형성 단계 후에,상기 얼라인먼트 마크를 사용하여 얼라인먼트를 실시하고, 상기 전하 전송 전극을 절연필름 통해 피복하고 상기 포토다이오드 영역이 수광할 수 있도록 포토다이오드 영역 위에 개구를 갖는 차광필름을 형성하는 차광필름 형성 단계를 더욱 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 67 항에 있어서, 상기 불순물 영역 형성 단계에 있어서, 불순물 주입 조건은, 얼라인먼트 마크 형성 단계에서 불순물 주입 보호 필름의 일부를 제거하여 얇아지거나 얼라인먼트 마크 형성 단계에서 불순물 주입 보호 필름이 제거되어 불순물 주입 보호 필름의 부분이 존재하지 않는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체 기판 또는 장치 특성에 영향을 미치지 않도록 설정하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 67 항에 있어서, 상기 불순물 영역 형성 단계에서는 필요한 장치 특성에 따라서 이온종, 주입량, 주입 에너지 및 주입각을 설정하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 70 항에 있어서, 상기 불순물 영역 형성 단계에서, 불순물 주입 조건은 얼라인먼트 마크 형성 단계에서 불순물 주입 보호 필름의 일부를 제거하여 얇아지거나 얼라인먼트 마크 형성 단계에서 불순물 주입 보호 필름이 제거되어 불순물 주입 보호 필름의 부분이 존재하지 않는 경우에도 불순물 주입 보호 필름의 필름 두께가 반도체 기판 또는 장치 특성에 영향을 미치지 않도록 설정하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
- 제 70 항에 있어서, 상기 불순물 영역 형성 단계에서는 필요한 장치 특성에 따라서 이온종, 주입량, 주입 에너지 및 주입각을 설정하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007012935A JP2008181970A (ja) | 2007-01-23 | 2007-01-23 | アライメントマーク形成方法、アライメント方法、半導体装置の製造方法および固体撮像装置の製造方法 |
| JPJP-P-2007-00012935 | 2007-01-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080069555A true KR20080069555A (ko) | 2008-07-28 |
Family
ID=39725651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080007274A KR20080069555A (ko) | 2007-01-23 | 2008-01-23 | 얼라인먼트 마크 형성 방법, 얼라인먼트 방법, 반도체장치의 제조방법 및 고체 촬상 장치의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080213936A1 (ko) |
| JP (1) | JP2008181970A (ko) |
| KR (1) | KR20080069555A (ko) |
| ZA (1) | ZA200800606B (ko) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US8212327B2 (en) * | 2008-03-06 | 2012-07-03 | Sionyx, Inc. | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme |
| JP4743265B2 (ja) * | 2008-12-09 | 2011-08-10 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| JP2010287656A (ja) * | 2009-06-10 | 2010-12-24 | Toshiba Corp | 固体撮像装置の製造方法 |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8912082B2 (en) * | 2010-03-25 | 2014-12-16 | Varian Semiconductor Equipment Associates, Inc. | Implant alignment through a mask |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US9000525B2 (en) * | 2010-05-19 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for alignment marks |
| EP2583312A2 (en) | 2010-06-18 | 2013-04-24 | Sionyx, Inc. | High speed photosensitive devices and associated methods |
| JP5728947B2 (ja) * | 2011-01-06 | 2015-06-03 | セイコーエプソン株式会社 | アライメントマーク形成方法、ノズル基板形成方法、ノズル基板および液滴吐出ヘッド |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| JP5772301B2 (ja) * | 2011-06-30 | 2015-09-02 | 富士通セミコンダクター株式会社 | アライメントマークの形成方法及び半導体ウェーハ |
| JP2014525091A (ja) | 2011-07-13 | 2014-09-25 | サイオニクス、インク． | 生体撮像装置および関連方法 |
| US8318579B1 (en) * | 2011-12-01 | 2012-11-27 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| JP5615311B2 (ja) * | 2012-03-16 | 2014-10-29 | 株式会社東芝 | テンプレートの製造方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| JP6466346B2 (ja) | 2013-02-15 | 2019-02-06 | サイオニクス、エルエルシー | アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| JP6222989B2 (ja) | 2013-05-22 | 2017-11-01 | キヤノン株式会社 | 電子装置の製造方法 |
| KR101542624B1 (ko) * | 2013-05-22 | 2015-08-06 | 제일모직주식회사 | 선택적 에미터를 갖는 태양전지의 제조방법 및 이로부터 제조된 태양전지 |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| JP2016058477A (ja) * | 2014-09-08 | 2016-04-21 | 株式会社東芝 | テンプレート、テンプレートの製造方法およびインプリント方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3477039B2 (ja) * | 1997-08-06 | 2003-12-10 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
-
2007
- 2007-01-23 JP JP2007012935A patent/JP2008181970A/ja active Pending
-
2008
- 2008-01-21 ZA ZA200800606A patent/ZA200800606B/en unknown
- 2008-01-23 US US12/009,982 patent/US20080213936A1/en not_active Abandoned
- 2008-01-23 KR KR1020080007274A patent/KR20080069555A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008181970A (ja) | 2008-08-07 |
| ZA200800606B (en) | 2008-12-31 |
| US20080213936A1 (en) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080069555A (ko) | 얼라인먼트 마크 형성 방법, 얼라인먼트 방법, 반도체장치의 제조방법 및 고체 촬상 장치의 제조방법 | |
| KR100544957B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| US20030211702A1 (en) | Dual trench isolation using single critical lithographic patterning | |
| US8476153B2 (en) | Method of manufacturing a semiconductor device | |
| KR100752194B1 (ko) | 반도체 소자의 제조 방법 | |
| US8323860B2 (en) | Solid-state imaging device producing method and exposure mask | |
| US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
| US8071415B2 (en) | Method of fabricating semiconductor device | |
| US6140156A (en) | Fabrication method of isolation structure photodiode | |
| CN107799404B (zh) | 制造半导体器件的方法 | |
| KR101043740B1 (ko) | 반도체 장치 제조방법 | |
| CN111243956B (zh) | 半导体制作工艺 | |
| JP2008166704A (ja) | 高電圧シーモス素子及びその製造方法 | |
| JP2008016625A (ja) | アライメントマーク形成方法およびアライメント方法、半導体装置の製造方法、固体撮像素子の製造方法 | |
| KR100329617B1 (ko) | 반도체소자의 제조방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR101271309B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000045365A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100328812B1 (ko) | 이온 주입방법 | |
| KR20010005296A (ko) | 반도체소자의 제조방법 | |
| KR20010005121A (ko) | 반도체소자의 제조방법 | |
| KR20000027639A (ko) | 반도체소자의 콘택 플러그 제조방법 | |
| JPS59198755A (ja) | 固体撮像素子およびその製造方法 | |
| KR20000003614A (ko) | 반도체소자의 제조방법 | |
| KR19990004401A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |