TW201245384A - Adhesive masking tape for molded underfill process for die-exposed flip chip package - Google Patents

Adhesive masking tape for molded underfill process for die-exposed flip chip package Download PDF

Info

Publication number
TW201245384A
TW201245384A TW100121211A TW100121211A TW201245384A TW 201245384 A TW201245384 A TW 201245384A TW 100121211 A TW100121211 A TW 100121211A TW 100121211 A TW100121211 A TW 100121211A TW 201245384 A TW201245384 A TW 201245384A
Authority
TW
Taiwan
Prior art keywords
resin
weight
heat
energy beam
flip chip
Prior art date
Application number
TW100121211A
Other languages
English (en)
Other versions
TWI504717B (zh
Inventor
Sung-Hwan Choi
Sang-Pil Kim
Ki-Jeong Moon
Original Assignee
Toray Advanced Mat Korea Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Advanced Mat Korea Inc filed Critical Toray Advanced Mat Korea Inc
Publication of TW201245384A publication Critical patent/TW201245384A/zh
Application granted granted Critical
Publication of TWI504717B publication Critical patent/TWI504717B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

201245384 六、發明說明： 【發明所屬之技術領域】 本發明錢於賴科，其胁晶㈣露覆晶封裝(DEFcp) 之模底部充填(MUF)過程中。 【先前技術】 在半導體工業中使用鉛框架之啊(四邊平直封裝）、卿(四 邊平直紐)封裝等麵的模製贿，無樹脂之釋出性質或模的 釋出性質是最重要的，絲聚合物、像聚四氟乙聯邪扮、聚四 氟乙烯乙醋(ETFE)及類似物’以及聚對苯二甲酸亞乙醋(ρΕτ)等已 被利用為耐熱基材。 近來PoP(封裝上封裝)形態之結構愈來愈多地使用於利用凸 塊的覆晶封裝’凸塊係外部連接端，其取代了晶片與基材連接用 的焊線。雖然底部充填過程被用來防止覆晶的破裂以及增加熱的 消散’但這種底部充填過程會引生低的可靠性及生產力。因此， -麵底部充填過程之新的技術被發展出來以增加效率。該新技 術係將複數谢目_ “連制基材上，隨之騎以EMC(環氧樹 脂模化合物)模壓及覆晶底部充填過程來處理，最後，將其切成一 個-個的晶片。為了利用P〇P形態之結構，在_過程中，要使 用到可以模塑之膠帶，其可避免晶片之表面碰到模樹脂，且可遮 蔽晶片。 ％ 在MUF過程中，也可另外實施電漿處理以改善封裝的可靠 4 201245384 性。若在MUP過程之前實施電漿處理，則表面變活化，可加強對 模樹脂之黏著或親和，藉此可改善封裝之可靠性。此外電裝處 理也會使⑼表面有物理化學上騎性，此活化的^表面會與 模製用膜起反應，故在過程之後，在模釋出時，會有膜之片斷殘 留在晶片表面上，而引起污染之問題。 像傳統的氟基PTFE或ETFE這種簡單的模製賴，在晶片曝 露覆晶封裝之MUF過程中於高溫⑽。c)下實施時，會有相當大 的熱變形’因膜之張應力或模_之傳送壓力的作用，膜之^度 會不均勻，進而使⑼表面產生動梯度，這些晶片係各自連^ 到焊球’故焊球可能會變形，而產生變形或破裂(參看第i圖）。換 句話說’這種情形會對晶片曝露覆晶封裝的可靠性造姐命的反 效果。由於PET膜具有耐熱性質，諸如在_過程之溫度下具 有低的熱收縮及合適的彈性係數而沒有任何可靠性之問題，但尚 未反應的低分子量寡聚體會流出而污染模製設備之元件。若以聚 醯亞胺(PI)膜做為黏著層，在一般聚合體膜中，聚酿亞胺具有優良 的耐熱性質，雖然此種膜表現較低的物理變形及較高的強产，俨 將其應用到模或設備時，由於其具有較低的撓曲性，故會有可加 工性之問題。甚且’因為PI膜於蕭過程之溫度下具有高的彈 性係數，模樹脂之傳輸壓力無法被PI膜吸收或鬆釋，而通過晶片 與焊球間之界面並到達焊球與基材間之界面，因而導致焊球之破 裂及其後之可靠性。 【發明内容】 201245384 本發明提供遮蔽膠帶，用於晶片曝露覆晶封裝φΕΙ7αρ)技術中 之模底部充填(MUF)之過程，射克服上述之習知技藝之問題而能 改善可靠度並能防止封裝之污染。 本發明所提供用於晶曝露覆晶封裝(DEFCp)技術中之模底 部充填(MUF)雜之遮歸帶，其包括雜紐及塗覆在耐熱基材 上之黏膠層。 依據本發明之用於晶片曝露覆晶封裝(DEFCp)技術中之模底 部充填(MUF)之過程的遮蔽膠帶，其功效為改善覆晶封裝之可靠度 並防止覆晶封裝之污染。 【實施方式】 本發明之較佳實施例將參考附圖詳細說明於後。應瞭解到， 本發明之較佳實施例的詳細說明僅用來說明而已，對本技藝領域 之專業人員而言，對其做各種變化與修正，仍屬於本發明之精神 與範圍。 本發明之晶片曝露覆晶封裝(DEFCP)之模底部充填_巧過 程所用之遮蔽膠帶包括-耐熱基材及塗覆在耐熱基材上的黏膠 層。 耐熱基材可以是可耐18(TC左右的聚合物樹脂，該溫度係 聊過程中所需之溫度。例如，聚萘二酸乙二醇酯⑽ye%iene naphthalate，PEN)可用來當做耐熱基材。耐熱基材之厚度在25煳 到50圳1之間為較佳。若基材厚度小於25卿，則基材膜容易起皺 6 201245384 紋’而將使皺紋轉移到模製封裝之表面上；若基材庳度大於50燜， 則基材膜之撓曲性變差而導致不好的可加工性。在PEN膜之一邊 或二邊也可塗覆一層抗靜電劑，以防止在MUP過程或膠帶釋出過 程時發生靜電現象而使封裝毁壞。 塗覆在耐熱基材上之黏膠層可包括壓克力樹脂、熱固化劑、 能量束可固化寡聚樹脂、及光引發劑，其特性在於可被熱或能量 束固化。 壓克力樹脂可以是烷基(曱基)丙烯酸塩，例如甲基(曱基)丙烯 酸塩、乙基(甲基)丙烯酸塩、丁基(甲基)丙烯酸塩、異辛基(甲基） 丙烯酸塩、異壬基(曱基)丙烯酸塩、癸基(曱基)丙烯酸塩、十二烷 基(曱基)丙烯酸塩等等。可以使用單一的上述壓克力樹脂，或是使 用二種或更多種的上述壓克力樹脂的混合物·較佳地，壓克力樹脂 之平均分子量在100,000到1，500,000之間，更佳地，在500,000到 1，000,000之間。若平均分子量小於1〇〇,〇〇〇，則在膠帶釋出之後，因 為塗覆後之黏膠層缺少内部凝聚力，故樹脂成份傾向殘留在電漿活 化晶片之表面上.若平均分子量大於1,5〇〇,〇〇〇，則因為溶解在溶劑 之溶解度變小，故不易形成均勻的塗覆層，以致惡化熱固化及能 量束固化之效率。 熱固化劑之例子可包括異氰酸垣基、環氧樹脂基、氮丙啶及 螫合物基的交連劑。較佳地，每100份重量的壓克力樹脂中使用 0.1到2份重量的熱固化劑。 能量束可固化寡聚樹脂可以是能量束可固化尿炫樹脂及能量 201245384 束可固化矽樹脂之混合物。較佳地，能量束可固化寡聚樹脂之活 性吕此基的數目係在2到6之間，而這種能量束可固化寡聚樹脂 之平均分子量係在3〇〇到8,000之間。能量束可固化寡聚樹脂與光 引發劑反應而形成具有壓克力樹脂的半IPN結構，其可增強黏膠 層之内部的凝聚力，藉此可軌在高溫的MUF過奴後在晶片上 形成任何的黏膠殘_。能量束可固化樹脂可增錄膠層之耐熱 性及堅固性，而能量束可固化矽樹脂可改善模樹脂之釋出的性質 並減少與電漿活化晶片之表面的反應。較佳地，在黏膠層中，每 100伤重量的壓克力樹脂中含有5到3〇份重量的能量束可固化脈 烷樹脂，以及每100份重量的壓克力樹脂中有5到15份重量的能 量束可固化矽樹脂。如果能量束可固化脲烷樹脂少於5份重量， 則月b量束可固化腺烷樹脂實際上無法增強黏膠層之堅實性，而若高 於3 0份重量，雜量束固化之效率降低，而使部分尚未反應之寡 聚體樹脂殘留在晶片表域為师殘^若能量束可@化補脂 少於5份重量’則無法達到釋出性f ’而若高於15份量則石夕基 樹脂會彼此凝聚在-起，而以外來物體存在黏膠射，或是由於 釋出性質之過多增強，黏膠層與晶片表面間會滲存模樹脂，而造 成晶片表面之污染。 光引發劑可包括苯f基1細轉、雜環己基苯綱、經 基一甲基本乙酮、甲基-[4-甲基苯硫基]-2-嗎琳丙酮、4-苯甲基_4，_ 甲基二苯基硫化物、異丙基噻噸酮、2_氣噻噸酮、乙基·4_二甲基 氨基甲苯酸垣、2·乙基己基·4_二甲基氨基甲苯酸垣、二苯甲剩、 8 201245384 4-曱基二苯曱_、曱基_正_苯並-甲笨酸盘、甲基苯甲酿甲酸垣、 4_苯基二笨糊、2’4,6·三甲基苯甲縣-二苯基磷化氫' 2-經基 -U-一笨基乙畔等。光引發劑之選擇可依轉層之塗層及乾燥 溫度，以及所用能量束之照射條件來決定。光引發劑被使用較佳 的量是在每1GG份4量的能量束可固化寡聚樹腊中填加丨到1〇份 的重量。 下面將詳細說明本發明之較佳實施例及比較性例子。然而， 本發明不受限於這些實施例。 實施例與比較性例子 壓克力樹脂：（來自Samwon之AT5100); 熱固化劑.異亂酸运基(來自Dow Coming之CE138); 能量束可固化脲烷樹脂：脂族聚脲丙烯酸塩(來自Nipp〇n Synthetic Co”
Ltd 之 UV7600B80); 能量束可固化石夕樹脂:石夕己丙浠酸盘(來自Cytec之EB1360) 光引發劑.醯基填化氫基(來自Cytec之DarocurTPO)。 <實施例1> 首先將100份重量的壓克力樹脂(其平均分子量約35〇，⑻〇)溶解 入600份重量的乙酸乙酯中，再將〇 5份重量的熱固化劑、25份 重量的能量束可固化脲烷樹脂、1〇份重量的能量束可固化矽樹 脂、及1份重量的光引發劑混合在一起，且擾拌1小時，以得到 201245384 黏膠成份。攪拌之後，將黏膠成份塗覆在38聊厚的聚萘二酸乙二 醇醋(PEN)膜上，婦此具有祕雜_置人絲箱巾於i耽 供約3分鐘。塗膜之厚度被確定為約6卿。通過乾燥箱後之膠帶 以能量束固化，在本實施例中特別係以紫外線照射，藉此形成額 外的交連結構。料線照射的量被設定為約5(K)m^，其係適當 地調整1^燈_度，燈無射表面之距離、騎_等等來達 成。為了達到黏膠層完全的固化，使用無電極之^燈，其可輻 射紫外線A波段(315mn t〇 400nm)之能量束，且在氮氣氣氛下照射 紫外線，藉此防止在能量束固化時因氧氣而使功效降低。 <比較性例1> 將100份重量的壓克力樹脂溶解在6〇〇份重量的乙酸乙酯 中’再將G.5份重量賴熱化劑及丨份重量的光引發劑混合在一起 並擾拌1小時’以得到黏膠成份。授拌之後，將黏膠成份塗覆在 38挪厚之PEN膜上，再將此塗有轉雜賊置人乾燥箱中於 150 C下乾燥約3分鐘。此塗膜之厚度被續定為約6州。 <比較性例2> 將100份重量的壓克力樹脂溶解在600份重量的乙酸乙酯 中，再將G.5份;f的細侧、25份重量雜量束可@化脲院樹 脂、50份重量的能量束可固化石夕樹脂、及i份重量的光引發劑混 合在―起’並攪拌1小時’以制轉成份。攪拌之後，將黏朦 201245384 成份塗覆在厚約38 _之聚蔡二酸乙二醇酯(PEN)膜上，再將塗有 黏膠成份之膜置人乾燥箱中於酿下乾制3分鐘。此塗膜之厚 度被確6/ΛΤΙ。乾燥後之黏膠層再經紫外線照射加以能量束 固化’如實施例1中之所為。 <比較性例3> 將實施例1 +卿之相同祕膠成份塗覆在38㈣厚之ρΕτ 膜上，且在相同的條件下製備黏膠層。 <比較性例4> 將實施例1中所用之相同的黏膠成份塗覆在35聊厚之π(聚 亞胺)膜上，且在相同的條件下製備黏膠層。 <比較性例5 > 使用沒有黏膠層的50 /zm厚的ETFE膜。 依據上述之實施例1及比較性例1到5之各遮蔽膠帶被使用 於晶片曝露覆晶封裝技術之模底部充填之過程中並加以評估，其 結果顯示於下面之表1中。評估表項目包括對於實施過程之 没備的可應用性及可加工性，以及遮蔽膠帶之可靠度。 11 201245384 [表l]
--- 膜變 可加 形(亦 焊球 焊球 工性 即，起 變形 破裂 皺） 實施 例1 〇 〇 〇 〇 比較 〜--- 性例1 〇 〇 〇 〇 比較 性例2 〇 〇 〇 〇 比較 ------- — 性例3 〇 〇 〇 〇 比較 X 〇 性例4 X X 比較 性例5 〇 〇 X X 〇：好 X :不好
可由表1看出，對於晶月曝露覆晶封裝技術之模底部充填過 程所需之主要性質可在實施例1與比較性例丨 J 〈間相互比較。 12 201245384 在實施例1中，其黏膠層係在具有壓克力樹脂及能量束可固化脲 烷與矽烷之PEN膜上形成半IPN結構而形成，而在比較性例j到 5中’使用不同種類的基膜及修正過的黏膠層。 依據本發明之實施例1，其主要的所需性質均在滿意的水準 上。對於比較性例1而言，因為不使用能量束可固化寡聚樹脂而 沒有半IPN結構’可以禮定，在電漿活化晶片之表面上有殘留黏 膠成份。在比較性例2中，為了增強釋出性質而填加額外量的能 罝束可固化寡聚矽樹脂，造成黏膠層有不規則的表面，而在有應 變之aa片表面上有殘留的黏膠成份。此外，因過量的梦成份致使 模樹脂在模製過程中渗透入黏膠層與晶片表面間之界面，而令黏 膠層對晶絲面之黏著力不好，同時也污染了部分的晶片表面。 在比較性例3中，其使用PET膜，雖然其滿足了其它主要的性質， ^在MUF過程進行中，因其上魅接接卿ρΕτ膜，故嚴重污 卞了白色的外來物質。因為這種污染增加了清潔時間及停止時 間’致使生產率嚴重的下降。在比較性例4中，其使用Η膜雖 然膜沒有污染，縱使膠帶可經由真空洞(如第i圖所示)黏附到上 模，但由於Η膜的高強度會降低對上模之黏附力，而且由於捷曲 =不佳’其可加工性也變差。甚且’亦可觀察到焊球的變形或破 ;。在比較性例5中，其僅使用ETFE膜，相對於ρι膜，etfe ^耐熱性而引起膜 變^1’因為無法平衡通到晶片之麗力，故可觀察到焊球的 5 °甚者，目為缺少_力，在表面平滑_晶片與表 13 201245384 面粗糖的膜之間無法彼此黏附，故造成模樹脂污染了晶片。 本發明已#由實糊_子詳細地做了說明，這些實施例已 經由本發明實施過’但應了解到，在不背離本發明之精神與範圍 下，有關本技藝領域之專業人員仍可對這些實施例做各種不同的 變化與修正。 【圖式簡單說明】 第1圖是一示意圖，顯示晶片曝露覆晶封裝之模底部充填過程。 第2圖是一示意圖，顯示]VTUF過程完成後的產品。 【主要元件符號說明】 A1 :上模 A5 :晶片 A2 :下模 A6 :焊球 A3 :耐熱基材(PEN膜）A7 : PCB(印刷電路板） A4 :黏膠層 A8 :模樹脂

Claims (1)

  1. 201245384 七、申請專利範圍： 1·用於晶片曝露覆晶封裝(DEFCP)之模底部充填(卿)過程中之 遮蔽膠帶，其包括耐綠材及塗覆在雖基材上的黏膠層，其 特徵在於耐熱基材是舰膜，且耐熱基材有25娜到5〇 /、 厚度。 < 2·如申請專利範圍第1項所述之用於晶片曝露覆晶封裝之模底部 充填過程中的遮蔽膠帶，其特徵在於耐熱基材至少—個表 抗靜電塗層。 3. 如申請專利範圍第丨項所述之聽晶片曝露覆晶封裝之模底部 充填過程中的遮蔽膠帶，其舰在於縛層包括壓克力樹脂、 熱固化劑、能量束可固化寡聚體樹脂、及光引發劑、且其可被 熱或能量束固化。 4. 如申凊專利範圍第3項所述之用於晶片曝露覆晶封裳之模底部 充填過程㈣職膠帶，其賴在於觀力麟具有在1〇〇,〇⑽ 到1，500,000之間之平均分子量。 如申請專利範圍第3項所述之用於晶片曝露覆晶封裝之模底部 充填過程中的遮蔽膠帶，其特徵在於能量束可固化寡聚體樹脂 是脲院樹脂與矽樹脂之混合物。 6.如申請專利範圍第5項所述之用於晶片曝露覆晶封裝之模底部 充填過程巾的遮蔽膠帶’其包括在份重量_克力樹脂中 有0,1，到2份重量的熱固化劑，5到3〇份重量的能量束可固化 腺烧樹脂’及5到15份重量的能量束可固化石夕樹脂，且包括在 15 201245384 100份重量的能量束可固化寡聚體樹脂中有1到10份重量的光 引發劑。 16
TW100121211A 2011-01-20 2011-06-17 用於晶片曝露覆晶封裝之模底部充填過程中的遮蔽膠帶 TWI504717B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005902A KR101194544B1 (ko) 2011-01-20 2011-01-20 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프

Publications (2)

Publication Number Publication Date
TW201245384A true TW201245384A (en) 2012-11-16
TWI504717B TWI504717B (zh) 2015-10-21

Family

ID=46715407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121211A TWI504717B (zh) 2011-01-20 2011-06-17 用於晶片曝露覆晶封裝之模底部充填過程中的遮蔽膠帶

Country Status (4)

Country Link
JP (1) JP5659408B2 (zh)
KR (1) KR101194544B1 (zh)
MY (1) MY159063A (zh)
TW (1) TWI504717B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105899633A (zh) * 2014-02-05 2016-08-24 大日本印刷株式会社 粘合剂组合物和使用了该粘合剂组合物的粘合膜

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942321B2 (ja) * 2012-09-21 2016-06-29 東レ先端素材株式会社Ｔｏｒａｙ Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ Ｋｏｒｅａ， Ｉｎｃ． モールドアンダーフィル工程のマスキングテープ用粘着剤組成物及びそれを利用したマスキングテープ
JP6204051B2 (ja) * 2013-04-19 2017-09-27 株式会社巴川製紙所 モールド成形用離型シート
WO2019130539A1 (ja) * 2017-12-28 2019-07-04 リンテック株式会社 粘着シート及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661950B2 (ja) * 1988-03-31 1997-10-08 古河電気工業株式会社 半導体ウエハ固定用放射線硬化性粘着テープ
CN101186717B (zh) * 2003-01-31 2011-05-04 日本瑞翁株式会社 制备环烯树脂膜的方法和制备环烯聚合物片或膜的方法
JP4563711B2 (ja) * 2004-03-30 2010-10-13 グンゼ株式会社 ダイシング用基体フイルム
JP4393934B2 (ja) * 2004-06-23 2010-01-06 リンテック株式会社 半導体加工用粘着シート
JP4805765B2 (ja) * 2006-09-12 2011-11-02 電気化学工業株式会社 電子部品固定用粘着シート及びそれを用いた電子部品の製造方法。
JP4343943B2 (ja) * 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ
JP2010053192A (ja) * 2008-08-27 2010-03-11 Nitto Denko Corp 粘着テープ又はシート
KR20100073613A (ko) * 2008-12-23 2010-07-01 도레이첨단소재 주식회사 반도체 장치용 내열 점착테잎

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105899633A (zh) * 2014-02-05 2016-08-24 大日本印刷株式会社 粘合剂组合物和使用了该粘合剂组合物的粘合膜

Also Published As

Publication number Publication date
KR20120084501A (ko) 2012-07-30
JP5659408B2 (ja) 2015-01-28
KR101194544B1 (ko) 2012-10-25
TWI504717B (zh) 2015-10-21
JP2012149210A (ja) 2012-08-09
MY159063A (en) 2016-12-15

Similar Documents

Publication Publication Date Title
JP5398083B2 (ja) ダイボンドフィルム及びその用途
TW200846437A (en) Thermosetting die bond film
JP6250265B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2016119493A (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置
TW201900801A (zh) 半導體密封成形用暫時保護膜
JP4059497B2 (ja) ダイボンド用接着フィルム、ダイシング・ダイボンド用接着フィルム、及び半導体装置
JP2006219589A (ja) 半導体用接着フィルム及びこれを用いた半導体装置
TW201245384A (en) Adhesive masking tape for molded underfill process for die-exposed flip chip package
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2015103580A (ja) 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、熱硬化型ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
JP6988923B2 (ja) 半導体装置の製造方法、及びフィルム状接着剤
KR20170101603A (ko) 내열성이 향상된 전자부품용 점착테이프
JP2008277806A (ja) 半導体用接着部材、半導体装置及び半導体装置の製造方法
JP5601682B2 (ja) ダイボンド用接着フィルム、及びこれを用いた半導体装置
CN111836840B (zh) 用于半导体电路连接的粘合剂组合物和包含其的粘合剂膜
JP5894035B2 (ja) 半導体装置の製造方法
WO2015098848A1 (ja) 半導体装置用樹脂フィルム、及び、半導体装置の製造方法
JP5392017B2 (ja) 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置
JP6242679B2 (ja) 半導体装置用樹脂フィルム、及び、半導体装置の製造方法
JP5234594B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2015103573A (ja) 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法
TWI834006B (zh) 暫時固定用樹脂組成物、基板搬送用支撐帶及電子機器裝置的製造方法
KR102662018B1 (ko) 가고정용 수지 조성물, 기판 반송용 서포트 테이프 및 전자 기기 장치의 제조 방법
TW202330855A (zh) 暫時固定材料形成用樹脂組成物、暫時固定材料、基板搬送用支撐帶及電子機器裝置的製造方法
JP2015103581A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees