KR101194544B1 - 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프 - Google Patents

다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프 Download PDF

Info

Publication number
KR101194544B1
KR101194544B1 KR1020110005902A KR20110005902A KR101194544B1 KR 101194544 B1 KR101194544 B1 KR 101194544B1 KR 1020110005902 A KR1020110005902 A KR 1020110005902A KR 20110005902 A KR20110005902 A KR 20110005902A KR 101194544 B1 KR101194544 B1 KR 101194544B1
Authority
KR
South Korea
Prior art keywords
weight
masking tape
resin
parts
energy ray
Prior art date
Application number
KR1020110005902A
Other languages
English (en)
Other versions
KR20120084501A (ko
Inventor
최성환
김상필
문기정
Original Assignee
도레이첨단소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이첨단소재 주식회사 filed Critical 도레이첨단소재 주식회사
Priority to KR1020110005902A priority Critical patent/KR101194544B1/ko
Priority to JP2011128433A priority patent/JP5659408B2/ja
Priority to MYPI2011002715A priority patent/MY159063A/en
Priority to TW100121211A priority patent/TWI504717B/zh
Publication of KR20120084501A publication Critical patent/KR20120084501A/ko
Application granted granted Critical
Publication of KR101194544B1 publication Critical patent/KR101194544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 내열 기재와 상기 내열 기재상에 도포된 점착층으로 이루어진 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프를 제공한다.
본 발명은 신뢰성이 향상되고, 오염을 방지할 수 있는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프를 제공하는 데에 목적이 있다.

Description

다이 익스포즈드 플립칩 패키지(ＤＥＦＣＰ)의 몰드 언더필 공정용 점착 마스킹 테이프 {ADHESIVE MASKING TAPE FOR DIE EXPOSED FLIP-CHIP PACKAGE (DEFCP) MOLDED UNDERFILL (MUF)}
본 발명은 다이 익스포즈드 플립칩 패키지(Die Exposed Flip-Chip Package, DEFCP)의 몰드 언더필(Molded Underfill, MUF) 공정용 점착 마스킹 테이프에 관한 것이다.
반도체 산업에 있어서 리드프레임을 사용하는 QFP(quad-flat-package), QFN(Quad Flat No-lead) 패키지 등에 사용되던 몰딩용 필름은 주로 몰드 수지와의 이형성이나 몰드 금형과의 이형성이 중요하므로, 내열기재로서 폴리테트라 플루오르 에틸렌 (Polytetra fluoro ethylene, PTFE), 폴리에틸렌 테트라플루오르에틸렌 (Poly(Ethylene Tetrafluoroethylene), ETFE) 등의 불소계 고분자와 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 등을 사용 하였다.
최근에 칩과 기판의 연결에 있어서 와이어본드(wirebond)를 사용하지 않고 외부접속단자인 범프(bump)를 사용하는 플립칩 패키지에 PoP(Package on Package) 타입의 구조가 적용되는 추세에 있다. 플립칩의 파손 방지와 방열을 위하여 언더필(Underfill) 공정을 적용하는데 신뢰성과 생산성이 낮다. 따라서 기판에 동일한 다수의 칩들을 접합시킨 후 EMC(Epoxy Mold Compound) 몰딩과 플립칩 언더필 공정을 동시에 진행한 후에, 절삭하여서 개별화 하는 방식으로 효율을 증가시킬 수 있는 몰드 언더필(MUF) 기술이 개발되고 있다. PoP 타입의 구조를 적용하기 위하여, MUF 공정시에 칩의 표면이 몰드 수지로부터 노출이 되도록 몰딩(다이 익스포즈드)하여, 칩을 마스킹(masking) 할 수 있는 점착 테이프가 사용된다.
MUF 공정의 적용에 있어서 패키지 신뢰성 향상을 위해 플라즈마 처리를 추가적으로 할 수 있다. MUF 공정 직전에 플라즈마 처리하면, 표면이 활성화 되어 몰드 수지와의 밀착력 혹은 친화력이 향상되어 패키지 신뢰도가 향상되는 것이다. 플라즈마 처리하면 칩 표면 또한 물리화학적으로 활성화가 되는데, 이렇게 활성화된 칩 표면이 몰딩용 필름과 반응하여 공정이 끝난 후 필름의 박리 시에 필름의 일부가 칩의 표면에 남게 되는 오염 문제를 일으킬 수도 있다.
기존의 불소계 PTFE나 ETFE 수지 등의 단순 몰딩용 필름은 고온(180도)에서 진행되는 다이 익스포즈드 플립칩 패키지의 MUF 공정 동안 열적 변형이 심하여, 필름에 작용하는 장력이나 몰드 수지의 이송 압력 등에 영향을 받아서 필름 내에서 두께의 편차가 생기게 되고 이는 변형이 쉬운 솔더볼들 위에 독립적으로 접합되어져 있는 칩들의 표면에 압력의 구배를 유발하여서 솔더볼의 변형이나 크랙(crack)을 초래한다(도 1 참고). 결론적으로 다이 익스포즈드 플립칩 패키지 신뢰성에 치명적인 악영향을 주게 된다. PET 필름은 MUF 공정 온도에서의 낮은 열수축율과 적당한 탄성계수 등의 내열 특성으로 인해 신뢰성 부분에는 문제가 없으나, 미반응 저분자 올리고머의 용출되어 몰딩 장비를 오염시킨다. 일반 고분자 필름 중에서 가장 내열 특성이 우수한 폴리이미드 (Polyimide, PI) 필름에 점착층을 코팅하여 적용하는 경우는 물리적 변형이 작고 필름의 강도가 높지만, 상대적으로 낮은 굴곡성으로 인하여 몰드 금형 혹은 장비에 적용시에 작업성에 문제가 생긴다. 또한, MUF 공정 온도에서 PI 필름의 탄성 계수가 높기 때문에, 몰드 수지의 이송 압력이 PI 필름에 흡수 혹은 완화 되지 못하고 칩과 솔더볼의 계면, 솔더볼, 혹은 솔더볼과 기판의 계면 등으로 전달되어 크랙 등이 생겨 신뢰성 문제가 생긴다.
본 발명은 상기 종래기술의 문제점을 해결하여 신뢰성이 향상되고, 오염을 방지할 수 있는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프를 제공하는 데에 목적이 있다.
본 발명은 내열 기재와 상기 내열 기재상에 도포된 점착층으로 이루어진 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프를 제공한다.
본 발명에 따른 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프는 신뢰성이 향상되고, 오염을 방지하는 효과가 있다.
도 1은 다이익스포즈드 플립칩 패키지의 몰드 언더필(MUF) 공정을 보여주는 개략도이다.
도 2는 MUF 공정이 완료된 최종 제품의 단면을 나타낸 개략도이다.
본 발명의 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프는 내열 기재와 상기 내열 기재상에 도포된 점착층으로 이루어진 것을 특징으로 한다.
상기 내열 기재는 MUF 공정 온도인 약 180℃에서 내열성을 갖는 고분자 수지일 수 있다. 예컨대, 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate, PEN)를 사용 할 수 있다. 내열 기재의 두께는 25 내지 50 um인 것이 바람직하다. 두께가 25 um 미만인 경우는 필름에 주름이 쉽게 생겨 몰딩된 패키지 표면에 주름 자국이 전사되는 문제가 발생할 수 있고, 50 um 초과인 경우는 낮은 굴곡성으로 인해 작업성에 문제가 있을 수 있다. 필요에 따라서 PEN 필름에 대전 방지 코팅을 일면 혹은 양면에 처리하여, MUF공정 중 혹은 테이프의 박리 공정 동안 정전기 발생으로 인한 패키지 손상을 방지할 수도 있다.
상기 내열 기재상에 도포된 점착층은 아크릴 수지, 열경화제, 에너지선 경화형 올리고머 수지 및 광개시제를 포함하고, 열경화 및 에너지선에 의해 경화된 것을 특징으로 한다.
상기 아크릴 수지는 알킬(메타)아크릴레이트로서, 예를 들면, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 부틸(메탈)아크릴레이트, 아이소아밀(메타)아크릴레이트, n-헥실(메타)아크릴레이트, 2-에틸헥실 (메타)아크릴레이트, 아이소옥틸(메타)아크릴레이트, 아이소노닐(메타) 아크릴레이트, 데실(메타)아크릴레이트 및 도데실(메타) 아크릴레이트 등이 있다. 상기 아크릴 수지는 단독 또는 2종 이상 혼합하여 사용할 수 있다. 아크릴 수지의 중량평균 분자량은 바람직하게는 100,000 내지 1,500,000이며, 더욱 바람직하게는 500,000 내지 1,000,000까지의 범위이다. 중량평균 분자량이 100,000 이하인 경우는 코팅 후 수득된 점착층의 내부 응집력이 부족하여 테이프 박리 후에 플라즈마 활성화된 칩 표면에 수지 성분이 잔류하기 쉽고, 1,500,000 이상인 경우는 용매에 대한 용해성이 감소하여 균일한 코팅층을 형성하기가 어렵고 열경화와 에너지선 경화 효율이 떨어지게 된다.
상기 열경화제의 예로는 이소시아네이트계, 에폭시계, 아지리딘 및 킬레이트계 가교제 등이 있다. 열경화제는 상기 아크릴계 수지 100 중량부를 기준으로 0.1 내지 2 중량부 사용하는 것이 바람직하다.
상기 에너지선 경화형 올리고머 수지는 에너지선 경화형 우레탄 수지와 에너지선 경화형 실리콘 수지의 혼합된 형태일 수 있다. 상기 에너지선 경화형 올리고머 수지의 반응 관능기는 2 내지 6개, 중량평균 분자량 300 내지 8,000인 것이 바람직하다. 상기 에너지선 경화형 올리고머 수지는 광개시제와 함께 반응하여, 아크릴 수지와 함께 semi-IPN 구조를 형성하여 점착제층의 내부 응집력을 강화하여, 고온의 MUF 공정 후에도 칩에 점착제 잔류물이 형성되지 않는 역할을 한다. 에너지선 경화형 우레탄 수지는 점착층의 내열 특성과 강인성을 향상시키는 역할을 하고, 에너지선 경화형 실리콘 수지는 몰드 수지와의 이형성과 플라즈마 활성화된 칩 표면과의 반응성을 최소화 시키는 역할을 한다. 에너지선 경화형 우레탄 수지는 상기 아크릴 수지 100 중량부를 기준으로 5 내지 30 중량부, 에너지선 경화형 실리콘 수지는 상기 아크릴 수지 100 중량부를 기준으로 5 내지 15 중량부 포함하는 것이 바람직하다. 에너지선 경화형 우레탄 수지가 5 중량부 미만인 경우에 점착층의 강인성 향상에 영향을 미치지 못하고, 30 중량부 초과인 경우에 에너지선 경화 효율이 감소하게 되어 미반응 올리고머 수지들이 점착제 잔류물로 남게 된다. 에너지선 경화형 실리콘 수지가 5 중량부 미만인 경우에 이형 특성이 발현되지 못하고, 15 중량부 초과인 경우에 실리콘계 수지끼리 응집되어 점착층의 이물로 작용을 하거나, 이형 특성의 과도한 향상으로 몰드 수지가 점착층과 칩 표면 사이에 침투하여 칩 표면을 오염시킬 수 있다.
상기 광개시제로는 벤질다이메틸케탈, 하드록시싸이클로헥실 페닐 케톤, 하이드록시 다이메틸 아세토페논, 메틸-[4메틸티오페닐]-2-모포린 프로파논, 4-벤질-4'-메틸다이페닐 설파이드, 아이소프로필티옥산톤, 2-클로로티옥산톤, 에틸-4-다이메틸아미노벤조에이트, 2-에틸헥실-4-다이메틸 아미노벤조에이트, 벤조페논, 4-메틸벤조페논, 메틸-오르쏘-벤조-벤조에이트, 메틸벤조일포메이트, 4-페닐벤조페논, 2,4,6- 트라이메틸 벤조일-다이페닐 포스핀, 2-하이드록시-1,2-다이페닐 에타논 등이 사용될 수 있다. 광개시제는 점착층의 코팅, 건조 온도 및 사용하는 에너지선 조사 조건에 맞추어 선택할 수 있다. 광개시제는 상기 에너지선 경화형 올리고머 수지 100 중량부를 기준으로 1 내지 10 중량부 사용하는 것이 바람직하다.
이하, 실시예 및 비교예를 들어 본 발명을 보다 자세히 설명할 것이다. 그러나 본 발명이 이로써 한정되는 것은 아니다.
[실시예 및 비교예]
아크릴 수지: 삼원, AT5100
열경화제: 이소시아네이트계 (다우코팅, CE138)
에너지선 경화형 우레탄 수지: 알리파틱 폴리우레탄 아크릴레이트 (일본합성, UV7600B80)
에너지선 경화형 실리콘 수지: 실리콘 헥사아크릴레이트 (CYTEC, EB1360)
광개시제: 알아크릴 포스파인계 (CYTEC, DAROCUR TPO)
<실시예 1>
아크릴 수지 100 중량부를 에틸아세테이트 600 중량부에 용해하고, 열경화제 0.5 중량부, 에너지선 경화형 우레탄 수지 25 중량부, 에너지선 경화형 실리콘 수지 10 중량부, 광개시제 1 중량부를 혼합하여 1시간 교반 하여 점착제 조성물을 얻었다. 교반이 끝난 점착제 조성물을 38 um 두께의 폴리에틸렌 나프탈레이트(PEN) 필름에 도포하고, 150℃ 건조기에서 약 3분간 건조하였다. 도포두께는 약 6 um로 확인되었다. 건조기를 통과한 건조된 테이프는 추가적인 가교 구조를 형성하기 위해 에너지선 경화 단계를 거치는데, 본 실시예에서는 자외선을 조사하였다. UV램프의 강도, 조사 면과의 거리, 조사 시간 등을 적절히 조절하여 자외선의 광량이 약 500 mJ/㎠ 되도록 하였다. 점착제 층 내의 완전한 경화를 위하여 장파장의 자외선 A영역 (315 내지 400 nm)의 에너지선을 방출하는 무전극 UV램프를 사용하였으며, 산소에 의한 에너지선 경화 효율의 감소를 방지하기 위해 질소 분위기에서 자외선을 조사하였다.
<비교예 1>
아크릴 수지 100 중량부를 에틸아세테이트 600 중량부에 용해하고 열경화제 0.5 중량부, 광개시제 1중량부를 혼합하여 1시간 교반 하여 점착제 조성물을 얻었다. 교반이 끝난 점착제 조성물을 38 um 두께의 PEN 필름에 도포하고 150℃ 건조기에서 약 3분간 건조하였다. 도포두께는 약 6 um로 확인되었다.
<비교예 2>
아크릴 수지 100 중량부를 에틸아세테이트 600 중량부에 용해하고 열경화제 0.5 중량부, 에너지선 경화형 우레탄 수지 25 중량부, 에너지선 경화형 실리콘 수지 50 중량부, 광개시제 1 중량부를 혼합하여 1시간 교반 하여 점착제 조성물을 얻었다. 교반이 끝난 점착제 조성물을 38 um 두께의 폴리에틸렌 나프탈레이트(PEN) 필름에 도포하고, 150℃ 건조기에서 약 3분간 건조하였다. 도포두께는 약 6 um로 확인되었다. 건조된 테이프는 실시예 1에서와 같이 자외선 조사를 하여 추가적인 에너지선 경화를 실시 하였다.
<비교예 3>
실시예 1과 동일한 조성의 점착제 조액을 38 um 두께의 PET 필름에 동일 조건으로 제조하여 점착층을 형성 하였다.
<비교예 4>
실시예 1과 동일한 조성의 점착제 조액을 35 um 두께의 PI(폴리이미드) 필름에 동일 조건으로 제조하여 점착층을 형성 하였다.
<비교예 5>
점착층 없이 50 um 두께의 ETFE 필름을 사용하였다.
상기 실시예 1과 비교예 1 내지 5에서 제조된, 다이 익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프를 각각 평가하여 표1에 나타냈다. 각 평가 항목들은 MUF 공정을 진행하면서 장비에 대한 적용성 및 작업성 관련 항목들과 점착 마스킹 테이프 신뢰성 관련 평가 항목들에 대해서 기술하였다.
작업성 필름 변형
(i.e. 주름)		 솔더볼 변형 솔더볼 crack 점착제 잔사 칩 표면의 몰드 수지 오염 금형 오염
실시예1 O O O O O O O
비교예1 O O O O X O O
비교예2 O O O O X X O
비교예3 O O O O O O X
비교예4 X O X X O O O
비교예5 O O X X O X O
O : 문제 없음, X : 문제 있음
상기 표1에서와 같이, PEN 필름에 아크릴 수지와 에너지선 경화형 우레탄 및 실리콘 올리고머 수지가 semi-IPN 구조를 형성하는 점착층이 형성된 실시예 1과 다른 종류의 기재 필름과 변형된 점착층을 사용한 비교예 1 내지 5의 다이 익스포즈드 플립칩 패키지의 몰드 언더필 공정과 관련한 주요 요구 특성을 비교하였다.
본 발명에 따른 실시예 1에서는, 주요 요구 특성들이 모두 만족할 만한 수준이었다. 에너지선 경화형 올리고머 수지를 사용하지 않아 semi-IPN 구조가 형성되지 않은 비교예 1에서는 점착제 성분이 플라즈마 활성화된 칩의 표면에 잔류한 것이 확인 되었다. 비교예 2에서는 이형성의 증가를 위해서 과량의 에너지선 경화형 올리고머 실리콘 수지를 투입하였는데, 점착층의 면상이 불균일 하였고 칩의 표면에 얼룩이 남을 정도로 점착제 성분의 잔사가 확인 되었다. 또한 과다한 실리콘 성분으로 인한 점착층의 칩 표면에 대한 낮은 밀착성으로 몰딩 공정 동안 몰드 수지가 점착층과 칩 표면 사이의 계면에 침투하여 부분적으로 칩 표면을 오염시키는 것이 확인 되었다. PET 필름을 사용한 비교예 3에서는 다른 주요 특성들은 모두 만족하였으나, MUF 공정이 진행됨에 따라 PET 필름이 직접적으로 닿아 있는 상부의 몰드 금형에 하얀 이물에 의한 오염이 심각해지는 것을 확인하였다. 이로 인한 청소 시간 증가 및 down-time의 증가가 치명적인 생산 효율 감소를 유발하였다. PI 필름을 사용한 비교예 4에서는 몰드 금형의 오염은 없었으나, 도 1에서와 같이 테이프가 몰드 금형 상판에 vacuum 구멍들을 통해서 밀착이 되어야 하는데 PI 필름의 높은 강도로 금형에 밀착성이 떨어지거나, 굴곡성이 좋지 않아서 작업성이 저하되는 문제가 있었다. 또한, 솔더볼의 변형이나 균열이 있는 것이 확인 되었다. ETFE 필름만을 사용한 비교예 5에서는, PI 필름과는 반대로 내열 특성이 너무 떨어져서 필름이 고온에서 불균일 연신 되면서 필름 후도의 편차가 발생되어 칩에 전달되는 압력의 불균형 문제로 추정되는 솔더볼의 변형이나 crack 현상이 발견 되었다. 그리고 표면 조도가 거의 없는 실리콘 칩과 필름과의 상호 점착력 부족으로 밀착이 되지 않아 몰드 수지에 의한 칩의 오염이 문제가 되었다.
A1: 몰드 금형 (상)
A2: 몰드 금형 (하)
A3: 내열 기재 (PEN 필름)
A4: 점착층
A5: 칩
A6: 솔더 볼(solder ball)
A7: 기판(printed circuit board, PCB)
A8: 몰드 수지

Claims (8)

  1. 내열 기재와 상기 내열 기재상에 도포된 점착층으로 이루어진 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프로서,
    상기 점착층은 아크릴 수지; 열경화제; 에너지선 경화형 우레탄 수지와 에너지선 경화형 실리콘 수지가 혼합된 에너지선 경화형 올리고머 수지; 및 광개시제를 포함하고, 열경화 및 에너지선에 의해 경화된 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프.
  2. 제 1항에 있어서, 상기 내열 기재가 PEN 필름인 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프.
  3. 제 1항에 있어서, 상기 내열 기재의 두께는 25 내지 50um인 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프.
  4. 제 1항에 있어서, 상기 내열 기재의 적어도 한면에 대전방지 코팅이 되어있는 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프.
  5. 삭제
  6. 제1항에 있어서, 상기 아크릴 수지의 중량평균 분자량은 100,000 내지 1,500,000인 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프.
  7. 삭제
  8. 제1항에 있어서 상기 아크릴 수지 100 중량부를 기준으로 상기 열경화제 0.1 내지 2 중량부, 상기 에너지선 경화형 우레탄 수지 5 내지 30 중량부, 상기 에너지선 경화형 실리콘 수지 5 내지 15 중량부를 포함하며, 상기 에너지선 경화형 올리고머 수지 100 중량부를 기준으로 상기 광개시제를 1 내지 10 중량부 포함하는 것을 특징으로 하는 다이익스포즈드 플립칩 패키지의 몰드 언더필 공정용 점착 마스킹 테이프.
KR1020110005902A 2011-01-20 2011-01-20 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프 KR101194544B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110005902A KR101194544B1 (ko) 2011-01-20 2011-01-20 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프
JP2011128433A JP5659408B2 (ja) 2011-01-20 2011-06-08 ダイエクスポーズドフリップチップパッケージ（ｄｅｆｃｐ）のモールドアンダーフィル工程用粘着マスキングテープ
MYPI2011002715A MY159063A (en) 2011-01-20 2011-06-13 Adhesive masking tape for molded underfill process for die-exposed flip chip package
TW100121211A TWI504717B (zh) 2011-01-20 2011-06-17 用於晶片曝露覆晶封裝之模底部充填過程中的遮蔽膠帶

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005902A KR101194544B1 (ko) 2011-01-20 2011-01-20 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프

Publications (2)

Publication Number Publication Date
KR20120084501A KR20120084501A (ko) 2012-07-30
KR101194544B1 true KR101194544B1 (ko) 2012-10-25

Family

ID=46715407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005902A KR101194544B1 (ko) 2011-01-20 2011-01-20 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프

Country Status (4)

Country Link
JP (1) JP5659408B2 (ko)
KR (1) KR101194544B1 (ko)
MY (1) MY159063A (ko)
TW (1) TWI504717B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942321B2 (ja) * 2012-09-21 2016-06-29 東レ先端素材株式会社Ｔｏｒａｙ Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ Ｋｏｒｅａ， Ｉｎｃ． モールドアンダーフィル工程のマスキングテープ用粘着剤組成物及びそれを利用したマスキングテープ
JP6204051B2 (ja) * 2013-04-19 2017-09-27 株式会社巴川製紙所 モールド成形用離型シート
JP5858347B2 (ja) * 2014-02-05 2016-02-10 大日本印刷株式会社 粘着剤組成物およびそれを用いた粘着フィルム
WO2019130539A1 (ja) * 2017-12-28 2019-07-04 リンテック株式会社 粘着シート及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005280211A (ja) * 2004-03-30 2005-10-13 Gunze Ltd ダイシング用基体フイルム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661950B2 (ja) * 1988-03-31 1997-10-08 古河電気工業株式会社 半導体ウエハ固定用放射線硬化性粘着テープ
CN100362035C (zh) * 2003-01-31 2008-01-16 日本瑞翁株式会社 制备环烯树脂膜的方法和制备环烯聚合物片或膜的方法
JP4393934B2 (ja) * 2004-06-23 2010-01-06 リンテック株式会社 半導体加工用粘着シート
JP4805765B2 (ja) * 2006-09-12 2011-11-02 電気化学工業株式会社 電子部品固定用粘着シート及びそれを用いた電子部品の製造方法。
JP4343943B2 (ja) * 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ
JP2010053192A (ja) * 2008-08-27 2010-03-11 Nitto Denko Corp 粘着テープ又はシート
KR20100073613A (ko) * 2008-12-23 2010-07-01 도레이첨단소재 주식회사 반도체 장치용 내열 점착테잎

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005280211A (ja) * 2004-03-30 2005-10-13 Gunze Ltd ダイシング用基体フイルム

Also Published As

Publication number Publication date
JP2012149210A (ja) 2012-08-09
KR20120084501A (ko) 2012-07-30
JP5659408B2 (ja) 2015-01-28
MY159063A (en) 2016-12-15
TWI504717B (zh) 2015-10-21
TW201245384A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
KR101075192B1 (ko) 전자부품 제조용 점착테이프
JP2008247936A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20130105434A (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
KR101194544B1 (ko) 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프
KR101208082B1 (ko) 반도체 공정용 점착테이프 및 이를 이용한 반도체 장치의 제조방법
JP2006219589A (ja) 半導体用接着フィルム及びこれを用いた半導体装置
KR101073698B1 (ko) 점착테이프와 리드프레임의 라미네이션 방법
KR20120082129A (ko) 전자부품 제조용 점착테이프
JP2011165716A (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
KR20170101603A (ko) 내열성이 향상된 전자부품용 점착테이프
KR101147841B1 (ko) 전자부품 제조용 점착테이프
JP2013040276A (ja) 電子部品製造用粘着テープ
KR101364438B1 (ko) 에너지선 반응형 내열성 점착시트를 이용한 반도체 장치의 제조방법
KR20140085714A (ko) 전자부품용 점착테이프
KR101382596B1 (ko) 버블 프리 전자부품 제조용 점착테이프
KR101050562B1 (ko) 반도체 패키지용 몰드공정필름
TW201420717A (zh) 保護膜形成層、保護膜形成用片及半導體裝置的製造方法
KR20150075493A (ko) 전자부품용 점착테이프
KR20160049091A (ko) 전자부품용 점착테이프
KR101481710B1 (ko) 전자부품용 점착 조성물 및 그를 이용한 전자부품용 점착 테이프
KR20150042015A (ko) 점착력이 향상된 반도체 공정용 내열 점착 마스킹 테이프
KR20220023189A (ko) 점착제의 전사를 방지할 수 있는 전자부품 제조용 점착테이프
KR20140086144A (ko) 마스킹 테이프 제조용 점착 조성물 및 이를 포함하는 반도체 공정용 내열 마스킹 테이프
KR20150100160A (ko) 계면 접착력이 향상된 반도체 공정용 내열 점착 마스킹 테이프
KR20100073613A (ko) 반도체 장치용 내열 점착테잎

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7