TW201244002A - Method of forming oxide encapsulated conductive features - Google Patents

Method of forming oxide encapsulated conductive features Download PDF

Info

Publication number
TW201244002A
TW201244002A TW100148253A TW100148253A TW201244002A TW 201244002 A TW201244002 A TW 201244002A TW 100148253 A TW100148253 A TW 100148253A TW 100148253 A TW100148253 A TW 100148253A TW 201244002 A TW201244002 A TW 201244002A
Authority
TW
Taiwan
Prior art keywords
layer
copper
barrier layer
copper alloy
opening
Prior art date
Application number
TW100148253A
Other languages
English (en)
Other versions
TWI531026B (zh
Inventor
Huang Liu
Chim Seng Seet
Kai Hung Alex See
Original Assignee
Globalfoundries Sg Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Sg Pte Ltd filed Critical Globalfoundries Sg Pte Ltd
Publication of TW201244002A publication Critical patent/TW201244002A/zh
Application granted granted Critical
Publication of TWI531026B publication Critical patent/TWI531026B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201244002 六、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置中之銅（Cu)及/或銅合金金 λ 屬化，以及有關一種製造具有可信賴，低電阻銅或銅合金 互連之半導體裝置之方法。本發明特別可應用於形成具有 次微米設計形體及高導電率互連結構之高速積體電路，包 含以金屬-氧化物層，如MnOx或AlOx予以實質上均勻地 封裝之銅或銅合金形體。 【先前技術】 在半導體製造中，在金屬互連後段製程(BEOL)加工期 間施加鑲嵌(damascene)。習知鑲嵌加工包含在介電中間層 形成開口及以導電材料，例如，銅或銅合金填充開口，以 形成接觸面、通孔、或線。習知BEOL加工包含在晶圓上 利用配線之個別裝置（電晶體、電容、電阻等）的互連，以 及晶片-對-封裝連接之接觸面、絕緣層（介電質）、金屬層 級、及接合位置的形成。 如第1A-1F圖所示，使用習知鑲嵌製程形成半導體裝 置中之金屬互連。第1A圖顯示形成在介電層103中之溝 槽 101。 由於銅經由介電中間層材料，如二氧化石夕擴散，故銅 或銅合金互連結構必須藉由擴散阻障層予以封裝。第1B 圖顯示沉積在溝槽101之側表面107和底表面109上，以 及介電層103之上表面111上之擴散阻障層105(例如， Ta/TaN)。 3 95469 201244002 種晶層113沉積在阻障層105上，如第1C圖所示。 種晶層113可為銅、或銅合金，如CuMn或CuAl。第1D 圖顯示銅、或銅合金115,通常利用電鍍，填充溝槽101 及種晶層113之上。 然後如藉由化學機械加工（CMP)實施平坦化以自介電 層103移除銅或銅合金115、種晶層113、和阻障層105， 而形成實質上平坦之上表面，如第1E圖所示。 然後沉積覆蓋層117，如氮化矽（SiN)或氮碳化矽 (SiCxNy)，如第1F圖所示。 在第1F圖中，當使用銅合金種晶層如CuMn或CuAl 時，錳或鋁在銅或銅合金115與覆蓋層117間之界面析出。 析出量視種晶層113中之錳或鋁濃度及其他製程條件而 定。析出程度可導致種晶層113僅包含銅，而大部份的猛 或鋁因與氧(〇2)反應而轉化成金屬氧化物層119，例如， MnO 或 Al2〇3 〇 除了該種界面外’析出亦發生在任何受損或缺陷位置 (如具有不足夠之阻障層的位置）。第2圖顯示襯有阻障層 203之習知銅或銅合金互連201。習知實務導致合金原子， 如錳或鋁原子205，向著〇2擴散以在銅或銅合金互連2〇1 之上表面207上以及存在著〇2之受損和缺陷位置形成氧 化物層，例如，MnO或Al2〇3。 銅或銅合金互連201中之合金原子，如錳或鋁原子2〇5 輕易地向著〇2擴散以形成氧化物，例如，Mn〇或ALA， 此乃由於其低活化能之故。另一方面，元素原子，如猛或 95469 4 3 201244002 銘存在時’銅不會與〇2反應形成CuO。所得之氧化物層， 例如，MnO或Α1ζ〇3，作為阻障層以防止：（a)銅沿著 Cu/SiCNH界面207擴散而形成CuO; (b) 〇2擴散至銅互連 201中形成CuO;以及(c)錳或鋁繼續擴散至介電層213 中。因此，提昇互連的電遷移(EM)性能。 受損和缺陷位置可為太薄之阻障層203之部份207、 或節點201與介電層213間之缺陷界面211。阻障層203 應完全地包圍整個銅互連201以防止銅擴散至周圍材料中 並且穿過周圍材料。阻障層203應該要足夠厚以限制銅擴 散，因此化學地隔離互連201與介電層213，而且還呈現 足夠高的導電性以維持與導線215的良好電子接觸。然 而，阻障層203在某些位置會太薄以致無法限制銅擴散。 習知實務僅導致氧化物層’例如，MnO或Al2〇3，形 成在存在著〇2之互連201的上表面上或缺陷/破裂襯底區 域207、211。然而，習知實務無法導:致沿著沉積之導電材 料，例如’銅或銅合金的側壁形成實質上均勻的氧化物阻 障層，此乃由於該些位置缺乏〇2之故。 在先進節點如20nm及以下，阻障層（例如，Ta/TaN , Ru)的厚度進一步薄化以促進間隙填充及降低導線電阻。然 而’該種薄化的阻障層沒有強壯到足以禁得起EM、應力 遷移（SM)、或時間相依介電崩潰(TDDB)加壓，且其中可能 含有受損和缺陷區域。因此，BEOL可靠度性能降低。 因此需要存在一種能夠形成封裝金屬互連之實質上 均勻之金屬氧化物阻障層的方法論，因此阻擋銅擴散且提 95469 5 201244002 昇可靠度性能沒有負面地衝擊間隙填充。 【發明内容】 本發明之一方面係一種在BEOL加工期間，形成藉由 實質上均勻之金屬-氧化物層，如MnO或A1203予以封裝 之銅或銅合金互連。 本發明之另一方面係一種包含藉由實質上均勻之金 屬-氧化物層，如MnO或Al2〇3予以封裝之銅或銅合金互 連之半導體裝置。 本發明之其他方面及其他特點將揭露於下述說明 中，而且對熟知此項技藝人士而言在檢視下述說明時在某 種程度上係顯而易見的或者可自本發明的實務學習之。 依據本發明，某些技術功效在某種程度上可藉由包含 下述步驟之方法予以達成：在介電層中形成具有側表面及 底表面之開口，在開口之側表面和底表面上及介電層之上 表面上形成阻障層，以氧氣電漿處理阻障層以在阻障層上 形成懸垂氧原子，在阻障層上形成種晶層，以及以銅或銅 合金填充開口。 本發明之方面包含如藉由CMP平坦化以自介電層之 上表面移除阻障層，種晶層，及銅或銅合金，使得鑲嵌之 銅或銅合金的上表面與介電層的上表面實質上共平面。進 一步方面包含在填充開口之銅或銅合金上提供覆蓋層，如 SiN或SiCxNy。其他方面包含沉積銅合金種晶層，如CuMn 或CuAl，導致形成金屬氧化物層，例如MnO或Al2〇3。 其他方面包含以5A至100 A之厚度沉積阻障層。另一方 6 95469 201244002 面包含以100人至500人之厚度沉積種晶層。依據又一方 面，以5人至20人之厚度形成金屬氧化物層。 ‘ 本發明之另一方面係一種裝置，包含··半導體元件， . 半導體元件上之介電層，填充介電層中之開口之鋼或鋼合 金，以及封裝填充開口之銅或銅合金之金屬氧化物層。 本發明之方面包含裝置，此裝置包含藉由具有5入至 20 A之實質上均勻厚度之氧化物層，例如Mn〇或八丨2〇3 層予以封裝之鑲嵌銅或銅合金。本發明之方面包含在具有 5 A至1〇〇 Λ厚度之阻障層之溝槽中具有銅或銅合金鑲嵌 之裝置。 本發明之另一方面係一種方法，包含：在半導體元件 上提供介電層；在介電層中形成具有侧表面及底表面之溝 槽，在溝槽之側表面及底表面上沉積阻障層；以氧氣電漿 處理阻障層以形成鍵結在阻障層上之懸垂氧；在阻障層上 沉積鋼合金種晶層；以銅（Cu)或銅合金填充溝槽以形成銅 或銅合金鑲嵌及在介電層之上表面上之過覆蓋；以及平坦 化’使得銅或銅合金鑲嵌之上表面與介電層之上表面實質 上共平面，導致封裝銅或銅合金鑲嵌之金屬氧化物層。 由下述之詳細說明，對熟知此項技藝人士而言，本發 明之其他方面及技術功效係顯而易見的，其中本發明之實 施例係藉由意欲實施本發明之最佳模式的說明予以簡單地 陳述。如可暸解般’本發明能夠以其他及不同實施例完成 之’且其數種細節能夠在各種顯而易知方面予以修飾，皆 無偏離本發明。因此，圖式及說明事實上係欲作為說明之 7 95469 201244002 用，而非作為限制之用。 【實施方式】 在下述說明中，為了闡釋之目的，提出許多特定的細 節以提供徹底瞭解示例之實施例。然而，應可清楚暸解， 沒有這些特定的細節或者利用均等的配置亦可實施這些示 例的實施例。其他實例中，在方塊圖中顯示眾所皆知的結 構及裝置以避免非必要地模糊示例之實施例。此外，除非 另有說明，否則應暸解說明書及申請專利範圍中所像用之 成分、反應條件等之表示數量、比率、及數值性質之所有 數值在所有實例中皆以”約”一詞予以修飾。 本發明關注並解決BEOL可靠度性能的問題，尤其當 阻障襯底的厚度減小而調和間隙填充及低線電阻時。本發 明藉由提供能夠形成實質上均勻之金屬-氧化物層，例如， MnO或Al2〇3層、封裝金屬互連，例如，銅或銅合金接觸 面、通孔、或線，因此防止銅擴散至介電層中並且穿過介 電層，故而提昇可靠度性能沒有負面地衝擊間隙填充之方 法論關注並解決該些問題。 依據本發明實施例的方法論係包含在介電層中形成 具有側表面及底表面之開口，在開口之側表面和底表面上 及介電層之上表面上形成阻障層，以氧氣電漿處理阻障層 以在阻障層上形成懸垂氧原子，在阻障層上沉積種晶層， 以及以銅或銅合金填充開口。 由下述之詳細說明，熟知此項技藝人士可淺顯易見地 瞭解阻擋銅自銅或銅合金互連擴散沒有負面地衝擊間隙填 8 95469 201244002 充之又其他方面、特點、及技術功效，其中簡單地藉由意 欲之最佳模式的說明，顯示及陳述較佳實施例。本發明能 夠以其他及不同實施例完成之，且其數種細節能夠在各種 顯而易知方面予以修飾。因此，圖式及說明事實上係欲作 為說明之用’而非作為限制之用。 第3A-3F圖係說明依據本發明實施例之方法論。參照 第3A圖，係藉由例如反應性離子蝕刻（RIE)在介電層303 中形成開口 ’例如，溝槽3〇1。 藉由，例如，物理氣相沉積（PVD)在溝槽301之侧表 面307及底表面309上、及介電層3〇3之上表面311上形 成擴散阻障層305 ’如第3B圖所示。阻障層3〇5可以5人 至loo A之厚度形成之。典型之擴散阻障金屬包含鈕(Ta)， 氮化钽(TaN)，釕(Ru)，始(c〇)，或 Ta/TaN。 參照第3C圖，以氧氣電漿313，如30-180秒、於 400-900W 之 RF 電力、i5_35m 托之壓力、1〇〇 4〇〇<^、及 60-12〇SCCm之臭氧(〇3)流動速率處理所得之結構。利用氧 氣電漿之處理沿著溝槽3〇1之側表面3〇7及底表面3〇9在 阻P羊層· 3〇5中形成懸垂氧原子。該些懸垂氧原子隨後反應 以形成封裝氧化物阻障。 參照第3D圖，藉由，例如，物理氣相沉積(pvD)在阻 障層305上沉積種晶層315。種晶層315可形成至1〇〇 A 至500 A之厚度，且可包含鋼合金，如CuMn或CuA1。與 銅種晶層相較下，CuAl種晶層以十倍增加EM壽命，而與 銅種晶層相較下，CuMn種晶層以一百倍增加EM壽命。 9 95469 201244002 如藉由電化學電鍍、無電電鍍、或化學氣相沉積來沉 積導電材料，如銅或銅合金317，以填充溝槽301並在介 電層302上形成過覆蓋317，如第3E圖所示。然後如藉由 CMP實施平坦化以自介電層301之上表面移除過覆蓋 317，及阻障層305和種晶層315，形成實質上平坦之上表 面，如第3F圖所示。 後續如藉由化學氣相沉積（CVD)沉積覆蓋層319。覆蓋 層319可包含SiN或SiCxNy。 種晶層315中之合金金屬原子，例如，錳或鋁析出至 先前形成之懸垂氧原子以形成封裝之氧化物層，例如， MnO或Al2〇3。析出量視銅合金種晶層中之錳或鋁濃度及 各種製程條件而定。在某些實施例中，析出足以導致實質 上之銅種晶層，使得實質上所有的錳或鋁皆析出以形成實 質上均勻之封裝MnO或Al2〇3氧化物層321。一般而言， 該種保護性氧化物層係在銅或銅合金沉積之前形成之。 EDX/EELS分析確認懸垂氧鍵結可完全地氧化來自5 A至 20人厚度之種晶層之錳或鋁原子以形成實質上均勻之 MnO或Al2〇3封裝層。 本發明之實施例可達成數種技術功效，包含阻擋銅自 銅或銅合金互連擴散，因此提昇EM壽命沒有負面地衝擊 間隙填充。本發明在各種高度集成之半導體裝置之任一種 上具有產業應用性。 在前述說明中，本發明係參照其特定示例之實施例予 以說明。然而，可證明可對其進行各種修飾及變更沒有偏
10 95469 S 201244002 ο 離本發明之較廣精神及範圍，如申請專利範圍所述。因此， 說明及圖式欲視為係說明之用而非限制之用。可暸解本發 明能夠使用各種其他組合及實施例且在本文所示之本發明 Ο 概念之範圍内能夠有任何變更或修飾。 ' 【圖式簡單說明】 在隨附的圖式中，本發明係藉由實施例予以說明，而 非予以限制，且圖式中類似的參考數值係指類似的元件， 其中： 第1Α至1F圖係圖解地說明形成半導體裝置中之金屬 互連的習知鑲嵌製程； 第2圖係圖解地說明襯有阻障層之習知互連；以及 第3Α至3F圖係圖解地說明依據本發明實施例之形成 半導體裝置中之金屬互連的製程流程。 【主要元件符號說明】 101 、 301 溝槽 103 、 213 、 303 介電層 105 、 203 、 305 阻障層 107 、 307 側表面 109 、 309 底表面 111 、 207 、 311 上表面 113 、 315 種晶層 115 、 317 銅或銅合金 117 、 319 覆蓋層 119 、 321 金屬氧化物層 11 95469 201244002 201 互連 205 在孟或銘原子 209 節點 211 缺陷界面 215 導線 313 氧氣電漿 12 s 95469

Claims (1)

  1. 201244002 七、申請專利範圍： 1. 一種方法，包括： 在介電層中形成具有側表面及底表面之開口； 在該開口之該側表面及該底表面上和該介電層之 上表面上形成阻障層； 以氧氣電漿處理該阻障層，以在該阻障層上形成 懸垂氧原子； 在該阻障層上沉積種晶層；以及 以銅（Cu)或銅合金填充該開口， 導致在該銅或銅合金的上及底表面上和沿著填充 該開口之該銅或銅合金之側表面形成金屬氧化物層。 2. 如申請專利範圍第1項所述之方法，包括自該介電層 之該上表面移除該阻障層、該種晶層、及該銅或銅合 金。 3. 如申請專利範圍第2項所述之方法，包括在填充該開 口之該銅或銅合金上形成覆蓋層。 4. 如申請專利範圍第3項所述之方法，其中該覆蓋層包 括氮碳化矽（SiCxNy)。 5. 如申請專利範圍第1項所述之方法，包括沉積作為該 種晶層之銅合金。 6. 如申請專利範圍第5項所述之方法，包括沉積作為該 種晶層之CuMn或CuAl合金，其中該金屬氧化物層包 括 MnO 或 AI2O3。 7. 如申請專利範圍第1項所述之方法，包括以5人至100 95469 201244002 人之厚度沉積該阻障層。 8.如申請專利範圍第1項所述之方法，包括以100 A至 500 A之厚度沉積該種晶層。 9·如申請專利範圍第1項所述之方法，包括以5 A至20 A 之厚度形成該金屬氧化物層。 10. —種裝置，包括： 半導體元件； 在該半導體元件上之介電層； 填充該介電層中之開口之銅或銅合金；以及 封裝填充該開口之該銅或銅合金之金屬氧化物 層。 11. 如申請專利範圍第10項所述之裝置，其中該金屬氧化 物層包括MnO或Al2〇3。 12. 如申請專利範圍第10項所述之裝置，進一步包括加襯 該開口之阻障層。 13. 如申請專利範圍第10項所述之裝置，其中該金屬氧化 物層具有5人至20 A之實質上均勻之厚度。 14. 如申請專利範圍第10項所述之裝置，其中該阻障層具 有5A至1〇〇人之厚度。 15. 如申請專利範圍第10項所述之裝置，其中： 該開口為溝槽；以及 填充該溝槽之該銅或銅合金為導線。 16* —種方法，包括： 在半導體元件上提供介電層； 95469 2 201244002 在該介電層中形成具有側表面及底表面之溝槽； 在該溝槽之該側表面及該底表面上沉積阻障層； 以氧氣電漿處理該阻障層，以在該阻障層上形成 懸垂氧原子； 在該阻障層上沉積銅合金種晶層； 以銅（Cu)或銅合金填充該溝槽，以形成銅或銅合金 鑲嵌及在該介電層之上表面上之過覆蓋；以及 平坦化，使得該銅或銅合金鑲嵌之上表面與該介 電層之該上表面實質上共平面， 導致形成封裝該銅或銅合金鑲嵌之金屬氧化物 層。 17. 如申請專利範圍第16項所述之方法，包括沉積作為該 種晶層之CuMn合金或CuAl合金。 18. 如申請專利範圍第17項所述之方法，其中該金屬氧化 物層包括MnO或Al2〇3。 19. 如申請專利範圍第16項所述之方法，包括以5 A至100 A之厚度沉積該阻障層。 20. 如申請專利範圍第16項所述之方法，其中係以5人至 20 A之厚度形成該金屬氧化物層。 3 95469
TW100148253A 2011-04-27 2011-12-23 形成氧化物經封裝傳導形體之方法及具有該形體之裝置 TWI531026B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/095,140 US20120273949A1 (en) 2011-04-27 2011-04-27 Method of forming oxide encapsulated conductive features

Publications (2)

Publication Number Publication Date
TW201244002A true TW201244002A (en) 2012-11-01
TWI531026B TWI531026B (zh) 2016-04-21

Family

ID=47007868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148253A TWI531026B (zh) 2011-04-27 2011-12-23 形成氧化物經封裝傳導形體之方法及具有該形體之裝置

Country Status (5)

Country Link
US (1) US20120273949A1 (zh)
CN (1) CN102760694A (zh)
DE (1) DE102012206024A1 (zh)
SG (1) SG185182A1 (zh)
TW (1) TWI531026B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
US20140061915A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Prevention of thru-substrate via pistoning using highly doped copper alloy seed layer
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
TW201421637A (zh) * 2012-11-30 2014-06-01 Ind Tech Res Inst 利用自我成長阻障之阻障層結構及使用該結構之溝槽式半導體結構
CN105226050A (zh) * 2014-06-09 2016-01-06 旺宏电子股份有限公司 半导体结构及其制造方法
US9455182B2 (en) 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US11075179B2 (en) 2018-08-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
CN111009644B (zh) * 2019-11-13 2023-09-22 天津工业大学 纳米多孔铜表面修饰MnO/石墨烯复合电极的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US6495449B1 (en) * 2000-03-07 2002-12-17 Simplus Systems Corporation Multilayered diffusion barrier structure for improving adhesion property
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
JP2007180408A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070259519A1 (en) * 2006-05-02 2007-11-08 International Business Machines Corporation Interconnect metallization process with 100% or greater step coverage
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
KR101088813B1 (ko) * 2008-07-25 2011-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
JP5560696B2 (ja) * 2009-12-21 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
US8299365B2 (en) * 2010-01-07 2012-10-30 International Business Machines Corporation Self-aligned composite M-MOx/dielectric cap for Cu interconnect structures

Also Published As

Publication number Publication date
TWI531026B (zh) 2016-04-21
SG185182A1 (en) 2012-11-29
CN102760694A (zh) 2012-10-31
US20120273949A1 (en) 2012-11-01
DE102012206024A1 (de) 2012-10-31

Similar Documents

Publication Publication Date Title
TWI531026B (zh) 形成氧化物經封裝傳導形體之方法及具有該形體之裝置
US9728503B2 (en) Via pre-fill on back-end-of-the-line interconnect layer
TWI515860B (zh) 具有銅內部互連之半導體設備及其製造方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US8072075B2 (en) CuSiN/SiN diffusion barrier for copper in integrated-circuit devices
US11854874B2 (en) Metal contact structure and method of forming the same in a semiconductor device
US8492289B2 (en) Barrier layer formation for metal interconnects through enhanced impurity diffusion
TWI611545B (zh) 互連線結構與其製造方法
TWI518843B (zh) 內連線結構及形成內連線結構的方法
JP2011003881A (ja) 配線構造及びその形成方法
JP2007180407A (ja) 半導体装置およびその製造方法
JP2005277390A (ja) 半導体装置及びその製造方法
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
JP2009147137A (ja) 半導体装置およびその製造方法
JP2008091830A (ja) 半導体装置、およびその製造方法
JP2005251991A (ja) 半導体装置およびその製造方法
JP2009141058A (ja) 半導体装置およびその製造方法
JP2011029255A (ja) 半導体装置及びその製造方法
TWI247359B (en) Integrated circuit structure and fabrication method thereof
US8536704B2 (en) Semiconductor device and method for fabricating the same
JP4492919B2 (ja) 半導体装置の製造方法
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
JP2007194566A (ja) 半導体装置およびその製造方法
JP4786680B2 (ja) 半導体装置の製造方法
JP2006024968A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees