TW201230195A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW201230195A
TW201230195A TW100143586A TW100143586A TW201230195A TW 201230195 A TW201230195 A TW 201230195A TW 100143586 A TW100143586 A TW 100143586A TW 100143586 A TW100143586 A TW 100143586A TW 201230195 A TW201230195 A TW 201230195A
Authority
TW
Taiwan
Prior art keywords
nitrogen
film
layer
oxide semiconductor
semiconductor device
Prior art date
Application number
TW100143586A
Other languages
English (en)
Other versions
TWI543261B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201230195A publication Critical patent/TW201230195A/zh
Application granted granted Critical
Publication of TWI543261B publication Critical patent/TWI543261B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

201230195 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法，該半導 體裝置具有作爲一個元件至少包含電晶體等半導體元件的 電路。例如’本發明係關於：安裝在電源電路中的功率裝 置；包括記憶體、閘流電晶體、轉換器以及影像感測器等 的半導體積體電路；以及作爲部件安裝有以液晶顯示面板 爲代表的電光學裝置或具有發光元件的發光顯示裝置的電 子裝置。 在本說明書中，半導體裝置指的是能夠藉由利用半導 體特性而工作的所有裝置，因此電光裝置、半導體電路及 電子裝置都是半導體裝置。 【先前技術】 近年來，使用在具有絕緣表面的基板上形成的半導體 薄膜構成薄膜電晶體（TFT )的技術引起了人們的注意。 薄膜電晶體廣泛應用於諸如1C和電光裝置之類的電子裝置 ，而且尤其期望它們作爲影像顯示裝置的切換元件的迅速 發展。金屬氧化物的種類繁多且其用途廣泛。 在金屬氧化物中有呈現半導體特性的金屬氧化物。作 爲呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、 氧化錫、氧化銦、氧化鋅等，並且已知將這種呈現半導體 特性的金屬氧化物用於通道形成區的薄膜電晶體（專利文 獻1及專利文獻2 )。 -5- 201230195 [專利文獻1]日本專利申請公開第2007- 1 23 86 1號公報 [專利文獻2]日本專利申請公開第200 7_96〇5 5號公報 【發明內容】 本發明的一個方式的目的之一在於：利用濺射法提供 合適於電晶體、二極體等半導體用途的材料。明確地說， 本發明的一個方式的目的之一在於：提供形成高結晶性氧 化物半導體膜的製造步驟。 另外，本發明的一個方式的目的之一在於：提供—種 半導體裝置的製造步驟，其中藉由使用母體玻璃等的大基 板，可以進行高可靠性半導體裝置的批量生產。 藉由對氧化物半導體意圖性地添加氮，形成具有六方 晶的纖鋅礦型結晶結構的氧化物半導體膜》在氧化物半導 體膜中，包含氮的區域的結晶性高於氮含量不太多的區域 或不意圖性地添加氮的區域的結晶性。上述具有纖鋅礦型 結晶結構的高結晶性氧化物半導體膜被用作電晶體的通道 形成區。 本發明的一個方式是—種半導體裝置，包括：閘極電 極層；與所述閘極電極層接觸的第一絕緣層；與所述第一 絕緣層接觸的氧化物半導體層：以及與所述氧化物半導體 層接觸的第二絕緣層’其中氧化物半導體層具有纖鋅礦型 結晶結構且具有離第一絕緣層越近’氮濃度越高的濃度梯 度。另外，氧化物半導體層的氮濃度爲lxl017/cm3以上且 20at%以下’較佳爲lxl〇2G/cm3以上且低於7at%。 201230195 作爲與具有纖鋅礦型結晶結構的氧化物半導體膜接觸 的絕緣膜，較佳使用包含氮的絕緣膜如氧氮化矽膜（也稱 爲SiOxNy，其中x>y>0)或氮氧化砂膜（也稱爲SiNxOy， 其中x>y>〇 )。另外，作爲與具有纖鋅礦型結晶結構的氧 化物半導體膜接觸的絕緣膜，還可以使用氧化矽膜或由氧 化矽膜和氮化矽膜構成的疊層。另外，作爲與具有纖鋅礦 型結晶結構的氧化物半導體膜接觸的絕緣膜，還可以使用 氧化鋁、氧氮化鋁、氧化鎵、氧化給或氧化釔等。在後面 使用這些絕緣膜進行氮電漿處理時，較佳調整膜厚度等， 以作爲閘極絕緣層起到充分的作用。 再者，爲了提高絕緣膜與氧化物半導體膜的介面附近 的氮濃度，也可以進行氮電漿處理，至少使絕緣膜的表面 附近意圖性地包含lxl〇17/cm3以上的氮，並且在氮氣圍中 在該絕緣膜上形成具有纖鋅礦型結晶結構的氧化物半導體 膜。 另外，具有纖鋅礦型結晶結構的氧化物半導體膜是非 單晶，而不是氧化物半導體層整體處於非晶狀態（ amorphous state )，氧化物半導體層內的結晶具有與基板 平面大致平行且具有六角形的格子狀的鍵的a-b面，並具 有與基板平面大致垂直的c軸。 另外，也可以在同一真空處理室內有階段地改變成膜 條件來形成其氮濃度不相同的氧化物半導體膜的疊層，本 發明的一個方式是一種半導體裝置，包括：閘極電極層； 與所述閘極電極層接觸的第一絕緣層；與所述第一絕緣層 201230195 接觸的第一氧化物半導體層；與所述第—氧化物半導體層 接觸的第二氧化物半導體層；以及與所述第二氧化物半導 體層接觸的第二絕緣層’其中第一氧化物半導體層及第二 氧化物半導體層具有六方晶結構’並且第一氧化物半導體 層的氮濃度高於第二氧化物半導體層的氮濃度。 上述結構的特徵之一在於：第一氧化物半導體層的氮 濃度爲0」at%以上且低於7at% ;以及第二氧化物半導體層 的氮濃度爲lxl〇17/cm3以上且低於5xl019/cm3。與不意圖 性地包含氮的氧化物半導體層相比，意圖性地包含氮的氧 化物半導體層的能隙小，並且載子容易流動。 對具有閘極電極層的電晶體的結構沒有特別的限制， 例如，在頂閘型電晶體中，基底絕緣層相當於第二絕緣層 。在頂閘型電晶體中，在第二絕緣層上有氧化物半導體層 ，在所述氧化物半導體層上有作爲閘極絕緣層的第一絕緣 層，並且在所述第一絕緣層上有閘極電極層。 另外，頂閘型電晶體的製造方法也是本發明的一個方 式，其結構是一種半導體裝置的製造方法，包括如下步驟 :在具有絕緣表面的基板上形成包含氮的絕緣膜；將形成 有包含氮的絕緣膜的基板引入到真空處理室內；將氮氣引 入到設置有金屬氧化物靶材的真空處理室內，來在基板溫 度爲150°C以上且45 0 °C以下的第一成膜條件下形成包含氮 的第一氧化物半導體膜；以及將氮氣引入到真空處理室內 ’來在基板溫度爲150 °C以上且45 〇t以下的第二成膜條件 下形成接觸於第一氧化物半導體膜上的包含氮的第二氧化 201230195 物半導體膜。藉由利用上述製造方法，可以形成高結晶性 氧化物半導體膜。 另外，在底閘型電晶體中，保護絕緣層相當於第二絕 緣層。在底閘型電晶體中，在閘極電極層上有作爲閘極絕 緣層的第一絕緣層，在所述第一絕緣層上有氧化物半導體 層，並且在所述氧化物半導體層上有作爲保護絕緣層的第 二絕緣層。 另外，底閘型電晶體的製造方法也是本發明的一個方 式，其結構是一種半導體裝置的製造方法，包括如下步驟 :在具有絕緣表面的基板上形成閘極電極層；在閘極電極 層上形成包含氮的絕緣膜；將形成有閘極電極層及包含氮 的絕緣膜的基板引入到真空處理室內；將氮氣引入到設置 有金屬氧化物靶材的真空處理室內，來在基板溫度爲150 °C以上且450 °C以下的第一成膜條件下形成包含氮的第一 氧化物半導體膜；以及將氮氣引入到真空處理室內，來在 基板溫度爲150°C以上且45 0 °C以下的第二成膜條件下形成 接觸於第一氧化物半導體膜上的包含氮的第二氧化物半導 體膜。藉由利用上述製造方法，可以形成高結晶性氧化物 半導體膜。 在上述製造方法的各結構中，還可以在第二成膜條件 下的成膜後在幾乎不包含氫及水分的氣圍中（氮氣圍、氧 氣圍、乾燥空氣氣圍（例如，水分的露點爲-40 °C以下， 較佳爲-6〇°c以下）等）進行150°c以上且65(rc以下的加 熱處理。藉由進行該加熱處理，可以提高氧化物半導體層 -9- 201230195 的結晶性。 另外’在上述製造方法的各結構中，氮氣流量占引入 到真空處理室內的濺射氣體的整體流量比的比例爲8 2.5 % 以上’較佳爲90%以上且1 00%以下。藉由調整氮氣流量， 可以控制氧化物半導體層的氮濃度。例如，藉由使氮氣流 量接近1 〇〇%，可以提高氧化物半導體層的純度及氧化物半 導體層的氮濃度。 另外’在上述製造方法的各結構中，也可以將第一成 膜條件下的氮氣在其被加熱的狀態下引入到真空處理室內 〇 另外，在上述製造方法的各結構中，在第一成膜條件 與第二成膜條件不同時，作爲第二成膜條件下的濺射氣體 ，除了氮氣以外，還引入氧氣或稀有氣體。 另外，在上述製造方法的各結構中，也可以在形成包 含氮的絕緣膜之後對包含氮的絕緣膜的表面進行氮電漿處 理，以添加氮。 另外，在上述製造方法的各結構中，作爲包含氮的絕 緣膜，也可以使用藉由進行氮電漿處理而在絕緣膜的表面 添加了氮的膜。例如，可以使用藉由進行氮電漿處理而在 氧化矽膜的表面添加了氮的膜》 另外，可以在母體玻璃等的大基板上形成高結晶性氧 化物半導體層。藉由在使用上述方法的氧化物半導體層的 成膜後進行加熱處理以提高結晶性，形成具有六方晶的纖 鋅礦型結晶結構的氧化物半導體膜。 -10- 201230195 另外’雖然根據第一成膜條件及第二成膜條件而不同 ’但是也可以形成在剛形成膜後具有六方晶的纖鋅礦型結 晶結構的氧化物半導體膜。在此情況下，因爲可以省略氧 化物半導體膜的成膜後的加熱處理，所以可以說是適合於 批量生產的步驟。 藉由使電晶體的氧化物半導體層意圖性地包含氮而具 有纖鋅礦型結晶結構，可以提高結晶性。藉由提高氧化物 半導體層的結晶性，可以得到電特性（場效應遷移率、閾 値等）進一步提高的電晶體。 另外，藉由使用母體玻璃等的大基板，可以進行高可 靠性半導體裝置的批量生產。 【實施方式】 以下，參照圖式對本發明的實施方式進行詳細說明。 但是，本發明不侷限於以下說明，所屬技術領域的普通技 術人員可以很容易地理解一個事實就是其方式和詳細內容 可以被變換爲各種形式。此外，本發明不應該被解釋爲僅 限定在以下所示的實施方式所記載的內容中。 實施方式1 在本實施方式中，以下示出圖1 A所示的底閘型電晶體 的製造方法的一個例子。 首先，在基板1〇〇上形成閘極電極層106。 作爲基板1 00，使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃 -11 - 201230195 、鋇硼砂酸鹽玻璃等玻璃材料。從批量生產的觀點來看， 基板100較佳爲第八代（2i60mmx2460mm)、第九代（ 2400mmx2800mm 或 2450mmx 3 05 0mm )或第十代（ 295 0mmx3400mm)等的母體玻璃。因爲在處理溫度高且 處理時間長時母體玻璃大幅度收縮，所以較佳的是，在使 用母體玻璃進行批量生產時製造製程的加熱處理爲6〇〇。〇 以下，較佳爲4 5 0 °C以下。 使用鈦、鉬、鉻、鉅、鎢、鋁或銅等金屬材料或其合 金材料形成閘極電極層1 0 6。閘極電極層1 0 6可以藉由利用 濺射法或真空蒸鍍法在基板1〇〇上形成導電膜，在該導電 膜上利用光微影技術或噴墨法形成掩模，並且使用該掩模 對導電膜進行蝕刻來形成。 另外，較佳的是，作爲設置在閘極電極層106與閘極 絕緣層之間且接觸於閘極絕緣層的材料層，使用包含氮的 In-Ga-Zn-Ο膜、包含氮的In-Sn-Ο膜、包含氮的In-Ga-Ο膜 、包含氮的Ιη-Ζη-0膜、包含氮的Sn-Ο膜、包含氮的Ιη-0 膜或金屬氮化膜（InN或ΖηΝ等）。這些膜具有5電子伏特 以上，較佳爲5.5電子伏特以上的功函數，並可以使電晶 體的電特性的閾値電壓成爲正値，而可以實現所謂的常關 閉型（normally off )·的切換元件。例如，在使用包含氮 的In-Ga-Zn-Ο膜時，使用如下In-Ga-Zn-Ο膜：其氮濃度爲 lxl02Q/cm3以上且20at%以下，且其氮濃度至少高於之後形 成的氧化物半導體層102的In-Ga-Zn-Ο膜’例如，其氮濃 度爲7at%以上的In-Ga-Zn-Ο膜。 -12- 201230195 接著’形成覆蓋閘極電極層1 0 6的閘極絕緣層1 ο 5。作 爲閘極絕緣層105 ’較佳使用包含氮的絕緣膜如氧氮化矽 膜（也稱爲SiOxNy，其中x>y>〇 )或氮氧化矽膜（也稱爲 SiNxOy’其中x>y>0)。另外’作爲閘極絕緣層1〇5，也可 以使用氧化矽膜或由氧化矽膜和氮化矽膜構成的畳層。 接著’形成接觸於閘極絕緣層1 0 5上的氧化物半導體 層102。氧化物半導體層102使用AC濺射設備、DC濺射設 備以及RF濺射設備中的任何一個而形成。作爲用於氧化物 半導體層102的材料，可以使用如下材料：四元金屬氧化 物的In-Sn-Ga-Zn-Ο膜、三元金屬氧化物的in_Ga-Zn-0膜、 In-Sn-Zn-Ο 膜、Ιη-Α1_Ζη-0 膜、Sn-Ga-Zn-Ο 膜、Al-Ga-Zn-0膜、Sn-Al-Zn-Ο膜、二元金屬氧化物的in-Ζη-Ο膜、Sn-Ζη-0膜、Al-Ζη-Ο膜、In-Ga-Ο膜等。此外，還可以使上述 氧化物半導體含有Si02。這裏，例如，In-Ga-Ζη-Ο膜是指 含有銦（In )、鎵（Ga )以及鋅（Zn )的氧化物膜。 另外，在形成氧化物半導體層時，藉由將濺射設備的 處理室的壓力設定爲〇.4Pa以下，可以降低向被成膜面及 被成膜物的鹼金屬或氫等雜質的混入。另外，作爲包含在 被成膜物中的氫，除了氫原子以外，還有氫分子、水、羥 基或氫化物。 另外，在形成氧化物半導體層時，將基板與靶材之間 的距離（T-S間距離）設定爲40 mm以上且300mm以下（較 佳爲60mm以上）。 另外，在利用濺射法形成氧化物半導體層時，將被成 -13- 201230195 膜面的溫度設定爲150 °C以上且450 °C以下，較佳設定爲 250°C以上且320 °C以下。25(TC是如下溫度：防止水或氫 等雜質混入到被成膜物中，並將雜質釋放到處理室內的氣 相的溫度。另外，將利用濺射法形成膜時的被成膜面的溫 度的上限設定爲基板的熱處理上限溫度或成膜物的上限溫 度（在超過該溫度時成膜中的成分大幅度變化的溫度）。 另外，在形成氧化物半導體層時，藉由將濺射設備的 處理室的洩漏率設定爲1χ1〇_1()Ρ3·ιη3/秒以下，可以減少鹼 金屬或氫化物等雜質的混入，該雜質在利用濺射法形成膜 時混入氧化物半導體層中。另外，藉由作爲排氣系統使用 吸附真空泵（如低溫泵等），可以降低鹼金屬、氫原子、 氫分子、水、羥基或氫化物等的雜質從排氣系統倒流。 另外，在形成氧化物半導體層時，也可以將引入到濺 射設備的處理室內的氣體如氮氣、氧氣或氬氣等在被加熱 的狀態下引入而形成膜。 另外，也可以在形成氧化物半導體層之前進行預加熱 處理，以去除殘留在濺射設備內壁、靶材表面及靶材材料 中的水分或氫。作爲預加熱處理，有在減壓下對成膜處理 室進行200°C至600t的加熱的方法以及一邊進行加熱一邊 反復氮或惰性氣體的引入和排氣的方法等。作爲此時的靶 材冷卻液，較佳使用油脂等而不使用水。雖然當不加熱地 反復進行氮的引入和排氣時也可以獲得一定效果，但是更 佳一邊加熱一邊反復進行氮的引入和排氣。 在本實施方式中，在形成氧化物半導體層102時，藉 201230195 由多次改變成膜條件，在同一處理室內連續形成氮的高濃 度區域102a及氮的低濃度區域102b。當在同一處理室內連 續形成膜時，可以在不被大氣成分或懸浮於大氣中的污染 雜質元素污染的狀態下形成各個疊層介面。 例如，至於氮的高濃度區域l〇2a，利用濺射法只使用 氮氣形成薄（厚度爲l〇nm以下）的包含氮的In-Ga-Ζη-Ο膜 。包含在包含氮的In-Ga-Ζη-Ο膜中的氮濃度大約爲1 i.7at% 。另外，在形成膜時加熱基板（基板溫度爲150 °C以上且 450°C 以下）。 接著，使用同一靶材，先減少氮氣的供應量再引入氧 氣或稀有氣體，繼續一邊加熱基板（基板溫度爲150 °C以 上且45 0 °C以下）一邊形成膜，以形成氮的低濃度區域 102b。氮的低濃度區域l〇2b的厚度厚於氮的高濃度區域 102a。在氧化物半導體層102中，接觸於閘極絕緣層105上 的區域爲氮的高濃度區域102a。氮的低濃度區域102b形成 在氮的高濃度區域102 a上。氮的高濃度區域1 02 a和氮的低 濃度區域1 〇2b都具有六方晶的結晶結構。在本實施方式中 ，氮的高濃度區域102 a及氮的低濃度區域102b使用包含氮 的In-Ga-Ζπ-Ο膜，並具有纖鋅礦型結晶結構。 閘極絕緣層105及氧化物半導體層102較佳在不被暴露 於大氣的狀態下連續形成。例如，使用多室方式的成膜設 備。藉由連續地形成膜，可以不被大氣成分或懸浮在大氣 中的污染雜質元素污染地形成各個疊層介面。尤其是，因 爲氧化物半導體層102的氮濃度及閘極絕緣層105的氮濃度 -15- 201230195 是重要的，所以較佳使用多室方式的成膜設備，以避免因 氧化物半導體層1〇2或閘極絕緣層105接觸於沉積室內的殘 留氮或氮氣圍等而使氮濃度變化。另外，也可以在形成閘 極絕緣層105之後使用電漿CVD設備對該閘極絕緣層105的 表面進行氮電漿處理，而在該表面附近添加氮。另外，也 可以在形成氧化物半導體層102之前對閘極絕緣層105的表 面進行氮電漿處理而在該閘極絕緣層1 05的表面附近添加 氮，可以使用濺射設備進行氮電漿處理。 雖然根據成膜條件而不同，但是在剛形成膜之後的結 晶性不充分時，在幾乎不包含氫及水分的氣圍中（氮氣圍 、氧氣圍、乾燥空氣氣圍（例如，水分的露點爲-4 0 °C以 下，較佳爲-60 °C以下）等）進行加熱處理（溫度範圍爲 150°C以上且65 0 °C以下，較佳爲200°C以上且500°C以下） 〇 接著，對氧化物半導體層102進行構圖，並且形成源 極電極層103及汲極電極層104。作爲用作源極電極層103 或汲極電極層104的金屬導電膜的材料，使用Al、Cu、Cr 、Ta、Ti、Mo或W等金屬材料或以該金屬材料爲成分的合 金材料。另外，也可以採用在Al、Cu等的金屬層的下一側 和上一側中的一方或兩者上層疊Cr、Ta、Ti、Mo、W等的 高熔點金屬層的結構。 例如，金屬導電膜較佳地具有其中在鈦層上層疊鋁層 並在該鋁層上層疊鈦層的三層結構、或其中在鉬層上層疊 鋁層並在該鋁層上層疊鉬層的三層結構。另外，金屬導電 -16- 201230195 膜也可以具有其中層疊鋁層和鎢層的兩層結構或其中層疊 鋁層和鉬層的兩層結構。當然，金屬導電膜可以具有單層 結構或四層以上的疊層結構。另外，在使用銅作爲金屬導 電膜的材料之一時，可以使用一種疊層結構，其中設置有 接觸於氧化物半導體層的銅鎂鋁合金層，並設置有接觸於 該銅鎂鋁合金層的銅層。 接著，覆蓋氧化物半導體層102的露出部形成保護絕 緣層107，以保護氧化物半導體層102。作爲保護絕緣層 107，可以使用氧化砂、氧氮化砂、氮化砂、氮氧化砂、 氧化鋁、氧氮化鋁、氧化鋁鎵以及氧化鎵中的任何一種以 上的疊層結構。 另外，將保護絕緣層107的厚度設定爲50nm以上，較 佳設定爲200nm以上且500nm以下。藉由增加保護絕緣層 的厚度，可以在增加來自保護絕緣層107的氧的釋放量的 同時因該氧的釋放量的增加而降低保護絕緣層1 07與氧化 物半導體層102的介面的缺陷。另外，藉由熱處理使一部 分氧從其中釋放的保護絕緣層1 07因爲利用濺射法容易形 成而是較佳的。當藉由熱處理使一部分氧從其中釋放的保 護絕緣層107藉由濺射法來形成時，在成膜氣體中.所含有 的氧量較佳是大的，並且能夠使用氧或氧及稀有氣體的混 合氣體等。典型地，成膜氣體中的氧濃度較佳爲6%以上且 1 0 0 %以下。 在形成保護絕緣層1 〇 7之後，根據需要，在幾乎不包 含氫及水分的氣圍中（氮氣圍、氧氣圍、乾燥空氣氣圍（ -17- 201230195 例如，水分的露點爲-4(TC以下，較佳爲-“^以下）等） 進行加熱處理（溫度範圍爲l5(rc以上且65(rc以下，較佳 爲200°C以上且500°C以下）。 藉由上述製程形成圖1 A所示的電晶體丨丨丨。電晶體i j i 是在通道形成區中有晶體氧化物半導體膜的電晶體，該晶 體氧化物半導體膜包含具有大致垂直於晶體氧化物半導體 膜表面的c軸的六方晶結構（這裏，纖鋅礦型結晶結構） 的結晶。 另外，在形成氧化物半導體層1〇2時，氮濃度的輪廓 根據改變的成膜條件而不同。 例如，藉由連續地改變氣體流量以改變氧化物半導體 層102的成膜條件’可以得到圖2A所示的氮濃度的輪廓。 圖2 A是示出在圖1A中沿鏈形線截斷時的膜厚度方向上的 氮濃度的輪廓的模型圖。在圖2A中，氮濃度具有如下濃度 梯度，即氮濃度在閘極絕緣層一側的區域中最高，隨著離 閘極絕緣層的距離增加，氮濃度連續下降。 另外，藉由使用同一靶材並有階段地改變氣體流量以 改變氧化物半導體層1〇2的成膜條件，可以得到圖2B所示 的氮濃度的輪廓。在圖2B中，第一絕緣層是閘極絕緣層， 而第二絕緣層是保護絕緣層。在有階段地改變氣體流量時 ，氮濃度輪廓容易成爲樓梯狀。在圖2B中，氮濃度具有如 下濃度梯度，即氮濃度在閘極絕緣層一側的區域中最高’ 隨著離閘極絕緣層的距離增加，氮濃度下降爲樓梯狀。在 有階段地改變氣體流量以改變氧化物半導體層1 02的成膜 -18- 201230195 條件時，其膜品質根據每個成膜條件而不同，從而可以看 作疊層。但是，雖然氮的高濃度區域1 〇2a的結晶性高，而 氮的低濃度區域1 〇2b的結晶性比氮的高濃度區域102a低， 但是它們均具有同一纖鋅礦型結晶結構，從而難以利用 TEM影像等確認氮的高濃度區域102a和氮的低濃度區域 102b的邊界。 再者，也可以對閘極絕緣層的表面進行氮電漿處理以 在該表面附近添加氮，在此情況下，可以得到圖3 A所示的 氮濃度的輪廓。另外，在進行氮電漿處理時，較佳在進行 氮電漿處理之前在減壓下進行加熱處理。另外，氮電漿處 理既可在濺射沉積室內進行，又可在形成了閘極絕緣層的 電漿CVD設備內在形成閘極絕緣層之後進行。 另外，氮濃度最高的區域的位置不侷限於與閘極絕緣 層的介面，而可以採用圖3 B所示的氮濃度的輪廓。如圖3B 所示，可以調節成膜條件，使得離與閘極絕緣層的介面遠 一些的區域呈現最高的氮濃度。 明確地說，氮的高濃度區域l〇2a的氮濃度爲5xl019/cm3 以上且20at%以下，較佳爲lxl02e/cm3且低於7at%。 另外，氮的低濃度區域l〇2b的氮濃度低於5xl019/cm3 ，較佳爲lxl〇17/cm3以上且低於5xl019/cm3。 對於使用藉由有階段地或連續地改變氮氣流量而具有 圖2A、圖2B、圖3A或圖3B所示的氮濃度輪廓的氧化物半 導體層的電晶體1 1 1而言，在閘極絕緣層的介面附近有氮 的高濃度區域l〇2a，該氮的高濃度區域102a的結晶性高於 -19- 201230195 其他區域，具有C軸配向，並且在與閘極絕緣層的介面起 因於懸空鍵的介面能階減少，而可以實現良好的介面狀態 0 另外，包含在氮的高濃度區域102a中的結晶具有六方 晶的纖鋅礦型結晶結構，這與包含在氮的低濃度區域1 〇2b 中的結晶相同。理想的是，氮的低濃度區域1 02b的整個層 具有六方晶的纖鋅礦型結晶結構。 另外，本實施方式不侷限於圖1A所示的底閘型電晶體 結構，而可以應用於圖1B所示的電晶體112或圖1C所示的 電晶體1 1 3。 圖1B所示的電晶體112是也被稱爲反共面型（inverted coplanar)(底接觸型）的結構之一。與電晶體111不同之 處在於：源極電極層1〇3及汲極電極層104的形成和氧化物 半導體層102的形成的順序不同，而在源極電極層10 3及汲 極電極層104上有氧化物半導體層102。 另外，圖1C所示的電晶體113是也被稱爲通道停止型 的結構之一。與電晶體111不同之處在於：源極電極層103 及汲極電極層1 04的形成和保護絕緣層1 07的形成的順序不 同。電晶體113的保護絕緣層107形成在隔著氧化物半導體 層及閘極絕緣層105重疊於閘極電極層106的位置，而用作 通道停止層。 實施方式2 在實施方式1中示出了底閘型電晶體的例子，但是在 -20- 201230195 本實施方式中，說明圖1 D所示的頂閘型電晶體的例子。另 外，使用相同圖式標記說明與圖1 A相同的部分。 首先，在基板100上形成基底絕緣層101。 作爲基底絕緣層1 01，使用CVD法或濺射法等形成氧 化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵 、氧化給、氧化釔等的單層或疊層。 接著，在基底絕緣層101上形成氧化物半導體層102。 氧化物半導體層102使用AC濺射設備、DC濺射設備以及RF 濺射設備中的任何一個而形成。另外，在利用濺射法形成 氧化物半導體層時，將被成膜面的溫度設定爲150 °C以上 且450 °C以下，較佳設定爲250 °C以上且320 °C以下。250 °C 是如下溫度：防止水或氫等雜質混入到被成膜物中，並將 雜質釋放到處理室內的氣相的溫度。另外，將利用濺射法 形成膜時的被成膜面的溫度的上限設定爲基板的熱處理上 限溫度或成膜物的上限溫度（在超過該溫度時成膜中的成 分大幅度變化的溫度）。 基底絕緣層101及氧化物半導體層較佳在不被暴露於 大氣的狀態下連續形成。例如，使用多室方式的成膜設備 。藉由連續地形成膜，可以不被大氣成分或懸浮在大氣中 的污染雜質元素污染地形成各個疊層介面。 在形成氧化物半導體層之後，根據需要，也可以在幾 乎不包含氫及水分的氣圍中（氮氣圍、氧氣圍、乾燥空氣 氣圍（例如，水分的露點爲-40°c以下，較佳爲-6(TC以下 )等）進行加熱處理（溫度範圍爲1 5 0 °C以上且6 5 0 °C以下 -21 - 201230195 ，較佳爲200°C以上且500°C以下）。上述加熱處理可以被 稱爲使Η或OH等從氧化物半導體層中脫離的脫水化或脫氫 化。 在本實施方式中，在形成氧化物半導體層102時，藉 由多次改變成膜條件，形成氮的高濃度區域1 02a及氮的低 濃度區域102b。 例如，至於氮的高濃度區域1 〇2a，利用濺射法只使用 氮氣形成厚度爲l〇nm以下的包含氮的In-Ga-Zn-Ο膜。另外 ，在形成膜時加熱基板（基板溫度爲15 0°C以上且45(TC以 下）。 接著，使用同一靶材，先減少氮氣的供應量再引入氧 氣或稀有氣體，繼續一邊加熱基板（基板溫度爲150 °C以 上且450 t以下）一邊形成膜，以形成氮的低濃度區域 102b。氮的低濃度區域102b的厚度等於或薄於氮的高濃度 區域1 02a。另外，只要能夠得到充分的結晶性，則將氮的 低濃度區域l〇2b的厚度設定爲厚於氮的高濃度區域102a。 氮的低濃度區域10 2b形成在氮的高濃度區域102a上。 氮的高濃度區域10 2a和氮的低濃度區域102 b都具有六方晶 的結晶結構。在本實施方式中，氮的高濃度區域102a及氮 的低濃度區域l〇2b使用包含氮的In-Ga-Zn-Ο膜’並具有纖 鋅礦型結晶結構。 接著，對氧化物半導體層102進行構圖，並且形成源 極電極層103及汲極電極層104。然後，形成覆蓋氧化物半 導體層102、源極電極層103及汲極電極層104的閘極絕緣 -22- 201230195 層105。然後，在閘極絕緣層105上的重疊於氧化物半導體 層102的位置形成閘極電極層106，來可以製造電晶體110 〇 使用鈦、鉬、鉻、鉬、鎢、鋁或銅等金屬材料或其合 金材料形成閘極電極層106。 另外，較佳的是，作爲設置在閘極電極層1〇6與閘極 絕緣層之間且接觸於閘極絕緣層的材料層，使用包含氮的 In-Ga-Ζη-Ο膜、包含氮的In-Sn-Ο膜、包含氮的In-Ga-Ο膜 、包含氮的Ιη-Ζη-0膜、包含氮的Sn-Ο膜、包含氮的In-O 膜或金屬氮化膜（InN或ΖηΝ等）。這些膜具有5電子伏特 以上，較佳爲5.5電子伏特以上的功函數’並可以使電晶 體的電特性的閾値電壓成爲正値，而可以實現所謂的常關 閉型（normally off)的切換元件。例如’在使用包含氣 的In-Ga-Zn-Ο膜時，使用如下In-Ga-Zn-Ο膜：其氮濃度至 少高於氧化物半導體層102的In-Ga-Ζη-Ο膜’例如’其氮 濃度爲7at%以上的In-Ga-Zn-Ο膜。 藉由上述製程形成圖1D所示的電晶體丨10。電晶體110 是在通道形成區中有晶體氧化物半導體膜的電晶體’該晶 體氧化物半導體膜包含具有大致垂直於晶體氧化物半導體 膜表面的c軸的六方晶結構（這裏，纖鋅礦型結晶結構） 的結晶。 實施方式3 在本實施方式中，參照圖4至7B說明氮濃度不同的氧 -23- 201230195 化物半導體膜的疊層，其中第一氧化物半導體膜和第二氧 化物半導體膜都包含纖鋅礦型結晶。 圖4示出本實施方式所示的具有疊層結構的半導體膜 的示意圖。 具有氮濃度不同的同一材料的疊層結構的半導體膜 132具有第一氧化物半導體膜1323和第二氧化物半導體膜 132b。圖4示出具有疊層結構的半導體膜132的方式，其中 第一氧化物半導體膜132a和第二氧化物半導體膜132b的疊 層被設置爲接觸於基板130上的絕緣表面。第一氧化物半 導體膜132a的結晶性高於第二氧化物半導體膜132b的結晶 性。 可以利用實施方式1或實施方式2的製造方法形成具有 氮濃度不同的同一材料的疊層結構的半導體膜132。另外 ’實施方式1或實施方式2示出在同一處理室內改變成膜條 件來形成氮濃度不同的疊層的例子，但是只要能夠層疊纖 鋅礦型結構的膜’就沒有特別的限制，也可以採用如下方 法：在形成第一層之後，在幾乎不包含氫及水分的氣圍中 (氮氣圍、氧氣圍、乾燥空氣氣圍（例如，水分的露點 爲-4 0°C以下，較佳爲-60°C以下）等）進行15(TC以上且 65 0°C以下的加熱處理，然後形成第二層。 <六方晶類的結晶結構> 首先，說明六方晶類的結晶結構。 以下，參照圖5 A和5 B說明纖鋅礦型的結晶結構。圖 -24- 201230195 5A示出纖鋅礦型的結晶的a-b面的原子的配置’而圖5B示 出以c軸方向爲縱向的結構° 作爲第一氧化物半導體膜13 2a’使用包含氮的氧化物 半導體，並藉由調節成膜條件而使其成爲呈c軸配向且包 含纖鋅礦型的結晶的膜。 明確地說，氮含量爲5xl〇19/cm3以上且20at%以下的 In-Ga-Zn-Ο膜成爲呈c軸配向且包含纖鋅礦型結晶的膜， 並且In、Ga以及Zn無序地進入到金屬位置。 但是，不侷限於包含氮的In-Ga_Zn-〇膜’例如，可以 使用包含氮的Ιη·Αΐ-Ζη-0膜等。 接著，說明第二層的纖鋅礦型結晶結構。 作爲第二氧化物半導體膜13 2b，使用其氮濃度低於第 一層的In-Ga-Zn-Ο膜，該膜呈c軸配向且包含纖鋅礦型結 晶。 纖鋅礦型結晶結構爲六方晶類，a-b面上的原子位置 呈六角形。 圖6示意性地示出在纖鋅礦型結晶上具有同一晶格常 數的纖鋅礦型結晶對準的情況。 另外，在呈c軸配向的纖鋅礦型結晶結構的HAADF ( high-angle annular dark field，即高角度環形暗揚）-STEM的實際觀察影像中，有時觀察到亮點交錯出現的衍 射影像。 圖7A示出根據纖鋅礦型結晶結構的藉由計算獲取的 HAADF-STEM的影像。 -25- 201230195 另外，圖7B示出氮含量多的In-Ga-Zn-Ο膜的HAADF-STEM的實際觀察影像。 由此可知：圖7A所示的HAADF-STEM的影像和圖7B所 示的HAADF-STEM的實際觀察影像都包含具有兩週期性的 層結構的纖鋅礦型結晶結構。 包含氮的In-Ga-Ζη-Ο膜藉由使用濺射法以3 00nm的厚 度形成在石英玻璃基板上。成膜條件如下：使用 In203:Ga203:Zn0=l:l:l[莫耳數比]的靶材；基板與靶材之 間的距離爲60mm ;使用DC電源；功率爲〇.5kw ;以及壓力 爲0.4Pa。另外，將成膜中的基板溫度設定爲400°C，只使 用氮作爲濺射氣體，並且使它以4〇SCCm的流量流過沉積室 實施方式4 在本實施方式中，下面說明在同一基板上製造至少具 有驅動電路的一部分和配置在像素部中的電晶體的顯示裝 置的例子。 根據實施方式1或實施方式2形成配置在像素部中的電 晶體。此外，因爲實施方式1或實施方式2所示的電晶體是 η通道型電晶體，所以將驅動電路中的可以由η通道型電晶 體構成的驅動電路的一部分形成在與像素部的電晶體同一 基板上。 圖8Α不出主動矩陣型顯不裝置的塊圖的一個例子。在 顯示裝置的基板53 00上包括：像素部5301 ;第一掃描線驅 -26- 201230195 動電路53 02 ;第二掃描線驅動電路53 03 ;信號線驅動電路 5 3 04。在像素部5 3 0 1中配置有從信號線驅動電路5 3 04延伸 的多個信號線以及從第一掃描線驅動電路5 3 02及第二掃描 線驅動電路5303延伸的多個掃描線。此外，在掃描線與信 號線的交叉區中分別具有顯示元件的像素設置爲矩陣狀。 另外，顯示裝置的基板5 3 00藉由FPC (軟性印刷電路）等 的連接部連接於時序控制電路（也稱爲控制器、控制1C ) 〇 在圖8A中，在與像素部5 30 1相同的基板53 00上形成第 —掃描線驅動電路5 3 02、第二掃描線驅動電路53 03、信號 線驅動電路5304。由此，設置在外部的驅動電路等的構件 的數量減少，所以可以實現成本的降低。另外，在將驅動 電路設置在基板5 3 00的外部時，需要延伸佈線，從而佈線 之間的連接數量增加。在將驅動電路設置在基板5 3 00上時 ，可以減少上述佈線之間的連接數量，因此可以提高可靠 性或良率。 另外，圖8B表示像素部的電路結構的一個例子。在此 ，示出VA方式的液晶顯示面板的像素結構。 在該像素結構中，一個像素具有多個像素電極層，並 且各像素電極層連接到電晶體。各電晶體藉由不同的閘極 信號而驅動。就是說，在以多象限方式設計的像素中，獨 立地控制施加到各像素電極層的信號。 電晶體628的閘極佈線602和電晶體629的閘極佈線603 彼此分離，以便能夠被提供不同的閘極信號。另一方面， -27- 201230195 電晶體628和電晶體629共同使用用作資料線的源極電極層 或汲極電極層616。作爲電晶體628及電晶體629，可以適 當地利用實施方式1或實施方式2的電晶體。 第一像素電極層和第二像素電極層具有不同的形狀， 並且被狹縫彼此分離。第二像素電極層形成爲圍繞擴展爲 V字型的第一像素電極層的外側。藉由利用電晶體628及電 晶體629使施加到第一像素電極層和第二像素電極層的電 壓時序不同，來控制液晶的配向。電晶體628連接到閘極 佈線602，電晶體629連接到閘極佈線603。藉由對閘極佈 線602和閘極佈線603施加不同的閘極信號，可以使電晶體 628及電晶體629的工作時序互不相同。 另外，使用電容佈線690、作爲電介質的閘極絕緣層 以及與第一像素電極層或第二像素電極層電連接的電容電 極形成儲存電容器。 藉由使第一像素電極層、液晶層以及對置電極層重疊 ，形成第一液晶元件651。此外，藉由使第二像素電極層 、液晶層以及對置電極層重疊，形成第二液晶元件652。 此外’這是在一個像素中設置有第一液晶元件6 5 1和第二 液晶元件652的多疇結構。 此外，圖8B所示的像素結構不侷限於此。例如，也可 以還對圖8 B所示的像素追加開關、電阻元件、電容元件、 電晶體、感測器或邏輯電路等。另外，設置遮光層，以避 免背光燈的光或外光等的光照射到電晶體的氧化物半導體 層。遮光層既可設置在像素電極層與氧化物半導體層之間 -28- 201230195 ，又可作爲具有遮光層的光學薄膜（濾色片等）黏合到基 板。 此外，雖然在本實施方式中示出了 VA方式的液晶顯 示面板的例子，但也可以應用於具有各種各樣的模式的液 晶顯示裝置，而沒有特別的限制。例如，可以應用於水平 電場方式（也稱爲IPS方式），在該水平電場方式中，作 爲改善視野角特性的方法，將與基板的主表面水平的方向 的電場施加到液晶層。 例如，作爲IP S方式的液晶顯示面板，較佳使用不使 用對準膜的呈現藍相的液晶。藍相是液晶相中之一種，當 使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成 均質相之前呈現。由於藍相只出現在較窄的溫度範圍內， 所以爲了改善溫度範圍而將混合有5wt.%以上的手性試劑 的液晶組成物用於液晶元件的液晶層。包含呈現藍相的液 晶和手性試劑的液晶組成物的回應速度快，即爲1 msec以 下，並且其具有光學各向同性，而不需要配向處理，從而 視角依賴性小。 另外，還有如下驅動技術：爲了改善液晶顯示裝置的 動態影像特性，作爲背光燈使用多個LED (發光二極體） 光源或多個EL光源等來構成面光源，並使構成面光源的各 光源獨立地以脈衝方式在一個圖框期間內進行驅動（例如 ，場序制方式等）。作爲面光源，可以使用三種以上的 LED或白色發光的LED。當利用呈現不同顏色的三種以上 的光源（例如，R (紅色）、G (綠色）、B (藍色））作 -29- 201230195 爲面光源時，即使不使用濾色片也可以進行彩色顯示。另 外，當利用白色發光的LED作爲面光源時，設置濾色片來 進行彩色顯示。由於可以獨立地控制多個LED，因此也可 以按照液晶層的光學調變的切換時序使LED的發光時序同 步。因爲可以部分地關斷LED，所以尤其是在進行一個畫 面中的黑色顯示區所占的比例高的影像顯示的情況下，可 以得到耗電量減少的效果。 另外，圖8C示出像素部的電路結構的一個例子。在此 ，示出使用有機EL元件的顯示面板的像素結構。 在有機EL元件中，藉由對發光元件施加電壓，電子及 電洞分別從一對電極注入到包括具有發光性的有機化合物 的層，以流過電流。這些載子（電子及電洞）重新結合， 而具有發光性的有機化合物形成激發狀態，並且，當從該 激發狀態回到基態時發光。由於這種機理，上述發光元件 被稱爲電流激發型發光元件。 圖8C是作爲半導體裝置的例子示出可以應用數字時間 灰階級驅動的像素結構的一個例子的圖。 對可以應用數位時間灰階級驅動的像素的結構以及像 素的工作進行說明。在此示出在一個像素中使用兩個η通 道型電晶體的例子，在該η通道型電晶體中將氧化物半導 體層用於通道形成區。 像素6400包括開關電晶體640 1、驅動電晶體6402、發 光元件6404以及電容元件6403。在開關電晶體640 1中，閘 極電極層與掃描線6406連接，第一電極（源極電極層和汲 -30- 201230195 極電極層中的一方）與信號線6405連接，並且第二電極（ 源極電極層和汲極電極層中的另一方）與驅動電晶體6402 的閘極電極層連接。在驅動電晶體6402中，閘極電極層藉 由電容元件6403與電源線6407連接，第一電極與電源線 6407連接，第二電極與發光元件6 404的第一電極（像素電 極）連接。發光元件64 04的第二電極相當於共同電極6408 。共同電極640 8與形成在同一基板上的共同電位線電連接 〇 另外，將發光元件6404的第二電極（共同電極640 8 ) 設定爲低電源電位。這裏，低電源電位是指以電源線6407 所設定的高電源電位爲基準滿足“低電源電位 <高電源電 位”的關係的電位。作爲低電源電位例如可以設定爲GND 、0V等。因爲將該高電源電位與低電源電位的電位差施加 到發光元件6404上來使電流流過發光元件6404，以使發光 元件6404發光，所以以使高電源電位與低電源電位的電位 差成爲發光元件64 04的正向閾値電壓以上的方式設定各種 電位。 另外，還可以使用驅動電晶體6402的閘極電容代替電 容元件6403而省略電容元件6403。至於驅動電晶體64 02的 閘極電容，也可以在通道形成區與閘極電極層之間形成有 電容。 在此，當採用電壓輸入電壓驅動方式時，對驅動電晶 體640 2的閘極電極層輸入能夠使驅動電晶體6402充分導通 或截止的兩個狀態的視頻信號。亦即，使驅動電晶體6402 -31 - 201230195 在線形區中工作。由於使驅動電晶體6402在線形區中工作 ，所以將比電源線6407的電壓高的電壓施加到驅動電晶體 6402的閘極電極層。另外，對信號線6405施加（電源線電 壓+驅動電晶體6402的Vth)以上的電壓。 另外，當進行模擬灰階級驅動而代替數位時間灰階級 驅動時，藉由使信號的輸入不同，可以使用與圖8C相同的 像素結構。 當進行模擬灰階級驅動時，對驅動電晶體6402的閘極 電極層施加（發光元件6404的正向電壓+驅動電晶體6402 的Vth )以上的電壓。發光元件6404的正向電壓是指實現 所希望的亮度時的電壓，至少包括正向閩値電壓。另外， 藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號， 可以使電流流過發光元件6404。爲了使驅動電晶體6402在 飽和區中工作，將電源線6407的電位設定爲高於驅動電晶 體6 4 0 2的閘極電位。藉由採用模擬方式的視頻信號，可以 使與視頻信號對應的電流流過發光元件6 4 0 4，而進行模擬 灰階級驅動。 此外，圖8C所示的像素結構不侷限於此。例如，也可 以還對圖8C所示的像素追加開關、電阻元件、電容元件、 感測器、電晶體或邏輯電路等。 接著，參照圖9A至9C所示的像素的剖面結構說明發光 元件的結構。在此，以發光元件驅動電晶體爲n通道型的 情況爲例子對像素的剖面結構進行說明。用於圖9Α、9Β和 9C的半導體裝置的發光元件驅動電晶體701〗、7〇21以及 -32- 201230195 7001可以與實施方式1或實施方式2所示的電晶體同樣地製 造，並且該發光元件驅動電晶體701 1、702 1以及7001是將 包含氮的氧化物半導體層用於通道形成區的電晶體。 發光元件的第一電極和第二電極中的至少一方使用透 射可見光的導電膜形成，而從發光元件取出發光。當著眼 於取出發光的方向時，有如下結構：不經過形成有發光元 件及電晶體的基板而從基板上的形成有該發光元件的一側 取出發光的頂部發射結構；經過形成有發光元件的基板而 從沒形成有該發光元件的一側取出發光的底部發射結構； 從基板上的形成有該發光元件的一側以及基板的另一側取 出發光的雙面發射結構。在此，圖8 C所示的像素結構可以 應用於任一種發射結構的發光元件。 使用圖9A說明底部發射結構的發光元件。底部發射結 構的發光元件沿圖9A的箭頭所示的方向發射光。 在圖9A中示出作爲發光元件驅動電晶體7011利用實施 方式1所示的η通道型電晶體1 1 1的例子，但是沒有特別的 限制。 在圖9Α中，在與發光元件驅動電晶體7011的源極電極 層或汲極電極層電連接的具有透光性的第一電極7017上按 順序層疊有EL層7014、第二電極701 5以及保護膜7016。 作爲第一電極7017採用透射可見光的導電膜。作爲透 射可見光的導電膜，例如可以舉出包含氧化鎢的銦氧化物 '包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包 含氧化鈦的銦錫氧化物、銦錫氧化物（以下稱爲ΙΤΟ )、 -33- 201230195 銦鋅氧化物、添加有氧化矽的銦錫氧化物等。另外，也可 以使用具有透射光的厚度（較佳是5nm至30nm左右）的金 屬薄膜。例如，也可以將厚度爲20nm的鋁膜層疊於其他的 具有透光性的導電膜上。 作爲第二電極7015較佳使用高效地反射EL層7014所發 射的光的材料。這是因爲可以提高光取出效率的緣故。另 外’也可以採用疊層結構的第二電極7015。例如，可以使 用如下疊層結構：在與EL層70 14接觸的一側使用透射可見 光的導電膜，並在另一側使用遮光的膜。作爲遮光的膜， 較佳利用高效地反射EL層所發射的光的金屬膜等，但是例 如也可以使用添加有黑顏料的樹脂等。 這裏，將第一電極7017和第二電極7015中的一方用作 陽極’並將另一方用作陰極。作爲用作陽極的電極較佳使 用功函數大的物質，作爲用作陰極的電極較佳使用功函數 小的物質。 作爲功函數大的材料，例如，可以使用ZrN、Ti、W 、Ni、Pt、Cr等或ITO ' IZO (註冊商標）等。作爲功函數 小的材料，可以使用Li或Cs等的鹼金屬；Mg、Ca、Sr等的 鹼土金屬；包含任何這些元素的合金（Mg: Ag、Al: Li等） :以及Yb或Er等的稀土金屬等》 另外，當比較耗電量時，藉由將第一電極701 7用作陰 極且將第二電極7015用作陽極，可以抑制驅動電路部的電 壓上升且減少耗電量，因此這是較佳的。 EL層70 14至少包括發光層即可，而既可以由單層構成 -34- 201230195 ，又可以由多個層的疊層構成。作爲由多個層的疊層構成 的結構，例如可以舉出從陽極一側層疊有電洞注入層、電 洞傳輸層、發光層、電子傳輸層及電子注入層的結構。注 意，不一定必須將發光層以外的所有這些層設置在EL層 7014中。另外’也可以重複設置這些層。明確地說，也可 以在EL層7〇1 4中層疊多個發光層，並可以將電洞注入層層 疊在電子注入層上。另外，可以適當地提供電荷產生層、 電子中繼層等的其他結構作爲中間層。 另外’發光元件7012具有覆蓋第一電極7017的一部分 的隔壁7019。隔壁701 9可以使用聚醯亞胺、丙烯酸樹脂、 聚醯胺、環氧樹脂等的有機樹脂膜、無機絕緣膜或有機聚 矽氧烷膜。尤其較佳使用感光樹脂材料形成隔壁70 19，並 將隔壁7 0 1 9的側面形成爲具有連續曲率的傾斜面。當作爲 隔壁7019使用感光樹脂材料時，可以省略形成抗蝕劑掩模 的製程。另外’也可以使用無極絕緣膜來形成隔壁。藉由 使用無極絕緣膜作爲隔壁，可以減小包含在隔壁中的水分 量。 此外，在發光元件7012與基板7010之間設置有濾色片 層703 3 (參照圖9A )。藉由作爲發光元件7〇12應用白色發 光的結構’使發光元件70 12所發射的光經過濾色片層703 3 且經過絕緣層7 0 3 1、閘極絕緣層7 〇 3 〇、及基板7 〇 i 〇而射出 〇 也可以形成多種濾色片層703 3，例如，可以在每個像 素中設置紅色濾光片層、藍色濾光片層、綠色濾光片層等 -35- 201230195 。此外，濾色片層703 3分別使用噴墨法等的液滴噴射法、 印刷法、或者利用光微影技術的蝕刻方法等形成。 另外，使用外敷層703 4覆蓋濾色片層703 3，並且使用 保護絕緣層703 5覆蓋外敷層703 4。在此，雖然在圖9A中外 敷層7034的厚度薄，但是外敷層7034使用丙烯酸樹脂等的 樹脂材料，且具有將起因於濾色片層70 3 3的凹凸平坦化的 功能》 另外，形成在絕緣層7 0 3 1、絕緣層7 0 3 2、濾色片層 7033、外敷層7034及保護絕緣層7035中且到達汲極電極層 的接觸孔配置在與隔壁70 19重疊的位置上。 接著，使用圖9B說明雙面發射結構的發光元件。雙面 發射結構的發光元件沿圖9B的箭頭所示的方向發射光。 在圖9B中示出發光元件驅動電晶體702 1利用實施方式 1所示的η通道型電晶體1 1 1的例子，但是沒有特別的限制 〇 在圖9Β中，在與發光元件驅動電晶體702 1的源極電極 層或汲極電極層電連接的具有透光性的第一電極7027上按 順序層疊有EL層7024、第二電極7025。 作爲第一電極7027及第二電極7025採用透射可見光的 導電膜。作爲透射可見光的導電膜，可以應用能夠用於圖 9Α的第一電極7017的材料。因此，對其詳細說明援用第一 電極7017的說明。 這裏’將第一電極7027和第二電極7025中的一方用作 陽極，並將另一方用作陰極。作爲用作陽極的電極較佳使 -36- 201230195 用功函數大的物質，作爲用作陰極的電極較佳使用功函數 小的物質。 EL層7024既可以由單層構成，又可以由多個層的疊層 構成。作爲EL層7024，可以應用能夠用於圖9A的EL層 7014的結構及材料。因此，對其詳細說明援用el層70 14的 說明。 另外’發光元件7022具有覆蓋第一電極7027的端部的 隔壁7029。作爲隔壁7029，可以應用能夠用於圖9A的隔壁 70 19的結構及材料。因此，對其詳細說明援用隔壁70 19的 說明》 另外，當採用圖9B所示的元件結構時，從發光元件 7022發射的光如箭頭所示那樣向第二電極7025—側和第一 電極7 0 2 7 —側這兩側射出，並且，向第一電極7 0 2 7 —側發 射的一方的光經過絕緣層704 1、絕緣層7042、閘極絕緣層 7040及基板7020而射出。 另外，在圖9B的結構中，當進行全彩色顯示時，例如 以發光元件7022爲綠色發光元件，以相鄰的一方的發光元 件爲紅色發光元件，以另一方的發光元件爲藍色發光元件 。另外，也可以製造利用上述三種發光元件和白色發光元 件的四種發光元件來實現全彩色顯示的發光顯示裝置。 接著，使用圖9C說明頂部發射結構的發光元件。頂部 發射結構的發光元件沿圖9C的箭頭所示的方向發射光。 在圖9C中示出發光元件驅動電晶體7〇〇 1利用實施方式 1所示的η通道型電晶體1 1 1的例子，但是沒有特別的限制 -37- 201230195 在圖9C中，在與發光元件驅動電晶體7001的源極電極 層或汲極電極層電連接的第一電極7003上按順序層疊有EL 層7004、第二電極7005。 作爲第一電極7003較佳使用高效地反射EL層7004所發 射的光的材料。這是因爲可以提高光取出效率的緣故。另 外’也可以採用疊層結構的第一電極7003。例如，可以使 用如下疊層結構：在與EL層7004接觸的一側使用透射可見 光的導電膜，並在另一側使用遮光的膜。作爲遮光的膜， 較佳利用高效地反射EL層所發射的光的金屬膜等，但是例 如也可以使用添加有黑顏料的樹脂等。 作爲第二電極7005採用透射可見光的導電膜。作爲透 射可見光的導電膜，可以應用能夠用於圖9A的第一電極 70 17的材料。因此，對其詳細說明援用第一電極70 17的說 明。 這裏，將第一電極7003和第二電極7〇05中的一方用作 陽極，並將另一方用作陰極。作爲用作陽極的電極較佳使 用功函數大的物質，作爲用作陰極的電極較佳使用功函數 小的物質。 EL層7004既可以由單層構成，又可以由多個層的疊層 構成。作爲EL層7004，可以應用能夠用於圖9A的EL層 7014的結構及材料。因此，對其詳細說明援用EL層7014的 說明》 另外，發光元件7〇〇2具有覆蓋第一電極7003的一部分 -38- 201230195 的隔壁7009。作爲隔壁7009，可以應用能夠用於圖9 A的隔 壁70 19的結構及材料。因此，對其詳細說明援用隔壁7019 的說明。 另外，在圖9C中，發光元件驅動電晶體700 1的源極電 極層或汲極電極層藉由設置在保護絕緣層705 2及絕緣層 7055中的接觸孔與第一電極7003電連接。作爲平坦化絕緣 層7053，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯、 聚醯胺、環氧樹脂等的樹脂材料。另外，除了上述樹脂材 料之外，還可以使用低介電常數材料（l〇w-k材料）、矽 氧烷類樹脂等。另外，也可以藉由層疊多個由這些材料形 成的絕緣膜來形成平坦化絕緣層705 3。對平坦化絕緣層 705 3的形成方法沒有特別的限制，而可以根據其材料利用 濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法 (噴墨法、絲網印刷、膠版印刷等）等的方法。 另外，在圖9C的結構中，當進行全彩色顯示時，例如 以發光元件70 02爲綠色發光元件，以相鄰的一方的發光元 件爲紅色發光元件，以另一方的發光元件爲藍色發光元件 。另外，也可以製造利用上述三種發光元件和白色發光元 件的四種發光元件來實現全彩色顯示的發光顯示裝置。 另外，在圖9C的結構中，也可以以所配置的所有多個 發光元件爲白色發光元件，在發光元件7〇〇2的上方配置具 有濾色片等的密封基板，以製造能夠進行全彩色顯示的發 光顯示裝置。藉由形成顯示白色等的單色發光的材料並組 合濾色片、顏色轉換層來可以進行全彩色顯示。 -39- 201230195 當然也可以進行單色發光的顯示。例如，既可以使用 白色發光形成照明裝置，又可以使用單色發光形成區域彩 色型發光裝置。 另外，若有需要，也可以設置圓偏光板等的偏振薄膜 等的光學薄膜。 注意，雖然在此示出了控制發光元件的驅動的電晶體 (發光元件驅動電晶體）與發光元件電連接的例子，但是 也可以採用在發光元件驅動電晶體和發光元件之間連接有 電流控制電晶體的結構。 另外，本實施方式所示的半導體裝置不侷限於圖9A至 9C所示的結構而可以根據本發明的技術思想進行各種變形 實施方式5 本說明書所公開的半導體裝置可以應用於多種電子裝 置（包括遊戲機）。作爲電子裝置，例如可以舉出電視裝 置（也稱爲電視或電視接收機）、用於電腦等的顯示器、 數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動 電話機（也稱爲手機、行動電話裝置）、可攜式遊戲機、 可攜式資訊終端、聲音再現裝置、彈子機等大型遊戲機等 。以下，對具備在上述實施方式中說明的顯示裝置的電子 裝置的例子進行說明。 圖10A表示可攜式資訊終端，其包括主體300 1、外殼 3 002、顯示部3 003 a和3 003b等。顯示部3003b是帶有觸摸 -40- 201230195 輸入功能的面板。藉由觸摸在顯示部3 0 03b上顯示的鍵盤 按鈕3004，可操作螢幕且可輸入文字。不必說，顯示部 3 003 a也可以是帶有觸摸輸入功能的面板。藉由將實施方 式1所示的電晶體1 1 1用作切換元件，而製造實施方式4所 示的液晶面板或有機發光面板，並將其應用於顯示部 3 003 a、3 003b，可以提供可攜式資訊終端。 圖1 0A所示的可攜式資訊終端可以具有如下功能：顯 示各種各樣的資訊（靜態影像、動態影像、文字影像等） ;將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示 部上的資訊進行操作或編輯；藉由各種各樣的軟體（程式 )控制處理等。此外，可以在外殼的背面或側面上提供外 部連接端子（耳機端子、USB端子等）、記錄媒體插入部 分等。 圖1 0 A所示的可攜式資訊終端可無線地發送和接收資 訊。藉由無線通信，可從電子書伺服器購買並下載所要書 籍資料等。 另外，圖10A所示的可攜式資訊終端可以將兩個顯示 部3003a、3003b之中的一方卸下。圖10B不出將顯不部卸 下的狀態。藉由還作爲顯示部3 003 a採用帶有觸摸輸入功 能的面板，可以減輕攜帶時的重量，並可以在一隻手上持 有外殼3 00 2並用另一隻手進行操作，由此這是方便的。 另外，也可以對圖10B所示的外殼3002提供天線、麥 克風功能及無線通信功能，來將其用作手機。 圖10C示出行動電話機的一例。圖10C所示的行動電話 -41 - 201230195 機5005除了編入到外殼中的顯示部5001之外，還具備安裝 在鉸鏈5002上的顯示面板5003、操作按鈕5004、揚聲器、 麥克風等。 在圖10C所示的行動電話機5 005中，顯示面板5 003滑 動而重疊於顯示部500 1，並且該顯示面板5 003被用作具有 透光性的覆蓋物。顯示面板5 003採用實施方式4的圖9B所 示的從基板一側及與基板相反一側的表面提取光的雙面發 射結構的發光元件。 另外，由於顯示面板5003採用雙面發射結構的發光元 件，所以即使在重疊於顯示部500 1的狀態下也可以進行顯 示，從而使用者可以用顯示部500 1及顯示面板5003兩者進 行顯示，且能夠視覺確認到該兩者的顯示。顯示面板5003 是具有透光性且透射顯示面板看見背後景物的面板。例如 ，用顯示部5001顯示地圖，並且用顯示面板5003顯示使用 者的所在地點，來可以提供容易識別現在所處的位置的狀 態。 另外，當在行動電話機5 005上設置攝像元件並將其用 作可視電話時，可以一邊顯示複數的對方的臉，一邊與複 數的對方進行對話，由此可以進行電視會議等。例如，藉 由在顯示面板5 003上顯示單個或複數的對方的臉，並在顯 示部5001上顯示另一對方的臉，使用者可以看兩名以上的 對方的臉且進行對話。 另外，藉由用手指等觸摸顯示面板5 003上表示的觸摸 輸入按鈕5006，可以輸入資訊。此外，可以將顯示面板 -42- 201230195 5〇〇3滑動並用手指等觸摸操作按鈕5 0 04來打電話或進行電 子郵件的輸入等的操作。 圖1 0 D示出電視裝置的一例。在電視裝置9 6 0 0中，外 殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射 。此外，在此示出利用安裝有CPU的支架9605支撐外殼 9601的結構。藉由將實施方式1所示的電晶體in應用於顯 示部9603，可以提供電視裝置9600。 可以藉由利用外殼960 1所具備的操作開關或另行提供 的遙控操作機進行電視裝置9600的操作。另外，也可以採 用在遙控操作機中設置顯示部的結構，該顯示部顯示從該 遙控操作機輸出的資訊。 另外，電視裝置9600採用具備接收機、數據機等的結 構。可以藉由利用接收機接收一般的電視廣播。再者，藉 由數據機連接到有線或無線方式的通信網路，也可以進行 單向（從發送者到接收者）或雙向（在發送者和接收者之 間或在接收者之間等）的資訊通信》 另外，電視裝置9600具備外部連接端子9604、記錄媒 體再現錄影部9602、外部儲存槽。外部連接端子9604可以 與USB電纜等各種電纜連接，並可以進行與個人電腦等的 資料通訊。藉由將盤狀記錄媒體插入記錄媒體再現錄影部 9 602中，可以進行對儲存在記錄媒體中的資料的讀出以及 對記錄媒體的寫入。另外，也可以將插入外部儲存槽中的 外部記憶體9606所儲存的影像或影像等顯示在顯示部9603 上0 -43- 201230195 以上，本實施方式所示的結構、方法等可以與其他實 施方式所示的結構、方法等適當地組合而使用。 實施例1 對於改變成膜條件（八個條件）而在石英基板上形成 了厚度爲l〇〇nm的氧化物半導體層的樣品，使用偏振光橢 圓率測量儀進行分析。 成膜條件如下：基板溫度爲400°C ;使用In203:Ga203: ΖηΟ = 1 :1 :2[莫耳數比]的靶材；以及氣體流量爲八種。藉由 採用如下八種成膜條件，分別製造了樣品：氧氣流量爲 40sccm的成膜條件；氧氣流量爲20sccm且氮氣流量爲 20sccm的成膜條件；氧氣流量爲15sccm且氮氣流量爲 25sccm的成膜條件；氧氣流量爲lOsccm且氮氣流量爲 30sccm的成膜條件；氧氣流量爲7sccm且氮氣流量爲 33sccm的成膜條件；氧氣流量爲5SCCm且氮氣流量爲 35Sccm的成膜條件；氧氣流量爲3sccm且氮氣流量爲 37sccm的成膜條件；以及氮氣流量爲4〇SCCm。 測定藉由對八種成膜條件的樣品分別使用偏振光橢圓 率測量儀進行分析而獲取的光學能隙。圖1 1是示出氧化物 半導體層的能隙的氣體流量比依賴性的圖表。 另外’製造樣品，即在與上述成膜條件（八個條件） 相同的條件下在η型矽晶片上形成厚度爲15nm的氧化物半 導體層的樣品’並且利用XP S測定氧化物半導體層中的氮 濃度。圖1 2是示出氧化物半導體層的能隙的氮濃度依賴性 -44- 201230195 的圖表。根據圖1 2可知：在氧化物半導體層的氮濃度低於 4at%時，能隙幾乎不變，而在氧化物半導體層的氮濃度爲 4at%以上時，能隙有線性地下降的傾向。另外，氧化物半 導體層的氮濃度爲4at°/。的條件如下：氧氣流量爲7sccm且 氮氣流量爲33 seem的成膜條件。 另外，測定氧化物半導體層的薄層電阻。圖13是示出 膜的薄層電阻的氮濃度依賴性的圖表。由圖1 3可知：在氧 化物半導體層的氮濃度爲4at%以上時，薄層電阻値與氮濃 度成比例地大幅度下降。另外，在氧化物半導體層的氮濃 度低於4at%時，因爲薄層電阻値超過檢測上限，所以不能 測定薄層電阻値。 圖14示出XRD分析結果。至於樣品1，在N2氣體流量 比爲75%的條件下形成膜，該膜中的氮濃度爲3.5at%。至 於樣品2，在N2氣體流量比爲82.5 %的條件下形成膜，該膜 中的氮濃度爲4at%。至於樣品3，在N2氣體流量比爲87.5% 的條件下形成膜，該膜中的氮濃度爲4.8 at%。至於樣品4 ，在N2氣體流量比爲92.5 %的條件下形成膜，該膜中的氮 濃度爲6.6at%。至於樣品5，在N2氣體流量比爲100%的條 件下形成膜，該膜中的氮濃度爲11.7at% 另外，只有氮氣流量爲40sccm的成膜條件相當於樣品 5，且氧化物半導體層中的氮濃度爲1 1.7at%。 由圖14可知：在圖11中的能隙大幅度下降時的氣體流 量比，顯示結晶化的2Θ = 30°附近的峰値大。根據以上結果 可知：氧化物半導體層的氮濃度與能隙、薄層電阻以及結 -45- 201230195 晶性彼此有相關性。 【圖式簡單說明】 在附圖中： 圖1 A至1 D是示出本發明的一個方式的剖面圖； 圖2 A和2B是示出本發明的一個方式的濃度輪廓的模型 圖的一個例子； 圖3A和3B是示出本發明的一個方式的濃度輪廓的模型 圖的一個例子： 圖4是說明根據實施方式的半導體膜的剖面圖； 圖5 A和5 B是說明根據實施方式的纖鋅礦型結晶結構的 示意圖； 圖6是說明具有根據實施方式的纖鋅礦型結晶結構的 疊層的示意圖： 圖7A和7B是說明根據實施方式的結晶結構的HAADF-STEM的藉由計算而得到的影像及實際觀察影像； 圖8A至8 C是示出本發明的一個方式的塊圖及等效電路 圖， 圖9A至9C是示出本發明的一個方式的剖面圖； 圖10A至10D是示出電子裝置的一個方式的圖； 圖11是示出氧化物半導體層的能隙的氣體流量比依賴 性的圖表； 圖1 2是示出氧化物半導體層的能隙的氮濃度依賴性的 圖表； -46 - 201230195 圖13是示出氧化物半導體層的薄層電阻的氮濃度依賴 性的圖表； 圖14是示出氧化物半導體層的XRD分析結果的圖表。 【主要元件符號說明】 100 :基板 1 〇 1 :基底絕緣層 102 :氧化物半導體層 102a:氮的高濃度區域 102b :氮的低濃度區域 1 03 :源極電極層 1 0 4 :汲極電極層 1 〇 5 :閘極絕緣層 1 0 6 :閘極電極層 107 :保護絕緣層 1 1 0 :電晶體 1 1 1 :電晶體 1 1 2 :電晶體 1 1 3 :電晶體 130 :基板 132 :半導體膜 132a :第一氧化物半導體膜 132b :第二氧化物半導體膜 3 00 1 :主體 -47- 201230195 3 002 :外殼 3 003 a :顯示部 3 00 3b :顯示部 3004 :鍵盤按鈕 5 00 1 :顯示部 5002 ：鉸鏈 5003 :顯示面板 5 〇 〇 4 :操作按鈕 5 005 :行動電話機 5006 :觸摸輸入按鈕 7 0 0 1 :發光元件驅動電晶體 7002 :發光元件 7003 :電極 7004 ： EL層 7005 :電極 7008 :電極 7 0 0 9 :隔壁 70 1 〇 :基板 7011 :發光元件驅動電晶體 7012 :發光元件 7014 ： EL層 7015：電極 7016 :保護膜 7017：電極 -48 201230195 7 0 1 9 :隔壁 7020 :基板 702 1 :發光元件驅動電晶體 7022 :發光元件
7024 ： ELM 7025 :電極 7027 :電極 7029 :隔壁 7 0 3 0:閘極絕緣層 7 0 3 1 :絕緣層 7 0 3 2:絕緣層 7 0 3 3 :濾色片層 7 〇 3 4 :外敷層 703 5 :保護絕緣層 7 0 4 0 :閘極絕緣層 7 0 4 1 :閘極絕緣層 7042 ：絕緣層 705 2 :保護絕緣層 705 3 ：平坦化絕緣層 7 0 5 5 :絕緣層 9600 :電視裝置 960 1 :外殼 9602 :記錄媒體再現錄影部 960 3 :顯示部 -49 201230195 9604 :外部連接端子 9605 :支架 9606 :外部記憶體

Claims (1)

  1. 201230195 七、申請專利範圍： 1· 一種半導體裝置，包括： 閘極電極層； 與該閘極電極層接觸的第一絕緣層； 與該第一絕緣層接觸的氧化物半導體層；以及 與該氧化物半導體層接觸的第二絕緣層， 其中，該氧化物半導體層具有纖鋅礦型結晶結構且具 有離該第一絕緣層越近，氮濃度越高的濃度梯度。 2. —種半導體裝置，包括： 閘極電極層； 與該閘極電極層接觸的第一絕緣層； 與該第一絕緣層接觸的第一氧化物半導體層； 與該第一氧化物半導體層接觸的第二氧化物半導體層 :以及 與該第二氧化物半導體層接觸的第二絕緣層， 其中，該第一氧化物半導體層和該第二氧化物半導體 層都具有纖鋅礦型結晶結構， 並且，該第一氧化物半導體層的氮濃度高於該第二氧 化物半導體層的氮濃度。 3. 根據申請專利範圍第2項之半導體裝置，其中該第 一氧化物半導體層的氮濃度爲0.1 at%以上且低於7at%。 4. 根據申請專利範圍第2項之半導體裝置，其中該第 二氧化物半導體層的氮濃度爲lxl〇17/cm3以上且低於 5xl019/cm3 〇 -51 - 201230195 室 mil 理 :; 處 驟膜空 下絕到 括氮弓 包含板 ， 包基 法成的 方形膜 造上緣 製板絕 的基的 置的氮 裝面含 體表包 導緣有 t絕成 種有形 一 具該 5 在將 藉由在基板溫度爲15 0°C以上且450 °C以下的第一成膜 條件下在含氮氣圍中進行濺射，形成包含氮的第一氧化物 半導體膜；以及 藉由在基板溫度爲150 °C以上且450 °C以下的第二成膜 條件下在含氮氣圍中進行濺射，形成包含氮的第二氧化物 半導體膜。 6. 根據申請專利範圍第5項之半導體裝置的製造方法 ，還包括如下步驟：在該第二成膜條件下的成膜後，在 1 5 (TC以上且650 °C以下的溫度下進行加熱處理。 7. 根據申請專利範圍第5項之半導體裝置的製造方法 ，其中該第一成膜條件下的氮氣流量占濺射氣體的整體流 量比的比例與該第二成膜條件下的氮氣流量占濺射氣體的 整體流量比的比例不同。 8. 根據申請專利範圍第5項之半導體裝置的製造方法 ，其中該第一成膜條件下的氮氣流量占引入到該真空處裡 室的濺射氣體的整體流量比的比例爲90%以上且100%以下 〇 9. 根據申請專利範圍第5項之半導體裝置的製造方法 ，其中在該第一成膜條件下，將氮氣在其被加熱的狀態下 引入到該真空處理室。 -52- 201230195 10.根據申請專利範圍第5項之半導體裝置的製 ，其中在該第二成膜條件下，引入除了包含該氮氣 包含氧氣或稀有氣體的濺射氣體。 1 1.根據申請專利範圍第5項之半導體裝置的製 ，還包括如下步驟：在形成該包含氮的絕緣膜之後 包含氮的絕緣膜的表面進行氮電漿處理。 12. 根據申請專利範圍第5項之半導體裝置的製 ，其中該包含氮的絕緣膜藉由對絕緣膜的表面進行 處理而形成。 13. —種半導體裝置的製造方法，包括如下步驟 在具有絕緣表面的基板上形成閘極電極層； 在該閘極電極層上形成包含氮的絕緣膜； 將該形成有閘極電極層及包含氮的絕緣膜的基 到真空處理室； 藉由在基板溫度爲150°C以上且450°C以下的第 條件下在含氮氣圍中進行濺射，形成包含氮的第一 半導體膜；以及 藉由在基板溫度爲150°C以上且45(TC以下的第 條件下在含氮氣圍中進行濺射，形成包含氮的第二 半導體膜。 1 4 ,根據申請專利範圍第1 3項之半導體裝置的 法，還包括如下步驟：在該第二成膜條件下的成膜 150°C以上且650°C以下的溫度下進行加熱處理。 15.根據申請專利範圍第13項之半導體裝置的 造方法 以外還 造方法 ，對該 造方法 氮電漿 板引入 一成膜 氧化物 二成膜 氧化物 製造方 後，在 製造方 -53- 201230195 法’其中該第一成膜條件下的氮氣流量占濺射氣體的整體 流量比的比例高於該第二成膜條件下的氮氣流量占濺射氣 體的整體流量比的比例。 16. 根據申請專利範圍第13項之半導體裝置的製造方 法’其中該第一成膜條件下的氮氣流量占引入到該真空處 理室的濺射氣體的整體流量比的比例爲9 0 %以上且1 0 0 %以 下。 17. 根據申請專利範圍第13項之半導體裝置的製造方 法’其中在該第一成膜條件下，將氮氣在其被加熱的狀態 下引入到該真空處理室。 1 8 ·根據申請專利範圍第1 3項之半導體裝置的製造方 法，其中在該第二成膜條件下，引入除了包含該氮氣以外 還包含氧氣或稀有氣體的濺射氣體。 19. 根據申請專利範圍第13項之半導體裝置的製造方 法，還包括如下步驟：在形成該包含氮的絕緣膜之後，對 該包含氮的絕緣膜的表面進行氮電漿處理。 20. 根據申請專利範圍第13項之半導體裝置的製造方 法，其中該包含氮的絕緣膜藉由對絕緣膜的表面進行氮電 漿處理而形成。 -54-
TW100143586A 2010-11-30 2011-11-28 半導體裝置及其製造方法 TWI543261B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010267906 2010-11-30

Publications (2)

Publication Number Publication Date
TW201230195A true TW201230195A (en) 2012-07-16
TWI543261B TWI543261B (zh) 2016-07-21

Family

ID=46126012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143586A TWI543261B (zh) 2010-11-30 2011-11-28 半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US8629496B2 (zh)
JP (1) JP5946633B2 (zh)
KR (1) KR102035000B1 (zh)
TW (1) TWI543261B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5979627B2 (ja) * 2011-12-12 2016-08-24 パナソニック液晶ディスプレイ株式会社 表示パネル、及び表示装置
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102012109218B4 (de) * 2012-09-28 2018-06-28 Osram Oled Gmbh Verfahren zum Herstellen einer optoelektronischen Baugruppe und optoelektronische Baugruppe
KR102227591B1 (ko) * 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
JP6261125B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
CN108447980B (zh) * 2018-02-05 2019-08-02 清华大学 具有绝缘保护层的拓扑绝缘体结构及其制备方法
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Also Published As

Publication number Publication date
US8629496B2 (en) 2014-01-14
US20120132904A1 (en) 2012-05-31
JP5946633B2 (ja) 2016-07-06
TWI543261B (zh) 2016-07-21
US20140087516A1 (en) 2014-03-27
JP2012134469A (ja) 2012-07-12
KR102035000B1 (ko) 2019-10-22
KR20120059394A (ko) 2012-06-08
US8785265B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
TWI543261B (zh) 半導體裝置及其製造方法
TWI527225B (zh) 半導體裝置及其製造方法
TWI642196B (zh) 半導體裝置及其製造方法
KR102058962B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2022106858A (ja) 表示装置
KR101667941B1 (ko) 반도체 장치의 제작 방법
JP2020205447A (ja) 半導体装置
KR102094683B1 (ko) 표시장치
TWI484565B (zh) 半導體膜，半導體元件，半導體裝置及其製造方法
TW201125116A (en) Light-emitting device and method for manufacturing the same
TW201128820A (en) Light-emitting device and method for manufacturing the same
KR20100054105A (ko) 반도체 장치 및 그 제작 방법
TW201244113A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees