TW201222905A - Method of manufacturing glass substrate with through electrode and method of manufacturing electronic component - Google Patents

Method of manufacturing glass substrate with through electrode and method of manufacturing electronic component Download PDF

Info

Publication number
TW201222905A
TW201222905A TW100122212A TW100122212A TW201222905A TW 201222905 A TW201222905 A TW 201222905A TW 100122212 A TW100122212 A TW 100122212A TW 100122212 A TW100122212 A TW 100122212A TW 201222905 A TW201222905 A TW 201222905A
Authority
TW
Taiwan
Prior art keywords
glass
glass substrate
electrode
unit cell
substrate
Prior art date
Application number
TW100122212A
Other languages
English (en)
Other versions
TWI527279B (zh
Inventor
Noboru Kawai
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201222905A publication Critical patent/TW201222905A/zh
Application granted granted Critical
Publication of TWI527279B publication Critical patent/TWI527279B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/022—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Electroluminescent Light Sources (AREA)

Description

201222905 六、發明說明： 【發明所屬之技術領域】 本發明係關於在玻璃基板形成多數貫通電極之玻璃基 板之製造方法及使用此之電子零件之製造方法。 【先前技術】 近年來，使用行動電話或攜帶資訊終端機器之時刻源 或時序源使用利用水晶等之壓電振動子。壓電振動子所知 的有各式各樣，但是就其一而言，所知的有表面安裝型之 壓電振動子。就以該壓電振動子而言，所知的有以基座基 板和蓋基板上下夾著形成有壓電振動片之壓電基板而予以 接合的三層構造型。壓電振動件被收納在形成於基座基板 和蓋基板之間的空腔內。 再者，最近開發有兩層構造型之壓電振動子。該類型 係由直接接合基座基板和蓋基板之兩層構造型之封裝體所 構成，在構成於基座基板和蓋基板之間的空腔內收納有壓 電振動片。兩層構造型之壓電元件比起三層構造型在可以 謀求薄型化等之點上較優。 在專利文獻1及專利文獻2記載有兩層構造型之水晶 振動子封裝體。就以基座基板或蓋基板之封裝體材料而言 ，使用玻璃。因使用玻璃，故比起使用陶瓷之時容易成形 ，可以降低製造成本。再者，玻璃材料因熱傳導率小，故 絕熱性優，可以保護內部之壓電振動子溫度變化。 在專利文獻3記載有同時形成多數個與上述相同之兩 -5- 201222905 層構造型之水晶振動子封裝體。此時，記載有基座基板使 用玻璃，在該基座基板形成使用金屬材料之貫通電極之方 法。於在玻璃形成貫通電極之時，首先在玻璃板上形成有 貫通孔。第11圖表示在玻璃板131形成由金屬銷115所 構成之貫通電極之方法（專利文獻3之第3圖）。第1 1(a)圖 係表示在玻璃板1 3 1形成貫通孔1 1 9之方法。將玻璃板 131設置在模具126之底部。在模具126設置加熱器125 ，可以加熱玻璃板131。在模具126之上部設置有由沖頭 129所構成之開孔機。在沖頭129之玻璃板131側設置有 開孔銷128，再者，在沖頭129也設置有加熱器127。然 後，於將玻璃板131加熱至特定溫度之後，下降沖頭129 而形成貫通孔1 1 9。 第U(b)圖係表示在玻璃板131之貫通孔1 19打入金 屬銷115之方法。在台135設置形成有貫通孔119之玻璃 板131，藉由玻璃熔塊噴吹機133，對貫通孔119噴吹玻 璃熔塊132，並藉由金屬銷打入機134將金屬銷115打入 貫通孔1 1 9。 第12圖係表示擠壓成形工程（專利文獻3之第4圖）。 第12(a)圖所示般，將金屬銷115打入貫通孔119的玻璃 板131設置在沖壓下模136和沖壓上模137之間。在沖壓 上模1 3 7形成有隔間凸條1 3 8、插銷頭收納凹部1 3 9或凹 部形成用凸，條141。將該模具投入至電氣爐，一面將沖壓 上模137推壓至沖壓下模136—面加熱至溫度l〇〇〇°C以上 。其結果，如第12(b)圖所示般，沖壓上模137之表面之 3 -6 - 201222905 凹凸被轉印至玻璃板1 3 1，在玻璃板1 3 1形成分割用溝 142或凹部116。同時在玻璃板131形成由確保密封性之 金屬銷115所構成之貫通電極。 [先行技術文獻] [專利文獻] [專利文獻1]日本特開2002-124845號公報 [專利文獻2]日本特開2002-121037號公報 [專利文獻3]日本特開2003-209 1 98號公報 【發明內容】 [發明所欲解決之課題] 但是，當將金屬銷115插入至形成在玻璃板131之貫 通孔119，一面藉由沖壓上模137推壓一面予以加熱，熔 接玻璃和金屬銷之後予以冷卻時，玻璃之流動或冷卻時之 熱的不均勻性，再者由於玻璃和金屬銷之熱膨脹率之差， 產生內部應力，使得玻璃板1 3 1複雜地扭曲。即使欲硏削 而修正翹曲時，玻璃板131薄時，亦無法除去該翹曲。再 者，硏削量變多而無法達成取多數個裁切之目的。再者’ 當包圍凹部1 1 6之側壁上面之平坦性差時，則無法確保接 合於該上面之蓋體的氣密性，有電子零件之信賴性下降之 課題。 本發明係鑒於上述課題而硏究出，其目的係提供平坦 性優良之附有貫通電極之玻璃基板。 201222905 [用以解決課題之手段] 依據本發明之附有貫通電極之玻璃基板的製造方法， 具備：貫通孔形成工程，其係將板狀玻璃被切斷分離之最 小區域當作單位單元，在上述單位單元貫穿設置多數貫通 孔而形成有效單位單元，並且使不形成貫通孔之虛擬單位 單元分散於形成上述有效單位單元之區域；電極插入工程 ’其係將電極構件插入至上述貫通孔；熔接工程，其係將 上述板狀玻璃加熱至較上述玻璃基板之軟化點高之溫度， 而使上述板狀玻璃和上述電極構件熔接；及硏削工程，其 係與上述電極構件同時硏削上述板狀玻璃之兩面，並使上 述多數電極構件露出於上述板狀玻璃之兩面，使成爲互相 電性分離之多數貫通電極。 再者，上述貫通孔形成工程係上述有效單位單元對上 述虛擬單位單元之比例爲4比1至20比1。 再者，上述貫通孔形成工程係上述有效單位單元對上 述虛擬單位單元之比例係周緣部大於上述板狀玻璃之中心 部。 再者，上述電極插入工程係將在基台豎立設置插銷之 電極構件之上述插銷插入至上述有效單位單元之貫通孔。 再者，在上述熔接工程中，藉由承受模和加壓模夾持 插入有上述插銷之上述玻璃基板而予以加壓。 再者，上述貫通孔形成工程係具備：凹部形成工程， 其係在由碳材料所構成之承受模和加壓模中之任一模具設 置多數凸部，在上述承受模和上述加壓模之間夾持上述玻
S -8- 201222905 璃基板而予以加熱，且在上述玻璃基板之一方之表面形成 多數凹部；和貫通工程，其係硏削與上述玻璃基板之一方 表面相反側之另一方表面，並使上述多數凹部從上述一方 表面貫通至另一方表面。 再者，包含於上述熔接工程之後冷卻上述玻璃基板和 上述電極構件之冷卻工程，在上述冷卻工程中，使從較上 述玻璃基板之變形點高5(TC之溫度冷卻至變形點低50°c 之溫度爲止之冷卻速度，較冷卻至上述玻璃基板之變形點 高50°C之溫度爲止之冷卻速度慢。 藉由本發明之電子零件之製造方法係根據上述中任一 所記載之玻璃基板之製造方法而形成玻璃基板，在上述玻 璃基板形成電極而成爲基座基板之基座基板形成工程，和 將電子零件安裝於上述基座基板之安裝工程，和在安裝有 上述電子零件之基座基板接合蓋基板之接合工程。 [發明效果] 本發明之附有貫通電極之玻璃基板的製造方法，具備 :貫通孔形成工程，其係將板狀玻璃被切斷分離之最小區 域當作單位單元，在單位單元貫穿設置多數貫通孔而形成 有效單位單元，並且使不形成貫通孔之虛擬單位單元分散 於形成有效單位單元之區域；電極插入工程，其係將電極 構件插入至上述貫通孔；熔接工程，其係將板狀玻璃加熱 至較其軟化點高之溫度，使板狀玻璃和電極構件熔接；及 硏削工程，其係與電極構件同時硏削板狀玻璃之雨面，並 -9 - 201222905 使多數電極構件露出於板狀玻璃之兩面’使成爲互相電性 分離之多數貫通電極。依此，可以降低玻璃之流動，再者 ，藉由降低玻璃內之電極材料之體積比例而降低殘留內部 應力，形成平坦性優良氣密性高之附有貫通電極之玻璃基 板。 【實施方式】 第1圖爲表示與本發明有關之附有貫通電極之玻璃基 板的製造方法的工程圖，表示本發明之基本構成。第2圖 爲上述附有貫通電極之玻璃基板3之模式性斜視圖。與本 發明有關之貫通電極之玻璃基板係用以同時封裝多數電子 零件。首先，在貫通孔形成工程S1中，將板狀玻璃被切 斷分離之最小區域當作單位單元，在該單位單元貫穿設置 多數貫通孔而形成有效單位單元，並且使不形成貫通孔之 虛擬單位單元分散於形成該有效單位單元之區域。貫通孔 形成工程S1係可以藉由噴砂、鑽頭硏削或是模具成形和 硏削在板狀玻璃上形成貫通孔。依據模具成形和硏削之時 ，可以在承受模和加壓模中之任一模具設置多數凸部，在 承受模和加壓模之間夾持板狀玻璃而予以加熱，並在板狀 玻璃之一方之表面形成多數凹部之凹部形成工程，和硏削 與形成有凹部之板狀玻璃之一方表面相反側之另一方表面 ，使多數凹部從一方表面貫通至另一方表面之貫通工程而 形成貫通孔。 接著，在電極插入工程S2中，將電極構件插入至有
S -10- 201222905 效單位單元之貫通孔。接著，在熔接工程S3中，將板狀 玻璃加熱至較其軟化點高之溫度，使板狀玻璃和電極構件 熔接。接著，在硏削工程S4中，與電極構件同時硏削板 狀玻璃之兩面，並使多數電極構件露出於板狀玻璃之兩面 ，使成爲互相電性分離之多數貫通電極。第2圖爲如此地 製造出之玻璃基板3之斜視圖，虛擬單位單元DU分散在 形成有效單位單元EU之區域R。其結果，玻璃之流動量 降低，再者玻璃材料所占之電極構件之體積比率下降而降 低玻璃內部之殘留應力，提升玻璃基板3之平坦性。並且 ，在電極插入工程S2中，將在台座豎立設置插銷的電極 構件之插銷插入至貫通孔，在熔接工程S3中，可以在承 受模和加壓模夾持插入有該插銷之板狀玻璃，一面加壓一 面加熱。依此，可以在短時間使玻璃和插銷確實熔接。 再者，可以將有效單位單元對虛擬單位單元之比例設 爲4比1至20比1。當將比例設爲大於4比1時，多數裁 切的裁切數減少而生產性下降，當小於20比1時，構成 虛擬單位單元而改善玻璃基板之平坦性之效果則下降。再 者，有效單位單元對虛擬單位單元之比例係從板狀玻璃之 中央部朝向周邊部越高。依此，因外周部之不形成有效單 位單元之區域和形成有效單位單元之區域之間，電極材料 對板狀玻璃之體積比例漸漸變化，隨此殘留內部應力也漸 漸變化，故降低玻璃基板之翹曲。 就以板狀玻璃而言，可以使用鈉鈣玻璃、硼矽酸玻璃 、鉛玻璃等。電極構件係可以使用Ni-Fe合金，例如42 -11 - 201222905 合金或科伐鐵鎳鈷（kovar)合金。若使用該些合金時，因可 以使熱膨脹係數接近於玻璃，故可以降低玻璃基板之翹曲 ，並且可以防止玻璃和貫通電極間對熱變化的界面惡化。 再者，在熔接工程S 3之後，在冷卻板狀玻璃之冷卻 工程中，可以使從較上述玻璃基板之變形點高50°C之溫度 冷卻至玻璃基板之變形點低50°C之溫度爲止之冷卻速度， 較冷卻至玻璃基板之變形點高50°C之溫度爲止之冷卻速度 慢。依此，可以減少殘留於玻璃基板之變形，防止在導線 和玻璃基板之間產生之間隙或裂紋，形成氣密性高之貫通 電極。以下，針對本發明使用圖面予以詳細說明。 (第一實施形態） 第3圖爲用以說明與本發明之第一實施形態有關之玻 璃基板之製造方法的圖示》以下，沿著圖面予以說明。首 先，說明貫通孔形成工程S 1。貫通孔形成工程S 1具備玻 璃準備工程Sla、凹部形成工程Sib和貫通工程Sic。在 玻璃準備工程Sla中，如第3(a)圖所示般準備板狀玻璃1 。板狀玻璃1使用鈉鈣玻璃。接著，在凹部形成工程Sib 中，如第3(b)圖所示般，在表面形成凸部之承受模12和 表面爲平坦之加壓模1 3之間夾著板狀玻璃1，藉由加壓模 1 3 —面推壓一面將板狀玻璃1加熱至軟化點以上之溫度。 加壓模1 2及承受模1 3係使用相對於玻璃離型性優之碳材 料。 第3(c)圖係表示冷卻板狀玻璃1從模具取出之狀態。
S -12- 201222905 在板狀玻璃1之一方之表面形成有轉印承受模12之凸部 之多數凹部11。接著，在貫通工程Sic中，如第3(d)圖所 示般’硏削與板狀玻璃1之一方之表面相反側之另一方表 面，使多數凹部11從一方表面貫通至另一方之表面。依 此，形成由兩個貫通孔4所構成之有效單位單元EU，和 不形成貫通孔之虛擬單位單元DU。各貫通孔4係將剖面 設爲梯型之圓錐台之形狀而使離型性成爲良好。並且，針 對虛擬單位單元DU之佈局，在第二至第四實施形態中予 以詳細說明。 接著’在電極插入工程S2中，如第3(e)圖所示般， 將在基台6a豎立設置有插銷6b之電極構件6之插銷6b 安裝於貫通孔4，並將此安裝於加壓模9和承受模1 〇之間 。電極構件6係以近似於板狀玻璃1之熱膨脹係數之材料 爲佳’在本實施形態中，使用Fe-Ni合金之42合金。在 加壓模9設置有用以將殘留氣泡排出至外部之縫隙丨4。承 受模10具有用以承受基台6a之凹部。接著，在熔接工程 S3之加熱加壓工程S3a中，如第3(f)圖所示般，使加壓模 9和承受模10上下顛倒，一面推壓加壓模9(例如，30g〜 5 0g/Cm2)，一面加熱至板狀玻璃1之軟化點以上之溫度（例 如’ 900 °C )。如此一來，玻璃材料軟化流動，插銷6b之 側面和貫通孔4之內壁面熔接。 接著，在熔接工程S3之後的取出工程S3b中，冷卻 板狀玻璃1，並如第3(g)圖所示般從模具取出板狀玻璃1 。虛擬單位單元DU並無成爲殘留應力之產生源的電極構 -13- 201222905 件6，再者因玻璃流動少，故發揮降低板狀玻璃1之翹曲 或變形的功能。並且，板狀玻璃1之冷卻可以使從較板狀 玻璃1之變形點高50Ό之溫度冷卻至板狀較變形點低50 °C之溫度爲止之冷卻速度，較冷卻至板狀玻璃1之變形點 高50t之溫度爲止之冷卻速度慢。依此，可以降低板狀玻 璃1之殘留變形，防止插銷6b和板狀玻璃1之界面因熱 膨脹差產生間隙或裂紋。 接著，在硏削工程S4中，如第3(h)圖所示般，與電 極構件6同時硏削及硏磨板狀玻璃1之兩面，形成電極構 件6露出於兩面之附有貫通電極7的玻璃基板3。藉由使 虛擬單位單元DU分散至形成有貫通電極7之有效單位單 元EU之區域，可以使內部應力降低而形成平坦性優且氣 密性高之附有貫通電極之玻璃基板。 (第二實施形態） 第4圖係表示與本發明之第二實施形態有關之附有貫 通電極之玻璃基板的製造方法，表示在貫通孔形成工程 S1中形成之有效單位單元EU和虛擬單位單元DU之佈局 。玻璃基板3之製造工程因與第一實施形態相同，故省略 說明。 如第4圖所示般，在板狀玻璃1之表面配列以切斷線 8區隔之多數有效單位單元EU，和分散於形成有有效單位 單元EU之區域R的虛擬單位單元DU。切斷線8爲用以 將玻璃基板3之晶圓切斷分離成多數單位單元U之線。在
S -14- 201222905 各有效單位單元EU形成有多數貫通孔4。 在此，在形成有效單位單元EU之區域R中，將有效 單位單元EU對虛擬單位單元DU之比例設爲8比1。即是 ，在藉由9個單位單元U所區劃之區域中，設置8個具有 兩個貫通孔4之有效單位單元EU，設置1個不具有貫通 孔4之虛擬單位單元DU。依此，玻璃之流動下降，玻璃 內之電極材料之體積比例下降而降低殘留內部應力。其結 果，可以形成平坦性優且氣密性高之附有貫通電極之玻璃 基板。再者，可以將有效單位單元對虛擬單位單元之比例 設爲4比1至20比1之比例。當將該比例大於4比1時 ，多數裁切之裁切數減少而降低生產性，當小於20比1 時，改善平坦性之效果則降低。 (第三實施形態） 第5圖係表示與本發明之第三實施形態有關之附有貫 通電極之玻璃基板的製造方法，表示在貫通孔形成工程 S1中形成之有效單位單元EU和虛擬單位單元DU之其他 佈局。與第二實施形態不同的係以持有分佈，來取代將虛 擬單位單元DU均等分散於有效單位單元EU之形成區域 之點。玻璃基板3之製造工程因與第一實施形態相同，故 省略說明。 如第5圖所示般，在形成有板狀玻璃1之有效單位單 元EU之區域R中，將有效單位單元Eu對虛擬單位單元 D U之比例設爲周緣部大於板狀玻璃1之中心部。依此， -15- 201222905 因電極材料6對不形成有外周部之有效單位單元EU 域和形成有有效單位單元EU之區域之間的板狀玻璃 體積比例漸漸變化，故殘留內部應力漸漸變化，故可 低玻璃基板3之翹曲。 (第四實施形態） 第6圖係表示與本發明之第四實施形態有關之附 通電極之玻璃基板的製造方法，表示在貫通孔形成 S1中形成之有效單位單元EU和虛擬單位單元DU之 佈局。第二及第三實施形態不同的是將形成有效單位 EU之區域四分割，在板狀玻璃1之中央部形成不構 字狀之單位單元U之區域，或是十字狀地連續的虛擬 單元DU之點。玻璃基板3之製造工程因與第一實施 相同，故省略說明。 如第6圖所示般，在板狀玻璃1之周邊部和中央 字狀地設置不形成單位單元U之區域，將有效單位 EU分割成四個區域Rl、R2、R3、R4而予以設置。 區域Rl、R2、R3、R4中，將有效單位單元EU對虛 位單元DU之比例設爲大略6比1，使虛擬單位單元 略均勻分散。從板狀玻璃1之中央至外周不十字狀地 有效單位單元EU之區域，即是設置不在板狀玻璃1 電極構件6之連續的區域，可以降低板狀玻璃1之翹 除此之外，在區域Rl、R2、R3、R4中，將有效單位 EU對虛擬單位單元DU之比例設爲略6比1，降低玻 之區 1的 以降 有貫 工程 其他 口口 ·—► 單兀 成十 單位 形態 部十 單元 在各 擬單 DU 形成 埋入 曲。 單元 璃材
S -16- 201222905 料中所占之電極構件6之體積比率而降低玻璃基板3之麵 曲。 以上，在第二〜第四實施形態中’玻璃基板3之外形 爲 1吋〜4吋，厚度爲 〇.2〜〇.6mm，單位單元之大小爲 1mm〜3mm，貫通電極7之直徑爲0.05〜1mm。再者’雖 然以在有效單位單元EU設置兩個貫通電極7之例予以說 明，但是即使將貫通電極7形成多數個當然亦可。 (第五實施形態） 第7圖爲表示與本發明之第五實施形態有關之電子零 件之製造方法的工程圖。表示使用壓電振動子作爲安裝於 玻璃基板之電子零件之例。第8圖爲表示在形成有貫通電 極7之玻璃基板3安裝壓電振動片1 8之狀態的剖面模式 圖，第9圖爲完成之壓電振動子20之剖面模式圖。本第 五實施形態具備基座基板形成工程S40、蓋基板形成工程 S20以及壓電振動片作成工程S30。以下，依序予以說明 〇 首先，在硏磨、洗淨、蝕刻處理S0中，準備板狀玻 璃1，進行硏磨、洗淨及蝕刻處理等。再者，準備用以形 成貫通電極7之在例如基台6a豎立設置插銷6b之電極構 件6。在貫通孔形成工程S1中，將板狀玻璃1被切斷分 離之最小區域當作單位單元，在該單位單元貫穿設置多數 貫通孔而形成有效單位單元EU，並且使不形成貫通孔之 虛擬單位單元DU分散於形成該有效單位單元EU之區域 -17- 201222905 。此時，將板狀玻璃1加熱至其軟化點以上之溫度，並推 壓於形成有多數凸部之模具，而在板狀玻璃1之表面同時 形成多數凹部。然後，可以硏削板狀玻璃1而形成多數之 貫通孔4。 接著，在電極插入工程S2中，將電極構件6插入至 貫通孔4。接著，在熔接工程S3中，將板狀玻璃1加熱 至較其軟化點高之溫度，使板狀玻璃1和電極構件6熔接 。在承受模1 〇和加壓模9之間夾持安裝有電極構件6之 板狀玻璃1，一面推壓加壓模9 一面使熔接。依此，可以 促進玻璃之流動而縮短熔接時間。接著，冷卻而從模具取 出板狀玻璃1。接著，在硏削工程S4中，硏削板狀玻璃1 之兩面而使多數電極構件6露出至其表面。如此一來，取 得形成有互相電性分離之多數貫通電極7之平坦性良好之 玻璃基板3。以上爲玻璃基板形成工程S41。 接著，在接合膜形成工程S42中，於玻璃基板3之各 單位單元U之外周區域堆疊用以進行陽極接合之接合膜。 作爲接合膜係堆積鋁膜。接著，在引繞電極形成工程S43 中，從一方之貫通電極7之上面沿著玻璃基板3之外周部 形成引繞電極16而當作基座基板23。引繞電極16、16’ 係藉由濺鍍法堆積Au/Cr膜，並藉由光微影及蝕刻處理予 以圖案製作而形成。再者，引繞電極1 6、1 6 ’係可以藉由 印刷法等取代濺鍍法來形成。以上爲基座基板形成工程 S40。 接著，說明蓋基板形成工程S20。蓋基板19爲了縮
S -18- 201222905 小與基座基板23接合之時之熱膨脹差，以使用與基座基 板23相同之材料爲佳。使用鈉鈣玻璃當作基座基板23之 時，蓋基板1 9也同樣使用鈉鈣玻璃材料。首先，在硏磨 、洗淨、蝕刻工程S2 1中，硏磨玻璃基板，對玻璃基板施 予蝕刻處理而除去、洗淨最表面之加工變質層。 接著，在凹部形成工程S22中，藉由模具成形而形成 凹部22。凹部22係在具有凸部之承受模和凹部之加壓模 之間夾持玻璃基板，加熱至玻璃材料之軟化點以上並予以 推壓而成形。成形用模具係以從碳材料形成爲佳。由於相 對於玻璃離型性佳，氣泡之吸收性優之故。接著，在硏磨 工程S23中，將與基座基板23接合之接合面硏磨成平坦 面。依此，可以提升與基座基板23接合之時之密閉性。 接著，在壓電振動片作成工程S30中，準備由水晶板 所構成之壓電振動片18。在壓電振動片18之兩表面形成 互相電性分離之無圖示的勵振電極，並與形成在壓電振動 片18之一端之表面之端子電極電性連接。接著，在安裝 工程S11中，在基座基板23之貫通電極7和引繞電極16’ 之端部或壓電振動片18之端子電極形成導電性黏接材17 ，例如金凸塊。藉由該導電性黏接材1 7將壓電振動片1 8 安裝成懸臂梁狀。依此，形成在壓電振動片18之兩面之 勵振電極係互相電性分離而與兩個貫通電極7導通。 接著，在頻率調整工程S12中，將壓電振動片18之 振動頻率調整至特定頻率。接著，在重疊工程S13中，在 基座基板23上設置蓋基板19並經接合材21而重疊。接 -19- 201222905 著，在接合工程S14中，加熱重疊之基座基板23和蓋基 板19，並對基座基板23和蓋基板19間施加高電壓而予以 陽極接合。接著，在外部電極形成工程S 1 5中，在基座基 板23之外面形成電性連接貫通電極7之各個之外部電極 1 5。接著，在切斷工程S 1 6中，沿著切斷線8而予以分離 切斷，而取得各個壓電振動子20。 如此一來，因使虛擬單位單元DU分散於形成有板狀 玻璃1之有效單位單元EU之區域，故可以作成氣密性優 良之附有貫通電極7之平坦玻璃基板3。依此，可以提供 信賴性高之壓電振動子2 0。並且，在上實施形態中，即使 在玻璃基板形成工程S40中先形成在外部電極形成工程 S15中所形成之外部電極15亦可。再者，頻率調整工程 S 1 2即使在切斷工程S 1 6之後執行亦可。 第1 〇圖係組裝藉由在上述第五實施形態中說明之製 造方法所製造之壓電振動子20之振盪器40之上面模式圖 。如第10圖所示般，振盪器40具備基板43、設置在該基 板上之壓電振動子20、積體電路41及電子零件42。壓電 振動子20係根據供給至外部電極6、7之驅動訊號而生成 一定頻率之訊號，積體電路41及電子零件42係處理自壓 電振動子20供給之一定頻率之訊號，而生成時脈訊號等 之基準訊號。與本發明有關之壓電振動子20因可以形成 高信賴性且小型，故可以將振盪器40之全體構成更小型
S -20- 201222905 【圖式簡單說明】 第1圖爲表示與本發明之實施形態有關之玻璃基板之 製造方法的工程圖。 第2圖爲根據與本發明之實施形態有關之玻璃基板之 製造方法而製造出之附有貫通電極之玻璃基板的斜視圖。 第3圖爲用以說明與本發明之實施形態有關之玻璃基 板之製造方法的圖示。 第4圖爲用以說明與本發明之實施形態有關之玻璃基 板之製造方法的圖示，表示有效單位單元和虛擬單位單元 之佈局。 第5圖爲用以說明與本發明之實施形態有關之玻璃基 板之製造方法的圖示，表示有效單位單元和虛擬單位單元 之佈局。 第6圖爲用以說明與本發明之實施形態有關之玻璃基 板之製造方法的圖示，表示有效單位單元和虛擬單位單元 之佈局。 第7圖爲表示與本發明之實施形態有關之電子零件之 製造方法的工程圖。 第8圖爲表示與本發明之實施形態有關之電子零件之 製造方法’表示在玻璃基板安裝壓電振動片之狀態的剖面 模式圖。 第9圖爲表示與本發明之實施形態有關之電子零件之 製造方法，爲壓電振動子之剖面模式圖。 第1 〇圖爲組裝藉由與本發明之實施形態有關之電子 -21 - 201222905 零件之製造方法所製造出之壓電振動子之振盪器之上面模 式圖。 第11圖爲表示在以往之眾知的玻璃板形成貫通孔， 打入插銷之方法。 第12圖爲表示藉由以往眾知之擠壓成形方法成形玻 璃板之狀態。 【主要元件符號說明】 1 :板狀玻璃 3 :玻璃基板 4 :貫通孔 6 :電極構件 7 :貫通電極 8 :切斷線 9、1 3 :加壓模 1 0、1 2 :承受模 1 1 :凹部 EU :有效單位單元 DU:虛擬單位單元
S -22-

Claims (1)

  1. 201222905 七、申請專利範圍： 1. 一種附有貫通電極之玻璃基板的製造方法，其特徵 爲具備： 貫通孔形成工程，其係將板狀玻璃被切斷分離之最小 區域當作單位單元，在上述單位單元貫穿設置多數貫通孔 而形成有效單位單元，並且使不形成貫通孔之虛擬單位單 元分散於形成上述有效單位單元之區域； 電極插入工程，其係將電極構件插入至上述貫通孔； 熔接工程，其係將上述板狀玻璃加熱至較上述玻璃基 板之軟化點高之溫度，而使上述板狀玻璃和上述電極構件 溶接；及 硏削工程，其係與上述電極構件同時硏削上述板狀玻 璃之兩面，並使上述多數電極構件露出於上述板狀玻璃之 兩面，使成爲互相電性分離之多數貫通電極。 2 ·如申請專利範圍第1項所記載之附有貫通電極之玻 璃基板的製造方法，其中 上述貫通孔形成工程係 上述有效單位單元對上述虛擬單位單元之比例爲4比 1至20比1。 3 ·如申請專利範圍第1或2項所記載之附有貫通電極 之玻璃基板的製造方法，其中 上述貫通孔形成工程係 上述有效單位單元對上述虛擬單位單元之比例係周緣 部大於上述板狀玻璃之中心部。 -23- 201222905 4.如申請專利範圍第1項至3項中之任一項所記載之 附有貫通電極之玻璃基板的製造方法，其中 上述電極插入工程係將在基台豎立設置插銷的電極構 件之上述插銷插入至上述有效單位單元之貫通孔。 5 ·如申請專利範圍第4項所記載之附有貫通電極之玻 璃基板的製造方法，其中 在上述熔接工程中，藉由承受模和加壓模夾持加壓插 入有上述插銷之上述玻璃基板。 6. 如申請專利範圍第1至5項中之任一項所記載之附 有貫通電極之玻璃基板的製造方法，其中 上述貫通孔形成工程係 具備：凹部形成工程，其係在由碳材料所構成之承受 模和加壓模中之任一模具設置多數凸部，在上述承受模和 上述加壓模之間夾持上述玻璃基板而予以加熱，且在上述 玻璃基板之一方之表面形成多數凹部；和 貫通工程，其係硏削與上述玻璃基板之一方表面相反 側之另一方表面，使上述多數之凹部從上述一方表面貫通 至另一方表面。 7. 如申請專利範圍第1至6項中之任一項所記載之附 有貫通電極之玻璃基板的製造方法，其中 包含於上述熔接工程之後冷卻上述玻璃基板和上述電 極構件的冷卻工程， 在上述冷卻工程中，使從較上述玻璃基板之變形點高 5〇°C之溫度冷卻至較變形點低50°C之溫度爲止的冷卻速度 S -24 - 201222905 ，較冷卻至上述玻璃之變形點高50°C之溫度爲止的冷卻速 度慢。 8.—種電子零件之製造方法，其特徵爲具備： 基座基板形成工程，其係根據如申請專利範圍第1至 7項中之任一項所記載之玻璃基板之製造方法形成玻璃基 板，於上述玻璃基板形成電極而成爲基座基板； 安裝工程，其係在上述基座基板安裝電子零件；及 接合工程，其係在安裝有上述電子零件之基座基板接 合蓋基板。 -25-
TW100122212A 2010-07-08 2011-06-24 A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same TWI527279B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010156171A JP5432077B2 (ja) 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
TW201222905A true TW201222905A (en) 2012-06-01
TWI527279B TWI527279B (zh) 2016-03-21

Family

ID=44514491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122212A TWI527279B (zh) 2010-07-08 2011-06-24 A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same

Country Status (6)

Country Link
US (1) US8567052B2 (zh)
EP (1) EP2405470A3 (zh)
JP (1) JP5432077B2 (zh)
KR (1) KR101722268B1 (zh)
CN (1) CN102332885B (zh)
TW (1) TWI527279B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169376A (ja) * 2011-02-10 2012-09-06 Seiko Instruments Inc 陽極接合装置、パッケージ製造方法、圧電振動子、発振器、電子機器および電波時計
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
CN103745966B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 封装基板表层铜柱电镀的辅助图形结构
CN111966044B (zh) * 2020-07-15 2022-04-08 成都飞机工业（集团）有限责任公司 一种基于振动监测的弱刚性结构钻孔方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233946A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法
JP2002124845A (ja) 2000-08-07 2002-04-26 Nippon Sheet Glass Co Ltd 水晶振動子パッケージ及びその製造方法
JP2002121037A (ja) 2000-08-07 2002-04-23 Nippon Sheet Glass Co Ltd 電子部品パッケージ用多数個取りガラス板の製造方法
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
JP4071768B2 (ja) * 2002-08-21 2008-04-02 Ｈｏｙａ株式会社 ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
JP4230815B2 (ja) * 2003-05-02 2009-02-25 浜松ホトニクス株式会社 電極基板及びその製造方法
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
JP4493481B2 (ja) * 2004-11-26 2010-06-30 京セラ株式会社 多数個取り配線基板
JP2009115524A (ja) * 2007-11-05 2009-05-28 Tokyo Electron Ltd 中間構造体の製造方法及び検査装置
JP5327702B2 (ja) * 2008-01-21 2013-10-30 日本電気硝子株式会社 ガラス基板の製造方法
JP4752863B2 (ja) * 2008-04-24 2011-08-17 エプソントヨコム株式会社 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
JP5103297B2 (ja) * 2008-06-24 2012-12-19 セイコーインスツル株式会社 圧電振動子の製造方法
JP5305787B2 (ja) * 2008-08-27 2013-10-02 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP2010080800A (ja) * 2008-09-29 2010-04-08 Seiko Instruments Inc 発光デバイス及びその製造方法
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
JP2010103164A (ja) * 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
JP2010129646A (ja) * 2008-11-26 2010-06-10 Seiko Instruments Inc パッケージ部材及び電子部品パッケージ

Also Published As

Publication number Publication date
KR101722268B1 (ko) 2017-03-31
JP5432077B2 (ja) 2014-03-05
CN102332885A (zh) 2012-01-25
US20120005893A1 (en) 2012-01-12
TWI527279B (zh) 2016-03-21
EP2405470A3 (en) 2014-02-26
KR20120005399A (ko) 2012-01-16
EP2405470A2 (en) 2012-01-11
US8567052B2 (en) 2013-10-29
JP2012019107A (ja) 2012-01-26
CN102332885B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
TW201214633A (en) Method for producing glass substrate and method for producing electronic part
KR101730661B1 (ko) 관통 전극을 가진 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
JP5550373B2 (ja) パッケージの製造方法
JP3390348B2 (ja) 水晶振動子およびその製造方法
TW201222905A (en) Method of manufacturing glass substrate with through electrode and method of manufacturing electronic component
US8499443B2 (en) Method of manufacturing a piezoelectric vibrator
TW201222743A (en) Package manufacturing method, package, piezoelectric vibrator, and oscillator
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
EP2405472A2 (en) Method of Manufacturing Glass Substrate and Method of Manufacturing Electronic Components
JP2014033132A (ja) 多数個取り配線基板
JP2008011470A (ja) 圧電振動子の製造方法