TW201220993A - Method of Manufacturing through Electrode-Attached Glass Substrate and Method of Manufacturing Electronic Component - Google Patents

Method of Manufacturing through Electrode-Attached Glass Substrate and Method of Manufacturing Electronic Component Download PDF

Info

Publication number
TW201220993A
TW201220993A TW100121413A TW100121413A TW201220993A TW 201220993 A TW201220993 A TW 201220993A TW 100121413 A TW100121413 A TW 100121413A TW 100121413 A TW100121413 A TW 100121413A TW 201220993 A TW201220993 A TW 201220993A
Authority
TW
Taiwan
Prior art keywords
electrode
glass
hole
glass substrate
dummy
Prior art date
Application number
TW100121413A
Other languages
English (en)
Other versions
TWI513391B (zh
Inventor
Noboru Kawai
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201220993A publication Critical patent/TW201220993A/zh
Application granted granted Critical
Publication of TWI513391B publication Critical patent/TWI513391B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement

Description

201220993 六、發明說明 【發明所屬之技術領域】 本發明係關於一種在玻璃基板上形成複數個貫通電極 之玻璃基板的製造方法及使用該之電子零件的製造方法。 【先前技術】 近年來，將利用水晶等壓電振動子使用在行動電話或 是攜帶資訊終端機器的時刻源或時間源。雖然在壓電振動 子中有各種樣式爲既知的，但是作爲其一表面安裝型之壓 電振動子爲悉知。就該壓電振動子而言，將形成有壓電振 動片的壓電基板利用基底基板及頂蓋基板從上下予以挾持 接合之3層構造型者爲悉知。壓電振動片係收納在形成於 基底基板及頂蓋基板之間的空腔內。 再者，最近開發出2層構造型的壓電振動子。該型式 係由直接接合基底基板及頂蓋基板之2層構造型的封裝構 成，並且在構成於基底基板及頂蓋基板之間的空腔內收納 壓電振動片。2層構造型的壓電元件係與3層構造型相比 在可以圖謀薄型化等觀點中爲優。 在專利文獻1及專利文獻2中記載有2層構造型的水 晶振動子封裝。使用玻璃作爲基底基板及頂蓋基板的封裝 材料。因爲使用玻璃，在與使用陶瓷的情況相比成形容 易，而且可以降低製造成本。再者，玻璃係因爲熱傳導率 小而使隔熱性優，在溫度變化方面可以保護內部的壓電振 動子。 201220993 在專利文獻3中’記載有同時形成多數個與上述相同 的2層構造型之水晶振動子封裝的方法。在該情況也記載 有在基底趟板使用玻璃’並且在該基底基板上形成使用金 屣材料的貫通電極之方法。在玻璃上形成貫通電極時，首 先在玻璃板上形成貫通孔。第15圖係爲顯示在玻璃板 131上形成由金屬插銷U5構成的貫通電極之方法（專利 文獻3的第3圖）。第15(a)圖係顯示在玻璃板】31上形成 貫通孔119的方法。將玻璃板13 1設置在鑄模126的底 部。在鑄模126中設置加熱器125，可以加熱玻璃板 131。在鑄模126的上部中係設置由穿孔器129構成的開 孔機。在穿孔器1 2 9的玻璃板1 3 1側中係設置開孔銷 128，又在穿孔器129中也設置加熱器12*7。再者，在將 玻璃板1 3 1加熱到特定的溫度後，下降穿孔器〗29形成貫 通孔1 1 9。 第15(b)圖係顯示在玻璃板131的貫通孔119釘入金 屬插銷115的方法。將形成有貫通孔119的玻璃板131設 置在平台1 3 5，並利用利用玻璃熔塊吹氣機1 3 3在貫通孔 119進行玻璃熔塊132的吹氣，利用金屬插銷釘入機134 將金屬插銷115釘進貫通孔119。 第16圖係爲顯示擠壓成型步驟（專利文獻3的第4 圖）。如第16(a)圖所示，將在貫通孔119釘入有金屬插銷 115的玻玻板131設置在擠壓下模型136及擠壓上模型 1 3 7之間。在擠壓上模型1 3 7中係形成區隔凸條1 3 8、銷 頭收納凹部1 3 9或凹部形成用凸條1 4 1。將該模型投進電 -6 - 201220993 氣爐’ ~邊將擠壓上模型137朝向擠壓下模型136按壓一 邊加熱到溫度1 000°C以上。其結果爲如第16(b)圖所示， 使擠壓上模型1 3 7之表面的凹凸轉印到玻璃板1 3 1，並且 在玻璃板131上形成分割用溝142或凹部116。同時在玻 璃板131上形成確保密閉性之由金屬插銷115構成的貫通 電極。 (先前專利文獻） [專利文獻] [專利文獻1]日本特開2002-124845號公報 [專利文獻2]日本特開2002-121037號公報 [專利文獻3]日本特開2003-209198號公報 【發明內容】 (發明所欲解決之課題） 然而，在形成於玻璃板131之貫通孔119釘入金屬插 銷115，並且利用擠壓上模型137 —邊按壓一邊加熱，在 玻璃與金屬插銷熔接後予以冷卻時，根據玻璃的流動或是 冷卻時的熱不均句會產生內部應力，使玻璃板131雜亂歪 斜。在即使進行硏削修正翹曲而使玻璃板1 3 1爲薄的情況 下也無法除去該翹曲。再者，硏削量變多無法達到取得多 數個的目的。再者，當包圍凹部1 1 6的側壁上面之平坦性 差時，無法確保與該上面接合之蓋的密閉性，會有所謂電 子零件的信賴性降低之課題。 本發明係有鑑於上述課題而予以開發出來的，以提供 201220993 平坦性優之附有貫通電極的玻璃基板之目的予以開發。 (用以解決課題之手段） 關於本發明之玻璃基板的製造方法，其係具備：在板 狀玻璃上形成複數個電極用貫通孔及虛設貫通孔之貫通孔 形成步驟；將電極構件插入前述電極用貫通孔之電極插入 步驟；將前述板狀玻璃加熱到比前述板狀玻璃的軟化點更 高的溫度，熔接前述板狀玻璃及前述電極構件之熔接步 驟；及連同前述電極構件硏削前述板狀玻璃的兩面，使前 述複數個電極構件在前述板狀玻璃的兩面露出，形成相互 電氣分離的複數個貫通電極之硏削步驟。 再者，前述貫通孔形成步驟係使前述虛設貫通孔利用 電極用貫通孔包圍周圍。 再者，前述貫通孔形成步驟係以將前述玻璃基板切割 分離的最小區域作爲單位單元，在前述單位單元上形成複 數個前述電極用貫通孔，並且在相鄰的單位單元邊界形成 前述虛設貫通孔。 再者，前述貫通孔形成步驟係在以前述板狀玻璃表面 的中心點爲中心，將前述板狀玻璃分割爲面積約略相等的 n(n爲2以上8以下的正整數）等分時，將前述虛設貫通孔 形成在前述已分割的區域之約略中央部。 再者，前述貫通孔形成步驟係將前述複數個電極用貫 通孔形成在前述板狀玻璃的中央區域，並且將前述複數個 虛設貫通孔形成在比前述板狀玻璃的前述中央區域更爲外 201220993 周側的外周區域。 再者，前述貫通孔形成步驟係將前述虛設貫通孔形成 在前述板狀玻璃的中央部。 再者，前述貫通孔形成步驟係以將前述玻璃基板切割 分離的最小區域作爲單位單元，在前述單位單元上形成複 數個前述電極用貫通孔的同時，而且將一部份的前述單位 單元作爲虛設單位單元形成前述虛設貫通孔。 再者，前述貫通孔形成步驟係以將前述玻.璃基板切割 分離的最小區域作爲單位單元，在前述單位單元上形成前 述電極用貫通孔及前述虛設貫通孔° 再者，前述電極插入步驟係將在基台直立設置插銷的 電極構件之前述插銷插入到前述電極用貫通孔。 再者，在前述熔接步驟中，將插入有前述複數個插銷 之前述板狀玻璃利用受壓模型及加壓模型予以挾持加壓。 再者，前述貫通孔形成步驟係具備：在由碳材料構成 的受壓模型及加壓模型之任一模型設置複數個凸部，並且 在前述受壓模型及前述加壓模型之間挾持加熱前述板狀玻 璃，在前述板狀玻璃的一方表面形成複數個凹部之凹部形 成步驟；及硏削前述板狀玻璃的一方表面相反側的另一方 表面，使前述複數個凹部從前述一方表面貫通到另一方表 面之貫通步驟。 再者’在前述熔接步驟之後包含冷卻前述板狀玻璃與 前述電極構件之冷卻步驟，在前述冷卻步驟中，使前述板 狀玻璃之從應變點更高50°C的溫度到應變點更低50°C的 -9 - 201220993 溫度之冷卻速度比直到應變點更高5 0。(：的溫度之冷卻速 度更慢。 本發明之電子零件的製造方法’其係具備：根據上述 任一項所記載之玻璃基板的製造方法形成玻璃基板，並且 在前述玻璃基板上形成電極成爲基底基板之基底基板形成 步驟；在前述基底基板上安裝電子零件之安裝步驟；及在 安裝有前述電子零件的基底基板接合頂蓋基板之接合步 驟。 (發明之效果） 本發明之附有貫通電極之板狀玻璃的製造方法，其係 具備：在板狀玻璃上形成複數個電極用貫通孔及虛設貫通 孔之貫通孔形成步驟；將電極構件插入電極用貫通孔之電 極插入步驟；將板狀玻璃加熱到比其軟化點更高的溫度， 熔接板狀玻璃與電極構件之熔接步驟；及連同電極構件硏 削板狀玻璃的兩面，使複數個電極構件在板狀玻璃的兩面 露出，成爲相互電氣分離的複數個貫通電極之硏削步驟。 藉此，可以緩和殘留內部應力，形成平坦性優，密閉性高 之附有貫通電極的玻璃基板。 【實施方式】 (用以實施發明之形態） 第1圖係爲顯示關於本發明之附有貫通電極之玻璃基 板的製造方法之步驟圖，其係顯示本發明的基本構成。第 -10 - 201220993 2圖係爲上述附有貫通電極之玻璃基板3的立體圖。關於 本發明之附有貫通電極之玻璃基板係爲用以同時封裝多個 電子零件者。首先，在貫通孔形成步驟S1中，在玻璃材 料上形成複數個電極用貫通孔及虛設貫通孔。虛設貫通孔 爲1個或是多個皆可。貫通孔形成步驟S1係可以利用噴 砂、蔴花鑽、或是模型成形與硏削，在板狀玻璃上形成貫 通孔。在根據模型成形與硏削的情況下，透過：在受壓 模型及加壓模型的任一模型設置複數個凸部，並且在受壓 模型及加壓模型之間挾持加熱板狀玻璃，在板狀玻璃的一 方表面形成複數個凹部之凹部形成步驟；及硏削形成有凹 部的板狀玻璃的一方表面相反側之另一方表面，使複數個 凹部從一方表面貫通到另一方表面之貫通步驟，可以形成 貫通孔。 其次，在電極插入步驟S2中，將電極構件插入電極 用貫通孔。其次，在熔接步驟S3中，將板狀玻璃加熱到 比其軟化點更高的溫度，熔接板狀玻璃及電極構件。其 次，在硏削步驟S4中，連同電極構件硏削板狀玻璃的兩 面，使複數個電極構件在板狀玻璃的兩面露出，形成相互 電氣分離的複數個貫通電極。第2圖係爲如此製成之玻璃 基板3的立體圖，其係混雜複數個貫通電極7及虛設貫通 孔5。其結果爲減低玻璃內部的殘留應力提升玻璃基板3 的平坦性。又在電極插入步驟S2中，將在基台直立設置 插銷的電極構件之插銷插入電極用貫通孔，在熔接步驟 S3中，將插入有該插銷的板狀玻璃挾持在受壓模型及加 -11 - 201220993 壓模型之間，可以一邊加壓一邊加熱。藉此’可以在短時 間確實熔接玻璃及插銷。 以下，說明在貫通孔形成步驟S1中予以形成之電極 用貫通孔及虛設貫通孔的佈置例。首先’可以使虛設貫通 孔形成爲利用電極用貫孔包圍周園。藉此’虛設貫通孔可 以緩和產生在電極用貫通孔周邊的內部應力’提升玻璃基 板的平坦性。 又以形成單體的電子零件將玻璃基板切割分離的最小 區域作爲單位單元，可以在該單位單元形成複數個電極用 貫通孔，並且在相鄰的單位單元邊界形成虛設貫通孔。藉 此，虛設貫通孔可以緩和產生在單位單元內的內部應力’ 提升玻璃基板的平坦性，而且藉由將虛設貫通孔形成在切 割區域，可以防止在取得多數個時之取得個數的減少。 又，以玻璃基板的表面中心點爲中心，將該玻璃基板 分割爲面積約略相等之n(2Sn^8)等分時，可以將虛設貫 通孔形成在已分割區域的約略中央部。藉此，因爲產生在 特定面積內的內部應力係藉由設置虛設貫通孔予以緩和， 可以提升玻璃基板整體的平坦性。 又，可以將複數個電極用貫通孔形成在玻璃基板的中 央區域，將複數個虛設貫通孔形成在比玻璃基板的中央區 域更爲外周側的外周區域。可以減低集中在周邊側之沒有 形成貫通孔區域的內部應力，提升玻璃基板整體的平坦 性。又，可以在玻璃基板的中央部形成虛設貫通孔。藉 此，可以減低集中在玻璃基板中央部的內部應力，提升玻 -12- 201220993 璃基板整體的平坦性。 又以將玻璃基板切割分離的最小區域作爲單位單元， 可以在該單位單元形成複數個電極用貫通孔，並且將其中 一部份的單位單元形成虛設貫通孔。藉此，能夠以在玻璃 基板不會發生翹曲的方式適當設置虛設貫通孔。 又可以在該單位單元混雜形成電極用貫通孔及虛設貫 通孔。再者，可以在熔接步驟中使板狀玻璃流動阻塞該虛 設貫通孔。藉此，在板狀玻璃的各單位單元中可以緩和內 部應力，減低玻璃基板整體的歪斜提升平坦性。 又作爲板狀玻璃可以使用鈉鈣玻璃、硼矽酸鹽玻璃、 鉛玻璃等。作爲電極構件可以使用Ni-Fe合金，例如42 合金或是科伐鐵鎳鈷合金。若是使用此等合金，可以使熱 膨脹係數與玻璃近似，可以防止對於熱變化的玻璃與貫通 電極之間的界面惡化。 又在熔接步驟S3後冷卻板狀玻璃之冷卻步驟中，可 以將玻璃基板之從應變點更高50°C的溫度到應變點更低 50°C的溫度之冷卻速度比直到應變點更高5(TC的溫度之 冷卻速度更慢。藉此，減低殘留在玻璃基板的歪斜，防止 產生在導線與玻璃基板之間的間隙或裂紋的發生，可以形 成密閉性高的貫通電極。以下，針對本發明使用圖面詳細 說明。 (第一實施形態） 第3圖係爲用以說明關於本發明的第一實施形態之玻 -13- 201220993 璃基板的製造方法。以下，依照圖面予以說明。首先，說 明貫通孔形成步驟s 1。貫通孔形成步驟S 1係具備玻璃準 備步驟SU、凹部形成步驟slb、及貫通步驟sic。在玻 璃準備步驟Sla中，如第3(a)圖所示準備板狀玻璃1。板 狀玻璃1係使用鈉鈣玻璃。其次，在凹部形成步驟s i b 中’如第3(b)圖所示，將板狀玻璃〗挾持在表面形成有凸 部的受壓模型1 2與表面爲平坦的加壓模型1 3之間，利用 加壓模型1 3 —邊按壓一邊將板狀玻璃〗加熱到軟化點以 上的溫度。受壓模型丨2及加壓模型13係使用對於玻璃的 脫模性優之碳材料。 第3(c)圖係顯示冷卻板狀玻璃1從模型取出的狀態。 在板狀玻璃1的一方表面中形成轉印受壓模型12的凸部 之複數個凹部11。其次，在貫通步驟Slc中如第”(^圖 所示’硏削板狀玻璃1的一方表面相反側的另一方表面， 使複數個凹部11從一方表面貫通到另一方表面。藉此， 形成3個電極用貫通孔4'及在其之間形成1個虛設貫通 孔5。各貫通孔係形成剖面爲梯形的圓錐台形狀而使脫 模性爲佳。又對於電極用貫通孔4及虛設貫通孔5的佈 置等’在第二〜第八實施形態中詳細說明。 其次’在電極插入步驟S2中，如第3(e)圖所示，將 在基台6a直立設置插銷6b的電極構件6之插銷6b安裝 在電極用貫通孔4’並且將此安裝在加壓模型9與受壓模 型1 0之間。電極構件6係以與板狀玻璃1的熱膨脹係數 接近之材料爲佳，在本ilf施形態中係使用Fe-Ni合金的 -14- 201220993 42合金。在加壓模型9中係設置用以將殘留氣泡擠出到 外部之縫隙14。受壓模型1〇係具有用以接受基台6a之 凹部。其次，在熔接步驟S3的加熱加壓步驟S3a中，如 第3(f)圖所示，將加壓模型9與受壓模型10上下翻轉， 並且一邊按壓（例如30g〜50g/cm2)加壓模型9 一邊加熱到 板狀玻璃1的軟化點以上之溫度（例如900 °C )。如此一來 使玻璃材料軟化流動，並且使插銷6b的側面與電極用貫 通孔4的內壁面熔接。 其次，在熔接步驟S3的取出步驟S3b中，冷卻板狀 玻璃1，並且如第3(g)圖所示，從模型中取出板狀玻璃 1。虛設貫通孔5係緩和玻璃的內部應力，可以減低板狀 玻璃1的翹曲或是歪斜。又板狀玻璃1的冷卻係可以將板 狀玻璃1之從應變點更高50°C的溫度到應變點更低50°C 的溫度之冷卻速度比直到應變點更高50°C的溫度之冷卻 速度更慢。藉此，可以使板狀玻璃1的殘留歪斜減低，可 以在插銷6b與板狀玻璃1的界面防止由於熱膨脹係數差 造成的間隙或裂紋。 其次，在硏削步驟S4中，如第3(h)圖所示，連同電 極構件6硏削及硏磨板狀玻璃1的兩面，形成電極構件6 在兩面露出之附有貫通電極7的玻璃基板3。藉由在貫通 電極7之間形成虛設貫通孔5，可以緩和內部應力形成平 坦性優且密閉性高之附有貫通電極的玻璃基板。 (第二實施形態） -15- 201220993 第4圖係顯示關於本發明的第二實施形態之附有貫通 電極之玻璃基板的製造方法，並且顯示在貫通孔形成步驟 S1中形成的電極用質通孔4及虛設貫通孔5之佈置。玻 璃基板3的製造步驟係因爲與第一實施形態相同省略說 明。 如第4圖所示，在板狀玻璃1的表面中配置以切割線 8切割之多數個單位單元U。切割線8係爲用以將玻璃基 板3之晶圓切割分離爲多數個單位單元U的線。在單位 單元U中係形成複數個電極用貫通孔4〇再者，在切割線 8上而且是在相鄰的單位單元U之角部形成虛設貫通孔 5。虛設貫通孔5雖然具有與電極用貫通孔4相同橫剖面 且相同面積的形狀，但是不限於此。虛設貫通孔5的橫剖 面爲四角形、長方形、十字形皆可。又虛設貫通孔5係使 其橫剖面面積比電極用貫通孔4的橫剖面面積更大或是更 小則是因應必要予以決定即可。又取代將虛設貫通孔5設 置在單位單元U的角部，改以設置在相鄰的單位單元u 之間的長邊或短邊的中央部亦可。藉此，可以使虛設貫通 孔5減低產生在單位單元U的內部應力，提升玻璃基板3 的平坦性。 (第三實施形態） 第5圖係顯示關於本發明的第三货施形態之附有貫通 電極之玻璃基板的製造方法’並且顯示在貫通孔形成步驟 S1中形成的電極用貫通孔4及虛設貫通孔5之其他佈 -16- 201220993 置。與第二實施形態的相異處爲取代將虛設貫通孔5設置 在單位單元U的所有角部，改以設置在單位單元U之每 隔一個的角部之特點。玻璃基板3的製造步驟係因爲與第 一實施形態相同而省略說明。如第5圖所示，藉由將虛設 貫通孔5設置在單位單元u之每隔一個的角部，可以減 少玻璃的流動量，並且防止單位單元U角部的板壓變 薄。又取代將虛設貫通孔5設置在單位單元U的每隔一 個’改以每隔二個設置或是設置其以上的間隔亦可。 (第四實施形態） 第6圖係顯示關於本發明的第四實施形態之附有貫通 電極之玻璃基板的製造方法，並且顯示在貫通孔形成步驟 S1中形成的電極用貫通孔4及虛設貫通孔5之其他佈 置。與第二及第三實施形態的相異處爲將虛設貫通孔5設 置在單位單元U的內部之特點。玻璃基板3的製造步驟 係因爲與第一實施形態相同而省略說明。 如第6圖所示，將虛設貫通孔5設置在形成於單位單 元U內的2個電極用貫通孔4的中間位置。再者，將虛 設貫通孔5的橫剖面積形成爲比電極用貫通孔4的橫剖面 面積更小。藉此，利用虛設貫通孔5減低產生在各個單位 單元U內的內部應力，提升玻璃基板3的平坦性。又在 之後的熔接步驟S3中伴隨著玻璃的流動阻塞虛設貫通孔 5。因此對於將各單位單元U使用於電子零件的封裝不會 造成問題。 -17- 201220993 (第五實施形態） 第7圖係顯示關於本發明的第五實施形態之附有貫通 電極之玻璃基板的製造方法，並且顯示在貫通孔形成步驟 S 1中形成的電極用貫通孔4及虛設貫通孔5之其他佈 置。與第二〜第四實施形態的相異處爲在將板狀玻璃1等 分分割的每個區域形成虛設貫通孔5之特點。玻璃基板3 的製造步驟係因爲與第一實施形態相同而省略說明。 如第7圖所示，以板狀玻璃1的中心點爲中心分割爲 面積相等的4等分，在已分割的各個區域之約略中央部形 成虛設貫通孔5。虛設貫通孔5係具有橫剖面爲圓形形 狀。藉此，因爲使產生在板狀玻璃1的特定面積內之內部 應力利用設置在其約略中央部的虛設貫通孔5予以緩和， 提升玻璃基板3整體的平坦性。又本發明係不限於4等分 分割，也可以是2〜8等分分割。在8等分分割以上的情 況，使板狀玻璃1的中心部距離虛設貫通孔5變遠，在中 心部易於產生殘留應力。又虛設貫通孔5的形狀係不限於 圓形，四角形或是其他多角形亦可。又虛設貫通孔5的橫 剖面面積則是適宜決定。 (第六實施形態） 第8圖係顯示關於本發明的第六贲施形態之附有貫通 電極之玻璃基板的製造方法，並且顯示在貫通孔形成步驟 S1中形成的電極用貫通孔4及虛設貫通孔5之其他佈 -18- 201220993 置。與第二〜第五實施形態的相異處爲在將形成在板狀玻 璃1表面的單位單元u之一部份作爲虛設單位單元DU使 用之特點。玻璃基板3的製造步驟係因爲與第一實施形態 相同而省略說明。 如第8圖所示，在配列被分開切割最小區域的單位單 元U之中設置形成虛設貫通孔5的虛設單位單元DU。順 著橫及縱的切割線8在3個單位單元U內的1個成爲虛 設單位單元DU。又不限於將虛設單位單元DU均勻分布 在基板面，可以因應必要從基板中心部到基板周邊部改變 虛設單位單元DU的分布密度。在電極插入步驟S2中’ 可以因應玻璃基板3的翹曲決定電極構件6的插入處。 (第七實施形態） 第9圖係顯示關於本發明的第七實施形態之附有貫通 電極之玻璃基板的製造方法，並且顯示在貫通孔形成步驟 S1中形成的電極用貫通孔4及虛設貫通孔5之其他佈 置。與第二〜第六實施形態的相異處爲將虛設貫通孔5設 置在板狀玻璃1的外周部之特點。玻璃基板3的製造步驟 係因爲與第一實施形態相同而省略說明。 如第9圖所示，在板狀玻璃1的中央區域形成複數個 電極用貫通孔.4，並且在比板狀玻璃1的中央區域更爲外 周側的外周區域形成虛設貫通孔5。具體而言，在圓盤狀 的板狀玻璃1外周側且沒有形成電極用貫通孔4的區域形 成8個圓弧狀且細長的虛設貫通孔5。藉此，減低沒有形 -19- 201220993 成貫通電極7之外周區域的殘留應力而減少玻璃基板3的 翹曲。又虛設貫通孔5的個數係不限於8個。又虛設貫通 孔5的形狀係不限於圖弧狀形狀，圓形、橢圆形、矩形形 狀等亦可。 (第八實施形態） 第1 〇圖係顯示關於本發明的第八實施形態之附有貫 通電極之玻璃基板的製造方法，並且顯示在貫通孔形成步 驟S1中形成的電極用貫通孔4及虛設貫通孔5之其他佈 置。與第二〜第七實施形態的相異處爲將虛設貫通孔5形 成在板狀玻璃1的中心部之特點。玻璃基板3的製造步驟 係因爲與第一實施形態相同而省略說明。如第10圖所 示，在板狀玻璃1的中央部形成圓形的虛設貫通孔5。藉 此，因爲可以緩和板狀玻璃1之中央部的殘留應力，可以 減低玻璃基板3的翹曲。又虛設貫通孔5的外形形狀爲圓 形或是矩形形狀亦可。虛設貫通孔5的面積係可以適宜決 定。 以上，在第二〜第八實施形態中，玻璃基板3的外形 爲1英寸〜4英寸，厚度爲〇.2〜〇.6mm，單位單元的尺寸 爲1mm〜3mm’貫通電極7的直徑爲0.05〜1mm。又在有 效單位單元EU雖然是以設置2個貫通電極7爲例予以說 明’但是當然也可以形成更多數個貫通電極7。 (第九實施形態） -20- 201220993 第11圖係爲顯示關於本發明的第九實施形態之電子 零件之製造方法的步驟圖。其係顯示使用壓電振動子作爲 安裝在玻璃基板之電子零件的例子。第12圖係爲顯示在 已形成貫通電極7的玻璃基板3安裝壓電振動片18的狀 態之剖面模式圖，第13圖係爲已完成的壓電振動子20之 剖面模式圖。本第九實施形態係具備基底基板形成步驟 S40、頂蓋基板形成步驟S20、及壓電振動片作成步驟 S 3 0。以下，依序予以說明。 首先，在硏磨、洗淨、蝕刻處理S0中，準備板狀玻 璃1，進行硏磨、洗淨及蝕刻處理等。又準備用以形成貫 通電極7之例如在基台6a直立設置插銷6b的電極構件 6。在貫通孔形成步驟S1中，在板狀玻璃1形成複數個電 極用貫通孔4及虛設貫通孔5。在板狀玻璃1形成多數個 單位單元U之多數個取得的情況下，其係將板狀玻璃1 加熱到其軟化點以上的溫度，並且按壓在形成有多數個凸 部的模型，在板狀玻璃1的表面同時形成多數個凹部，其 次硏削板狀玻璃1形成多數個電極用貫通孔4及虛設貫通 孔5爲佳。 其次，在電極插入步驟S2中在電極用貫通孔4插入 電極構件6。其次，在熔接步驟S3中，將板狀玻璃1加 熱到比其軟化點更高的溫度，使板狀玻璃1與電極構件6 熔接。在受壓模型10與加壓模型9之間挾持已安裝電極 構件6的板狀玻璃1，一邊按壓加壓模型9 一邊使其熔 接。藉此’可以促進玻璃的流動縮短熔接時間。其次，將 21 - 201220993 其冷卻從模型取出板狀玻璃1。其次，在硏削步驟S4 中，兩面硏削板狀玻璃1使複數個電極構件6在其表面露 出。如此一來，可以得到形成有相互電氣分離之複數個貫 通電極7之平坦性佳的玻璃基板3。以上爲玻璃基板形成 步驟S 4 1。 其次，在接合膜形成步驟S42中，在玻璃基板3的各 單位單元U之外周區域堆積用以進行陽極接合之接合 膜。堆積鋁膜作爲接合膜。其次，在迂迴電極形成步驟 S43中，從一方貫通電極7的上面順著玻璃基板3的外周 部形成迂迴電極16而成爲基底基板23。迂迴電極16、 16’係利用濺渡法堆積Au/Cr膜，並且利用光微影及蝕刻 處理予以圖案形成。迂迴電極1 6、1 6’係可以利用印刷法 等取代濺鍍法予以形成。以上爲基底基板形成步驟S40。 其次，說明頂蓋基板形成步驟S20。頂蓋基板19係 爲了縮小與基底基板23接合時的熱膨脹差而使用與基底 基板23相同的材料爲佳。在使用鈉鈣玻璃作爲基底基板 23時，頂蓋基板19也使用鈉鈣玻璃。首先，在硏磨、洗 淨、蝕刻步驟S21中，硏磨玻璃基板，並且將玻璃基板進 行蝕刻處理除去最表面的加工變質層，再洗淨。 其次，在凹部形成步驟S22中，利用模型成形形成凹 部22。凹部22係爲將玻璃基板挾持在具有凸部的受壓模 型及具有凹部的加壓模型之間，並加熱到玻璃的軟化點以 上予以按壓成型。成形用模型係以由碳材料形成者爲佳。 其係因爲對於玻璃的脫模性、氣泡的吸收性優。其次，在 -22- 201220993 硏磨步驟S23中，將與基底基板23接合的接合面硏磨爲 平坦面。藉此，可以提升與基底基板23接合時的密閉 性。 其次，在壓電振動片形成步驟S30中，準備由水晶板 構成的壓電振動片18。在壓電振動片18的兩表面中係形 成電氣分離之未圖示的勵振電極，並且與形成在壓電振動 片18 —端的表面之端子電極電氣連接。其次，在安裝步 驟S11中，於基底基材23之貫通電極7及迂迴電極16’ 的端部或者在壓電振動片18的端子電極形成導電性接著 材1 7，例如金突塊。利用該導電性接著材1 7將壓電振動 片1 8安裝爲懸樑狀。藉此，形成在壓電振動片1 8兩面的 勵振電極係相互電氣分離導通2個貫通電極7。 其次，在頻率調整步驟S12中，將壓電振動片18的 振動頻率調整爲特定的頻率。其次，在重疊步驟S13中， 在基底基板23之上設置頂蓋基板19並透過接合材21予 以重疊。其次，在接合步驟S14中，加熱已重疊的基底基 板23及頂蓋基板19，並且在基底基板23及頂蓋基板19 之間施加高電壓進行陽極接合。其次，在外部電極形成步 驟S15中，在基底基板23的外面形成與各個貫通電極7 電氣連接的外部電極15。其次，在切割步驟S16中，順 著切割線8予以分開切割，得到各個壓電振動子20。 如此一來，在板狀玻璃1除了電極用貫通孔4也形成 虛設貫通孔5，因爲減低殘留內部應力，可以製作平坦且 密閉性優之附有貫通電極7之玻璃基板3。藉此，可以提 -23- 201220993 供信賴性高的壓電振動子20。又在上述實施形態中，將 在外部電極形成步驟S15中形成的外部電極15於玻璃基 板形成步驟S40中先行形成亦可。又頻率調整步驟S 1 2係 於切割步驟S16之後進行亦可。 第1 4園係爲組裝有利用上述第九實施形態中說明的 製造方法所製得之壓電振動子20的振盪器40的上面模式 圖。如第14圖所示，振盪器40係具備：基板43、設置 在該基板43上之壓電振動子20、積體電路41及電子零 件42。壓電振動子20係根據施予在外部電極6、7的驅 動訊號產生一定頻率的訊號，積體電路41及電子零件42 係處理由壓電振動子20提供之一定頻率的訊號，產生時 脈訊號等基準訊號。根據本發明的壓電振動子20係因爲 高信賴性而且可以形成爲小型，可以將振盪器40的整體 小型構成。 【圖式簡單說明】 第1圖係爲顯示關於本發明之實施形態的玻璃基板之 製造方法的步驟圖》 第2圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面，顯示玻璃基板形成步驟。 第3圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面。 第4圖係爲用以說明關於本發明之贲施形態的玻璃基 板之製造方法的岡面，顯示電極用貫通孔及虛設貫通孔的 -24- 201220993 佈置。 第5圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面，顯示電極用貫通孔及虛設貫通孔的 佈置。 第6圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面，顯示電極用貫通孔及虛設貫通孔的 佈置。 第7圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面，顯示電極用貫通孔及虛設貫通孔的 佈置。 第8圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面，顯示電極用貫通孔及虛設貫通孔的 佈置。 第9圖係爲用以說明關於本發明之實施形態的玻璃基 板之製造方法的圖面，顯示電極用貫通孔及虛設貫通孔的 佈置。 第1 〇圖係爲用以說明關於本發明之實施形態的玻璃 基板之製造方法的圖面，顯示電極用貫通孔及虛設貫通孔 的佈置。 第Π圖係爲顯示關於本發明之實施形態的電子零件 之製造方法的步驟圖。 第12圖係爲顯示本發明之實施形態的電子零件之製 造方法’顯示在玻璃基板上安裝壓電振動片的狀態之剖面 模式圖。 -25- 201220993 第13圖係爲顯示本發明之實施形態的電子零件之製 造方法，其爲壓電振動子的剖面模式圖。 第1 4園係爲組裝有利用本發明之實施形態的電子零 件之製造方法製得之壓電振動子的振盪器的上面模式圖。 第1 5圖係顯示在習知既知的玻璃基板上形成貫通 孔，釘入插銷的方法。 第16圖係顯示利用習知既知的擠壓成型方法成型玻 璃板的狀態。 【主要元件符號說明】 1 :板狀玻璃 3 :玻璃基板 4 :電極用貫通孔 5 :虛設貫通孔 6 :電極構件 7 :貫通電極 8 :切割線 9、1 3 :加壓模型 1 〇、1 2 :受壓模型 1 1 :凹部 -26-

Claims (1)

  1. 201220993 七、申請專利範圍 1. 一種附有貫通電極之玻璃基板的製造方法，其係 具備： 在板狀玻璃上形成複數個電極用貫通孔及虛設貫通孔 之貫通孔形成步驟； 將電極構件插入前述電極用貫通孔之電極插入步驟； 將前述板狀玻璃加熱到比前述板狀玻璃的軟化點更高 的溫度，熔接前述板狀玻璃及前述電極構件之熔接步驟； 及 連同前述電極構件硏削前述板狀玻璃的兩面，使前述 複數個電極構件在前述板狀玻璃的兩面露出，形成相互電 氣分離的複數個貫通電極之硏削步驟。 2 ·如申請專利範圍第1項之附有貫通電極之玻璃基 板的製造方法，其中， 前述貫通孔形成步驟係前述虛設貫通孔藉由電極用貫 通孔包圍周圍。 3 · 如申請專利範圍第1或2項之附有貫通電極之玻 璃基板的製造方法，其中， MM胃通？L形成步驟係以將前述玻璃基板切割分離的 最小區域作爲單位單元，並且在前述單位單元上形成複數 個前述電極用貫通孔，在相鄰的單位單元的邊界形成前述 虛設貫通孔。 4.如甲請專利範圍第1項之附有貫通電極之玻璃基 板的製造方法，其中， -27- 201220993 前述貫通孔形成步驟係在以前述板狀玻璃表面的中心 點爲中心，將前述板狀玻璃分割爲面積約略相等的n(n爲 2以上8以下的正整數）等分時，將前述虛設貫通孔形成 在前述已分割的區域之約略中央部。 5 · 如申請專利範圍第1項之附有貫通電極之玻璃基 板的製造方法，其中， 前述貫通孔形成步驟係將前述複數個電極用貫通孔形 成在前述板狀玻璃的中央區域，並且將前述複數個虛設貫 通孔形成在比前述板狀玻璃的前述中央區域更爲外周側的 外周區域。 6 · 如申請專利範圍第1項之附有貫通電極之玻璃基 板的製造方法，其中， 前述貫通孔形成步驟係將前述虛設貫通孔形成在前述 板狀玻璃的中央部。 7. 如申請專利範圍第1項之附有貫通電極之玻璃基 板的製造方法，其中， 前述貫通孔形成步驟係以將前述玻璃基板切割分離的 最小區域作爲單位單元，並且在前述單位單元上形成複數 個前述電極用貫通孔的同時，而且將一部份的前述單位單 元作爲虛設單位單元形成前述虛設貫通孔。 8 . 如申請專利範圍第1項之附有貫通電極之玻璃基 板的製造方法.，其中， 前述貫通孔形成步驟係以將前述玻璃基板切割分離的 最小區域作爲單位單元，並且在前述單位單元上形成前述 -28 - 201220993 電極用貫通孔及前述虛設貫通孔。 9 · 如申請專利範圍第1至8項中任一項之附有貫通 電極之玻璃基板的製造方法，其中， 前述電極插入步驟係將在基台直立設置插銷的電極構 件之前述插銷插入到前述電極用貫通孔。 10. 如申請專利範圍第9項之附有貫通電極之玻璃基 板的製造方法，其中， 在前述熔接步驟中，將插入有前述複數個插銷之前述 板狀玻璃利用受壓模型及加壓模型予以挾持加壓。 11. 如申請專利範圍第1至1 0項中任一項之附有貫 通電極之玻璃基板的製造方法，其中， 前述貫通孔形成步驟係具備：在由碳材料構成的受壓 模型及加壓模型之任一模型設置複數個凸部，並且在前述 受壓模型及前述加壓模型之間挾持加熱前述板狀玻璃，在 前述板狀玻璃的一方表面形成複數個凹部之凹部形成步 驟；及 硏削前述板狀玻璃的一方表面相反側的另一方表面， 使前述複數個凹部從前述一方表面貫通到另一方表面之貫 通步驟。 12. 如申請專利範圍第1至1 1項中任一項之附有貫 通電極之玻璃基板的製造方法，其中， 在前述熔接步驟之後包含冷卻前述板狀玻璃與前述電 極構件之冷卻步驟， 在前述冷卻步驟中，使前述板狀坡璃之從應變點更高 -29- 201220993 5〇°C的溫度到應變點更低50°C的溫度之冷卻速度比直到 應變點更高5 0 °C的溫度之冷卻速度更慢。 13. —種電子零件的製造方法，其係具備： 根據如申請專利範圍第1至丨2項中任一項所記載之 玻璃基板的製造方法形成玻璃基板，並且在前述玻璃基板 上形成電極作爲基底基板之基底基板形成步驟； 在前述基底基板上安裝電子零件之安裝步驟；及 在安裝有前述電子零件的基底基板接合頂蓋基板之接 合步驟。 -30-
TW100121413A 2010-07-08 2011-06-20 A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same TWI513391B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010156170A JP5466102B2 (ja) 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
TW201220993A true TW201220993A (en) 2012-05-16
TWI513391B TWI513391B (zh) 2015-12-11

Family

ID=44514492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121413A TWI513391B (zh) 2010-07-08 2011-06-20 A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same

Country Status (6)

Country Link
US (1) US8596092B2 (zh)
EP (1) EP2405471A3 (zh)
JP (1) JP5466102B2 (zh)
KR (1) KR101730661B1 (zh)
CN (1) CN102377406A (zh)
TW (1) TWI513391B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
US8604619B2 (en) * 2011-08-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via keep out zone formation along different crystal orientations
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
CN102717324B (zh) * 2012-05-29 2016-05-11 深圳莱宝高科技股份有限公司 基板处理装置
US9012912B2 (en) * 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods
KR20160090197A (ko) 2015-01-21 2016-07-29 조선대학교산학협력단 빨래건조장치
US10593034B2 (en) * 2016-03-25 2020-03-17 Arconic Inc. Resistance welding fasteners, apparatus and methods for joining dissimilar materials and assessing joints made thereby
CN108695164B (zh) * 2018-05-21 2020-03-10 重庆顺翔力通智能装备有限公司 晶体管基座的组装方法
WO2020129553A1 (ja) * 2018-12-19 2020-06-25 日本板硝子株式会社 微細構造付ガラス基板及び微細構造付ガラス基板の製造方法
CN113380614B (zh) * 2021-06-10 2023-04-07 东莞安晟半导体技术有限公司 一种晶圆减薄方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2287598A (en) * 1937-12-28 1942-06-23 Polaroid Corp Method of manufacturing lightpolarizing bodies
US2388242A (en) * 1943-01-11 1945-11-06 Brush Dev Co Piezoelectric transducer
US2608722A (en) * 1950-09-06 1952-09-02 Otmar M Stuetzer Process for making microspacers
US3004368A (en) * 1958-06-10 1961-10-17 American Optical Corp Manufacture of fiber optical devices
US3129463A (en) * 1961-09-28 1964-04-21 Scully Anthony Corp Compacting press
US3360849A (en) * 1962-03-01 1968-01-02 Perkin Elmer Corp Metal to glass welding
US4127398A (en) * 1963-09-18 1978-11-28 Ni-Tec, Inc. Multiple-channel tubular devices
US3276854A (en) * 1963-11-05 1966-10-04 Western Electric Co Method and apparatus for assembling wires in a plurality of apertured parts
US3319318A (en) * 1964-02-24 1967-05-16 Stanford Research Inst Thin gas tight window assembly
US3400291A (en) * 1964-08-28 1968-09-03 Sheldon Edward Emanuel Image intensifying tubes provided with an array of electron multiplying members
US3369883A (en) * 1964-10-27 1968-02-20 Corning Glass Works Method of softening glass for punching holes therein by heating with a high frequency pulse current
US3593219A (en) * 1967-07-24 1971-07-13 Toko Inc Ceramic filter for high frequencies
US3633270A (en) * 1969-09-23 1972-01-11 Us Air Force Anode array techniques
US3779804A (en) * 1970-12-30 1973-12-18 Nat Lead Co Electrodes for ceramic bodies
US3887887A (en) * 1973-12-28 1975-06-03 Texas Instruments Inc Acoustic bulk mode suppressor
FR2519503B1 (fr) * 1981-12-31 1991-09-06 Thomson Csf Transducteurs piezoelectriques polymeres et procede de fabrication
US4721543A (en) * 1982-09-30 1988-01-26 Burr-Brown Corporation Hermetic sealing device
US4648892A (en) * 1985-03-22 1987-03-10 Massachusetts Institute Of Technology Method for making optical shield for a laser catheter
JPS6486344A (en) * 1987-09-29 1989-03-31 Victor Company Of Japan Information recording carrier and production thereof
JPH0555719A (ja) * 1991-08-23 1993-03-05 Mitsubishi Electric Corp 回路基板装置
US5314522A (en) * 1991-11-19 1994-05-24 Seikosha Co., Ltd. Method of processing photosensitive glass with a pulsed laser to form grooves
US5544004A (en) * 1993-10-14 1996-08-06 Nippon Telegraph And Telephone Corporation Pin-board matrix switch
JPH07267664A (ja) * 1994-03-23 1995-10-17 Asahi Glass Co Ltd 熱処理ガラス製造時の吹出流体温度及び圧力制御法
JP3483012B2 (ja) * 1994-07-01 2004-01-06 新光電気工業株式会社 セラミック基板製造用焼結体、セラミック基板およびその製造方法
US6101846A (en) * 1997-02-06 2000-08-15 Micron Technology, Inc. Differential pressure process for fabricating a flat-panel display face plate with integral spacer support structures
ID25479A (id) * 1997-12-19 2000-10-05 Corning Inc Pembakar dan metoda untuk memproduksi arang oksida logam
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
JP3818828B2 (ja) * 2000-06-05 2006-09-06 シャープ株式会社 半導体装置の製造方法
JP2002124845A (ja) 2000-08-07 2002-04-26 Nippon Sheet Glass Co Ltd 水晶振動子パッケージ及びその製造方法
JP2002121037A (ja) * 2000-08-07 2002-04-23 Nippon Sheet Glass Co Ltd 電子部品パッケージ用多数個取りガラス板の製造方法
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
JP2003221244A (ja) * 2001-11-26 2003-08-05 Konica Corp 光学素子成形型、光学素子成形型の製造方法、光学素子の製造方法及び光学素子成形型ユニット
JP2003229443A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 半導体装置およびその製造方法
US7107573B2 (en) * 2002-04-23 2006-09-12 Canon Kabushiki Kaisha Method for setting mask pattern and illumination condition
US20030230118A1 (en) * 2002-06-12 2003-12-18 Dawes Steven B. Methods and preforms for drawing microstructured optical fibers
EP1557228A4 (en) * 2002-07-09 2005-10-12 Seiko Epson Corp FINE FORGING PROCESS, METHOD FOR MANUFACTURING LIQUID INJECTION HEAD, AND LIQUID INJECTION HEAD
WO2004019668A1 (ja) * 2002-08-21 2004-03-04 Hoya Corporation ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
US20040050110A1 (en) * 2002-08-29 2004-03-18 Berkey George E. Methods for fabricating optical fibers and optical fiber preforms
JP4082236B2 (ja) * 2003-02-21 2008-04-30 ソニー株式会社 半導体装置及びその製造方法
JP4230815B2 (ja) * 2003-05-02 2009-02-25 浜松ホトニクス株式会社 電極基板及びその製造方法
JP2005150340A (ja) * 2003-11-14 2005-06-09 Hitachi Ltd エッチング条件だし方法およびその装置
US8033142B2 (en) * 2004-04-27 2011-10-11 Silitec Sa Method for fabricating an optical fiber, preform for fabricating an optical fiber, optical fiber and apparatus
JP4493481B2 (ja) * 2004-11-26 2010-06-30 京セラ株式会社 多数個取り配線基板
JP4517992B2 (ja) * 2005-09-14 2010-08-04 セイコーエプソン株式会社 導通孔形成方法、並びに圧電デバイスの製造方法、及び圧電デバイス
JP4777744B2 (ja) * 2005-11-01 2011-09-21 セイコーインスツル株式会社 圧電振動子用ウェハ体及び圧電振動子の製造方法
US7638182B2 (en) * 2006-07-28 2009-12-29 Ut-Battelle, Llc Method for producing microchannels in drawn material
JP2008113382A (ja) * 2006-10-31 2008-05-15 Nippon Dempa Kogyo Co Ltd 圧電振動子の製造方法、圧電振動子及び電子部品
JP2009115524A (ja) * 2007-11-05 2009-05-28 Tokyo Electron Ltd 中間構造体の製造方法及び検査装置
JP5327702B2 (ja) * 2008-01-21 2013-10-30 日本電気硝子株式会社 ガラス基板の製造方法
JP4568336B2 (ja) * 2008-02-21 2010-10-27 株式会社東芝 半導体装置、およびその製造方法
JP4752863B2 (ja) * 2008-04-24 2011-08-17 エプソントヨコム株式会社 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
KR100961204B1 (ko) * 2008-06-18 2010-06-09 주식회사 하이닉스반도체 혼합 보조 패턴을 이용한 반도체 소자의 패턴 형성 방법
JP5103297B2 (ja) * 2008-06-24 2012-12-19 セイコーインスツル株式会社 圧電振動子の製造方法
JP5305787B2 (ja) * 2008-08-27 2013-10-02 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
JP2010103164A (ja) * 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
CN102227805A (zh) * 2008-11-28 2011-10-26 精工电子有限公司 圆片及封装件制品的制造方法
JP5225824B2 (ja) * 2008-12-16 2013-07-03 セイコーインスツル株式会社 電子部品パッケージ及び電子部品パッケージの製造方法
US8101913B2 (en) * 2009-09-11 2012-01-24 Ut-Battelle, Llc Method of making large area conformable shape structures for detector/sensor applications using glass drawing technique and postprocessing
JP2012019108A (ja) * 2010-07-08 2012-01-26 Seiko Instruments Inc ガラス基板の製造方法及び電子部品の製造方法
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法

Also Published As

Publication number Publication date
US20120006467A1 (en) 2012-01-12
KR20120005398A (ko) 2012-01-16
EP2405471A3 (en) 2013-03-06
CN102377406A (zh) 2012-03-14
JP5466102B2 (ja) 2014-04-09
TWI513391B (zh) 2015-12-11
JP2012019106A (ja) 2012-01-26
KR101730661B1 (ko) 2017-04-26
US8596092B2 (en) 2013-12-03
EP2405471A2 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
TW201220993A (en) Method of Manufacturing through Electrode-Attached Glass Substrate and Method of Manufacturing Electronic Component
JP2012019108A (ja) ガラス基板の製造方法及び電子部品の製造方法
JP2010186956A (ja) ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP5550373B2 (ja) パッケージの製造方法
TWI539560B (zh) Package manufacturing method, piezoelectric vibrator and oscillator
KR101811061B1 (ko) 패키지의 제조 방법, 패키지, 압전 진동자, 발진기
JP5432077B2 (ja) 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
JP5511557B2 (ja) ガラス基板の製造方法及び電子部品の製造方法
TW201248950A (en) Wafer, method of manufacturing package, and piezoelectric oscillator