TW201135814A - Metal gate structure and fabricating method thereof - Google Patents

Metal gate structure and fabricating method thereof Download PDF

Info

Publication number
TW201135814A
TW201135814A TW99111795A TW99111795A TW201135814A TW 201135814 A TW201135814 A TW 201135814A TW 99111795 A TW99111795 A TW 99111795A TW 99111795 A TW99111795 A TW 99111795A TW 201135814 A TW201135814 A TW 201135814A
Authority
TW
Taiwan
Prior art keywords
layer
metal
containing layer
forming
gate structure
Prior art date
Application number
TW99111795A
Other languages
English (en)
Other versions
TWI464785B (zh
Inventor
Yu-Ru Yang
Tzung-Ying Lee
Chin-Fu Lin
Chi-Mao Hsu
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW099111795A priority Critical patent/TWI464785B/zh
Publication of TW201135814A publication Critical patent/TW201135814A/zh
Application granted granted Critical
Publication of TWI464785B publication Critical patent/TWI464785B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201135814 六、發明說明: 【發明所屬之技術領域】 且特別是 本發明是有關於—種半導體元件及其製造方法 有關於一種金屬閘極結構及其製造方法。 【先前技術】 m 中’大多是使用氣切购為閉介電 :二的快速發展’為了提高元件之積集化 並增加其驅動此力,必須將整個電路元件大小的設
小的方向前進。當閘極之線寬設計縮短時,而閘介電厚卢 ί Γ f ^(direct tunneling« ^ ^ 決此問題,具有高介電常數㈣_k)之介電層 2 的閘介電層材料。 ㈣目 但是,因為高介電常數材料的使用會降低遷移率及元件可 靠度,目前要將高介電常數的介電層整合人電㈣,仍然遭遇 到-1技術性的困難。另外’隨著問介電層之厚度的變薄,哪 f、:,r::ation)與多晶娜 象更加嚴重。其中,爾子親可藉由摻雜少魏於氧化層中 予j級和,但多晶㈣極空乏的影響卻難以避免。再加上 ^高介電常數的介電層的使用會使元件的臨界霞增加, 高介電常數的介電層無法與多晶抑極整合在4。因此 人提出以金屬閘極(酬al gate)取代多晶㈣作法除了可 除多晶矽閘極空乏外,亦可降低閘極寄生電阻。 ,1為$知金屬閘極結構的局部剖面示意圖。請參照圖1, 金屬閉極結構1〇〇是堆疊於半導體基底1〇1上,其包括閘介電居 ==_2〇以及多日_ 13G,且其形成方法是在半‘ 基底101上依序沈積具有高介數的介電材_、金屬層以及” 3 201135814 多晶石夕材料層’之後再對這麵層進行_化製程,以形成由閑 ”電層110金屬閘極12〇以及多晶石夕層13〇堆臺而成的問極結構 100。 然而,在❹糾層沈積於金屬材料層上時,由於金屬層對 多晶石夕材料層的沈積有催化侧,使得多晶雜料層因沈積速率 不均而產錄陷’導致在賴的_化製程巾因曝光失焦而無法 精準地形成所需尺寸之閘極結構刚。此外,具有缺陷之多晶石夕層 13〇在後触職程巾也會產生侧輪财佳的問題。 a 【發明内容】
有鏗於此,本發明提供一種金屬閘極結構的製造方法,其 可避免矽層產生缺陷,以提高製程良率。 、 ,。本發明再提供-種金屬閘極結構,以同時兼顧元件效能與 製程良率。 本發明提出一種金屬閘極結構的製造方法,其係先在半導 體基底上形成具有高介電常數的閘介f層,接著在電層上 方^/成第&金屬層(metal-containing layer),其中此第一含金 屬層具有遠離閘介電層的表面。然後,對第—含金屬層的上述 表面進行表面處理,以提高此表面的含氮量。接續,在第—含 金屬層的上述表面上形成矽層。之後,圖案化閘介電層、第一 含金屬層及矽層,以形成堆疊結構。 在本發明的較佳實施例中,上述之表面處理為快速高溫氮 化(rapid thermal nitridation,RTN)處理製程。 在本發明的較佳實施例中,上述之快速高溫氮化處理 的工作溫度大於攝氏5〇〇度。 在本發明的較佳實施例中,上述之快速高溫氮化處理 的工作氣體包括氮氣或氨氣。 衣狂 201135814 或濕ΐίΓ的較佳實關中,上述之表面處理包括乾式處理 一在本發明的較佳實施例中,上述之表面處理是採用電漿進 4丁乾式處理。 液體佳實施财’上述之表面處理是採用含錢之 在本發明的較佳實施例中,上述之第一含金屬 括氮化鈦、氮她錢脑。 咐才貝包 在本發明的較佳實施例中,形成上述之第一含金屬層的方 法包括物理氣相沉積、化學氣相沉積或原子層沉積。9 在本發明的較佳實施例中,更包括在形成上述之第一含金 屬層時,改變含氮氣體的通入濃度,以使所形成之第一含金屬 層中的含氮量在垂直其表面的方向上非均化。 在本發明的較佳實施例中,上述之金屬閘極結構的製造方 法更包括在半導體基底上形成具有開口盆 ,出上述之堆疊結構。接著,移帽以細;= 屬層之表面。絲,此開口内填人第二含金屬層,以使其覆蓋 及第一含金屬層之表面,之後再於第二含金屬層上 ,本發明的較佳實施例中,上述之金屬閘極結構的製造方 法更包括柿成介電騎,於半導縣虹形成 (inter layer)。 曰 、在本發明的較佳實施例中,上述之金屬問極結構的製造方 法更包括在形成上述第—含金屬層之前,於上述閘介電層上妒 成頂蓋層㈣layer),而此第一含金屬層係形成於此頂蓋層上二 在本發明的較佳實施例中,上述之石夕層可以是多晶石夕層、 201135814 非晶矽層或摻雜矽層。 金屬種金制極結構,包括電層、第一含 具有高介電常中丄是:置於半導體基底上,並 右遠籬ΗΑφί帛—3金屬層疋設置於齡電層上方,並具 罗;丨電層的表面,且此表面的含氮量 設置於第-含金屬層的上述表面上。㈤5(U。賴疋 H ^發Γ又糾—種金制極結構,包括電H #含 含ir以及導電層。其中,閘介電層二 介電層:方,===第-含金屬層是設置於閘 量高於50%^ ί 介電層的表面,而此表面的含氣 *且右φΓ 3金屬層是設置於第—含金屬層之表面上, =有中央凹陷部。導電層則是填於第二含金屬層之中央凹陷 括氮上㈣,層的材質包 在^明的較佳實施财’上述之金屬雜;^更包 益層,其設置於上述閘介電層與上述第—含金屬層之間。 ^發明的較佳實施射,上述之第—含金屬層中的 里在垂直上述表面的方向上非均化。 朴晶==;:=實施财,上述之㈣可以是多-層、 導體ίΓΙ更f出—種金屬閘極結構的製造方法,其係先在半 導=基底上域具有高介€常數的閘介電層,接著在閘 上方形成第—含金屬層,其中此第—含金屬層具有遠離間介^ 201135814 二在第一金屬層之表面上形成,層。之後,圖 賴。其中, 第-:r層之表面進·::==, 括氮,上述之第-含金屬層—包 在本發明的較佳實施例中,形成上述之第—含 法包,物理氣相沉積、化學氣相沉積或原子層沉積。曰 括提較佳實施例中’形成上述第一含金屬的方法包 金屬層時,臨場停止驟 。舉例來說,此時== 护成ittri較佳實施例中,上述之表面處理步驟例如是在 場—itu)氮化上述第—含金屬層的表面。 法更佳實施例中,上述之金屬閘極結構的製造方 底上形成具有開口的介電層,其中此開口 述之堆疊結構。接著,移除石夕層以暴露出第-含金 開口内填入第二含金屬層,以使其覆蓋 上形成金屬層之表面,之後再於該第二含金屬層 的較佳實施例中’上述之金屬間極結構的製造方 =更包括絲成上述閘介㈣前,於半導縣底上形成中介 法更佳實施例中,上述之金屬閘極結構的製造方 法更包括在軸上述第-含金屬層之前,於上賴介電層上形 201135814 成頂蓋層,而此第一含金屬層係形成於此頂蓋層上。 晶妙層 在本發明的較佳實施例中,上述之矽層可二是夕 非晶石夕層或摻雜石夕層。 夕 一本發明是將金制極結構H金制的表 提面’以使後續沈積在此表面上㈣層能具有良好的均句性, 層在沈積過財產生缺陷而影響元件效能或降低 製程良罕。 為讓本發明之上述和其他目的、特徵和優點能更明顯易 懂’下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。 *【實施方式】 圖2A至圖2D為本發明之一實施例中的金屬閘極結構在 部分製程中的剖面示意圖。圖3則為本發明之一實施例中的金 屬閘極結構製作流程方塊圖。請先參照圖2A及圖3,如步驟 S310所述,首先在半導體基底21〇上方形成具有高介電常數 的閘介電層220。值得一提的是,為避免閘介電層22〇與半導 體基底210之間的界面特性對後續所形成之元件的效能及操 作造成不良的影響,如步驟S305所述,本實施例是在形成閘 • 介電層220之前’先於半導體基底210上形成一層中介層(inter layer)215,之後再於中介層215上形成閘絕緣層220。其中, 中介層215的材質例如是氧化物、氮化物或氮氧化物。 請參照圖2B及圖3 ’如步驟S320所述,接著在閘介電層 220上方形成第一含金屬層230,其中第一含金屬層230具有 表面232,其係相對遠離閘介電層220。在本實施例中,第一 含金屬層230的材質可以是氮化鈦、氮化钽或氮化鋁,且其例 如是以物理汽相沈積(physical vapor deposition, PVD)、化學汽 相沈積(chemical vapor deposition,CVD)或原子層沈積(atomic 201135814 layer deposition,ALD)的方式形成,但本發明不限於此。 特別的是,如步驟S315所述,本實施例還可以在形成第 一含金屬層230之前,先於閘介電層22〇上形成一層頂蓋層 (cap layer)225 ’之後再於頂蓋層225上形成第一含金屬層 230。其中,頂蓋層225的材質可以是氧化紹或鑭系元素之氧 化物(LaO),用以調整改變第一含金屬層23〇的功函數~〇呔 function)。
值得一提的是,在利用物理汽相沈積的方式將氮化鈦沈積 於閘介電層220上方以作為第一含金屬層23〇的製程中,通常 疋以鈦金屬作為㈣,並通人氬氣及氣氣,反應性滅鍍 (reactive sputtering)的方式,藉由氮氣氮化鈦靶材 。由此可知, ^-含金屬層23G中的含氮量是由沈積製程中所通入的氮氣 濃度來決定。而本發明可於第一含金屬層23()的沈積製程中維 持所通入的氮氣濃度’以形成含氮量均勻的第一含金屬層 23〇。或者’也可以於第—含金屬層挪的沈積製程中改變所 通入的氮氣漢度’以形成在垂直表面232之方向上的含氮量非 •的第-含金屬層23()。也就是說,第一含金屬層23〇的含 亂量可以在遠離閘介電層220的方向上遞增 、遞減或呈不規則 變化。 3月參照圖2B及圖3,如步驟如〇所述,對第一含金屬層 二的表面232進行表面處理,以提高表面232的含氮量。舉 二本實施例是在形成第一含金屬層η。之後,接著 氮化處理製程’以提高表面说的含氮量。在本實施 實的含氮量例如是被提高至5〇%。具體而言,本 氮化表^ 2;^度大於攝氏_度的環境下,利用氮氣或氨氣來 201135814 除此之外,在其他實施例令,還可以使用乾式的電聚製程 來氮化表面232,如圖4之步驟⑽所述。或者,也可以採 用含銨之液體來進行濕式的表面處理來氮化表面说,如圖5 之步驟S530所述,但本發明不以此為限。 之後,请參照圖2C及圖3,如步驟S34〇所述在第一含 金屬層230的表面232上形成石夕層24〇。石夕層24〇可以是非晶 石夕層、多晶⑦層、經摻雜_層或具有其他形態(顏ph〇1〇gy) 的矽層。之後,凊參照圖2D及圖3,如步驟S35〇所述,圖案 化堆疊在半導體基底210上的這些膜層。在本實施例中,即是 圖案化中介層215、閘介電層220、頂蓋戶225、第一含金屬 層230及石夕層240 ’以形成堆疊結構2〇〇:而此堆疊結構2〇〇 即是本實施例所製成之金屬閘極結構。值得注意的是,由於表 面232已透過前述表面處理製程來提高其含氮量以降低金屬 分子的比例,因此形成於表面232上的矽層240均勻度佳,進 而能夠避免在圖案化這些膜層的曝光製程中發生失焦的問題。 此外,上述之閘介電層220、第一含金屬層230以及矽層 240的製程可以不破真空的方式依序進行。具體來說,本實施 鲁例例如是使用具有不同製程室的集束型製程設備(cluster tool) 來進行形成閘介電層220、第一含金屬層23〇以及矽層240的 製程,但本發明不以此為限。 特別的是,上述實施例係在形成第一含金屬層230之後, 對其表面232進行表面處理以提高含氮量,但本發明不限於 此。圖6為本發明之金屬閘極結構在另—實施例中的製作流程 方塊圖’以下將針對本實施例與前述實施例之相異處加以說 明。 凊同時參照圖2B及圖6,如步驟S620所述,本實施例在 201135814 形成第一含金屬層230的製程中還包括實行表面改質 (surface-modifying)步驟,以便於提高表面232的含氮量。具體 來說,本實施例例如是以化學汽相沈積或原子層沈積的方式形 成第一含金屬層230,且在沈積製程中會提供金屬前驅物並通 入含氮氣體,如氮氣或氨氣。而本實施例之表面改質步驟即是 在第一含金屬層230的沈積製程中,停止提供金屬前驅物,並 於溫度大於攝氏500度的環境下通入含氮氣體,以形成高含氮 量的表面232。 此外,請參照圖2B及圖7,如步驟S740所述,本發明還 可以是在形成矽層240的製程中,於高溫環境下臨場(in_situ) 氮化處理第一含金屬層230的表面232,以提高其含氮量。舉 例來說,其例如是在溫度大於攝氏5〇〇度的環境下,於矽層 240的製程中臨場氮化處理第一含金屬層23〇的表面232。 需要知道的是’雖然前述實施例均以先閘極(gate_first)製 程為例做說明,但熟習此技藝者應該知道,本發明亦適用於後 閘極(gate-last)的製程與結構。圖8A至圖8D為本發明之另一 實施例中的金屬閘極結構在製程中的剖面示意圖。請參照圖 8A及圖8B,在藉由前述任一實施例之製程來形成堆疊結構 200後,接著即在半導體基底21〇上形成具有開口 μ]的介電
層810,而開口 812是暴露出矽層24〇。具體來說,如圖8A 所示,本實施例例如是先在半導體基底21〇上共形地形成蝕刻 終止層820覆蓋堆疊結構200,然後再於蝕刻終止層82〇上形 成一,介電材料811。其中,蝕刻終止層82〇例如是由單層或 多層氮化物所構成,並且可崎擇性賴後_形成的金屬氧 化物半導體提供應力。 接著,如圖8B所示,對介電材料811進行平坦化製程, 11 201135814 並同時將位於堆疊結構200上的部分蝕刻終止層82〇移除以 形成具有開口 812的介電層81〇而暴露出矽層24〇。在本實施 例中·,介電材料811的平坦化製程可以是化學機械研磨 (chemical mechanical polishing,CMP)製程,但不以此為限。 值得-提的是’熟習此技藝者賴知道,在利用後間極 程形成半導體科時,通常會在完成堆疊結構細後先在 疊結構2GG兩側的半導體基底21〇中形成源極s與沒極並 且在堆疊結構200兩侧形成間隙壁8〇2,之後才進行的 止層820製程。在此’侧終止層82()還可以用來保護源極 S/及極D,避免其在後續於介電層81〇中形成與源極s/沒極d 電性連接之接觸栓時發生過度钱刻而損壞。 請參照圖8C,移除矽層240以暴露出第一含金屬層23〇 的表面232。接著請參照圖8D,在開口 812内填入第二入 屬層250 ’以使其覆蓋在開口 812的側壁及第一含金屬層3挪 的表面,232上。換言之’第二含金屬層25〇具有中央凹陷部 252。詳細來說,本實施例例如是先在介電層81〇上形成一芦 共形的含金屬材料(圖未示),之後再移除未填入開口祀; 的部分含金屬材料,即可形成具有中央凹陷部252的第二八 屬層250。之後’在第二含金屬層25〇之中央凹陷部议二 入導電層260,即完成後閘極型式的金屬間極結構_。、 综上所述’本發明是將金屬閘極結構之第一含金屬層的表 面含氮量提高’以使後續沈積在此表面上㈣層能具有^㈣ 均勻性’進而避切層在沈積過程巾產生缺陷而影響 =低製程良率。而且’本發明僅提高第—含金屬層的表面ς 氣里,可使第一含金屬層維持其原有的操作效能。 雖然本發明已以較佳實施例揭露如上,然其並非用以限定 12 201135814 ^發:’任何熟習此㈣者,在不_本發明之 内’‘可作些許之更動與潤飾,因 附之申請專郷_界定者轉。 ㈣_田視後 【圖式簡單說明】 圖1為習知金屬閘極結構的局部剖面示竟圖。 圖2A至圖2D為本發明之一實施例 部分製程中的剖面示意圖。 蜀「甲H口構在 圖 塊圖 為本發明之-實施例巾的金制極結構製作流程方
方塊圖 圖4為本發明之另-實施例中的金屬閘極結構製作流程 圖5為本發明之另-實施例中的金屬閘極結構製作流程 万塊圖。 圖6為本發明之另-實施例中的金屬閘極結構製作流 方塊圖。 圖7為本發明之另-實施例中的金屬閘極結構製作流程 方塊圖。 鲁目8A至圖8D為本發明之另1_中的金屬_## 在製程中的剖面示意圖。 【主要元件符號說明】 100、 800 :金屬閘極結構 101、 210 :半導體基底 110、220 :閘介電層 i2〇 :金屬閘極 130、240 :矽層 200 :堆疊結構(金屬閘極結構)
13 201135814 215 :中介層 225 :頂蓋層 230 :第一含金屬層 232 :表面 250 :第二含金屬層 252 :中央凹陷部 260 :導電層 810 :介電層 812 :開口 _ 820:蝕刻終止層 S310〜S350、S430、S530、S620、S740 :步驟
14

Claims (1)

  1. 201135814 七、申請專利範圍: 1.一種金屬閘極結構之製造方法,其包括:高介ΐίί導體基底上形成—閘介電層,其中該閘介電層具有 屬#^^電層上方形成—第—含金屬層,其中該第一含金 屬曰,、有一表面,遠離該閘介電層; 對該第-含金屬層之該表面進行—表面處理,面的含氮量;於該第-含金屬層之該表面上形成一砂層;以及 -堆二該閘介電層、該第一含金屬層以及該石夕層,以形成法,^如申請專利範1項所叙金屬雜結構之製造方 4 ,/、中該表面處理為一快速高溫氮化處理製程。 3 甘如申請專利範圍第2項所述之金屬間極結構之製造方 ’,、中該快速高溫氮化處理製程的工作溫度大於攝氏遍 度。 ^如申請專職圍第2項所述之金相極結構之製造方 ’ 速高溫氮化處理製賴1純體包减氣或氨氣。 ,盆申4專利範11第丨項所述之金相極結構之製造方 中該表面處理包括乾式處理或濕式處理。 2申請專利範圍第5項所述之金屬閘極結構之製造方 ,/、中該表面處理採用電漿進行乾式處理。 ^如申請專利範圍第5項所述之金相極結構之製造方 ,八中該表面處理採用含銨之液體進行濕式處理。 專第1項所述之金屬閘極結構之製造方 屬層的材質包括氮化鈦、氮化鈕或氮化铭。 .申响專利fen第1項所述之金屬閘極結構之製造方。 i X 以提向該表 法 法 法 法 法 15 201135814 法,其中形成該第一含金屬層的方法包括物理氣相沉積、化風 氣相沉積或原子層沉積。 、予 ίο.如申凊專利範圍第1項所述之金屬閘極結構之製造方 =更包括在形成該第—含金屬層時,改變—含氮氣體的通入 濃度,以使所形成之該第一含金屬層中的含氮量 的方向上非均化。 直°亥表面 u.如申請專利範圍第1項所述之金屬閘極結構之製造方 法’更包括: 4 在該半導體基底上形成一介電層,其中該介電層具有一 口,暴露出該堆疊結構; 汗 移除該石夕層以暴露出該第一含金屬層之該表面; ^該開口内填人_第二含金屬層,使其覆蓋該開口之側壁 哀弟一含金屬層之該表面;以及 於該第二含金屬層上形成一導電層。 法12.如申請專利範圍第i項所述之金屬閘極結構之製造方 ^層更包括在形成該閘介電層前,於該半導體基底上形成一中 -頂t 含金屬層之前,於該閘介電層上形成 曰而及第一含金屬層係形成於該頂蓋層上。 X 括多晶破層、非晶㈣或摻雜石夕層。 一種金屬閘極結構,其包括: 數;一閘介電層’設置於一半導體基底之上,並具有高介電常 一第-含金屬層’設置於該閘介電層之上方1該第一含 16 201135814 :層2一表面’遠離該問介電層,且該表面的含氮量高於 一矽層,設置於該第一含金屬層之該表面上。 16·如申請專利範圍第15項所述之金屬閘極結構, 第一含金屬層的材質包減化鈦、氮她錢倾。” 一由!^申請專利範圍第15項所述之金屬閘極結構,更包括 ”曰’其6又置於該半導體基底與該閘介電層之間。 士如申請專利範圍第15項所述之金屬·結構 -頂盍層,其設置於該閘介電層與該第一含金屬 更,括 =·如巾請專利範圍第15項所述之金屬閘極結構, 第一3金屬層中的含氮量在垂直該表面的方向上非二化 ㈣專利範圍第15項所述之金屬閘極結構,其中兮 夕層匕括夕晶矽層、非晶矽層或摻雜矽層。 /、 μ 21.—種金屬閘極結構,其包括·· = 半導體基底上,並具有高介電常數. 金屈1屬層,^置於該閘介錢之上方,且該第-含 2 電層之—表面,_表_含氮量高於 一第二含金屬層,設置於該第一含金屬層之該 該第二含金屬層具有—中央凹陷部;以及 ’且 一導電層,填於該中央凹陷部内。 m 2人專利範’ 21項所述之金屬間極結構’盆中兮 第- 3金制㈣質包括氮化鈦、氮化㈣氮她。/、中為 第範圍第21項所述之金屬閘極結構,1中节 第一含金屬層中的含氮量在垂直該表面的方向上非均化亥 24. —種金屬閘極結構之製造方法,包括: 17 201135814 於一半導體基底上形成一閘介電層,其中該閘介電層具有 高介電常數; 於该閘介電層上方形成一第一含金屬層,其中該第一含金 屬層具有遠離該閘介電層之一表面; ” 於該表面上形成一石夕層;以及 圖案化該閘介電層、該第一含金屬層以及該石夕層,以形成 一堆疊結構;
    其中形成該第一含金屬層或該矽層的步驟包括一表面改 質步驟,以提高該第一含金屬層之該表面的含氮量。 25. 如申請專利範圍第24項所述之金屬閘極結構之製造方 法’其中該第一含金屬層的材質包括氮化鈦、氮化钽或氮化銘。 26. 如申請專利範圍第24項所述之金屬閘極結構之製造方 法’其中形成該第一含金屬層的方法包括化學氣相沉積或者 子層沉積。 ' 、27.如申請專利範圍第26項所述之金屬閘極結構之製造方 法:其中形成該第-含金屬層的方法包括提供—金屬前驅物, 而:亥表面改貝步驟包括在形成該第—含金屬層時臨場停止供 應該金屬前驅物,並在溫度大於攝氏500度的環境下,通入二 含氮氣體。 28. 如申請專利範㈣27項所狀金屬閘極結構 法,其中該錢氣體為氮氣或魏氣。 心方 29. 如申請專利範圍第24項所述之金屬閘極結構之製造方 步驟包括在形成_時,臨場氮化該第 閘極結構之製造方 30.如申請專利範圍第24項所述之金屬 法,更包括: 201135814 在》玄半導體基底上形成一介電層,其中該介電層具有— 口 ’暴露出該石夕層; 移除該石夕層以暴露出該第一含金屬層; 二在該開口内填入一第二含金屬層,使其覆蓋該開口之側壁 及該第一含金屬層之該表面 ;以及 於該第二含金屬層上形成一導電層。 、31.如申請專利範圍第24項所述之金屬閘極結構之製造方 法,更包括在形成該閘介電層前,於該半導體基底上形成一中 介層。 32·如申請專利範圍第24項所述之金屬閘極結構之製 法’更*包括在形成該第—含金屬層之前,於該閘介 一頂蓋層,而該第一含金屬層係形成於該頂蓋層上。y 、表利範圍第24項所述之金屬閘極曰結構之¥造方 法,其中_層包括多晶㈣、非㈣層或摻㈣層。ι方 八、圖式:
TW099111795A 2010-04-15 2010-04-15 金屬閘極結構及其製造方法 TWI464785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099111795A TWI464785B (zh) 2010-04-15 2010-04-15 金屬閘極結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099111795A TWI464785B (zh) 2010-04-15 2010-04-15 金屬閘極結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201135814A true TW201135814A (en) 2011-10-16
TWI464785B TWI464785B (zh) 2014-12-11

Family

ID=46752053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111795A TWI464785B (zh) 2010-04-15 2010-04-15 金屬閘極結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI464785B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347519A (zh) * 2013-07-31 2015-02-11 飞思卡尔半导体公司 使用栅极优先方法集成非易失性存储器和高k及金属栅极

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727560B1 (en) * 2003-02-10 2004-04-27 Advanced Micro Devices, Inc. Engineered metal gate electrode
US7074680B2 (en) * 2004-09-07 2006-07-11 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
TW200816282A (en) * 2006-09-27 2008-04-01 Promos Technologies Inc Method for reducing stress between a conductive layer and a mask layer and use of the same
KR100821089B1 (ko) * 2006-12-27 2008-04-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8536660B2 (en) * 2008-03-12 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates of MOS devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347519A (zh) * 2013-07-31 2015-02-11 飞思卡尔半导体公司 使用栅极优先方法集成非易失性存储器和高k及金属栅极
CN104347519B (zh) * 2013-07-31 2019-03-29 恩智浦美国有限公司 使用栅极优先方法集成非易失性存储器和高k及金属栅极

Also Published As

Publication number Publication date
TWI464785B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
TWI446522B (zh) 半導體裝置及其製造方法
TWI242262B (en) Integrating n-type and p-type metal gate transistors
TW518679B (en) Method of manufacturing semiconductor device
US9202879B2 (en) Mask free protection of work function material portions in wide replacement gate electrodes
US20090117731A1 (en) Semiconductor interconnection structure and method for making the same
CN107689398A (zh) 半导体器件及其制造方法
CN108122849A (zh) 用于在开口中形成金属层的方法及其形成装置
TW201523795A (zh) 製造鐵電式隨機存取記憶體的方法
CN106158860A (zh) 半导体结构及其制造方法
JP5549458B2 (ja) 半導体装置の製造方法
US10424504B2 (en) Method for forming improved liner layer and semiconductor device including the same
JP2011146465A (ja) 半導体装置およびその製造方法
KR101949981B1 (ko) 반도체 장치 및 그 제조 방법
US10304731B2 (en) Damascene oxygen barrier and hydrogen barrier for ferroelectric random-access memory
US6255204B1 (en) Method for forming a semiconductor device
CN113454770A (zh) 形成钨结构的方法
JP2004214602A (ja) 半導体素子のキャパシタ形成方法
TWI233689B (en) Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
JP5672819B2 (ja) 半導体装置の製造方法
US20110254060A1 (en) Metal Gate Structure and Fabricating Method thereof
TWI343606B (en) A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content
JP2009253300A (ja) 半導体素子製造方法および半導体素子
TWI594370B (zh) 作爲先進互連之介電覆蓋障壁的含金屬膜
TW201135814A (en) Metal gate structure and fabricating method thereof
CN105990237B (zh) 一种半导体器件及其制造方法、电子装置