TW201133506A - Methods of reading and using memory cells - Google Patents

Description

201133506 六、發明說明： 【發明所屬之技術領域】 讀取及使用記憶體單元之方法。 【先前技術】 記憶體單元係積體電路之常見組成…個別記憶體單元 . &括以兩個或更多個穩定記憶體狀態存在之-裝置。向該 裝置「寫入」之動作包括將該裝置置於一所期望記憶體狀 態中，且「讀取」該裝置之動作包括確定該裳置處於該等 S己憶體狀態中之哪一者中。 向該裝置之寫人可包括將-程式化電壓赋予該裝置，其 中該程式化電壓係足以致使該裝置自一個記憶體狀態改變 至另-記憶體狀態之-電壓。該裝置之讀取可包括受該裳 置之記憶體狀態影響之一電參數之量測，諸如(例如)傳遞 穿過該裝置之電流之量測。可期望在不更改該裝置之記憶 體狀態之條件下實施該讀取，以使得該讀取操作不向該褒 置「寫入J。 、 一種避免在一讀取操作期間對一記憶體裝置之記憶體狀 態之不期望更改之方式係在比該程式化電壓小得多之一電 . 壓下實施該讀取。然而，隨著記憶體裝置上之電壓之增 . 加，該等裝置之記憶體狀態之間的差可變得更大，且因/匕 更容易進行量測。因此，一記憶體褒置之讀取可包括準破 且快速地讀取該裝置之一期望與避免在該讀取操作期間對 §亥裝置之S己憶體狀態之更改之一期望之間的一折衷。 將期望開發用於讀取記憶體裝置的使該等裝置能夠被快 150367.doc 201133506 速且準確地讀取之新方法。 【實施方式】 §己憶體單元之程式化可包括提供足夠電壓（通常稱為一 程式化電壓）至該等單元以使該等單元能夠自—個記憶體 狀態轉變至另一記憶體狀態。某些記憶體單元在施加一程 式化電壓之時間與該等單元自一個記憶體狀態轉變至另— 記憶體狀態之時間之間具有一顯著滯後（三微秒或更多）。 此滯後可係在該等記憶體狀態之間的轉變期間發生於該等 记憶體單元中之原子及/或分子重排之結果。 自一個記憶體狀態至另一記憶體狀態之轉變中經歷顯著 滯後之記憶體單元有時稱為相對於一寫入搡作係「頻率相 依」。術語「頻率相依」用來指示在該記憶體單元將自— 個記憶體狀態切換至另一記憶體狀態之前將需要提供一程 式化脈衝達一特定持續時間。例如，若一記憶體單元具有 三微秒（3xl〇·6秒）之一滯後，則在一寫入操作期間將需要 提供一程式化脈衝達至少三微秒以將該記憶體單元自一個 記憶體狀態切換至另一記憶體狀態。表達此之另一方式係 該程式化脈衝將需要具有小於或等於3xl〇·6秒之倒數（亦 即’小於或等於3.3x105/秒）之一頻率。 含有非歐姆組件（例如，憶阻器及二極體）之記憶體單元 通常具有頻率相依寫入操作。在先前技術中該等寫入操作 之頻率相依性可視為成問題的，此乃因此減慢該等寫入操 作。然而’本發明之某些實施例利用該等寫入操作之頻率 相依性來增強該等記憶體裝置之讀取操作。 150367.doc 201133506 圖1中顯示一實例性記憶體單元陣列之一部分作為一半 導體構造1G之部分。該構造包含支揮複數個記憶體單元 14、16及18之一基板12。 5亥等S己憶體單元包括記憶體單元結構20。雖然將該等記 憶體單S結構顯示為係同質的，但在某些實施例中此等結 構可係非同質的；且可（例如）包括兩個或更多個組成上不 同之層之-堆疊。該等記憶體單元結構可包括經組態以具 有了藉由將該專δ己憶體單元結構曝露至一經改變條件而互 換(例如，藉由跨越該記憶體單元施加一電壓)之至少兩個 穩定記憶體狀態的任—適合組合物或若干組合物之組合。 該等記憶體單元可包括具有頻率相依寫人操作之組態， 且在某些實施例中可包括非歐姆裝置；諸如（例如）憶阻器 及/或一極體。在其中該等記憶體單元對應於憶阻器之實 例性實施财，該等記憶體單元結構可包括氧化鈦。可將 氧化鈦以兩個單獨相提供於該等記憶體單元結構内，其中 該等相中之-者係相對富氧而另_者係相對缺氧。可將氧 化鈦提供於-㈣電極之間。作為另—實例’該等憶阻器 可在一對氮化鈦電極之間包括結 之一者或兩者。若該等記憶體單 晶氧化錯及結晶氧化姶中 元結構包含在一對電極之 間包括氧化物之憶阻器 料0 28正交於線22丨也延伸， 中及自該頁面中延伸出 則此氧化物可稱為記憶體單元材 構造10包含複數條導電線22 24、26及 28。線24、26及 且相對於圖1之刳面延伸進該頁面 °線22、24、26及28可包括任一適 150367.doc 201133506 。導電組合物或若干组合物之組合；且在某些實施例中可 包括下列材料中之-者或多者：各種金屬(例如，鉑、 鈦:鎢等)、含金屬化合物(例如，金屬矽化物、金屬氮化 物等）及l ‘電摻雜半導體材料（例如，石夕、錯等）。雖然將 -玄:線顯不為係、同質的，但在某些實施例中該等線可係非 同貝的’且可(例如)包括兩個或更多個組成上不同之層之 堆疊°上文關於實例性憶阻器所論述之電極可由她鄰該記 it體結構之線構成，或可由該記憶體結構本身構成。 ^隐體單心、16及18中之每—者位於兩條正交線交又 …交又點處。δ亥等交又線可用於唯一地定址各個記憶體 早兀例如’可將記憶體單元14唯-地定址為在沿線22及 Υ兩者提供電輸人時所觸發的單元。在某些實施例中，向 W 之寫入將包括跨越該單元提供一程式化電壓。該程 式化電壓將對應於線24與線22之間之一電壓差。可藉由沿 =提供此電壓差之部分並跨越提供另—部分而㈣ 該單元。例如，若欲將「q」毫伏之-寫入電壓 提供至單元14(直φ Γ 日^ (/、中，q」係任一適當數字），則可沿線22 提供q」宅伏之—部分（例如，q/2)而沿線24提供該 」」毫伏之-剩餘部分（例如，_q/2)，以使得跨越記憶體 旱几14之一總電壓罢後「 七 电i差係「q」毫伏。若該等相交線中之每 一者載送該電壓差夕& ^ 立 差之为—+，則該單元可稱作一半選擇記 肢裝置利用半選擇裝置可係有利的，此乃因此可降低 由任一線載送之電壓，且可因此降低在定址一特定單元時 對相鄰單元之不期望的影塑。 150367.doc 201133506 π -圮憶體單元讀取資訊亦可包括跨越該單元施加一電 :差且可以類似於上文關於將資訊寫入至記憶體單元所 論述之情形的方式跨越相交線來載送此差。 基板12可包括任一適合組合物或若干組合物之組合。在 某些實施例中，基板12可係一半導體基方反，且舉例而言， 可包括輕摻雜有本底Ρ型摻雜劑之單晶矽、基本上由輕摻 雜有本底ρ型摻雜劑之單晶矽組成，或由輕摻雜有本底ρ型 推雜劑之單晶矽組成。術語「半導電基板」及「半導體基 板」意指包括半導電材料之任一構造，包含（但不限於）= 體半導電材料，諸如一半導電晶圓（單獨地或在其上包括 其他材料之總成中）；及半導電材料層（單獨地或在包括其 他材料之總成中）。術語「基板」意指任一支撐結構，包 含但不限於上文所闡述之半導電基板。雖然將該基板顯示 為係同質的，但在某些實施例中該基板可係非同質的；且 可（例如）包括與積體電路製造相關聯之各種結構及層。此 等結構及層可包括正在製造之構造的任何適合電性質，且 因此在各種實施例中可係導電的、電絕緣的或半導電的。 圖2顯示電流（I)對電壓（ν)之一曲線圖，且圖解說明—實 例性記憶體單元之操作。可將該曲線圖視為包括在原點處 父叉之兩條相交線30及32。每一線對應於該記憶體單元之 一不同記憶體狀態。電流及電壓之符號係如此使得線3〇與 32之間的差在該曲線圖之左半部上係負的，而在該曲線圖 之右半部上係正的。為簡化圖2之曲線圖的論述，將相對 於一「絕對值」來論述數個性質；其中術語「絕對值」具 150367.doc 201133506 有為一數字之數值而不管符號如何的經典數學含義。 在零電壓下（亦即，在圖2之曲線圖之原點處）’對應於 線30及32之記憶體狀態無法彼此區分開。然而，隨著電壓 之絕對值之增加，該等狀態變得可彼此辨別開。具體而 言’在任一給定電壓下穿過該記憶體單元之電流之絕對值 在該單兀處於記憶體狀態3〇中時比該單元處於記憶體狀態 32中時高。記憶體狀態3〇與32之間的電流差之絕對值隨著 包壓之絕對值之增加而增加直至該電壓之絕對值達到對應 於該寫入電壓（Vwrit^_Vwrite)之一位準為止。在該寫入電 壓下，記憶體狀態30及32彼此互換（如虛線31及33所表 在所示實施例中，該記憶體單元之效能圍繞原點係對稱 的。換言《，不管施加正電壓還是施加負電Μ，流經該記 憶體單元之電流之絕對值係相同的 的。由負電壓感應之電流

之間的一差異。

低絕對值之電壓下更大， —向絕對值之電壓下比在具有一 且相應地更容易偵測。因此，在 150367.doc 201133506 具有一高絕對值之電壓下比在具有一低絕對值之電壓下， 可以更高準確性來讀取該記憶體單元之狀態。然而，若在 該讀取操作期間利狀電壓（ν_或_Vread)變得太接近於該 寫入電壓，則在該讀取操作期間該單元之狀態可受干擾， 從而該單元可自一個狀態切換至另一狀態·此將破壞該讀 取操作之準確性。因此，讀取記憶體單元之習用方法利用 ^夠低於Llte之絕對值之v㈣之—絕對值以避免在該讀取 操作期間無意地更改該記憶體單元之狀態。 在圖2中冑冑貝例性“電壓圖解說明為具有遠低 於Vwrite電壓之絕對值的絕對值。本發明之某些實施例（下 文參照圖3至圖8所論述）利用頻率相依寫入操作之滞後時 間以使-讀取操作之絕對電壓能夠接近或甚至超過一寫入 操作之絕對電壓。 圖2之曲線圖顯示不管施加正電壓還是施加負電壓至一 記憶體單元，該記憶體單元皆具有對稱效能。本文所閱述 之：細例可與相對於正電壓及負電壓具有對稱效能之記憶 體，70 -起使用’或與相對於正電屬及負電壓具有非對稱 4之3己憶體早兀一起使用。圖㈣示針對相對於正電壓 及負電1具有非對稱效能之一實例性記憶體單元之操作之 ，流⑴對電壓⑺之一曲線圖。圖3之曲線圖包括在原點處 乂又之兩條相交線34及36。每一線對應於該記憶體單元之 -不同記憶體狀態。在零電壓下(亦即，在圖3之曲線圖之 «處），該等記憶體狀態無法彼此區分開。隨著電麼之 絕對值的增加’穿過該記憶體單元之電流的絕對值在該單 150367.doc 201133506 元處於記憶體狀態36中時比該單元處於記憶體狀態34中時 南。不管施加正電壓還是施加負電壓至該記憶體單元，記 憶體狀態3 4與3 6之間之雷、、&至, 間之電〃,L差的絕對值皆增加。然而，該 兩個狀態之間的電流差在施加正電壓時比在施加負電壓時 改變得更快。因此，在咭试你從a 隹。亥靖取刼作期間使用正電壓讀取哼 單元比使用負電壓更容易。目此，將實例性讀取電[: (Vrea{|)顯示為一正電壓。魏狄丄 雖然圖3中所表示之非對稱記憶體 單元具有發生於狀態34與36之間之在正電壓下比在負電壓 下大的差，但其他非對稱單元可具有發生在負電壓下比在 正電壓下大的差。 圖3之非對稱記憶體單元與圖2之對稱記憶體單元類似之 處在於-旦該電壓之絕對值達到對應於該寫人電麼（v_ 或-Vwnte)之一位準，則記憶體狀態“與％可彼此互換（如 虛線35及37所表示）。 圖4以曲線圖圖解說明針對一寫入操作期間具有—滯後 之-記憶體單奴電壓對時間的關係。施加至裝置之電壓 係-初始電壓Vl，其小於程式化電壓。在一時間^處，將 該電壓增加至對應於該程式化電壓之—第二值V2。保持該 程式化電壓達一時間週期；且寫入操作不發生於時間τ: 處’而發生於繼丁,之後之一時間丁2處。最初施加該程式化 電壓時之時間τ〗與完成該寫入操作時之時間Τ2之間的延遲 係該記憶體單元對該程式化電壓之回應之_滯後。此滯後 可係（例如）在自一個記憶體狀態轉變至另一記憶體狀態中 該記憶體單元中之原子及/或分子重排所需的時間所致。 150367.doc •10- 201133506 該程式化脈衝自Tl至了2之持續時間將相依於各種因 化，該等因子可包含（例如）該記憶體單元中所利用之^ ㈣型、_式化電！及該記憶體單元#所利用之材 董。該記憶體單元將不會自一個記憶體狀態改變至另一己 憶體狀態，除非提供一足夠電塵脈衝達一足夠持續時間。 由於可僅藉由取一持續時間之倒數來將該持續時間轉換為 -頻率’因此可替代地將具有圖4中所示之程式化特性的 記憶體單元闡述為具有一頻率相依寫入操作。 圖4之電壓％及％可係如所描繪之電壓之絕對值，且在 該寫入操作期間利用之實際電麼可係負㈣或係正電堡。 圖5以曲線圖圖解說明針對圖4之記憶體單元在一讀取操 作期間的電壓對時間之一關係，其中此讀取操作係疊加於 上文參照圖4所闡述之寫入操作上（該寫入操作在圖5中以 虛線顯示）。該讀取操作利用一電壓¥11，且在圖5之實施例 中，此電壓大於在該寫入操作期間利用之程式化電壓v2。 在其他實施例中，讀取電壓Vr可等於該程式化電壓，或小 於該程式化電壓。然而，利用一高讀取電壓可係有利的， 以增強該記憶體單元之記憶體狀態之間的一差（如上文參 照圖2所論述p在該讀取操作期間，該記憶體單元之記憶 體狀態之間的較大差可在該讀取操作期間導致更好的信雜 比’此可增強該讀取操作之準確性及/或該讀取操作之速 度。 讀取電壓VR起始於時間L處且保持直至時間Tr。時間Tr 與T]之間的持續時間比該寫入操作所需要之持續時間（亦 5 150367.doc 201133506 即’時間丁2與Tl之間的持續時 讀取操作之持續時間可比該寫入操作ζ二例用於該 至少約一數量級（亦 嘁之持續時間短 之短電壓脈衝可使得能夠在高電 用广“取操作 會無意地導致—穹Α尥你目 貫&β亥碩取操作而不 寫入#作。具體而言，竇 作之電壓脈衝達太短^言買取操 少冰4 0 時間而不能勝過該寫入操作 :體單元亦不會自-個記憶體狀態…二:憶:: 坪後，且因此儘管在該讀 ^ ’、 體單元亦不會自一^間利用，該記 圖5之該㈣操作之㈣持續日㈣可針料定應用進行 修整。在-實例性應用中，—記憶體單元可包括—憶阻 器，該憶阻器含有氧化鈦且具有需要至少約三微秒之:持 續時間來完成自-個記憶體狀態至另—記憶體狀態之轉變 之-寫人操作。在此應时，該讀取操作可以具有小於或 等於約0.3微秒之一持續時間（或換言之，具有至少約 3_3χ106/秒之一頻率）之一脈衝來實施。在另一實例性應用 中，該記憶體單兀可包括一憶阻器，該憶阻器具有需要至 少約一宅秒之一持續時間來完成自一個記憶體狀態至另一 §己憶體狀悲之轉變之一寫入操作，且讀取操作可以具有小 於或等於〇. 1毫秒之一持續時間之一脈衝來實施。在某些 實施例中，一非歐姆裝置之讀取可滿足一雙極憶阻器類型 RRAM裝置之效能規格（亦即，在±2.8V下係約lxl〇4A/cm2 而在土2.0 V下係約100 A/cm2之電流密度「J」）。 在某些實施例中’非歐姆選擇裝置（例如’二極體）可與 150367.doc -12- 201133506 S己憶體單元之憶阻器電串聯連接（例如，圖i之記憶體單元 結構20可由憶阻器構成，且二極體可作為個別記憶體單元 之選擇裝置與記憶體單元14、16及18之憶阻器電串聯連 接）’且讀取操作之持續時間可針對該等憶阻器與該等非 歐姆選擇裝置之電串聯組合進行修整。圖7顯示類似於圖i 之構造10但在導電線22與記憶體單元14、16及18之結構2〇 之間具有非歐姆選擇裝置62、64及66(例如，二極體）之一 構造60。若結構20對應於憶阻器且非歐姆選擇裝置係二極 體，則結構20可在一對銘電極之間包括一個《多個二極 體，且該等非歐姆裝置可在一對電極之間包括一種或多種 、、巴緣材料。在该憶阻器與該毗鄰非歐姆裝置之間可共享該 等憶阻器之電極中之一者。 雖然圖7之構造在線22與記憶體單元結構2〇之間具有非 I姆選擇裝置，但在其他實施例中，替代或除選擇裝置提 供於線22與該等記憶體單元結構之間以夕卜，非歐姆選擇裝 置可提供於線24、26及28與該等記憶體單元結構之間。此 外，雖然將該等選擇裝置顯示為與線22分離之裝置，但在 某些實施例中’該等選擇裝置可與該線共享導電材料。例 如該等4擇裝置可係在-對電極之間含有絕緣材料之二 極體’且該等電極中之一者可包括為線22所共有之導電材 料。 讀取操作脈衝與一記憶體單元之一寫入操作所需要之最 小持續時間之相對長度可相依於用於該讀取及寫入操作之 相對電壓而變化，且相依於該記憶體單元之組態而變化。 J50367.doc -J3- 201133506 雖然實例性實施例闡述比寫入操作所需要之最小持續時間 小一數量級之讀取操作脈衝，但在其他實施例申，有可能 利用較接近於該等寫人操作所需要之最小㈣時間u取 操作脈衝而無使該等讀取操作無意地干擾該記憶體單元之 一初始狀態之風險。 圖6顯示針對圖2之記憶體單元之電流⑴對電壓（V)之一 曲線圖，且圖解說明可使用比一寫入操作所需要之一最小 持續時間短之讀取脈衝來實施之讀取操作。該記憶體單元 包括對應於兩條相交線30及32之記憶體狀態。如上文關於 圖2所論述，隨著傳遞穿過該記憶體單元之電壓之絕對值 之增加’該等記憶體狀態變得更容易彼此區分。 電壓位準-vwrite&vwrite對應於其中記憶體狀態3〇與32可 彼此互換之寫入電壓。 圖6圖解說明可在讀取該記憶體單元期間用來確定該記 憶體單元是處於由線32表示之狀態中還是處於由線3〇表示 之狀態中之眾多實例性讀取電壓（v…di、Vwd2、、— Vreadl、_Vread2及_Vread3)。利用比一頻率相依記憶體裝置之 一寫入操作所需要之最小持續時間脈衝短的一讀取脈衝之 一優點係該讀取操作可以大於或等於該寫入操作之電壓之 一電壓來實施。如圖6中所示，在較高電壓處，狀態3〇與 3 2之間的差較大，且因此較容易偵測。某些實施例之—優 點係該記憶體單元之讀取可以具有與在—寫入操作期間利 用之電壓之一絕對值至少一樣大之一絕對值的一電壓來實 把’此可使得夠以比在用於先前技術讀取操作之較低電壓 150367.doc 201133506 下可能達成的更高之準確性且可能地更大之速度來讀取該 記憶體單元之狀態。 雖然在某些實施例中利用具有絕對值滿足或超過在一寫 入操作期間利用之電壓之絕對值的電壓的讀取操作可係有 利的，但在其他實施例中，可期望利用具有絕對值小於在 一寫入操作期間利用之電壓之絕對值的電壓的讀取操 作。。在此等其他實施例中，利用具有比一頻率相依記憶 體裝置之寫入操作所需要之最小持續時間短的一持續時^ 之一讀取脈衝仍可存在優點。例如，該讀取脈衝之短持^ 時間可不像-較長持續時間讀取脈衝那樣可能造成對—記 憶體狀態之擾動；及/或可導致一讀取操作之較高 即，較高速度）。 圖卜3及6之電流對電壓曲線係某些實例性裝置 性曲線。本文中所闊述之各種實施例可與特徵在於— 不之彼等曲線不同之電流對電壓曲線之眾多不同裝置一起 如，_示針對除圖2、3及6之曲線所闡述之裝 的一=代該等裝置而利用之—非歐姆襄置之電流對電壓 的一曲、、泉70。圖8之曲線70對應於該 ^ _ 攻置之一個記悔#肫 之 態，且Μ此項技術者將認識料存在對應 =體狀 不同記憶體狀態之另一曲線。 ^、置 本文中所論述之各種實施例可應用於 任一雷甘+ — 用5己憶體裝置之 子“ ’其中貫例性電子系統包含 機、鐘錶、蜂巢式電話等。 /飞車、飛 【圖式簡單說明】 150367.doc •15- 201133506 圖1係一半導體構造之一區域之— 說明-記憶體陣列之—部分。 解。！面圖，其圖解 圖2係一實例性記憶體單元之電 圖解說明。 關係之-圖形 圖3係另—實例性記憶體單元之電流對電壓關係之-圖 形圖解說明。 闕你< 回 圖4係一實例性記憶體單元電 $對時間關係之一圖形 圖解故明，且圖解說明發生於—寫人操作期間之— 圖5係圖4之實例性記憶體單元之電壓對時間關係：―。 形圖解說明，1圖解說明以比寫入操作之滞後圖 持續時間實施之一讀取操作。 < 圖6係-實例性記憶體單元之電流對電壓關係 圖解說明，且圖解今明腺m^ 口解祝明將與在各種電壓下實施之讀取 相一致之記憶體狀態之間的電流差。 ’、乍 圖7係一半導體構土告> / 區域之—圖解剖面_，其圖解 說明另一貫例性記憶體陣列之一部分。 圖形 圖8係-實例性非歐姆裝置之電流對電壓關係之 圖解說明。 【主要元件符號說明】 10 構造 12 基板 14 記憶體單元 16 記憶體單元 18 記憶體單元 150367.doc -16 - 201133506 20 記憶體單元結構 22 導電線 24 導電線 26 導電線 28 導電線 30 線 31 虛線 32 線 33 虛線 60 構造 62 非歐姆選擇裝置 64 非歐姆選擇裝置 66 非歐姆選擇裝置 70 曲線 I 電流 V 電壓 V read 1 電壓 V read2 電壓 Vread3 電壓 read 1 電壓 ~ V re ad 2 電壓 'V read3 電壓 V write 電壓 "V write 電壓 150367.doc • 17·

Claims (1)

1. 201133506 七、申請專利範圍： 一種讀取一記憶體單 W干7L之方法，其句 . 提供具有一頻率相 依寫入操作之一記,]·咅體單. 以比該寫入操作之一尹女相，玄_己匕體单L及 ϋ % 取大頻率快至少一數量級之一頻 率項取該記憶體單元。 里、及之頻 2.如請求項1之方法.，#丄 置。 #中該記憶體單元包括-非歐姆裝 包括與一憶阻器 士 °月求項1之方法，#令該記憶體翠 电串聯之一非歐姆裝置。 I ΐ°:Ϊ項1之方法，其中該記憶體單元包括-憶阻器。 .° : ’項4之方法’其中該憶阻器包括氧化鈦。 6· ^求項4之方法，其中該憶阻器包括氧化铪及氧化錯 中之一者或兩者。 7·如請求項1之方法，其中·· —個記憶體狀態至另 一寫入電壓至該記憶 該寫入操作包括該記憶體單元自 5己憶體狀態之一改變，且在施加 體單元時發生；且 以具有小於該寫入電壓之一絕對值之一絕對值 來實施該讀取。 ，電壓 8. 如靖求項7之方法，其中向在該記憶體單元處 之兩 條正交線提供該讀取之該電壓，其中該等線中之每〜者 載送用於該讀取之該電壓之一部分。 9. 如請求項1之方法，其中： 該寫入操作包括該記憶體單元自一個記憶體狀態至另 150367.doc 201133506 一記憶體狀態之一改變，且在施加一寫入電壓至該記憶 體單元時發生；且 以具有至少等於该寫入電壓之一絕對值之一絕對值的 電壓來實施該讀取。 10. 如請求項9之方法，其中向在該記憶體單元處交叉之兩 條正又線提供該讀取之該電壓，其中該等線中之每一者 載送用於該讀取之該電壓之一部分。 11. 一種讀取一記憶體單元之方法，其包括： 提供具有一寫入操作之一記憶體單元，該寫入操作在 寫入電壓下發生，且包括施加該寫入電壓之一時間與 完成該寫入操作之一時間之間之一滯後；及 以比該滯後快且在具有至少等於該寫入電壓之一絕對 值之一絕對值的讀取電壓下發生的脈衝來讀取該記憶體 單元。 12_如請求項π之方法，其中該讀取電壓之該絕對值超過該 寫入電壓之該絕對值。 13.如請求項U之方法，其中該記憶體單元包括一非歐姆裝 置。 ’ 14·如請求項丨1之方法，其中該記憶體單元包括與—憶阻器 電串聯之一非歐姆裂置。 15. 如請求項11之方法，其中該記憶體單元包括一憶阻器。 16. 如請求項11之方法，其中該記憶體單元係一相同記憶體 早7G陣列之部分；且其中向在該記憶體單元處交又之兩 條正交線提供該讀取電壓，其中該等線中之每一者載送 150367.doc -2 · 201133506 該讀取電壓之一部分。 17. 18. 19. 20. 21. 22. 23. 24. 如叫求項16之方法，其中向在該記憶體單元處交又之相 同兩條正父線提供該寫人電壓，其中該等線中之每一者 載送該寫入電壓之一部分。 -種讀取一含憶阻器記憶體單元之方法，其包括： 將該含憶阻器記憶體單元提供為具有僅在施加一足夠 絕對值電壓達-足夠持續時間脈衝之情況下發生之一寫 入操作；及 、^寫入操作之该足夠持續時間短之一脈衝讀取該 記憶體單元。 如唄求項18之方法’其中該記憶體單元包括與一二極體 串聯之”亥隐阻益，且其中該讀取包括將一電壓傳遞穿 過s亥二極體及憶阻器。 如二求項18之方法，其中該憶阻器包括氧化鈦。 月长項18之方法，其中該憶阻器包括氧化铪及氧化鍅 中之一者或兩者。 月求項18之方法，其中以具有小於該寫入操作之該足 夠絕對值之-絕對值的電壓來實施該讀取。 月长項18之方法，其中以具有等於或超過該寫入操作 之該足夠絕對值之一絕對值的電壓來實施該讀取。 一種使用-含憶阻器記憶體單元之方法，其包括： 一以一第-脈衝向該記憶體單元寫人，以將該記憶體單 ^自一個記憶體狀態改變至另—記憶體狀態，該記憶體 單兀僅在提供該第一脈衝達至少一第一持續時間之情況 150367.doc 201133506 下，在該等記憶體狀態之間改變； 讀取該記憶體單元以斷定該記憶體單元處於該等記憶 體狀態中之哪一者中；以具有小於該第一持續時間之一 第二持續時間之一第二脈衝來實施該讀取。 25. 如請求項24之方法，其中該第二持續時間比該第一持續 時間短至少一數量級。 26. 如請求項24之方法，其中該記憶體單元包括與一二極體 電串聯之一憶阻器，且其中該讀取包括將一電壓傳遞穿 過該二極體及憶阻器。 27. —種使用一記憶體單元之方法，其包括： 以一第一脈衝向該記憶體單元寫入，以將該記憶體單 元自一個記憶體狀態改變至另一記憶體狀態，提供該第 一脈衝達一第一持續時間，且其處於具有一第一絕對值 之一第一電壓； 讀取該記憶體單元以斷定該記憶體單元處於該等記憶 體狀態中之哪一者中；以具有小於該第一持續時間之一 第二持續時間之一第二脈衝來實施該讀取；該讀取不將 該記憶體單元自一個記憶體狀態改變至另一記憶體狀 態；以具有與該第一電壓之該第一絕對值至少一樣大之 一第二絕對值之一第二電壓來實施該讀取。 28. 如請求項27之方法，其中該記憶體單元包括一非歐姆裝 置。 29. 如請求項27之方法，其中該記憶體單元包括與一憶阻器 電串聯之一非歐姆裝置。 3 0.如請求項27之方法，其中該記憶體單元包括一憶阻器。 150367.doc