TW201126911A - Delay-locked loop having a delay independent of input signal duty cycle variation - Google Patents

Description

201126911 六、發明說明： 【發明所屬之技術領域】 所揭示之實施例係關於一種延遲鎖定迴路（dll)，該延 遲鎖定迴路（DLL)將一時脈信號延遲實質上恆定且獨立於 該時脈信號之工作週期之變化的時間量。 【先前技術】 圖1(先前技術）為一延遲鎖定迴路（DLL)l之圖，該延遲 鎖定迴路（DLL) 1接收輸入引線2上的傳入時脈信號CKREF 且輸出CKREF之三個延遲版本。輸出引線3上之信號 OUT3/3為相對於CKREF延遲一可程式化延遲時間的信號 CKREF之複本。輸出引線4上之信號OUT2/3為延遲該可程 式化延遲時間之三分之二的信號CKREF之複本。輸出引線 5上之信號OUT 1/3為延遲該可程式化延遲時間之三分之一 的信號CKREF之複本。可程式化延遲時間係藉由對電容器 6充電之電流IUP與對電容器6放電之電流IDN的比率來判 定。可程式化電流源7判定充電電流IUP之量值。可程式化 電流源8判定放電電流IDN之量值。電容器6上之電塵信號 藉由電路9濾波且轉換成一控制電流IFILT。在此實例中之 控制電流IFILT為反相器鏈10之供應電流。反相器鏈1〇延 遲信號CKREF ’藉此產生輸出信號OUT 1/3、〇UT2/3及 OUT3/3。供應電流IFILT愈大，延遲愈小。供應電流iFILT 愈小，延遲愈大。涉及「反或」（NOR)閘1 1之回饋控制迴 路控制經由反相器鏈10之延遲，使得每一週期供應至電容 器6之電荷等於每一週期自電容器6汲取之電荷。 150878.doc 201126911 圖2(先前技術）為說明DLL 1之操作的波形圖。波形12說 明在CKREF具有50/50工作週期時DLL 1之操作。波形13說 明在CKREF具有45/55工作週期時DLL 1之操作。波形14說 明在CKREF具有55/45工作週期時DLL 1之操作。電容器6 上之電壓在NOR閘11輸出數位邏輯低位準的時間期間增 大，且電容器6之電壓在NOR閘11輸出數位邏輯高位準的 時間期間減小。控制迴路調整反相器鏈1 〇之延遲，使得充 電電荷（對電容器6充電）在每一週期期間等於放電電荷（對 電容器6放電）。因此，若固定頻率信號CKREF之工作週期 固定於50/50，則該延遲固定且視需要藉由充電電流IUP與 放電電流IDN之比率來判定。DLL 1因此可用以產生CKREF 之延遲版本，其中延遲量可藉由設定電流IUP與電流IDN 之比率來加以程式化。然而，CKREF之工作週期的改變可 導致延遲時間之改變，即使CKREF之頻率保持恆定且即使 IUP與IDN之比率保持恆定亦如此。 圖3(先前技術）為展示CKREF與OUT3/3之間的延遲時間 如何根據CKREF之工作週期而改變的曲線圖。 【發明内容】 一延遲鎖定迴路（DLL)接收一第一信號（例如，一傳入時 脈信號CKREF)，且使用一延遲線產生一第二信號（例如， 一延遲時脈信號OUT3/3)。該第二信號為該第一信號之一 延遲版本。該第二信號相對於該第一信號延遲一「延遲時 間」。該延遲時間無關於該第一信號之工作週期之可能改 變而實質上保持恆定。該DLL具有通用性且可具有許多用 150878.doc 201126911 途，諸如，用於控制將-資料信號驅動至一串列匯流排導 體之多級驅動器的啟用。 在一第-實施例中，該DLL包括—電容器 號之一第一邊緣之時間開始，以一第― ^ ° 示迷率對該電容器充 電，且持續直至该第二信號之一邊緣的時間為止。接著， 在該第二信號之該邊緣之該時間開始，以一第二速率對咳 電容器放電。以此方式對該電容器放電，直至該第一信： 之一第一邊緣之時間為止。在一 f例巾，1 # 牡κ例T，该第一信號之該 第一邊緣及該第二邊緣係該第—信號之-脈衝之上升邊緣 及下降邊緣。該DLL之-控制迴路控制經由該延遲線之該 「延遲時間」，使得在該第一信號之每一週期期間對該 電容器充電的量等於對該電容器放電的量。藉由程式化哼 第一速率（電容器充電速率）與該第二速率（電容器放電速 率'之比率，可設定該延遲時間。該DLL相對於該第一信號 之該工作週期的改變而按比例地自動改變該第—速率，使 得經由該延料之該延料間實質上料恆定且獨立於該 第—信號之該工作週期的改變。 在—第二實施射，該DLL亦包括一電容器。如在該第 ::施例中’自該第一信號之一第一邊緣之時間起對該電 谷益充電直至該第二信號之一邊緣為止，且接著自該第二 信號之該邊緣之時間起對該電容器放電直至 ★ 叫珩—1舌就之 —第二邊緣為止。在該第二實施例中，該第二信號之該邊 緣為該第一信號之一延遲版本且對應於該第—信號之該第 -邊緣。該第—信號之該第一邊緣及該第二邊緣定界該第 150878.doc 201126911 一信號之一完整週期。在該第二實施例中，該充電速率與 該放電速率兩者實質上獨立於該第一信？虎之該工作週期的 改變。如在該第一實施例中，該DLL之控制迴路控制經由 延遲線之延遲時間，使得在該第一信號之一週期期間，對 該電容器充電的量等於對該電容器放電的量。經由該延遲 線之該延遲時間實質上保持恆定且獨立於該第一信號之該 工作週期的改變。 刖文為[發明内容]且因此必然含有細節之簡化、一般化 及省略；因此，熟習此項技術者應瞭解，該[發明内容]僅 為說明性的且並不意欲以任何方式為限制性的。如僅由 [申晴專利範圍]所界定的本文中所描述之裝置及/或方法之 其他態樣、發明性特徵及優勢將在本文中所闡述之非限制 性[貫施方式]中變得顯而易見。 【實施方式】 圖4為根據一新穎態樣之系統10〇的簡化圖。系統1〇〇包 括延遲鎖定迴路（DLL)lOl或300、涉及驅動器103、104及 1〇5之多級驅動器1〇2及通用串列匯流排（USB)繞線1〇6。在 引線107上相對於在引線1〇8上所接收之時脈信號CKREF之 邊緣同步地接收資料DATA之位元》當要改變資料信號之 邏輯位準時’多級驅動器1 〇2藉由一標定驅動強度將新資 料位準驅動至缓線106上。藉由首先僅啟用驅動器1 〇3，以 使得驅動器103開始驅動導體109至新數位邏輯位準來標定 驅動強度。接著在短時間之後，啟用驅動器i 〇4，以使得 驅動器103與驅動器104兩者驅動導體109。接著在短時間 150878.doc 201126911 之後，啟用驅動器105，以使得所有三個驅動器丨〇3 及105皆驅動導體109。DLL將啟用信號提供φ _ 、 二個驅動 器。啟用信號OUT1/3首先轉變，藉此啟用驅叙。。， 免動窃103。接 下來啟用信號OUT2/3轉變，藉此啟用驅動器1〇 • 。接下來 啟用信號OUT3/3轉變，藉此啟用驅動器1〇5。盎^ 示統1 0 〇僅 • 為DLL之一個說明性應用。DLL具有許多其他應用。 圖5為圖4之DLL之第一實施例101的詳細電路圖。勺 括充電電流電路11 〇、放電電流電路111、電容器丨丨2 取 控延遲線（VCDL)113及邏輯電路114。傳入時脈斤號 CKREF供應至壓控延遲線（VCDL)113之輸入引線"5，使 得V C D L 11 3内之延遲元件鏈116將該時脈信號之延遲版本 OUT3/3輸出至輸出引線117上。傳入時脈信號CKREF之邊 緣與輸出時脈信號OUT3/3之對應邊緣之間的延遲係由存 在於VCDL 1 13之輸入引線1 18上的傳入電壓信號VCAP之 直流（DC)分量來判定。延遲元件鏈1 1 6之其他分接頭作為 輸出引線1 19及120延伸至VCDL 113之外。輸出引線120上 之信號OUT1/3輸出為CKREF之延遲版本的信號，但CKREF 與OUT1/3之間的延遲係CKREF與OUT3/3之間的延遲之三 • 分之一。輸出引線119上之信號OUT2/3輸出為CKREF之延

- 遲版本的信號，但CKREF與OUT2/3之間的延遲係CKREF 與OUT3/3之間的延遲之三分之二。 圖6為說明圖5之DLL之第一實施例101之操作的波形 圖。波形121說明在CKREF具有50/50工作週期時DLL之操 作。波形122說明在CKREF具有45/55工作週期時DLL之操 150878.doc 201126911 作。波形123說明在CKREF具有55/45工作週期時dll之操 作。在第一邊緣124上在傳入時脈信號CKREF之週期之時 間τι開始，對電容器112充電，以使得電容器ιΐ2上之電壓 VCAP以圖6中所說明之第一速率SU1增大。電容器112上 之電壓VCAP增大直至在時間T2信號〇UT3/3之第一邊緣 125為止。貫穿此時間，充電電流電路110正將電流IUP供 應至電容器節點126上，且放電電流電路！丨丨正自電容器節 點126傳導電流IDN ^ ιυρ之量值大於電流IDN之量值，因 此淨電荷添加至電容器〗12且電壓VCAp以如所說明之速率 SU1增大。 接著，在邊緣125上在時間T2開始，電容器112上之電壓 VCAP以速率SD1減小。電流IUP在時間T2停止流動，但電 流IDN持續流動’因此電荷接著自電容器n 2移除且電壓 VCAP如所說明減小。此情況持續直至在時間丁4信號

CKREF之下一邊緣127為止。如圖6中所說明，信號CKREF 之第一邊緣124及第二邊緣127定界信號CKREF之高脈衝。 在時間T4，放電電流電路U1停止自節點126汲取電荷，且 電容器112上之電壓VCAP貫穿信號CKREF之週期的剩餘時 間至邊緣128處貫貝上保持固定。p通道場效電晶體129用 以開始及停止IUP電流流動至節點126上。若控制電晶體 129為導電，則電流IUP流動。若控制電晶體129不導電， 則電流IUP不流動。由邏輯電路ι14輸出之信號G0UT作為 一控制信號供應至導體130及電晶體129之閘極上。當信號 CKREF為數位邏輯高位準且信號0ljT3/3為數位邏輯低位 】50878.doc -10- 201126911 準時，料體130上之控制信號G〇u丁具有低數位邏輯位 準，藉此使電晶體129導電。信號G〇UT為低位準且電晶體 129導電之時間週期在圖6之波形中標記為「充電」。 N通道電晶體131用以開始及停止mN電流自節點丨26之 流動。若控制電晶體丨3丨為導電，則電流IDN流動。若控制 電晶體131不導電，則電流mN不流動。信號ckref供應 至電晶體1 3 1之閘極上，以使得電晶體丨3丨將在信號ckref 具有數位邏輯高信號位準時導電。因此，.IDN電流在信號 CKREF具有高數位邏輯位準時流動，如圖6之波形中之標 記「放電」所指示。 VCAP在時間T1與時間T2之間增大之速率係藉由Iup之 量值減去IDN之量值來判定。VcAP在時間T2與時間丁4之 間減小之速率係藉由IDN之量值來判定。可藉由調整類比 控制信號CNTRLDN來調整IDN之量值。類比控制信號 CNTRLDN控制放電電流電路丨丨丨之控制電流源丨32。可藉 由調整類比控制信號CNTRLUP來調整IUP之量值，類比控 制信號CNTRLUP控制充電電流電路1 1 〇之控制電流源 13 3。在圖5中所說明之特定實例中’將流過充電電流電路 110之電流源133之電流設定為流過放電電流電路1丨丨之電 流源132之電流的兩倍大。 如圖5中所指示，壓控延遲線11 3包括延遲控制單元 (DCU)134以及延遲元件鏈116。DCU 134接收電壓信號 VCAP，且自該電壓信號VCAP產生供應電流IFILT。供應 電流IFIL T經由卽點及導體13 5供應至延遲元件鏈116。 150878.doc 201126911 由圖6之波形中之標記IFILT而識別的節點135上之直流DC 電壓之量值與電壓VCAP之DC分量大致成比例。同樣，經 由節點135供應至延遲元件鏈116之供應電流與電壓VCAP 之DC分量大致成比例。在圖6之波形121中，節點135上之 電壓為約1.0伏特。 圖5之電路形成一控制迴路，該控制迴路控制信號 CKREF與信號OUT3/3之間的延遲（延遲元件鏈116之延 遲），使得在CKREF之每一週期期間，供應至電容器112上 之電荷實質上等於在該週期期間自電容器112汲取之電 荷。因此，藉由設定電流IUP與IDN之相對量值，可設定 邊緣124與邊緣127之間的邊緣125之位置（見圖6)。在圖6之 波形121之實例中，將CKREF與OUT3/3之間的延遲設定為 500皮秒。在該實例中，CKREF之週期為2奈秒。 圖6之波形122說明在CKREF之工作週期為45/55時圖5之 DLL的操作。在圖5之DLL中，使充電電流IUP之量值的改 變與信號CKREF之工作週期的改變成比例。電流IUP因此 在45/55工作週期波形實例122中小於在50/50工作週期波形 實例121中之電流IUP。電壓VCAP在信號CKREF之第一邊 緣124與OUT3/3之第一邊緣125之間的增大速率因此具有 較平斜率SU2 »電壓VCAP在信號OUT3/3之第一邊緣125與 信號CKREF之第二邊緣127之間的減小速率為相同斜率 SD1，而與CKREF之工作週期無關。如上文所陳述，控制 迴路操作以調整信號CKREF與信號OUT3/3之間的延遲， 使得信號OUT3/3之第一邊緣125位於信號CKREF之兩個邊 150878.doc 12 201126911 緣124與127之間，使得在CKREF信號週期期間供應至電容 器112上之電荷等於在CKREF信號週期期間自電容器112汲 取之電荷。結果，CKREF與OUT3/3之間的延遲在45/55工 作週期波形實例1 22中與在50/50工作週期波形實例12 1中 實質上相同。圖5之節點135上之IFILT的電壓在圖6之 45/55工作週期波形實例122中與在圖6之50/50工作週期波 形實例121中相同（1.0伏特）。 圖6之波形123說明在CKREF之工作週期為55/45時圖5之 DLL的操作。因為電流iup之量值的改變與信號CKREF之 工作週期的改變成比例，所以電壓VCAP在信號CKREF之 第一邊緣124與OUT3/3之第一邊緣125之間的增大速率為 較陡斜率SU3。電壓VCAP在信號OUT3/3之第一邊緣125與 信號CKREF之第二邊緣127之間的減小速率為相同斜率 SD1，而與CKREF之工作週期無關。控制迴路操作以調整 信號CKREF與信號OUT3/3之間的延遲，使得信號OUT3/3 之第一邊緣I25位於信號CKREF之兩個邊緣124與127之 間’使得在CKREF信號週期期間供應至電容器丨丨2上之電 荷等於在CKREF信號週期期間自電容器i 12汲取之電荷。 結果，CKREF與OUT3/3之間的延遲在55/45工作週期波形 實例123中與在50/50工作週期波形實例121中實質上相 同。圖5之節點135上之IFILT的電壓在55/45工作週期波形 實例123中與在50/50工作週期波形實例121中相同（1.0伏 特）。 圖7為說明信號CKREF與OUT3/3之間的延遲時間如何在 150878.doc 13 201126911 45/55工作週期至55/45工作週期之範圍内無關於信號 CKREF之工作週期改變而實質上保持恆定於5〇〇皮秒的 圖。與圖3(先前技術）中所說明之先前技術的變化之延遲時 間與工作週期的關係相比，圖7中所說明之延遲時間與工 作週期的關係相對恒定。 存在可貫現充電電流電路11〇之許多方式。在圖5中所闡 述之簡化實例中，充電電流電路110供應一 IUP電流，該 IUP電流之量值隨CKREF之工作週期的改變按比例變化。 藉由切換兩個電流路徑而以此方式使IUP變化。此等電流 路徑中之每一者延伸通過同一電流源133。第一電流路徑 自N通道電晶體136之汲極延伸至N通道電晶體136之源 極且接著通過電流源13 3並延伸至接地節點。第二電流 路徑自N通道電晶體}37之汲極延伸至N通道電晶體137之 源極，且接著通過電流源133並延伸至接地節點。引導流 入至電流源133中之固定電流以視信號（：尺11奸之數位邏輯 位準而定而流過第一電流路徑或第二電流路徑。電流源電 流在信號CKREF之數位邏輯位準為數位邏輯高位準時僅流 過第二電流路徑。因此，流過第二電流路徑之平均電流歸 因於電容器143之濾波而與信號CKREF之工作週期成比例 變化。電流鏡射電晶體Π8及139將流過第二電流路徑之此 電流鏡射至電流iup中。電流IUP為流過電晶體139之源極 至沒極電流。 圖8為圖4之系統之DLL的第一實施合j 1 〇 1之特定實例的 圖。在圖8之實例辛，不存在（：1^7^1^1；1>控制輪入信號或 I50878.doc 201126911 CNTRLDN輸人信冑°充電電流電路iig及放電電流電路 111起被稱為電荷泵140。電容器112係實現為N通道場效 電晶體。DLL具有CKREF信號輸入引線141、輸入電流輸 入引線142、OUT3/3輸出引線144、OUT2/3輸出引線145及 OUT1/3輸出引線146。信號〇UT1/3相對於CKREF之延遲為 信號OUT3/3相對於CKREF之延遲的三分之一。信號

OUT2/3相對於CKREF之延遲為信號〇uT3/3相對於CKREF 之延遲的二分之二。vCDL U3之輸出引線U7&dLL ι〇1 之輸出引線144為同一導體。VCDL 113之輸出引線1 19及 DLL 101之輸出引線145為同一導體。vcDL 113之輸出引 線120及DLL 101之輸出引線146為同一導體。 圖9為圖8之電荷泵14〇的更詳細電路圖。第一開關電流 路控SCP1自供應電壓節點丨47、經由p通道電晶體148及p 通道疊接電晶體149、經由N通道電晶體136，且接著經由 N通道豐接電晶體1 5 〇並經由電流源n通道電晶體1 5 1延伸 至接地節點152。電晶體15〇及ι51形成一電流源153。流過 電流源15 3之電流為流過第二電流源15 4之鏡射電流的兩倍 大。電流源153上之「2X」標記及電流源154上之「IX」 標記指示此電流關係。電流源丨54中之電晶體155為對應於 電流源153中之電流源電晶體丨5 1的電流源電晶體。電流源 1 54中之電晶體1 56為對應於電流源1 53中之疊接電晶體1 5〇 的疊接電晶體。2X電流在電晶體13 6導電時流過此第一開 關電流路徑SCP1，且電晶體136在信號CKREF具有低數位 邏輯位準時導電。IUP電流與idN電流之相對量值可在電 150878.doc 15 201126911 路設計期間藉由改變電晶體139及158之大小來改變，或可 在電路操作期間藉由使用可程式化開關可程式化地改變電 晶體13 9及15 8之有效大小來改變。 第二開關電流路徑SCP2自供應電壓節點M7、經由p通 道電晶體138及P通道疊接電晶體157、經由n通道電晶體 1 3 7 ’且接著經由電流源153延伸至接地節點丨52。2χ電流 在電晶體13 7導電時流過此第二開關電流路徑scp2，且電 晶體13 7在信號CKREF具有高數位邏輯位準時導電。 電晶體1 39及13 8形成一電流鏡。電晶體1 58為對應於疊 接電bb體1 57之疊接電晶體。第三電流路徑cp3自供應電壓 節點147、經由電流鏡電晶體139、經由疊接電晶體158且 延伸至節點160。歸因於涉及電晶體丨3 9及丨3 8之電流鏡， 流入第三電流路徑CP3之此電流鏡射至流入第二開關電流 路從SCP2之電流。電晶體148及149經提供以使得電晶體 136上之負載與電晶體137上之負載實質上相同。電晶體 1 61、1 62及1 63為用以對雜訊濾波之電容。電晶體164及 165使疊接電晶體149、157及158之閘極電壓偏壓。增大輸 入電流IIN使閘極電壓減小，而減小輸入電流ΠΝ使閘極電 壓增大。 如上文結合圖5所解釋，當導體13〇上之信號gout處於 低數位邏輯位準時’則P通道電晶體丨29導電，且IUP電流 流過電晶體129並流至VCAP節點126。電流IUP為流過第三 電流路徑CP3之電流。當信號G〇uT處於高數位邏輯位準 時’則P通道電晶體129不導電且電流IUP不流動。 150878.doc •16- 201126911 放電電流電路111在信號CKREF處於高數位邏輯位準時 自VCAP節點126汲取IDN電流。IDN電流自VCAP節點 126、經由導電N通道電晶體131，且經由IX電流源154流 至接地節點152。當信號CKREF處於低數位邏輯位準時， 則N通道電晶體1 3 1不導電且IDN電流不流動。 若流過第三電流路徑CP3之電流不能夠流出至VCAP節點 1 2 6，則允許該電流流過P通道電晶體1 6 6且流至接地。控 制電晶體166在電晶體129不導電時導電。類似地’若不能 自VCAP節點126汲取流過電流源154之IX電流，則允許經 由N通道電晶體167汲取此IX電流。運算放大器168連接為 將必要電流供應至節點1 69或自節點1 69拉取必要電流，使 得節點169上之電壓保持等於節點126上之電壓的單位增益 放大器。電流源170以及電晶體171及172設定對疊接電晶 體150、174、172及156加偏壓的節點173上之電壓。電晶 體175及176提供濾波電容。 圖10為圖8之延遲控制單元（DCU)l 34之一實例的詳細電 路圖。DCU 134將變化之電壓信號VCAP轉換成控制經由 延遲線之延遲時間的穩定控制信號IFILT 1 84。此實例中 之控制信號IFILT 184為一供應電流，其量值與VCAP信號 之DC分量成比例。電壓VCAP設定電晶體179之閘極至源 極電壓。電壓VCAP減去跨電晶體179之閘極至源極電壓設 定跨電阻器1 80之電壓降，藉此設定電流1 8 1。電晶體1 77 及1 78形成一電流鏡。大電容1 83使所得鏡射電流1 82平 滑，使得節點135上之電壓在CKREF之多個週期内相對恆 150878.doc -17- 201126911 定。經由節點135輸出至延遲元件鏈n6之平滑電流184因 此類似地在CKREF之多個週期内為相對恆定的電流。電晶 體185、186及187使電流鏡之疊接電晶體ι88及ι89之閘極 電壓偏壓。電路190對疊接電晶體191及186加偏壓。使圖 10之DCU電路134之頻寬比整個DLL 101之頻寬高得多（>1〇 倍）。 圖1 1為圖8之延遲元件鏈π 6的更詳細圖。增大經由輸入 節點135供應至反相器192至197之供應電流IFILT 184的量 減小經由反相器鏈之傳播延遲，而減小經由輸入節點13 5 供應至反相器192至197之供應電流IFILT 184的量增大傳 播延遲。 圖12為圖8之DLL之第一實施例ι〇1的操作之方法2〇〇的 流程圖。在第一步驟（步驟201)中，將第一信號供應至一延 遲線以使得產生一第二信號。該第二信號為該第一信號之 一延遲版本。該第二信號相對於該第一信號延遲一「延遲 時間」。在該方法之一實例中，第一信號為圖8中之信號 CKREF ’且第二信號為圖8中之信號〇UT3/3。 在第二步驟（步驟2〇2)中，在第一信號之第一邊緣上開 始對電容器充電。此充電以第一速率持續直至第二信號之 第一邊緣為止。在該方法之一實例中，該電容器為圖8之 電容器112，該第一信號之第一邊緣為圖6之邊緣124，該 第二信號之第一邊緣為圖6之邊緣125，且該第一速率為圖 6之第一斜率sui。 在第二步驟（步驟203)中，在該第二信號之第一邊緣上 150878.doc •18- 201126911 開：對電容器放電。此放電以第二速率持續直至第一信鲈 之第二邊緣為止。在該方法之一實例中，豸第—信號：： 二邊緣為圖6之邊緣127 ’且該第二速率為圖6之斜率咖。 在第四步驟（步驟2〇4)中，控制延遲時間，使得在第-步：中對電容器充電的量等於在第三步驟中對電容器放： 的量。在該方法之-實例中，藉由控制由Dcu 134供應至 圖8之延遲線116的供應電流訊u控制延遲時間。儘管 控制延遲時間在此處闡述為第四步驟，但標記「第四、& 不指示次序或已完成先前列舉之步驟。控制延遲時:為^ 行中的控制功能，且在CKREF之許多週期内持續發生。 在第五步驟（步驟205)中，根據第—信號之工作週期而 調整第-速率，使得延料間實質域定且獨立於第一信 號之工作週期的改變。在該方法之一實例中，自ckref: 週期至週期相對逐漸地調整第一速率。若第一信號之工作 週期為45/55，則可調整第一速率為如圖6之波形122中所 說明之斜率SU2。若第一信號之工作週期為55/45，則可調 整第一速率為如圖6之波形123中所說明之斜率su3。再 次，如在第四步驟之狀況下，根據工作週期而調整第一速 率之此第五步驟不必按順序在已完成步驟2〇1至2〇4之後發 生。標S己「第五」並不指7F次序且並不需要已完成先前列 舉之步驟。與CKREF之頻率相比，以一相對慢的速率發生 對第一速率之調整。 圖13為圖4之DLL之第二實施例3 〇〇的電路圖。與圖5之 第一實施例101不同，圖13之第二實施例3〇〇以獨立於信號 150878.doc 19 201126911 CKREF之工作週期的速率對電容器301充電。在圖13中不 存在對應於圖5之電晶體136及137之電晶體。藉由控制電 流源302來設定對電容器3〇1充電之速率。經由鏡射電晶體 303及304來鏡射流過電流源3〇2之電流。允許此電流mp在 P通道電晶體305接通且導電時對電容器3〇1充電。藉由控 制電流源306以鏡射電晶體3〇7及308來設定對電容器3〇1放 電之速率。允許此放電電流IDN在n通道電晶體309接通且 導電時自電容器301流動。圖1 3之VCDL 3 1 0及邏輯閘3 11 具有與圖5之VCDL 113及邏輯閘114相同之構造。 圖14為說明圖13之第二實施例3〇〇之操作的波形圖。波 开’ 3 12說明在信號CKREF具有50/50工作週期時DLL 300之 操作。波形313說明在信號CKREF具有45/55工作週期時 DLL 300之操作。波形314說明在信號CKREF具有55/45工 作週期時DLL 300之操作《當信號GOUT處於數位邏輯低 位準時’ P通道電晶體305導電（IUP流動），且N通道電晶體 3 09不導電（IDN不流動）。在第一邊緣3丨5上在傳入時脈信 號CKREF之週期之時間T1開始，藉由電流IUP對電容器 301充電。電容器301上之電壓VCAP增大。此充電之速率 獨立於#说CKREF之工作週期，且係藉由控制信號 CNTRLUP設定。充電之持續時間獨立於信號CKREF之工 作週期。 接著’在信號OUT3/3之第一邊緣316上開始，藉由電流 IDN對電谷益301放電。當彳§號GOUT處於數位邏輯高位準 時’ P通道電晶體305不導電（IUP不流動），但N通道電晶體 150878.doc •20· 201126911 309導電（IDN流動）。電容器301上之電壓VCAp因此開始減 小。電容器301上之電壓之減小持續直至信號ckref之第 二邊緣3 17為止。自時間T2至時間T9的電容器3〇1之放電之 持續時間因此獨立於信號CKREF之工作週期。放電之速率 亦獨立於信號CKREF之工作週期，且係藉由控制信號 CNTRLDN設定。因此，圖14之工作週期實例312至314中 之每一者的VCAP波形相同。在圖13之〇1^ 3〇〇中信號 CKREF之第一邊緣315及第二邊緣317定界信號CKREF之週 期。在貫穿此週期之所有時間，對電容器3〇1充電或放 電。判定充電何時停止及放電何時開始的信號〇υτ3/3之 第一邊緣316為信號CKREF之第一邊緣315的延遲版本。 圖I5為圖I3之DLL之第二實施例3〇〇之操作之方法4〇〇的 流程圖。在第-步驟（步驟他）中’將第—信號供應至一延 遲線以使得產生H號。該第二信號為該第_信號之 一延遲版本。該帛二信號相對於該第一信號延遲—「延遲 時間」。在該方法之-實例中，該第一信號為圖13中之信 號CKREF，且該第二信號為圖13中之信號OUT3/3。 在第二步驟（步驟402)中，在第一信號之第一邊緣上開 始對電容器充電。此充電以第一速率持續直至第二信號之 第一邊緣為止。在t女太、土 + ^ 社°哀方法之一貫例中，該電容器為圖1 3之 電容益301，該第一位妹Α ^ 5虎之第一邊緣為圖1 4之邊緣3 1 5，該 第二信號之第—邊緣為圖14之邊緣3 16。該第-速率獨立 於第-信號之工作週期。自時間Tl至時間丁2的充電之持續 時間亦獨立於第一信號之工作週期。 150878.doc -21 . 201126911 在第三步驟（步驟403)中，在第二信號之第一邊緣上開 始對電容器放電。此放電以第二速率持續直至第—信號I 第二邊緣為止。在該方法之一實例中，第一信號之第二邊 緣為圖14之邊緣317。該第二速率獨立於第一信號之工作 週期。自時間T2至時間T9的放電之持續時間亦獨立於第一 信號之工作週期。 在第四步驟（步驟404)中，控制延遲時間，使得在第二 步驟中對電容器充電的量等於在第三步驟中對電容器放電 的量。儘管控制延遲時間在此處闡述為第四步驟，但標記 「第四」並不指示次序或已完成先前列舉之步驟。控制延 遲時間為進行中的控制功能，且在CKREF之許多週期内持 續發生。 儘管上文出於指導之目的而描述某些特定實施例，但此 專利文件之教示具有一般適用性且並不受限於上文所描述 之特疋貫施例。在第一實施例中，可變化充電電流或放電 電流，以使得其相對於輸入信號之工作週期之改變按比例 改變。可使用不同於用於上文所闡述之實例中之特定邊緣 的時脈邊緣來開始及停止電容器充電及放電。可使充電電 流或放電電流中任一者或兩者可以軟體加以程式化。可藉 由由系統CPU執行之USB驅動器軟體來設定控制電流 CNTRLDN及CNTRLUP。驅動器軟體將數位控制值供應至 軟體可程式化電流源，該等軟體可程式化電流源又將電流 CNTRLDN及CTRLUP分別供應至可控電流源306及302。輸 出信號01；丁3/3、〇11丁2/3及〇1；丁1/3用以啟用多級1；88信號 150878.doc •11 · 201126911 艇動益之諸個級。替代如 ^φ 文所說明之實例中最初將電荷 添加至電容器且接著在第—作 电何 /甘^ — 乜唬之週期期間移除該電荷， 在八他貫例中，可最初自 y作 目书谷裔移除電荷且接著可將該電 :恢復回至其他實例中之電容器令。儘管在上文之實例t 2用料極性之邊緣起始及終止充電及放電，但此等極性 為貫例°在其他實财可使用具有相反極性之信號邊 緣。儘管供應電流在上文中描述為用以控制延遲線之延遲 時間之控制信號之類型的實例，但在其他實例中可使用控 制延遲線之延遲時間之控制信號的其他實例。因此，可^ 不脫離下文所闡述之【申請專利範圍】之範喻的情況下實 踐對所描述之特定實施例之各種特徵的各種修改、調適及 組合。 【圖式簡單說明】 圖1(先前技術）為一延遲鎖定迴路（DLL)之圖，該延遲鎖 定迴路（DLL)在輸入引線2上接收傳入時脈信號CKREF且在 輸出引線3、4及5上輸出CKREF之三個延遲版本； 圖2(先月）技術）為說明圖1之DLL之操作的波形圖； 圖3(先前技術）為展示圖iiDLL中之信號ckref與信號 OUT3/3之間的延遲如何根據信號CKREF之工作週期而改 變的曲線圖； 圖4為根據一新穎態樣之系統1 〇〇的簡化圖； 圖5為圖4之系統之DLL之第一實施例101的電路圖； 圖6為說明圖5之DLL之第一實施例101之操作的波形 圖； 150878.doc -23- 201126911 圖7為說明圖4之DLL 101中之信號CKREF與OUT3/3之對 應邊緣之間的「延遲時間」如何無關於信號CKREF之工作 週期改變而實質上保持恆定的圖； 圖8為圖4之DLL之第一實施例1 〇 1之特定實例的圖； 圖9為圖8之DLL之電荷泵14〇的電路圖； 圖10為圖8之DLL之延遲控制單元（DCU) 134的電路圖； 圖11為圖8之DLL之延遲元件鏈116的電路圖； 圖12為圖8之DLL之第一實施例的操作之方法2〇〇的流程 圖； 圖13為圖4之系統之DLL之第二實施例300的電路圖； 圖14為說明圖13之DLL之第二實施例3〇〇之操作的波形 圖；及 圖15為圖13之DLL之第二實施例300之操作之方法4〇〇的 流程圖。 【主要元件符號說明】 1 延遲鎖定迴路（DLL) 2 輸入引線 3 輸出引線 4 輸出引線 5 輸出引線 6 電容器 7 可程式化電流源 8 可程式化電流源 9 電路/濾波器 150878.doc .24- 201126911 10 反相器鏈 11 NOR閘 12 波形 13 波形 14 波形 100 系統 101 延遲鎖定迴路（（DLL) 102 多級驅動器 103 驅動器 104 驅動器 105 驅動器 106 通用串列匯流排（USB)纜線 107 引線 108 引線 109 導體 110 充電電流電路 111 放電電流電路 112 電容器 113 壓控延遲線（VCDL) 1 14 邏輯電路/邏輯閘 115 輸入引線 116 延遲元件鏈 117 輸出引線 118 輸入引線 150878.doc -25- 201126911 119 輸出引線 120 輸出引線 121 波形 122 波形 123 波形 124 信號CKREF之第一邊緣 125 信號OUT3/3之第一邊緣 126 電容器節點/VCAP節點 127 信號CKREF之第二邊緣 128 邊緣 129 P通道場效電晶體 130 導體 131 N通道電晶體 132 控制電流源 133 控制電流源 134 延遲控制單元（DCU) 135 節點及導體 136 N通道電晶體 137 N通道電晶體 138 電流鏡射電晶體/P通道電晶體 139 電流鏡射電晶體 140 電荷泵 141 CKREF信號輸入引線 142 輸入電流輸入引線 150878.doc -26- 201126911 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 160 161 162 163 164 165 166 167 電容器 OUT3/3輸出引線 OUT2/3輸出引線 OUT1/3輸出引線 供應電壓節點 P通道電晶體 P通道疊接電晶體 N通道疊接電晶體 電流源N通道電晶體 接地節點 電流源 電流源 電晶體 電晶體 P通道疊接電晶體 電晶體 節點 電晶體 電晶體 電晶體 電晶體 電晶體 P通道電晶體 N通道電晶體 150878.doc -27- 201126911 168 運算放大器 169 節點 170 電流源 171 電晶體 172 電晶體 173 節點 174 電晶體 175 電晶體 176 電晶體 177 電晶體 178 電晶體 179 電晶體 180 電阻器 181 電流 182 鏡射電流 183 電容 184 控制信號IFILT/供應電流IFILT 185 電晶體 186 電晶體 187 電晶體 188 電晶體 189 電晶體 190 電路 191 電晶體 150878.doc -28 - 201126911 192 反相器 193 反相器 194 反相器 195 反相器 196 反相器 197 反相器 300 延遲鎖定迴路（DLL) 301 電容器 302 控制電流源 303 鏡射電晶體 304 鏡射電晶體 305 P通道電晶體 306 控制電流源 307 鏡射電晶體 308 鏡射電晶體 309 N通道電晶體 310 壓控延遲線 311 邏輯閘 312 波形 313 波形 314 波形 315 信號CKREF之第一邊緣 316 信號OUT3/3之第一邊緣 317 信號CKREF之第二邊緣 150878.doc 29- 201126911

CKREF CNTRLDN CNTRLUP CP3 GOUT IFILT IUP, IDN SCP1 SCP2 VCAP 信號 類比控制信號 類比控制信號 第三電流路徑 信號 供應電流 電流 第一開關電流路徑 第二開關電流路徑 電壓信號 150878.doc -30-

Claims (1)

1. 201126911 七、申請專利範圍： 1· 一種方法，其包含： (a) 將一第一信號供應至一延遲線，藉此產生一第二信 5虎，其中該第一信號具有一工作週期，其中該第二信號 為該第一信號之一延遲版本，且其中該第二信號相對於 該第一信號延遲一延遲時間； (b) 在該第一信號之一第一邊緣上開始對一電容器充 電，且以一第一速率對該電容器持續充電直至該第二信 號之一第一邊緣為止； ⑷在該第二信號之該第一邊緣上開始對該電容器放 電’且以一第二料對該電纟器持續放電直i該第一信 號之一第二邊緣為止；及 人 ° (d)控制該延遲時間，伸溫力 1使付在(b)中對該電容器充電纪 里#於在（C)中對該電容器放電的— 時間實質上獨立於該第一作泸 侍忒延ϋ Ύ 5 仏旒之邊工作週期之改變。 2.如凊求項1之方法，其進一步包含·· 又 ⑷根據該第-信號之該卫作週期調整 第二速率中之至少一者。 Λ 迷率及句 3·如請求項2之方法，其中該第—信號 第二邊緣中之-者為一上升邊緣’其中該邊緣及言 第—邊緣及該第二邊緣中之另— "仏唬之t: 中該第-信號之該第_邊緣及 ^下降邊緣，幻 號之-脈衝。 及。亥弟二邊緣定界該第叫 4.如請求項1之方法 其中該第_ 饴號之該第 一邊緣及該 150878.doc 201126911 第二邊緣定界該第一信號之一週期，其中該第二信號之 該第一邊緣為該第—信號之該第-邊緣之-延遲版本， ’、中對δ亥電谷器充電之該第一速率無關於該第一信號之 該工作週期的改變而自該第一信號之週期至週期實質上 保持恆定’且其中對該電容器放電之該第二速率無關於 該第一信號之該卫作週期的改變而自該第—信號之週期 至週期實質上保持恆定。 ’ 5_如請求項1之方法，其進一步包含： 將該電容器上之—電壓信號轉換成—控制電流；及 將該控制電流供應至該延遲線，其中該第一信號在⑷ 中供應於該延遲線之-輸人引線中，且其中該第二信號 在（a)中自該延遲線之一輸出引線輸出。 月求項2之方法，其中⑷之該控制及⑷之該調整在該 第一信號之許多週期内在恆定的基礎上發生。 7_如請求項2之方法，其中在（e)中調整該速率以相對於該 第一信號之該工作週期之改變按比例改變。 8. 如請求項1之方法，其進一步包含： (e)藉由供應一設定該第一速率及該第二速率中之至少 一者的控制信號來程式化該延遲時間。 9. 一種電路，其包含： 電谷器，其在一第一信號之一第一邊緣上開始充電 並持續充電直至一第二信號之一第一邊緣為止，且在該 第二信號之該第一邊緣上開始放電並持續放電直至該第 一信號之一第二邊緣為止； 150878.doc 201126911 一充電電路，其將電荷供應至該電容器； 一放電電路，其自該電容器移除電荷； 一壓控延遲線（VCDL)，其具有一第一輸入引線、-第 二輸入引線及一輸出引線，其中該第一信號存在於該 VCDL之g第一輸入引線上，其中該vcdl之該第二輸入 引線麵接至該電容器’其中該第二信號存在於該％沉 之6玄輸出引線上，其中該第二信號為該第-信號之-延 遲版本且相對於該第—信號延遲—延遲時間，且其中該 ^遲時間實質上恆定且獨立於該第-信號之工作週期之 改變；及 ’ 1 —笫一輸 ^外-—矛一榭八5丨線 一剧出引線’其中該第—信號存在於該邏輯電路之該 第輸入引線上’其中該第二信號存在於該邏輯電路之 該第二輪人3丨彡合， 、，，，且其中該邏輯電路之該輸出引線耦 接至该充電電路之—輸入引線。 10.如請求項9之雷踗，甘山1 η - ^ 中該第一信號之該第一邊緣及該 弟一邊緣定界兮楚 > & 第一_ > ―“唬之一脈衝，其中該電容器在該 該第-h 邊緣處開始以一速率充電並持續直至 第一以之該第_邊緣為纟， -信號之該工作週期而調整。 4率根據㈣ 11.如請求項9之雪 第二邊緣定界其中該第—信號之該第—邊緣及該 之該第-邊一週期，且其中該第二信號 本。 °亥第一化號之該第-邊緣之-延遲版 150878.doc 201126911 12. 如請求項1 〇之電路， 得該速率與該第一信 變。 其中該充電電路調整該速率，以使 號之該工作週期之改變成比例地改 13.如請求項12之電路，苴 甲目及第一信號之該第一邊緣之 -時間至該第二信號之該第 第邊、，象之 路將電荷供應至一電容器節點，、广時間，該充電電 且該放電電路自該電容 益即點移除電荷，且其中該 點。 τ茨冤奋态耦接至該電容器節 14·如請求項9之電路，其中該充電電路包含： -第-開關電流路徑’其通過—電流源； -第二開關電流路徑，其通過該電流源，其中該第一 關電机路徑及該第二開關電流路徑切換，使得一電流 母次僅流過該第-開關電流路徑及該第二開關電流路徑 者其中電μ在5亥第一信號具有一第一數位邏輯 位準時流過該第一開關電流路徑，且其中電流在該第一 k號具有一第二數位邏輯位準時流過該第二開關電流路 徑；及 一第三電流路徑，其延伸至該電容器，其中通過該第 三電流路徑之電流鏡射至流過該第二開關電流路徑之電 流0 15.如請求項9之電路，其中該VCDL包括一延遲控制單元 (DCU)電路及一延遲元件鏈，其中該vcDL之該第二輸入 引線為該DCU之一輸入引線’其中該DCU將一控制電流 供應至該延遲元件鏈，其中該VCDL之該第一輸入引線 150878.doc •4· 201126911 為該延遲元件鏈之一資料輸入弓丨線，且其中該VCDLi 該輸出引線為該延遲元件鏈之—資料輸出引線。 16. —種電路，其包含： 一延遲線，其將一第一信號延遲一延遲時間且藉此產 生一第二信號，其中該第一信號具有一工作週期； 一電容器；及 用於如下操作之構件：對該電容器充電、對該電容器 放電、將該電容器之一引線上之_電壓信號轉換成一控 制信號，及使用該㈣信號㈣m延遲線，使得該延遲 時間實質上獨立於該第—信號之該卫作週期之改變。 17. 如請求項16之電路’其中該構件以—速率對該電容器充 電’該速率與㈣-信號之該工作週期之改變成 調整。 181請求項16之電路’其中該構件以-第-速率對該以 益充電’該第—速率實質上獨立於該第-信號之該工个 週期’且其中該構件以一第二速率對該電容器放電，^ 第二速率實質上獨立於該第—信號之該工作週期。 19.如請求項16之電路’其中該構件在該第一信號之—第_ 邊緣之-時間開始對該電容器充電並持續對該電容 電直至该第二信號之一第—邊緣之一時間為止，且 該構件在該箆-托八 —k號之該第一邊緣之該時間開始 容=電並持續對該電容器放電直至該第一信號::; 一邊緣之一時間為止。 ， 如明求項19之電路’其中該第-信號之該第-邊緣及t 150878.doc 201126911 第二邊緣定界該第一信號之一脈衝，且其中該第二信號 之該第一邊緣為該第一信號之該第—邊緣之一延遲版 本。 21. 如請求項19之電路，其中該第一信號之該第一邊緣及該 第二邊緣定界該第一信號之一週期，且其中該第二信號 之該第一邊緣為該第一信號之該第一邊緣之一延遲版 本。 22. 如請求項16之電路’其中該構件接收—延遲時間控制輸 入信號，且使用該延遲時間控制輪人信狀定該延遲時 150878.doc