TW201119015A - Semiconductor-on-insulator with back side support layer - Google Patents

Semiconductor-on-insulator with back side support layer Download PDF

Info

Publication number
TW201119015A
TW201119015A TW099123144A TW99123144A TW201119015A TW 201119015 A TW201119015 A TW 201119015A TW 099123144 A TW099123144 A TW 099123144A TW 99123144 A TW99123144 A TW 99123144A TW 201119015 A TW201119015 A TW 201119015A
Authority
TW
Taiwan
Prior art keywords
insulator
layer
substrate
region
wafer
Prior art date
Application number
TW099123144A
Other languages
English (en)
Other versions
TWI509780B (zh
Inventor
Stuart B Molin
Paul A Nygaard
Michael A Stuber
Original Assignee
Io Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Io Semiconductor Inc filed Critical Io Semiconductor Inc
Publication of TW201119015A publication Critical patent/TW201119015A/zh
Application granted granted Critical
Publication of TWI509780B publication Critical patent/TWI509780B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

201119015 六、發明說明： C發明戶斤屬之技術領域】 相關申請案之交互參照 本專利中4案基於2GG9年7月15日提出巾請之美國 臨時專射請案第61/225,914號，主張優㈣。美國臨時 專利申請案第61/225,914號之内容係併入本文中以供參 考。 發明領域 所描述之本發明大致上關於絕緣體上半導體元件及加 工，且更特別的是關於提供結構支撐予絕緣體上半導體元 件中的主動層。 t先前标;3 發明背景 絕緣體上半導體(SOI)技術在1990年代晚期首度商業 化。SOI技術界定的特徵為形成電路的半導體區域係藉由 電絕緣體層與整體基板分隔。此絕緣體層一般為二氧化 矽。選擇二氧化矽的原因在於其可藉由氧化晶圓而形成在 矽的晶圓上，且因此可接受有效率的製程。SOI技術之有 利方面直接源自於絕緣體層使主動層與整體基板電氣絕緣 的能力。如本文及附帶之申請專利範圍中所使用者，在S〇i 結構上形成信號處理電路之區域係稱為整體基板之主動 層。 第1圖中顯示SOI晶圓100。此晶圓包括基板層1 〇 1、 絕緣體層102，及主動層103。基板一般為一例如石夕之半導 3 201119015 體基材μ緣體層1G2為介電f，其料為透過基板層ι〇ι 之氧化形成之二氧化秒。主動層1Q3包括摻雜劑介電質、 多晶石夕、金屬層、鈍化層’以及在電路刚已形成於其中 後存在的其他層。電路1G4可包括金屬布線；例如電阻器、 電容器及導體之被動元件；以及例如電晶體之主動元件。 如本文及附帶之中請專利範圍中所使用者，s〇l晶圓1〇〇 之「頂部」意指頂表面105，而SOI晶圓1 〇〇之Γ底部」 思才a底表面106。不管SOI晶圓1 〇〇相對於其他座標系統 的相對位向，自SOI晶圓1〇〇移除層，或增添層至s〇I晶 圓100，此位向架構固定不變。因此，主動層總是位 在絕緣體層102之「上方」。此外，不管SOI晶圓1〇〇相 對於其他座標系統的相對位向’自SOI晶圓1〇〇移除層， 或增添層至SOI晶圓1 〇〇 ’以主動層1 〇3之中心為原點且 朝向底表面106延伸的向量’將總是指在SOI結構之「背 側」的方向。 半導體元件大部分普遍地是在大晶圓上大量製造，該 晶圓包含許多稱為晶粒的個別元件。大量加工為半導體製 造具有最小限度可變成本製造之特徵的理由之一。晶粒並 未個別加工，直至整個製程之極後期階段。自晶圓取出個 別晶粒之製程稱為單一化。標準單一化方法包括晶圓鑛切、 劃線及斷裂、雷射切割及其他方法。所有此等單一化方法 具有對個別晶粒造成應力的潛在性’且亦可能造成住何所 得元件的缺陷。SC)I元件因為主動層薄，尤其容易受到此 等形式之製造疏失的影響，且因此與使用於傳統半導體元 201119015 件之較厚的整體基板相較，較無法保護所包含的電路。在 單一化期間感應的應力可造成主動電路的塑性變形及晶圓 翹曲’其可造成例如滑移及差排產生之矽晶體缺陷。此等 狀況將顯著地降低所得元件之電氣效能及產品良率。 現存有各種不同的方法以在加工期間對電路提供穩 定性。一著名的方法涉及在原始晶圓上之個別晶粒被薄化 或單一化之前，將一支撐結構附接至該晶圓。舉例而言， 在單一化或薄化期間，一支撐操作晶圓可附接至該主動層 以增添支撐予主動層。此操作晶圓一般將保留在主動層上 且形成最終元件之一部分。另一解決薄化期間對傳統半導 體元件提供穩定性之方法為選擇性地薄化支組晶粒周圍之 邊界中的晶圓材料。此方法容許個別元件的基板被薄化， 另一方面仍成組地被支樓以供進一步加工。 C發明内容3 發明概要 在本發明之一實施例中，揭露一種積體電路。該積體 電路包含來自一絕緣體上矽晶圓之一絕緣體上矽晶粒。該 絕緣體上石夕晶粒係由一主動層、一絕緣體層及一基板組 成。該基板係由一挖空的基板區域及一支撐區域組成。該 基板區域係與該絕緣體層接觸。該支撐區域係建構成當該 絕緣體上矽晶粒自該絕緣體上矽晶圓單一化出來時，提供 大部分所需之安定力予該絕緣體上矽晶粒。 在本發明之另一實施例中，揭露一種積體電路。該積 體電路包含一來自絕緣體上矽晶圓之一絕緣體上矽晶粒。 5
S 201119015 該絕緣體切晶㈣ϋ動層、—絕緣體層、—基板及 一強化層喊。該基板係由1㉔基㈣域及—支撐區 域組成。耗化層係設置於_空的基板區域巾。該支樓 區域及該強化層係建構成聯合動作，以供當絕緣體上石夕晶 粒自絕緣體切晶圓單—化出來時，提供大部分所需之安 定力予該絕緣體上矽晶粒。 在本發明之另一實施例中，揭露一種製造一積體電路 之方法。财法包含在-輯體切日日日圓之—主動層中形 成該積體電路之絲f路的㈣。該方法另外包含自該絕 緣體上碎晶圓上之—絕緣體切晶粒去除—部分基板，以 形成該基板中之一挖空的基板區域及該基板中之一支撐區 域的步驟。該方法另外包含將該絕緣體上矽晶粒自一無操 作絕緣體上;ε夕晶圓單一化出來的步驟。 圖式簡單說明 第1圖例示說明根據習知技術之SOI元件的結構圖。 第2圖例示說明根據本發明之具有一基板支撐區域之 一 SOI結構的結構圖。 第3圖例示說明根據本發明之具有一基板支撐區域的 一 SOI結構之上下倒置視圖的結構圖。 第4圖例示說明根據本發明之製造具有一基板支撐區 域之一積體電路的方法之製造流程圖。 第5圖例示說明根據本發明之包括具有基板支撐區域 之個別晶粒的一 §〇1晶圓之上下倒置視圖。 第ό圖例示說明根據本發明之具有一強化層的一 S01 201119015 結構之結構圖。 第7圖例示說明根據本發明之具有與該SOI主動層接 觸之一強化層的SOI結構之結構圖。 第8圖例示說明根據本發明之在—強化層基板上具有 一強化層的一 SOI結構之結構圖。 第9圖例示說明根據本發明之包含—接合線之一強化 層的一 SOI結構之結構圖。 第1〇圖例示說明根據本發明之製造具有一強化層之 一積體電路的方法之製造流程圖。 C實施方式J 較佳實施例之詳細說明 現將詳細提及所揭露發明之實施例，該等實施例中之 一或多個例子係例示說明於附帶的圖式中。每一例子係藉 由解釋說明本發明技術之方式來提供，而㈣為本發明^ 術的限制。事實上，熟習該項技術者將明瞭，在未偏離本 發明之精神與料之下’可對本發明技術進行改良及變 化。舉例而言，被例示說明或描述成—實施例之部分的特 徵可與另-實施例-起制以產生又另—實施例。因此， 所欲為本發明之標的物涵蓋落於附帶之中請專利範圍及其 等效物之範疇内的此等改良及變化。 〃 本發明之實施例係為提供有效切予迎結構而預 備。此支财在整個製程過財及當⑽結構配置成獨立 元件時，提供給SOI結構。本發明之實施例可額外地提供 改良的散熱效能，另-方面保留伴隨SOI構造之有利的電 201119015 元件特性。此外，具有上述優點的元件可根據本發明，利 用對最常使用於半導體工業之製造方法進行極些微改良來 製造。假定與現有製造方法的相容性得避免可面對新穎半 導體解決方案所需之接近無法克服的製造成本投資，這是 極大的優點。本發明之貫施例經由背侧加工之應用、多部 分之SOI基板層的去除、s〇I絕緣體層之任擇的部分或完 全去除，以及在SOI結構之背側上呈變化構形的強化層之 任擇的部分或完全沉積來達到此等結果。 根據本發明之S ΟI結構可參考第2圖來描述。第2圖顯示 SOI晶粒200之截面圖，其包含主動層1〇3、絕緣體層1〇2， 及基板1(H。SOI晶粒200已自SOI晶圓1〇〇單一化出來。基板 101係由挖空的基板區域2〇1及支撐區域2〇2 ^支撐區域2〇2 係與絕緣體層102接觸。支撐區域202係建構成當s〇I晶粒 200自SOI晶圓1〇〇單一化出來時，提供大部分所需之安定力 予该SOI晶粒200。藉此，個別晶粒在缺乏獨立的支撐結構 下，能可靠地自SOI晶圓1〇〇單一化出來，而未遭受與應力 有關的損害。 根據本發明之支撐區域202的圖案可參考第3圖來描 述。第3圖顯示SOI晶粒2〇〇之上下倒置視圖。基板材料 可自基板101去除以形成挖空的基板區域2〇1，其暴露絕緣 體層102且係由形成支撐區域2〇2之餘留基板材料的邊界 所環繞。在本發明之特定實施例中，挖空的基板區域2〇ι 中的基板材料未完全去除，而是僅使挖空的基板區域2〇1 中的基板薄化。此等實施例使得散熱特性及支撐特性得以 201119015 依所欲達到平衡。在本發明之特定實施例中，挖空的基板 區域201係形成比標準框架更複雜的圖案。此等實施例使 知散熱特性、電氣特性及支撐特性之間得以如下文所述般 達到平衡。 自支撐區域202及挖空的基板區域2〇1去除基板材 料，提供有利的特性予晶粒200。當晶圓之基板已去除時， 因為熱不再需要經由基板擴散而散逸至主動層附近， 顯著改良晶粒之散熱能力。然而，在去除整個基板之實施 例中，固持主動層之餘留晶圓極薄。在一些製程中，餘留 日日圓的厚度將僅有20微米（μηι)。如上文中所述，餘留晶圓 f際上將是易碎的且易於斷裂。然而，支樓區域2〇2可提 供結構強度予晶粒，使得晶圓結構上維持穩固以供進一步 力口工。此外，使支樓區域202具有特定圖案可改良形成於 主動層H)3中之電路的電氣效能。再者，由支樓區域搬 提供之支樓可消砰與例如操作晶圓之額外支樓結構有關聯 的缺點。因為即使在單一化之後，支撐區域仍保留成 為個別晶粒之-部分，根據本發明之特定實施例的二積體 電路可在前側或背側上進一步加工，且 力J自任一側製作 與主動層103中之電路的電氣接點。 在本發明之特定實施例中，亦去除絕緣體層ι〇2以形 成挖空的絕緣體區域。因為絕緣體層102的導熱性—俨^ 比基板101差’此等實施例提供增進的散熱特性。如前文 中所述，二氧化石夕在現代則技術中為無所不在的絕^體 層。在絕對溫度300度(K)之溫度下，二氣化石夕之導熱性為 9 201119015 每公尺每度絕對溫度大約1·4瓦特（W/m*K)。在相同溫度 下，整體矽基板的導熱性大約為13〇 w/m*K。因此，根據 本發明’絕緣體區域的去除可大幅增進元件之散熱能力。 挖空的絕緣體區域及挖空的基板區域非必須是相鄰 的’反倒是絕緣體層102及基板ιοί可以不同方式形成圖 案以暴露上述層的不同部分。在本發明之特定實施例中， 基板101及氧化物層102係以呈現不同圖案的方式去除。 在本發明之特定實施例中，此等圖案是相同的，然而在其 他實施例中是不同的。去除絕緣體層1〇2對於位在其上方 的任何電路可造成顯著的傷害。因此’在本發明之特定實 施例中’使絕緣體層102形成圖案以留下位在主動層1〇3 中主動元件下方的絕緣體材料。因此，此等實施例使得散 熱特性、支撐特性’及電氣特性之間得以依所欲達到平衡。 在本發明之特定實施例中，氧化物層102未完全去除反而 是在挖空的絕緣體區域中被薄化。 在本發明之特定實施例中，挖空的基板區域覆蓋SOI 晶粒上之主要部分的信號處理區域。SOI晶粒之信號處理 區域一般為晶粒的區域，其中產生大部分的熱。因此，藉 由去除位在信號處理區域正下方的基板，大幅地增進晶粒 的散熱能力，且暴露區域愈多，此優點更增進。雖然基板 區域之強化特性亦減小，當挖空的基板區域201超過大部 分之由SOI晶粒之信號處理區域所覆蓋的總面積時，符合 南度有利的利益交換點。 根據本發明之製造積體電路的方法可參考第4圖來描 10 201119015 述。在本發明之特定實施例中，一製造積體電路的方法係 在步驟400中，以製備用於加工之SOI晶圓開始。此步驟 包含如同使用SIM0X或植入及切割方法所製造之由位在 二氧化矽絕緣體上方之主動矽層所組成之SOI晶圓之實際 製造。此步驟亦可包含購買預製之SOI晶圓及其製備以供 進步加工0 在本發明之特定實施例中，在步驟400之SOI晶圓的 製造之後’隨後是步驟401之形成SOI晶圓主動層中的主 動電路。在此步驟期間及在此層中形成的電路可包括但不 受限於例如 CMOS、BiCMOS、SiGe、GaAs、InGaAs 及 GaN的技術。此電路可包含：例如二極體及電晶體之各種 不同的主動元件；例如電阻器、電容器及導體之各種不同 被動元件，以及例如金屬線及貫孔之路由電路。可進行各 種不同的光微影術及化學沉積步驟以制定此電路。 在本發明之特定實施例中，在S〇i晶圓之主動層中的主 動電路形成之後，隨後是步驟4〇2之使用背側加工自S0I晶 圓之背側去除基板。在本發明之特定實施例中，基板可單 獨地或組合地使用機械及化學手段去除。舉例而言，機械 研磨可使用於將基板材料自大約8〇〇微米（μιη)之初始厚度 薄化至大約20 μηι。在本發明之特定實施例中，步驟4〇2係 藉由使用機械研磨以去除大部分的基板材料且最終的2_1〇 μιη係使用電§_㈣或濕式钱刻以去除而達成。若基板為 矽基板材料的最終厚度可利用例如K0H或TMAH之濕式 姓刻去除。基板材料的最終厚度亦可利用乾式電⑽刻來 201119015 去除。基板可利用高精荦声 速率比例意指自晶圓背側二去除，刻 對於不料#m 之所絲板㈣的速率相 去除所有基板直至包_=^1比例可能極端高以供 刻擒止層的包社氧化物物’故絕緣縣係為當作钮 料去=本發明之特定實施例中，執行步驟術中之基板材 =::=述之任何形成_結構。在能夠 ^的本發明之特定實施财，環繞每—晶粒周 :呈現-圖案的方式留下光罩材料。在晶圓上之每一 Γ學此圖案。使用紅外線對準、χ-射線對準、雙面 =或其他適用之對準方法，可達到與存在於晶圓前 對準。接著較佳地使用前述的方法蝴基板材 另-方面維持光罩材料為實質未钱刻。在本發明之特 弁罝」:]巾鮮材料為—光阻。在另-特定實施例中， 料為所謂的二氧化石夕、氮化石夕或其他 之硬 質光罩。 在本發明之特定實施例中，在步驟術之去除基板材 :之^ ’隨後是步驟403之去除S0I絕緣體層以形成一挖 人巴緣體區域。如上文中所述，絕緣體層可完全去除， 面薄化且保持比原始厚度更薄，或可用使挖空的絕緣 體層开V成如上述數_案中任—者之方式來錄。此等圖 2可使用標準賴f彡技術或選擇性化學汽相沉積來形成。 專化、、、邑緣體層必須小心地進行以避免損害主動層。雖然僅 12 201119015 需要約1 nm之單層絕緣體材料，薄化可能受限於原始絕緣 體的均一性。舉例而言，若初始層以具有大於5 nm之變異 開始，則用於絕緣體去除之傳統方法將無法留下小於5nm 之最終層。此外，此等圖案可建構成利用有利的交換以達 遮蔽主動層之電路的程度及所得之s〇I結構有效散熱的裎 度。 於步驟402之自每一晶粒去除基板材料及步驟4〇3之 任擇地去除絕緣體材料之後，隨後是步驟4〇4中的單一化 個別晶粒。在此時，厚基板之圖案係重覆存在於每一晶粒 的背側上。在本發明之特定實施例中，重覆的圖案將如第$ 圖所示。在第5圖中，S0I曰曰曰圓5〇〇自背側所示具有由不 同之個別晶粒之支撐區域5G1所組成的栅格狀圖案，其中 每一栅格區段係由例如晶粒5〇2之個別的晶粒所佔據。、個 別的晶粒可使用例如晶圓鑛切、劃線及斷裂，或雷射_ 之標準單—化方絲單-化。在本發明m施例中: ^撐區域猶構成在單—化製程朗，提供大部分所需之 t定力予每-個別的S01晶粒。因此該支撐區域在整個製 程期間保持與個別的晶粒接觸且在晶粒已自晶圓分離之後 =隹持。在本發明之特定實施财，形成該支撐區域之材 w夺維持與晶粒在—起，因為其仙個別元件的方式配 。在本發明之特定實施财，在單—化之前，且有高導 =之環氧樹脂係應用於填充在背側加工期間形成之任何 空晶粒空穴，且藉此呈現平坦的背側表面以簡化 旻、·只日日圓及單一化晶粒的操作。 13 201119015 根據本發明之一 SOI結構可參考第6圖來描述。第6 圖顯示SOI晶粒200之截面圖，其包含主動層、絕緣 體層102、基板1〇1，及強化層600。SOI晶粒2〇〇已自s〇I 晶圓100單一化出來。基板101係由挖空的基板區域2〇1 及支樓區域202所組成。支撐區域202係與絕緣體層1〇2 接觸。支撐區域202及強化層600係建構成聯合動作，以 當SOI晶粒200自SOI晶圓100單一化時，提供大部分所 需之安定力予SOI晶粒200。根據此等實施例，在無分隔 的支樓結構之下’個別的晶粒能可靠地自S〇i晶圓1 〇〇單 一化出來’而未遭受與應力有關的損害。 根據本發明，強化層600可由各種不同的材料組成且 可以各種不同的構形沉積。在本發明之特定實施例中，強 化層600可》儿積在SOI晶圓1〇〇之整個背側表面上。此外， 強化層600可沉積在背側表面之多個部分上。如上文中所 述，基板101可根據特定圖案被去除，以容許電氣效能特 性、支撐特性及散熱特性方面的有利交換。在本發明之特 疋貫施例中，基板101被去除之圖案與強化層6〇〇被沉積 之圖案並不相符。在本發明之特定實施例中，強化層6〇〇 與挖空的基板區域201 —致，使得s〇I晶粒在基板1〇1被 去除之别，呈現相同的整體形狀。強化層6〇〇可由任何具 有高破裂強度或高撓曲強度之材料組成。舉例而言，強化 層600可為鑽石、類鑽石炭，或破化石夕。強化層6〇〇亦可經 選擇以改良SOI晶粒200之散熱效能。在本發明之特定實 施例中，強化層600包含具有高導熱性之材料。舉例而言，
14 201119015 強化層600可為鑽石、類鑽碳、碳化矽、氧化鋁、氮化鋁、 氧化鈹、氮化鈹，成车半山其 、 卜 匕級4不未奴官。如本文及附帶之申請專利 範圍中所使用者’若一材料層之導熱性大於5〇W/mH 為具有4熱的材料層。在本發明之特定實施财，強化 層可由-層以上組成。舉例而言，例如類鑽碳或奈米碳管 之導熱性非常高的薄層可應用於與層1〇2接觸。接下來， 例如環氧樹脂之高導熱性材料可施用於第一高導熱性層 上，提供撓曲強度及第—層之物理保護，以及也許一平坦 背側表面以簡化晶圓及單—化晶粒的操作。緊鄰晶粒之產 熱區域的第-、導熱性非常高的層可在晶粒上動作以橫向 地散布熱，另-方面，第二、較厚、導熱性高的層可動作 以進-步橫向地散布熱且將熱傳導至晶粒之背側，藉此熱 可被傳送遠離晶粒。 去除基板材料以形成支撐區域2〇2及挖空的基板區域 2(M ’且另一方面同時沉積強化層6〇〇，提供顯著的有利特 性予晶粒200。一般而言，基板1〇1之去除及具有高導熱性 之強化層600材料之沉積可改良s〇I晶粒2〇〇的散熱效 能。尤其，因為強化層600可提供額外的支撐，另一方面 同時提供咼導熱途徑以使熱遠離主動層1〇3消散，故減輕 與增進之散熱及支撐有關聯之利益交換所造成的設計拘 限0 根據本發明之SOI結構可參考第7圖來描述。第7圖 顯示SOI晶粒200之截面圖，其包含基板1〇1、絕緣體層 102、主動層103及強化層60(^除了額外包含沉積有強化 5 15 201119015 層600之挖空的絕緣體區域700之外，顯示於第7圖中的 結構係類似參考第6圖描述之結構。 如上文中所描述者，絕緣體1〇2可根據特定的圖案被 移除以谷卉電氣效能特性、支樓特性及散熱特性方面的 有利交換。在本發明之特定實施例中，絕緣體1〇2被去除 之圖案與強化層600被沉積之圖案並不相符。在一特定實 把例中，挖空的絕緣體層700擴展於SOI晶粒200之整個 背側表面。在本發明之特定實施例中，強化層6〇〇和與挖 空的絕緣體層700組合之挖空的基板區域2〇1 一致，使得 S〇I晶粒在基板101被去除之前，呈現相同的整體形狀。 上文中提及的實施例，其中強化層6〇〇為導熱性，當與根 據第7圖之實施例組合時，具有特定的實用性。因為絕緣 體層102 —般是隔熱的，此等實施例的散熱效能係藉由緊 鄰主動層103放置導熱性材料來大幅增進。在本發明之特 定實施例中，強化層600具有高導熱性且亦為電絕緣的。 §絕緣體層102以其位在主動層103之主動元件正下方的 圖案已被去除時，強化層600有利地是電絕緣的。若強化 層600非電絕緣的’則主動層1〇3之主動元件的電氣特性 可顯著劣化。 關於主動層103有各種不同之挖空的氧化物區域7〇〇 及強化層600的特定圖案，其可提供顯著的優點。在本發 明之特定實施例中，挖空的絕緣體區域700係至少部分地 與主動層103中最下層之金屬布線橫向地共同擴展。在本 發明之特定實施例中，此最下層之金屬層為形成於主動層 16 201119015 103中之電路的最下層布線。此建構由平衡的觀點是高度有 利的’因為若金屬布線未放置在絕緣體上，該等金屬布線 一般將不會受到改變之電氣特性的損害。此外，金屬是高 度導熱的’且金屬布線一般連接至主動元件，使得此等金 屬線成為用於散熱之高度有效率通道。雖然極大部分之主 動層103中產生的熱係由主動元件產生，熱將由此等主動 元件散逸至金屬線且接著經由SOI結構之背侧至外部。在 本發明之另一實施例中，挖空的絕緣體層700係與主動層 103中主動元件之部分橫向地共同擴展。 根據本發明之SOI結構可參考第8圖來描述。第8圖 顯示SOI晶圓1〇〇之截面圖，其包含結基板ι〇1、絕緣體 層102、主動層103、強化層600，及強化層晶圓800。如 上文中所述’在本發明之特定實施例中，強化層600將與 挖空的基板區域201及挖空的絕緣體區域700之組合一 致。如上文中所述’強化層600可為導熱的，且挖空的絕 緣體區域700可與主動層1〇3中最下層之金屬8〇1橫向地 共同擴展。顯示於第8圖中的結構呈現此等特性。強化層 晶圓800可與上述之單一化之後或之前去除。在另一實施 例中，可使強化層晶圓800永久接合至SOI晶粒以提供額 外的物理強度及/或熱傳導。所得之結構亦顯示於第8圖 中’如SOI晶粒200。在SOI晶粒200中，在第8圖中強 化層600之二柱各自可動作以使二者皆提供安定性予主動 層103’且提供使熱自主動層103散逸的有效率通道。在本 發明之特定實施例中，第8圖中之此二區域之強化層6〇0 a. 17 201119015 將被電氣分隔’以容許在未有害地影響主動層1〇3中元件 的效能之下的有效散熱。 在本發明之特定實施例中，強化層600採取與主動層 1〇3之底表面上散熱墊接觸之不同散熱通道的形式。散熱通 道可在主動層103下方以包括鋸齒狀通道、太陽光芒四射 及方形波通道之不同圖案伸展。此等導墊通道可藉由金屬 柱形成，該等金屬柱可由銅製成。此等金屬通道可與例如 第8圖所示的主動層1〇3之主要區域接觸。在本發明之特 定實施例中’強化層600係由位在主動層1〇3之主動元件 部分正下方的導熱性介電接點組成，其等連接至形成到達 SOI晶圓100背側之通道的金屬柱。此構形將容許主動層 1〇3中元件的電氣分隔，因與主動元件緊密接觸之大幅增進 的散熱能力，且容許藉由使用強化層基板8〇〇所提供之製 造容易性二者。在本發明之特定實施例中，強化層6〇〇之 柱係由導熱性介電材料組成，其形成到達s〇I晶圓1〇〇背 侧之通道。將導熱性介電材料使用於柱將導致主動層 中元件的電氣分隔之進一步改良。 根據本發明之SOI結構可參考第9圖來描述。第9圖 顯示SOI晶粒200之截面圖，其包含基板1〇1、絕緣體層 102、主動層103、接合線9〇〇，及環氧樹脂9〇1。如第9 圖中所示，強化層6GG可採取連接至導熱性介電接點之接 合線的形式。例如接合線9〇〇之接合線接觸主動層1〇3之 背側上的導熱接點。環氧樹脂9〇1係沉積於藉由挖空的基 板區域201形成之餘留空穴中。接合線_將容許使熱自
18 201119015 主動層103散逸離開SOI晶粒2〇〇。此結構是有利的，因 為標準製造方法係熟練於將接合線連接至小面積接點。此 外，因為環氧樹脂901將固持接合線於定位，如同該接合 線被切斷ϋ-接合線可產生二各自分隔的散熱通道。 根據本發明之製造一積體電路的方法可參考第1〇圖來 說明。在本發明之特定實施例中，用於製造—積體電路之 方法以步驟刪之用於加工之則晶圓的製備_，且繼續 步驟1001之SOI晶圓之主動層巾電路的形成。步驟酬及 1001可分別參考先前描述之步驟400及401來進行。
在本發明之特定實施例中，在步驟1001之SOI晶圓之 主動層中主動電路的形成之後，隨後是步驟1002之使用背 側加工自SOI晶圓背側去除基板。步驟1〇〇2可根據如上文 中所述之步驟402來進行。在本發明之特定實施例中，步 驟1002可藉由將SOI操作晶圓暫時接合至待加工之s〇I
晶圓而先進行。用於導引—暫時接合至操作晶圓的製程包 括例如布魯爾科技公司（Brewer Science )的Ητ ! 〇·丄〇、3M 公司的wss(晶圓支樓系統）、HD Micr〇公司的聚亞酿（hd
Micro poiyimide)及TMATi黏著劑。根據此等實施例， 因為不需要基板來切主動層，所以可去除更大量的基板 材料。在此等實施例中，在步驟祕沉積之強化層將最終 提供支撐予主動層。 在本發明之特定實施例中，在步驟1002之去除基板材 料之後，隨後是步驟咖之SOI絕緣體層的去除，以形 成挖空的絕緣體區域。步驟誦可根據如上文中所述之步 19 201119015 驟403來進行。在本發明之特定實施例中，進行此步驟以 形成根據上文中所討論之任一結構的挖空的絕緣體區域。 在本發明之特定實施例中，該絕緣體材料未完全去除，且 去除基板材料1002之後，隨後即進行步驟1004之製備強 化層晶圓或步驟1005之沉積強化層於SOI晶圓的背側。 在本發明之特定實施例中，於步驟1002之去除基板材 料及步驟1004之任擇地去除絕緣體材料之後，隨後是步驟 10〇4之製備強化層晶圓。參考第8圖，強化層晶圓包含例 如強化層600之強化層及例如強化層基板800之強化層基 板。在本發明之特定實施例中，強化層可使用例如可經由 熱或滑動製程去除的可溶解性溶劑或黏著劑之暫時性接合 而接合至強化層基板。此等實施例容許在強化層600施 用至SOI晶圓1〇〇之後’稍後去除強化層基板8〇〇。在本 發明之其他實施例中，強化層基板8〇〇可永久接合至強化 層600。在此等實施例中，強化層基板800係有利地如上述 般是導熱性。在本發明之特定實施例中，強化層6〇〇之形 成包括強化層基板8〇〇上金屬通道之沉積如上文中所述， 在本發明之特定實施例中，此等金屬通道可形成與挖空的 基板區域201或與挖空的基板區域2〇1及挖空的絕緣體區 域700之組合一致的強化層600。在本發明之特定實施例 中’強化層600之形成將包括在強化層基板800上沉積各 種不同的材料。舉例而言，第一層可為使熱向下散布離開 主動層103之金屬通道，第二層可為自通道經由絕緣體層 102向上連接之金屬柱的第二層，以及第三層可為建構成與 20 201119015 主動層103之主要區域接觸的介電層。該介電層可使主動 層103中主動元件與散熱通道分隔，且亦可作為污染障壁 層，以致於例如鋼之用於金屬通道的材料不會污染材料。 在此方式中’任何上述之強化層結構可於步驟1〇〇4中形成。 在本發明之特定實施例中，在步驟1002之去除基板材 料以及步驟1003之去除絕緣體材料之後，隨後為步驟1〇〇5 之在主動soi晶圓的背側上沉積強化層。步驟1005之沉積 強化層能夠根據任何前文中討論的相關結構形成具有強化 層之SOI晶圓。在本發明之特定實施例中，此步驟係伴隨 %<氧樹脂之沉積以填充任何餘留之在背侧加工期間形成的 中空晶粒空穴。在本發明之特定實施例中，步驟1005包括 在挖空的基板或絕緣體區域中沉積散熱墊 。此等散熱墊如 上文中所述，可為意指保謾主動層103之主要區域的介電 質。在本發明之特定實施例中’步驟娜包括附接接合線 至此等散熱墊。此可經由標準接合布線連接方法來達成。 在本發明之特定實施例巾，—接合線連接至二散熱塾。使 接合線向上連接之後餘留的空穴係充填環氧樹脂，其使得 由接合線形成之弧形件的最高點暴露。加Μ最終步驟涉 及在沉積之環氧樹脂的表面處切割接合線。如上文中所 述’此造成用於個職接之接合線的二分隔的散熱通道。 在本發明之特定實施例中，在步驟讓之製備強化層 晶圓之後’隨後是步驟i 〇 〇 5之在主動S 〇工曰曰曰圓的背側上沉 積強化層。在本發明之較實_巾，此步驟涉及使主動 晶圓與強化層晶圓對準。晶圓之間的接合可藉由永久的有
S 21 201119015 機或無機黏著劑、氧化物玻璃料接合、電鑛接合、分子炼 2合、任何形式之電磁接合及其他已知之用於產生晶圓 合的方法來形成。在本發明之特定實施例中，其中強化 “曰圓G 3 -暫時強化層基板，該強化晶圓基板可在此步 驟中藉由轉接合至暫時晶®之黏著#1，或經由加熱及滑 動技術來絲。溶解暫時接合材料應使用不會攻擊強化層 本身的溶劑來進行。在本發明之特定實施财，在此步驟 期間’可㈣要額外的加熱或壓縮，以確保在強化層與主 動晶圓之間形成良好的接合。 本七月之特疋貫^中，在步驟刚5之沉積強化層 之後，隨後是步驟1嶋之自⑽晶®單ϋ別的晶粒。 步驟讓可根據上述㈣4〇3來進行。在本發明之特定實 施例中，在步驟祕㈣，基板之強化層及切區域提供 大部分所需之安定力予該絕緣體切晶粒。 雖然本發明之實施例已主要就其特定實施例來討論， 亦可能有其他變化。職各種不同構形可用於 取代或增添至在本文中呈現的構形^舉例而言，雖然所討 論的元件通常係參切基板魏化物絕賴層本發明可 在任何形式之絕㈣上半導體㈣、結構或元件上具有功 用。舉例而言，本發明將與藍寶石切結構組合以產生功 用。此外，本發明可使用例如CM0S、雙極、BicM〇s、
SiGe、GaAs、InGaAs、GaN之任何形式的技術，以及任何 形式之半導體技術或化合物半導體技術以在電路上作用或 操作。此外’可具有設置在本文中所述之該等層之間的額
22 201119015 外材料層。半導體加工是高度精細的領域，且若絕對需要 描述本發明以避免混淆的話，該等層為僅於本文中述及 者。舉例而言，可具有設置在主動層上之鈍化層，以防止 電路與其環境反應。此外，例如當描述主動層或絕緣體層 時使用辭語“層”，並未排除此層可由一種以上的材料組 成。舉例而言，除了位在SOI結構之整個主動層之下的二 氧化矽絕緣體以外，在主動電路的金屬線下可具有玻璃或 一些其他絕緣體層。然而，專門術語“絕緣體層”可涵蓋 玻璃及二氧化矽絕緣體之整個結構。 熟習該項技術者將瞭解到，前述說明僅供例示，且未 意欲限制本發明。在本案揭露中無一内容表明本發明係受 限於要求特定形式之半導體加工的系統或受限於積體電 路。功能可依所欲藉由硬體或軟體在執行。一般而言，任 何圖式僅意欲表示一種可能的構形，且可能有許多變化。 熟習該項技術者將亦可瞭解與本發明一致的方法及系統， 係適用於包含任何有關來自電子或光子元件之熱的散熱之 廣範圍應用。 雖然說明書已就本發明之特定實施例詳細描述，應瞭 解到，熟習該項技術者，在達到瞭解前述内容後，可容易 地思及此等實施例之改變、變化及等效物。本發明的此等 及其他改良及變化，可由熟習該項技術者實施，而未偏離 更明確地描述於附帶之申請專利範圍中之本發明的精神及 範疇。 I：圖式簡單說明3
S 23 201119015 第1圖例示說明根據習知技術之SOI元件的結構圖。 第2圖例示說明根據本發明之具有一基板支撐區域之 一 SOI結構的結構圖。 第3圖例示說明根據本發明之具有一基板支撐區域的 一 SOI結構之上下倒置視圖的結構圖。 第4圖例示說明根據本發明之製造具有一基板支撐區 域之一積體電路的方法之製造流程圖。 第5圖例示說明根據本發明之包括具有基板支撐區域 之個別晶粒的一 SOI晶圓之上下倒置視圖。 第6圖例示說明根據本發明之具有一強化層的一 s〇i 結構之結構圖。 第7圖例示說明根據本發明之具有與該SOI主動層接 觸之一強化層的SOI結構之結構圖。 第8圖例示說明根據本發明之在一強化層基板上具有 一強化層的一 SOI結構之結構圖。 第9圖例示說明根攄本發明之包含一接合線之一強化 層的一 SOI結構之結構圖。 第10圖例示說明根據本發明之製造具有一強化層之 一積體電路的方法之製造流程圖。 【主要元件符號媒明】 100.·.SOI晶圓 104…電路 101…基板層；基板 105…頂表面 102…絕緣體層；氧化物層 106…底表面 103…主動層 200...SOI晶粒 24 201119015 201...挖空的基板區域 的絕緣體層 202...支撐區域 800...強化層晶圓 400··.步驟 900...接合線 401…步驟 901…環氧樹脂 402…步驟 1000...步驟 403…步驟 1001...步驟 404…步驟 1002···步驟 500···SOI 晶圓 1003...步驟 501...支撐區域 1004…步驟 502...晶粒 1005…步驟 600...強化層 1006…步驟 700...挖空的絕緣體區域；挖 空的氧化物區域；挖空
S 25

Claims (1)

  1. 201119015 七、申請專利範圍： 1. 一種積體電路，包含： 來自一絕緣體上矽晶圓之一絕緣體上矽晶粒，該 絕緣體上矽晶粒具有一主動層、一絕緣體層及一基板； 其中該基板係由一挖空的基板區域及一支撐區域 組成，該支撐區域係與該絕緣體層接觸；以及 其中該支撐區域係建構成當該絕緣體上矽晶粒自 該絕緣體上矽晶圓單一化出來時，提供大部分所需之 安定力予該絕緣體上矽晶粒。 2. 如申請專利範圍第1項之積體電路，其中該挖空的基 板區域覆蓋該絕緣體上矽晶粒上之一信號處理區域的 大部分。 3. 一種積體電路，包含： 來自一絕緣體上矽晶圓之一絕緣體上矽晶粒，該 絕緣體上矽晶粒具有一主動層、一絕緣體層、一基板， 及一強化層； 其中該基板係由一挖空的基板區域及一支撐區域 組成，該支撐區域係與該絕緣體層接觸； 其中該強化層係設置於該挖空的基板區域中；以 及 其中該支撐區域及該強化層係建構成聯合動作， 以供當絕緣體上矽晶粒自絕緣體上矽晶圓單一化出來 時，提供大部分所需之安定力予該絕緣體上矽晶粒。 4. 如申請專利範圍第3項之積體電路，其中該挖空的基 26 201119015 板區域覆蓋該絕緣體上矽晶粒上之一信號處理區域的 大部分。 5. 如申請專利範圍第4項之積體電路，其中該強化層具 有高導熱性。 6. 如申請專利範圍第5項之積體電路，其中該強化層與 該挖空的基板區域一致。 7. 如申請專利範圍第3項之積體電路，其中： 該絕緣體層包含一挖空的絕緣體區域；以及 該強化層係設置於該挖空的絕緣體區域中。 8. 如申請專利範圍第7項之積體電路，其中該強化層具 有南導熱性且為電氣絕緣的。 9. 如申請專利範圍第7項之積體電路，其中該挖空的絕 緣體區域係與該主動層中最下層的金屬層橫向地共同 擴展。 10. 如申請專利範圍第9項之積體電路，其中該強化層係 與該挖空的基板區域及該挖空的絕緣體區域的組合一 致。 11. 如申請專利範圍第10項之積體電路，其中該強化層包 含： 一組分隔的散熱通道； 其中該等分隔的散熱通道各與該主動層中之該最 下層的金屬層接觸。 12. —種製造一積體電路之方法，該方法包含下述步驟： 在一絕緣體上矽晶圓之一主動層中形成該積體電 S 27 201119015 路之主動電路； 自該絕緣體上矽晶圓上之一絕緣體上石夕晶粒去除 一部分基板，以形成該基板中之一挖空的基板區域及 該基板中之一支撐區域；以及 將該絕緣體上矽晶粒自一無操作絕緣體上矽晶圓 單一化出來。 13. 如申請專利範圍第12項之方法，其中該支撐區域係建 構成在該單一化期間，提供大部分所需之安定力予該 絕緣體上矽晶粒。 14. 如申請專利範圍第12項之方法，進一步包含下述步 驟： 在該挖空的基板區域上沉積一強化層； 其中該支撐區域及該強化層係建構成在該單一化 期間，提供大部分所需之安定力予該絕緣體上矽晶粒。 15. 如申請專利範圍第14項之方法，進一步包含下述步 驟： 製備一強化層沉積晶圓，該強化層沉積晶圓包含 該強化層及一強化晶圓基板； 其中該強化層具有高導熱性且係與該挖空的基板 區域一致。 16. 如申請專利範圍第14項之方法，進一步包含自該絕緣 體上矽晶圓去除部分之一絕緣體層，以形成一挖空的 絕緣體區域的步驟。 17. 如申請專利範圍第16項之方法，其中該挖空的絕緣體 28 201119015 區域係與該主動層中最下層的金屬層橫向地共同擴 展。 18. 如申請專利範圍第17項之方法，進一步包含下述步 驟： 製備一強化層沉積晶圓，該強化層沉積晶圓包含 該強化層及一強化晶圓基板； 其中該強化層係與該挖空的基板區域及該挖空的 絕緣體區域的組合一致。 19. 如申請專利範圍第18項之方法，該強化層包含： 一組分隔的散熱通道； 其中每一該等分隔的散熱通道與該主動層中之該 最下層的金屬層接觸。 20. 如申請專利範圍第19項之方法，進一步包含下述步 驟： 去除該強化晶圓基板； 其中該去除該強化晶圓基板包含溶解一暫時接合 材料。 5 29
TW099123144A 2009-07-15 2010-07-14 積體電路及其製造方法 TWI509780B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22591409P 2009-07-15 2009-07-15
PCT/US2010/042027 WO2011008894A2 (en) 2009-07-15 2010-07-14 Semiconductor-on-insulator with back side support layer

Publications (2)

Publication Number Publication Date
TW201119015A true TW201119015A (en) 2011-06-01
TWI509780B TWI509780B (zh) 2015-11-21

Family

ID=53900705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123144A TWI509780B (zh) 2009-07-15 2010-07-14 積體電路及其製造方法

Country Status (5)

Country Link
US (1) US9034732B2 (zh)
KR (1) KR101766907B1 (zh)
CN (1) CN102484097B (zh)
TW (1) TWI509780B (zh)
WO (1) WO2011008894A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
WO2011008893A1 (en) 2009-07-15 2011-01-20 Io Semiconductor Semiconductor-on-insulator with backside heat dissipation
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9947688B2 (en) * 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
WO2013176716A1 (en) * 2012-05-25 2013-11-28 The Charles Stark Draper Laboratory, Inc. Dual -channel 3d optical imager
US9059269B2 (en) 2013-01-10 2015-06-16 International Business Machines Corporation Silicon-on-insulator heat sink
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
CN107039372B (zh) * 2016-02-04 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20200103773A (ko) 2018-02-20 2020-09-02 가부시키가이샤 무라타 세이사쿠쇼 반도체 장치 및 반도체 장치의 제조 방법
CN111312664B (zh) * 2020-05-14 2020-08-21 江苏长晶科技有限公司 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法
CN113053842B (zh) * 2021-02-08 2023-11-10 浙江大学 GaN器件结构及其制备方法
CN113421913B (zh) * 2021-05-26 2023-07-18 美的集团(上海)有限公司 一种soi芯片、制备方法、智能功率模块、电器及空调

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH02110974A (ja) 1988-10-19 1990-04-24 Mitsubishi Electric Corp 半導体回路
JP2915433B2 (ja) 1989-06-08 1999-07-05 株式会社日立製作所 半導体集積回路装置
JPH04356967A (ja) 1991-06-03 1992-12-10 Mitsubishi Electric Corp 半導体装置
JPH0798460A (ja) * 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
US5793107A (en) * 1993-10-29 1998-08-11 Vlsi Technology, Inc. Polysilicon pillar heat sinks for semiconductor on insulator circuits
EP0707388B1 (en) 1994-10-12 2005-12-07 Dai Nippon Printing Co., Ltd. Signal transmission device using a fixed and a rotatable body
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
KR970052023A (ko) 1995-12-30 1997-07-29 김주용 에스 오 아이 소자 및 그의 제조방법
JPH09283766A (ja) 1996-04-18 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6153912A (en) * 1999-10-25 2000-11-28 Advanced Micro Devices, Inc. SOI with conductive metal substrate used as VSS connection
KR100343288B1 (ko) * 1999-10-25 2002-07-15 윤종용 에스오아이 모스 트랜지스터의 플로팅 바디 효과를제거하기 위한 에스오아이 반도체 집적회로 및 그 제조방법
US6483147B1 (en) * 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
TW473914B (en) 2000-01-12 2002-01-21 Ibm Buried metal body contact structure and method for fabricating SOI MOSFET devices
KR100356577B1 (ko) * 2000-03-30 2002-10-18 삼성전자 주식회사 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
GB2371922B (en) * 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
EP1319252B1 (en) * 2000-09-21 2012-02-15 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
US6972448B2 (en) * 2000-12-31 2005-12-06 Texas Instruments Incorporated Sub-lithographics opening for back contact or back gate
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6833587B1 (en) * 2001-06-18 2004-12-21 Advanced Micro Devices, Inc. Heat removal in SOI devices using a buried oxide layer/conductive layer combination
US6531753B1 (en) * 2001-06-18 2003-03-11 Advanced Micro Devices, Inc. Embedded conductor for SOI devices using a buried conductive layer/conductive plug combination
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal
JP2004111634A (ja) * 2002-09-18 2004-04-08 Nec Micro Systems Ltd 半導体装置および半導体装置の製造方法
KR20040038507A (ko) * 2002-11-01 2004-05-08 한국전자통신연구원 실리콘온인슐레이터 기판을 이용한 열 방출 구조를 가진반도체 장치 및 그의 제조방법
JP2004228273A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP4940533B2 (ja) 2003-12-12 2012-05-30 ソニー株式会社 半導体集積回路装置の製造方法
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
JP4465715B2 (ja) * 2004-04-16 2010-05-19 セイコーエプソン株式会社 薄膜デバイス、集積回路、電気光学装置、電子機器
US6975002B2 (en) * 2004-04-27 2005-12-13 Via Technologies, Inc SOI single crystalline chip structure
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
GB2418063A (en) 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
US7135766B1 (en) * 2004-11-30 2006-11-14 Rf Micro Devices, Inc. Integrated power devices and signal isolation structure
US7615426B2 (en) * 2005-02-22 2009-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS transistor with discontinuous CESL and method of fabrication
US7922795B2 (en) * 2005-04-29 2011-04-12 University Of Rochester Ultrathin nanoscale membranes, methods of making, and uses thereof
US7211458B2 (en) * 2005-08-08 2007-05-01 North Carolina State University Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7429772B2 (en) * 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
US8502362B2 (en) * 2011-08-16 2013-08-06 Advanced Analogic Technologies, Incorporated Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance
US20080061309A1 (en) * 2006-07-21 2008-03-13 Young Sir Chung Semiconductor device with under-filled heat extractor
DE102006046381B4 (de) * 2006-09-29 2009-08-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Verringerung der "Lackvergiftung" während der Strukturierung verspannter stickstoffenthaltender Schichten in einem Halbleiterbauelement
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7408245B2 (en) * 2006-12-22 2008-08-05 Powertech Technology Inc. IC package encapsulating a chip under asymmetric single-side leads
US20080165521A1 (en) * 2007-01-09 2008-07-10 Kerry Bernstein Three-dimensional architecture for self-checking and self-repairing integrated circuits
US8513791B2 (en) * 2007-05-18 2013-08-20 International Business Machines Corporation Compact multi-port CAM cell implemented in 3D vertical integration
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US7951688B2 (en) * 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
US8421128B2 (en) * 2007-12-19 2013-04-16 International Business Machines Corporation Semiconductor device heat dissipation structure
US7906817B1 (en) * 2008-06-06 2011-03-15 Novellus Systems, Inc. High compressive stress carbon liners for MOS devices

Also Published As

Publication number Publication date
CN102484097A (zh) 2012-05-30
US20110012223A1 (en) 2011-01-20
WO2011008894A3 (en) 2011-05-19
US9034732B2 (en) 2015-05-19
KR20120039667A (ko) 2012-04-25
TWI509780B (zh) 2015-11-21
KR101766907B1 (ko) 2017-08-09
CN102484097B (zh) 2016-05-25
WO2011008894A2 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
TW201119015A (en) Semiconductor-on-insulator with back side support layer
TWI538173B (zh) 具背側散熱能力之絕緣體上半導體結構、自絕緣體上半導體元件進行散熱之方法及製造具有絕緣體上半導體晶圓之積體電路之方法
US9136154B2 (en) Substrateless power device packages
US9496227B2 (en) Semiconductor-on-insulator with back side support layer
TWI479620B (zh) 晶片級表面封裝的半導體裝置封裝及其製備過程
KR101426362B1 (ko) 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
TWI431758B (zh) 近乎無襯底的複合功率半導體裝置及其方法
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
US9911686B2 (en) Source down semiconductor devices and methods of formation thereof
TWI828849B (zh) 具有增強性能之射頻元件及其形成方法
KR20120010120A (ko) 임시 반도체 구조 본딩 방법들 및 관련 본딩된 반도체 구조들
TW200807653A (en) Semiconductor device with under-filled heat extractor
US20130001746A1 (en) Multi-finger capacitor with reduced series resistance
TW202042330A (zh) 具有增強性能之射頻元件及其形成方法
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
CN107204366A (zh) 制造具有晶体管单元的半导体器件的方法以及半导体器件
TW200937574A (en) Semiconductor device and method for manufacturing same
US20160035560A1 (en) Carrier System For Processing Semiconductor Substrates, and Methods Thereof
TW202414628A (zh) 具有增強性能之射頻元件及其形成方法
TW201314742A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees